TWI240102B - A thin film transistor array substrate used for a display device and a method of making the same - Google Patents

A thin film transistor array substrate used for a display device and a method of making the same Download PDF

Info

Publication number
TWI240102B
TWI240102B TW092106950A TW92106950A TWI240102B TW I240102 B TWI240102 B TW I240102B TW 092106950 A TW092106950 A TW 092106950A TW 92106950 A TW92106950 A TW 92106950A TW I240102 B TWI240102 B TW I240102B
Authority
TW
Taiwan
Prior art keywords
film
aforementioned
insulating film
layer
contact hole
Prior art date
Application number
TW092106950A
Other languages
English (en)
Other versions
TW200402561A (en
Inventor
Hiroyo Shigeno
Original Assignee
Tfpd Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tfpd Corp filed Critical Tfpd Corp
Publication of TW200402561A publication Critical patent/TW200402561A/zh
Application granted granted Critical
Publication of TWI240102B publication Critical patent/TWI240102B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Description

1240102 玖、發明說明： 【發明所屬之技術領域】 本發明係有關用於液晶顯示裝置等顯示裝置之配線基板 及其製造方法。尤其是有關具備厚型樹脂膜之配線基板。 【先前技術】 近年來積極開發平面型顯示裝置以取代crt顯示裝置， 其中由於液晶顯示裝置具有重量輕、體積薄、低耗電等優 點，因而特別受到矚目。尤其是於各像素電極上電性連接 有開關元件之主動矩陣型液晶顯示裝置，因可實現於鄰接 像素間播叉擾之良好顯示圖像，因此成為液晶顯示裝置之 主流。 以下，將TFT(薄膜電晶體）作為開關元件之光透過型主動 矩卩車型液晶顯示裝置為例作說明。 王動矩陣型液晶顯示裝置於陣列基板與相對基板之間經 由配向膜保持有液晶層。陣列基板中，於玻璃及石英等透 、、、巴、’彖基板上’數條彳s號線與數條掃描線經由絕緣膜配置 成格柵狀，相當於格柵之各格的區域内配置包含IT〇(銦錫 氧化物）等透明導電材料之像素電極。而格柵之各交點部分 配置TFT，其係作為電性分離接通像素與斷開像素，且具有 對接通像素保持影像信號之功能的切換元件。TFT之閘極電 性連接於掃描線，汲極電性連接於信號線，且源極電性連 接於像素電極。 相對基板之構造係於玻璃等透明絕緣基板上配置包含 ιτο<相對電極，此外，若係實現彩色顯示，則配置有濾色 84440-930820.doc 1240102 層。 液晶顯示裝置之顯示區域外周部，陣列基板自相對基板 哭出構成架狀之連接區域，連接排列於該連接區域内之連 接烊塾與自外部驅動系統輸入用之端子。此外，於相對基 板之端緣部分與陣列基板之間配置密封材料，密封液晶層 之四周。 在減少此種主動矩陣液晶顯示裝置之製造成本上，存在 陣列基板製造用之步驟數多，因而陣列基板之成本比率高 的問題。 、=而，於特開平9-160076號中揭示有：將像素電極配置 於最上層，同時將信號線、源極、汲極及半導體覆膜等， 依據相同之掩模圖案，一起進行圖案化後，同時製作連接 源極與像素電極之源極用接觸孔，及M作露出信號線及择 描線之連接端用之外周部接觸孔。藉此可以較少之掩模數 提高生產性，且製造良率亦不致降低。 此時，為求作成露出掃描線之連接端等用之外周部接觸 孔，除層間絕緣膜外，亦須貫穿閘極絕緣膜。因而為求可 同時貫穿含氧切層之閘極絕緣膜與包含氮切膜之層間 絕緣膜，係進行使用_等之濕式㈣（特心〇〇〇-節％ 號）0 j外，此種陣列基|，為使背照光之利用效率提高，須 提高像素部分之開口率。此外，使用於反射型之平面顯： 裝置時’因增加像素電極之面積比率，而要求提高光之有 效反射率。 84440-930820.doc !24〇i〇2 因而近年來’為求提高像相口率及光反射率，係經由 絶緣性之厚型樹脂膜列基板之配線圖案及tft之上層 配置像素電極，將像素電極之外周緣部與信號線及掃描線 重疊來進行。厚型樹脂膜包含—般而言具有η—，典型 而吕具有2〜4 μηι厚度之低介電常數的有機樹脂，經由其可 儘量減少重疊之像素電極與信號線等之㈣生電容及可能 產生之短路。 先前遮光膜位於相對基板上或陣列基板上，除tft之位置 外，亦設於覆蓋像素電極之緣部與信號線間之間隔，及像 素電極之緣部與掃麟間之間隔的位置。此@像素電極與 信號線或掃描線重疊可徹底防止不需要之電容及短路，且 吸收像素電極之圖案與信號線或掃描線之圖案的位置偏差 ’確實防止光自該間隔洩漏。 藉由配置厚型樹脂膜來構成，可消除因對準邊緣引起之 像素開口的損失，因此可大幅提高像素開口率。 特別是在用於反射型液晶顯示裝置之陣列基板上，進行 將包含銘（A1)等之反射型像素電極形成於陣列圖案之最上 層，於該反射型電極層與下方之配線層之間配置厚型之樹 脂膜。該厚型樹脂膜可以反射型像素電極之緣部覆蓋於掃 描線、信號線及TFT之方式配置，因而使像素電極面積提高 ，並使光利用效率提高。藉由夾著厚型樹脂膜，可防止因 重®造成寄生電容增加。此外，厚型樹脂膜，一般而言亦 發揮作為使自絕緣基板面之像素電極的高度均一，使液晶 層之厚度均一用之平坦化膜的功能。 84440-930820.doc 1240102 發明所欲解決之問題 :::隨攜帶式資訊終端及行動電話之顯示裝置的要求 ’而檢討採用稱為半透過型或透過反射兼用型形 示裝置。其係具備：於-個像素電極中具有光透過 /透明導電膜_等）；及具有光反射性之反射電極者； 2於太陽光下等明亮環境中，藉由反射電極板（反射型像 ^分）反射外光進行顯示，於黑暗環境中，則藉由通 =導電膜邵分’亦即透明電極部分之背照光進行顯示 者0 不此種半透過型顯示裝置，於形成像素電極時需要兩種導 私層’並分別需要進行圖案化。因而與作成非半透過型之 反射土液日日_不裝置時比較，增加—個圖案化步驟㈣p : 光刻步驟）°因圖案化步驟數增加，所需之掩模圖案數量增 加，光阻樹脂之塗敷、顯像、钱刻、光阻剝離及洗淨等: 連串步驟數量增加，目而導致步驟貞擔及製造成本增加。 ‘基於減少圖案化步騾數量之目❸，亦考慮如將厚型樹脂 膜I圖案4接作為掩模，作成貫穿閘極絕緣膜等之接觸孔 。而將整合於厚型樹脂膜之接觸孔形式之接觸孔設於閘極 絕緣膜等上。 但是，此時因閘極絕緣膜之側方蝕刻等，而產生突出部 分，以致發生覆蓋接觸孔之導電膜上產生不連續位置（所謂 「階差」）的問題。 有鑑於上述問題，本發明提供一種顯示裝置及其製造方 法，可避免產生連接不良等，提高製造效率，減少製造成 84440-930820.doc 1240102 本及步驟負擔。 【發明内容】 本發明之陣列基板具備：疊層配線圖案，其係包含：絕 緣基板上之第一導電層圖案；覆蓋其之閘極絕緣膜；及進 一步形成於其上之第二導電層圖案；並包含··掃描線，其 係大致平行地排列；信號線，其係經由前述閘極絕緣膜， 大致直交於掃描線之方式排列；及切換元件，其係設於此 等掃描線及信號線之各交點近旁；絕緣性樹脂膜，其係覆 蓋前述疊層配線圖案，且厚度在丨μιη以上；第三導電層圖 案及第四導電層圖m ’其係配置於該樹脂膜上；像素電極 ，其係包含前述第三及第四導電層圖案之至少任何一個，
並料狀排⑽像素區域；第—接觸孔，其係貫穿前述樹 脂膜及前述閘極絕緣膜，使前述第—導電層圖案—部分露 出，及第一接觸孔，其係、貫穿前述樹脂μ，使前述第二導 電層圖案一部分露出；其特徵為：前述第一及第二接觸孔 <包η底面<大致整體藉由前述第四導電層圖案覆罢，此 述第—接觸孔内配置有開孔狀圖案，其係除去包含 刖述弟二導電層’自底面至前述閘極絕緣膜之端面上緣之 區域。 藉由&構迻’可減少圖案之步驟數，藉此可提高製造 效率，減少製造成本及步驟負擔。 於前述疊層配緩_安彳 Q木Η則述樹脂膜之間，夾著稱為層間 絕緣膜之包含非樹脂材料二 丁 <、、、巴緣膜時’則述罘一接觸孔之開 孔狀圖案係除去自虎；s、、 目展面至孩絕緣膜之端面上緣之區域者。 84440-930820.doc -9- 1240102 本發明之陣列基板之製造方法包含··疊層配線圖案設置 步騾，其係於絕緣基板上形成：第一導電層圖案、覆蓋其 《閑極絕緣膜、及進一步形成於其上之第二導電層圖案， 藉此設置包含：掃描線，其係大致平行地排列；信號線， 其係經由前述閘極絕緣膜，大致直交於掃描線之方式排列 ;及切換元件，其係設於此等掃描線及信號線之各交點近 旁< ®層配線圖案；絕緣性樹脂膜及上層接觸孔作成步驟 ，其係經過感光性樹脂之塗敷、曝光及顯像，作成覆蓋前 述疊層配線圖案之厚度在丨μιη以上之絕緣性樹脂膜及貫穿 其 < 上層接觸孔；下層接觸孔作成步驟，其係於前述上層 接觸孔之輪廓内，藉由蝕刻作成使前述第一導電層圖案露 出<下層接觸孔；及像素電極設置步騾，其係於該樹脂膜 上形成第三及第四導電層圖案，此時將至少包含其中一方 之導電層之像素電極分別對應於前述各切換元件設置；其 特徵為包含：光阻圖案作成步驟，其係於前述樹脂膜及前 述上層接觸孔作成後，堆積前述第三導電層之後，具有自 酌述各上層接觸孔之内壁下緣向内側開口；第一蝕刻，其 係沿著該光阻圖案將前述第三導電層予以圖案化；第二蝕 刻，、其係繼續在前述光阻圖案之下，通過前述開口，使蝕 刻硬作用，在側方蝕刻尺寸小於前述特定尺寸之條件下， 藉由除去前述閘極絕緣膜，以使側方蝕刻後之内壁面位於 比可述上層接觸孔之内壁下緣更内側之方式作成前述下層 接觸孔；第三蝕刻，其係繼續沿著前述光阻圖案之下面， 對於向該総圖案之開口突出之前述第三導電層之檐狀部 _0-930820.doc -10- 1240102 分，通過前述下層接觸孔 除去該檐狀部分.及前过1 :“面側使触刻液作用來 ，並錯去四導電層之堆積及圖案化步腎 ”係除去”絲㈣後，進 木匕，驟 及圖案化。 、弟四導電層之堆積 【實施方式] 〈實施例1〉 說明實施例1之陣列基板及其製造方法。 二二：施例之製造方法重要部分用之部分叠層剖 步驟圖。圖2係實施例之陣列基板1〇之模式平面 板_之像Γ分別顯’包含實施例之陣列基板10之顯示面 板1〇〇<像素邵分及周緣部之疊層構造。 首先，使用圖2至圖4說明陣列基板1〇之構造。 如圖2及圖3所示，於下層之掃描線u與上層之信號線31 U點附近配置有TFT9’其係隨施加讀描線^脈衝電 壓，切換自信號線31向像素電極6之信號輸人。TFT 9之閉 極11a藉由自掃描線u之延伸部形成，tft 9之汲極32藉由 信號線31之延伸部形成。而TFT9之源極”係通過貫穿透光 性厚型树脂膜5之接觸孔53，電性連接於像素電極6。 像素電極6彼此電性絕緣地配置於藉由掃描線i丨與信號 線3 1所劃分之各個格狀區域（像素點區域），覆蓋該區域之大 致全邵並且兩緣部與信號線3 i重疊。各像素電極6包含金屬 ’此處由一個反射像素電極73，與具有ITO等光透過性之透 明像素電極63 a，63b及63c組成。此等透明像素電極63a，63b 及63c配置於對應於反射像素電極73之三個窗狀開口的位 84440-930820.doc -11 - 1240102 =像素電極之窗狀開口之内緣部與透明像素電㈣a, 外緣邵直接重疊彼此導通。 反射像素電極73形成須使光散射性提高之凹凸圖案。 /光性之厚型樹脂膜5如厚度為以上，並包含低介電 系數之絕緣性的樹脂材料 丄本， 树曰材科尤其疋包含丙缔基系樹脂等感 更化性有機樹脂材料。厚型樹脂膜5除連接烊载咐 配置位置與上層接觸孔51〜53之位置外，覆蓋大致整個陣列 基板上0 像素點之大致中央，被反射像素電極73覆蓋之區域内， 重疊與掃描線相同材料構成之輔助電容線寬廣部仏與自 源極33延狀辅助電容用延伸部35，而形成像素電極6之輔 助電容。 如圖2及圖4所示，連接用周緣部之厚型樹脂膜5以外區域 54中排列連接焊墊14。連接焊墊14係於掃描線丨丨相同的步 騾中藉由相同材料作成，並藉由自連接焊墊14向基板内側 延伸之焊墊用配線14a，與接觸孔41，42,51，52及覆蓋此等 之橋狀導電膜71，電性連接於信號線31之頂端部31a。此處 ’烊墊用配線14a之端部，於貫穿厚型樹脂膜5之上層接觸 孔51之底部，配置有貫穿閘極絕緣膜15之下層接觸孔41。 另外，於信號線之頂端部3 la上僅配置有貫穿厚型樹脂膜5 之上層接觸孔52。 圖1顯示於焊蟄用配線14a之基板内側的端部位置作成下 層接觸孔41的步驟。該步驟大致如下。 首先’於厚型樹脂膜5之圖案上設置光阻圖案8。該光阻 84440-930820.doc -12- 1240102 圖木8係於貫穿厚型樹脂膜5之上層接觸孔51的位置設置比 其小—圈徑尺寸之開口81者。 、於邊光阻圖案8之下，進行下述⑴〜(3)之三階段之濕式蚀 刻並.績進行形成橋狀導電膜7丨之步驟（4)。 (1) 第一蚀刻（形成ITO圖案；圖7) 藉由僅蚀刻a-ITO膜之草酸溶液，沿著光阻圖案8之輪廊 將a-ΙΤΟ膜予以圖案化。藉此，除開口 81之輪廓内之外，形 成上層接觸孔51及覆蓋其近旁之几〇膜61，。 同時像素區域内形成透明像素電極63a，63b&63c。 (2) 第二蝕刻（形成通過孔；圖1A) 、+氧化夕等之閘極、纟巴緣膜15被濕式独刻液蚀刻，而形 成貫穿閘極絕緣膜15之下層接觸孔41。該蝕刻時側方蝕刻 大形成之下層接觸孔41之徑尺寸大於光阻圖案8之開口 81 因而於開口 81之下緣與下層接觸孔41之上緣間之區域内 ，形成ITO膜向内侧突出之「檐狀部分」6a。 (3) 第三蝕刻（ITO之背面蝕刻；圖1；6及圖 ^度使用草酸水落液除去「檐狀部分」以。此時蝕刻液 自光阻圖案背面通過藉由第二蝕刻所形成之下層接觸 孔41產生作用。亦即進行「背面蝕刻」。 此等連串之圖案化結果，形成下層接觸孔41之位置被 除去之開孔ITO膜補片61。 而後，進行光阻圖案8之剝離、洗淨、a-ITO膜之退火（藉 由加熱而晶化）。 (4) 形成最上層金屬圖案（圖3、圖4、圖9) 84440-930820.doc -13- 1240102 堆積鉬金屬膜與鋁金屬膜之疊層膜（鉬/鋁）後，進一步進 行光阻之塗敷、使用光罩之曝光及顯像。而後藉由蝕刻作 ， 成覆盍自下層接觸孔41及連接其之上層接觸孔η位置至其 相鄰之上層接觸孔52之區域的橋狀導電膜71。此時於像素 ， 區域形成反射像素電極73。 _ 其次，使用圖5至圖8詳細說明陣列基板1〇之製造步騾。 另外，製造陣列基板10時，係在一個全開之原基板（如55〇 mmX 650 mm)的狀態下，於各特定尺寸（如對角尺寸為2·2 吋）之區域形成各液晶顯示裝置用之配線、成膜圖案。而後 ，經由密封材料及隔板與同樣地以全開狀態作成之相對基 板用原基板貼合後，切割成相當於各液晶顯示裝置的單元 構造體。 (1) 第一圖案化（圖5) 於玻璃基板18上，藉由濺射法堆積230 nm之鉬一鎢合金 膜（Mo W膜）。而後，藉由使用第一光罩之圖案化，於各對 角尺寸為2.2吋（56 mm)之長方形區域内形成176條掃描線丨丨 、包含其延伸部之閘極⑴、及與掃描線n大致等數之輔助馨 私合線（Cs配線）12。圖式中之辅助電容線12係配置於鄰接 之掃描線11的大致中間，各像素點避開信號線3丨之配置位 置近旁，而形成一個大致正方形狀之寬廣部12『 同時於周緣邵作成連接焊塾丨4及自其延伸之焊螯用配線 14a。 ·· (2) 第二圖案化（圖3及圖6) 、 首先，堆積構成第一閘極絕緣膜15&之厚度為35〇^^的氧— 84440-930820.doc -14- 1240102 化石夕膜（SiOx膜）。以氟酸處理表面後，進一步，不暴露在 空氣下而連續形成：構成第二閘極絕緣膜丨5b之厚度為 4〇〜50 nm之氮化矽膜⑻^膜）；作成”乃之半導體膜％用 之厚度為50 nm之非晶矽（a-Si:H)層；及形成TFT9之通道保 護膜21等用之膜厚為200 nm之氮化矽膜（811^膜）（圖3)。 塗敷光阻層後，藉由將第一圖案化所獲得之掃描線丨i等 圖案作為掩模之背面曝光技術，於各閘極Ua上作成通道保 護膜21。 (3)第三圖案化（圖3及圖6) 以可獲得良好之歐姆接觸之方式，以氟酸處理非晶矽 (a-Si:H)層之露出表面後，藉由與上述相同之CVD法堆積形 成低電阻半導體膜37用之厚度為50 nm之摻雜磷之非晶矽 (n+a_Si:H)層（圖 3)。 而後，藉由濺射法，堆積包含25nm厚之底鉬層、25〇nm 厚之鋁層及50 nm厚之頂鉬層之三層金屬膜（鉬/鋁/鉬）。 而後，使用第三光罩，將光阻予以曝光、顯像後，同時 將a-Sr.H層、n+a-Si:H層及三層金屬膜（鉬/鋁/鉬）予以圖案 化。藉由該第三圖案化，於各個對角尺寸為22吋（56 mm) 之長方形區域内作成220 X 3條信號線31、自各信號線”延 伸之汲極32及源極33。 此外，同時以大致重疊於辅助電容線12之寬廣部l2a之方 式，配置有自寬廣部12a更外周之緣稍微擠出之輔助電容用 延伸部（Cs用圖案）35。該辅助電容用延伸部35係自源極^ 沿著信號線3 1而延伸之直線配線33a進一步延伸之矩形圖 84440-930820.doc -15- 1240102 案。 (4)第四圖案化「（圖3及圖4)」 於上述所獲得之多層膜圖案上，藉由塗敷機以乾燥後膜 厚形成2 μιη之方式均一地塗敷包含丙晞基樹脂之正型感光 性硬化性樹脂液。而後，進行如以下說明之曝光操作後， 進行顯像、紫外線照射、事後烘烤、及洗淨操作。紫外線 照射係藉由使厚型樹脂膜5中之未反應部分減少，使厚型樹 脂膜5之光透過率提高的操作。 曝光操作，係於設置上層接觸孔51〜53之位置及連接焊墊 用之除去區域54進行強曝光，於設置反射像素電極區域内 之凹邵56的位置進行弱曝光（參照圖2及圖3)。 如可準備兩片光罩，於一方光罩下進行強曝光，於另一 方光罩下進行弱曝光。該「強曝光」及「弱曝光」可藉由 调t曝光強度及曝光時間，及藉由於有效光線之相乘曝光 量上設置適切差來進行。 於接受「強曝光」之位置作成貫穿厚型樹脂膜5之上層接 觸孔51〜53及焊墊用除去區域54，而於接受「弱曝光」位置 ，形成如具有1 μιη深度之凹部56。 藉由於配置反射像素電極73之區域設置多數個凹部56， 於反射像素電極73上形成使其具光散射功能用之凹凸圖案。 圖式中’厚型樹脂膜5設置於液晶顯示裝置時，發揮使液 晶層之厚度大致均一之平坦化膜之功能，並且可將像素電 極重疊於信號線等，因此發揮使光利用效率提高的功能。 上述說明中，係說明厚型樹脂膜5係藉由正型之感光性樹 84440-930820.doc -16- 1240102 脂形成，不過亦可使用負型之感光性樹脂。此時係調換不 進行曝光之區域與進行強曝光之區域’而進行弱曝光之區 域則冗全相同。 此外，上述說明中，亦可使用於特定區域具有篩網圖案 之光罩來取代兩片光罩，亦即藉由採用所謂半色調圖案化 ’於相乘曝光量上設置階差。 (5)第五圖案化（圖1、圖7及圖8) 透明導電層於堆積40 nm厚之^汀〇後，進行光阻之塗敷 、曝光及顯像。而後於該光阻圖案8之下進行以下三階段的 蝕刻操作。光阻圖案8於上層接觸孔51的位置具有開口。於 焊墊用配線14a之端部位置，開口81之尺寸比上層接觸孔51 之内徑（亦即底面直徑）小一圈。 (5-1)形成ITO圖案（圖4及圖7) 首先，料酸水溶液作為姓刻液，如藉由在价下實施 約50秒鐘之處理，除去覆蓋光阻圖案8以外之心^^^膜。亦 即，作成沿著光阻圖案8形狀之a_IT〇膜的圖案。 藉此，各像素點形成構成透過像素電極63之三個大致矩 形圖案63a，63b及63c。 同時，於陣列基板 < 周緣部，以覆蓋一對上層接觸孔5 i 之壁面的方式形成IT〇膜圖案61，。同時以除其中心之線狀 區域<外覆盖連接焊墊14之方式形成焊墊覆蓋叮〇層64,。 (5-2)形成通過孔（圖1 a及圖4) 其次’將緩衝氟酸（卿，氟化氫—氟化按緩衝液）作為敍 刻液’如在抓下，藉由嗜塗方式實施120秒鐘之處理。藉 84440-930820.doc -17- 1240102 此，以，與掃描線11(閘極線）同時所形成之焊塾用配線w 、 备出的方式，於上層接觸孔5 1之底面區域内除去閘 極絕緣膜15。緩衝氟酸為如包含6%之氟化氫及3〇%之氟化 銨者。蝕刻時間以避免側方蝕刻過大，且形成之下層接觸 孔41之内壁面構成約45。傾斜之錐度面的方式設定。 如圖1A所示，實施通過孔作成用之濕式姓刻時，於閑極 、、巴、’彖膜15上產生相當的側方蝕刻。因而光阻圖案$之開口 η 之内徑D1(底部直徑）設定成比對應之樹脂膜之上層接觸孔 5 1 53之底邵内徑D2僅小兩側之侧方蝕刻尺寸d加上若干邊 、、彖㈤的尺寸^即⑴：加—⑽+命於本實施例之具體例 中，邊緣m約為2 μηι。 Μ邊緣m亦考慮側方蝕刻條件之若干偏差，貫穿閘極絕緣 膜15之下層接觸孔41的上緣設定成必須小於分別對應之貫 穿厚型樹脂膜5之上層接觸孔51的下緣（底側之緣）。此因覆 蓋接觸孔之壁面之導電層藉由形成突出部分而防止引起所 謂「階差」。 (5-3)a_ITO之背面蝕刻（圖1B、圖4及圖8) 再度將草酸水溶液作為蝕刻液，如藉由在45r下實施15 秒鐘之處理，除去因閘極絕緣膜15之側方蝕刻引起之a_iT〇 的「檐狀部分」6a。如圖1B之模式顯示，進行蝕刻液轉入 光阻圖案8背面之蝕刻，亦即進行「背面蝕刻」。 孩背面蝕刻完成後，剝離光阻圖案8，並於洗淨後進行使 a-ITO晶化用之退火。 另外，於背面蝕刻後，覆蓋接觸孔5丨近旁之補片狀IT〇 84440-930820.doc -18- 1240102 膜之内緣位於下層接觸孔4丨之上緣與上層接觸孔5丨之下緣 間之架狀區域内。而後，自上述IT〇膜圖案61，及焊整覆蓋 ΙΤΟ層64’除去下層接觸孔41及連接焊墊14露出部之位置後 ，於周緣部形成1孔之ΙΤΟ膜補片61與包圍連接焊墊14之露 出部之鑲邊狀之ΙΤΟ膜補片64。 (6)第六圖案化（圖1C、圖3、圖4、圖8及圖9) 藉由濺射法堆積包含50 nm厚之鉬金屬膜與其上之5〇 nm 厚之鋁金屬膜之疊層膜（鉬/鋁）。而後使用光罩形成光阻圖 案後，藉由濕式蝕刻之圖案化，作成覆蓋相鄰之一對下層 接觸孔41，42之橋狀導電膜71、焊墊覆蓋部74及覆蓋各像素 點之大部分之反射像素電極73。 各像素點中，反射像素電極73以露出事先所形成之透過 像素電極63a，63b及63c之周緣部以外之方式，構成透過用 開口 73a，73b及73c。此外，藉由重疊於透過像素電極63a， 63b及63c之周緣部，而與此等各透過像素電極63a，63b及 63c電性導通。 反射像素電極73亦覆蓋TFT9之位置，並藉由源極33上之 接觸孔43，5 3 ’直接連接於源極3 3而導通。此外，反射像素 電極73之沿著信號線3 1之緣部經由厚型樹脂膜5與信號線 3 1之兩緣重疊「（參照圖3 )」。 如此完成全開之原基板狀態的陣列基板丨〇。 組合於其之相對基板1〇2之原基板，如圖3及圖4所示其係 經過⑴形成遮光層圖案（黑矩陣）丨〇8，（ϋ)於各像素點形成紅 (R)、監（B)、綠（G)之濾色層1〇9，（出）形成柱狀間隔層，及 84440-930820.doc -19- 1240102 (lv)形成構成相對電極107之ITO膜等各步騾而作成。 而後’於任何一個原基板上塗敷密封材料105，進行壓著 、硬化。藉由劃割來切割單元構造體後，藉由注入液晶材 料103及 >王入口密封作成顯示面板1 〇〇本體後，經過安裝 TCP及驅動電路基板及設置背照光裝置而完成液晶顯示裝 置。 另外’於陣列基板10及相對基板102之液晶側最外表層， 決定接觸其之液晶材料配向用之配向膜，藉由包含聚醯亞 胺（P1)等之樹脂膜之形成及其後續之研磨處理而形成，不過 圖3及圖4中省略。此外，陣列基板10及相對基板102之外面 側貼附有偏光板104。 〈比較例1〉 其次’使用圖10說明比較例之製造方法。 比較例之陣列基板之製造方法，係將厚型樹脂膜5之圖案 作為掩模’進行其下層側之閘極絕緣膜的圖案化。為求同 時触刻氧化矽膜或氧氮化矽膜，而與上述實施例同樣地使 用緩衝氟酸。 結果，如圖1 〇 A所示，因侧方蚀刻造成上層接觸孔51之下 緣自下層接觸孔41之上緣向接觸孔内方突出，於下層接觸 孔41整個外周形成有覆蓋緣部之突出。因而設置覆蓋上層 及下層之接觸孔51，41之金屬膜71’時，於金屬膜71，上產生 「階差」71a。 〈實施例2〉 使用圖11至圖19說明實施例2之陣列基板及其製造方法。 84440-930820.doc -20- 1240102 圖11係說明實施例2之製造方法重要部分用之部分疊層 d面之圖1的模式步驟圖。圖12係實施例2之陣列基板1 〇，之 。 模式平面圖，圖13及圖14分別顯示包含實施例2之陣列基板_ 1 〇之頜示面板1 〇〇’之像素部分及周緣部之疊層構造。 - 首先，使用圖12至圖14說明陣列基板1 〇，之構造。 - 於像素部分，如圖12及圖13所示，與實施例丨相同的構造 中，層間絕緣膜4自下方重疊於透光性厚型樹脂膜5上（於厚 土知Μ曰膜5及閘極絕緣膜丨5間進一步具備層間絕緣膜4之構 k) ’ TFT9之源極33通過貫穿層間絕緣膜4及透光性厚型樹 脂膜5之接觸孔43, 53，電性連接於像素電極6。此外，於該 接觸孔43, 53之位置形成有開孔甜甜圈狀之ΙΤΟ膜62。 於周緣#，如圖丨2及圖丨4所示，與實施例丨相同的構造中 在如下構成之各信號線31之頂端部31a與自連接焊墊丨斗向 基板内側延伸之焊墊用配線14a之連接位置，與像素電極同 時形成之橋狀導電膜71覆蓋接觸孔41，42, 51，52之全部配 置區域。 圖11顯示於焊塾用配線14a之基板内側之端部位置作成Φ 下層接觸孔41的步驟。該步驟概略内容如下。 首先，於厚型樹脂膜5之圖案上設置光阻圖案8。該光阻 圖木8係於貝穿厚型樹脂膜5之上層接觸孔$ 1的位置，設置 比其小1圈徑尺寸之開口 81者。 - 巧光阻圖案8之下，進行下述（1)〜（3)的三階段濕式蝕刻。： 此外，繼續進行形成橋狀導電膜71的步驟（4)。 ^ (1)第一蝕刻（形成ITO圖案；圖17) 84440-930820.doc -21 - 1240102 藉由僅蝕刻a-ITO膜之草酸溶液，沿著光阻圖案8之輪廓 . 將a-ITO膜予以圖案化。藉此，形成上層接觸孔51及覆蓋其 * 近旁之ITO膜61’。 \ 同時像素區域内形成透明像素電極63 a，63b及63 c。 · (2)第二蝕刻（形成通過孔；圖nA及圖13) 包含氧化石夕之層間絕緣膜4與包含氧化碎之閘極絕緣膜 15被一個濕式蚀刻液蝕刻，而形成貫穿此等絕緣膜4，15之 下層接觸孔41。該蝕刻時側方蝕刻大，形成之下層接觸孔 41之徑尺寸大於光阻圖案8之開口 8丨。因而於開口 8丨之下緣 _ 與下層接觸孔41之上緣間之區域内，形成IT〇膜向内側突出 之檐狀部分」。 同時於像素區域形成於層間絕緣膜4露出源極33之接觸 孑L43 。 (3)第三蝕刻（ΙΤΟ之背面蝕刻；圖UB及圖18) 再度使用草酸水溶液除去「檐狀部分」&。此㈣刻液
自光阻圖案8之背面通過藉由第二蝕刻所形成之下層接觸 孔41產生作用。亦即進行「背面餘刻」。 此等一連串之圖案化結果，形成下層接觸孔以位置被 除去之開孔ITO膜補片61。 而後，進行光阻圖案8之剥離、洗淨、a_iT_之退火 由加熱而晶化）。 ⑷形成最上層金屬圖案（圖uc、圖13、圖14及圖⑼ …食積銷金屬膜與銘金屬膜之叠層軸/銘）後，進一赛 仃光阻 < 塗敷、使用光罩之 +尤及顯像。而後藉由蝕劉 84440-930820.doc -22- 1240102 成覆蓋自圖11所示之下層接觸孔41至其相鄰之下層接觸孔 42(圖19)之區域的橋狀導電膜71。此時於像素區域形成反射 像素電極73。 其次，使用圖11A〜圖11C、圖15至圖19詳細說明陣列基板 10’之製造步驟。 另外，製造陣列基板10’時，係在一個全開之原基板（如55〇 mmX 650 mm)的狀態下，於各特定尺寸（如對角尺寸為2.2 叶)之區域形成各液晶顯示裝置用之配線、成膜圖案。而後 ’經由密封材料及隔板與同樣地以全開狀態作成之相對基 板用原基板貼合後，切割成相當於各液晶顯示裝置的單元 構造體。 (1) 第一圖案化（圖15) 於玻璃基板18上’藉由丨賤射法堆積230 nm之鉬一鎢合金 膜（Mo W膜）。而後，藉由使用第一光罩之圖案化，於各對 角尺寸為2.2叶（56 mm)之長方形區域内形成ι76條掃描線^ 、包含其延伸部之閘極11 a、及與掃描線丨丨大致等數之辅助 電答線12。圖式中之輔助電容線12係配置於2條掃描線 大致中間，各像素點避開信號線31之配置位置近旁，而形 成一個大致正方形狀之寬廣部12a。 同時於周緣部作成連接焊墊14及自其延伸之焊墊用配線 14a 〇 (2) 第二圖案化（圖13及圖16) 首先’堆積構成閘極絕緣膜15之厚度為350 nm的氧氮化 矽膜（SiONx膜）。以氟酸處理表面後，進一步，不暴露在空 84440-930820.doc •23- 1240102 氣下而連續形成：作成TFT9之半導體膜36用之厚度為5〇nm 之非晶矽（^Μ··Η)層；及形成TFT9之通道保護膜21等用之膜 厚為200 nm之氮化石夕膜（§丨版膜）（圖13)。 塗敷光阻層後，藉由將第一圖案化所獲得之掃描線11等 圖案作為掩模之背面曝光技術，於各閘極Ua上作成通道保 護膜21。 (3) 第三圖案化（圖13及圖i6) 以可獲得良好之歐姆接觸之方式，以氟酸處理非晶矽 (a-Si:H)層之露出表面後，藉由與上述相同之CVD法堆積形 成低電阻半導體膜37用之厚度為5〇 nm之摻雜磷之非晶矽 (n+ a-Si:H)層（圖 13)。 而後’藉由濺射法’堆積包含25 nm厚之底鉬層、250 nm 厚之鋁層及50 nm厚之頂鉬層之三層金屬膜（鉬/鋁/鉬）。 而後使用第三光罩實施光阻曝光、顯像後，同時將a_Si:H 層、n a-Si:H層及三層金屬膜（鉬/鋁/鉬）予以圖案化。藉由 汸弟一圖案化，於各對角尺寸為2·2忖（56 mm)之長方形區 域作成220 X 3條信號線3丨、自各信號線3丨延伸之汲極32、 及源極33。 同時以大致重疊於辅助電容線12之寬廣部l2a之方式，配 置有自寬廣部12a更外周之緣稍微擠出之輔助電容用延伸 部35。該輔助電容用延伸部35係自源極33沿著信號線^而 延伸之直線配線3 3 a進一步延伸之矩形圖案。 (4) 第四圖案化 於上述所獲得之多層膜圖案上，堆積5〇 nm厚之包含氮化 84440-930820.doc -24- 1240102 矽膜之層間絕緣膜4。 繼續，藉由塗敷機以乾燥後膜厚形成2 μηι之方式均一地 塗敷包含丙烯基樹脂之正型感光性硬化性樹脂液。而後， 進行如以下說明之曝光操作後，進行顯像、紫外線照射、 事後烘烤、及洗淨操作。紫外線照射係藉由使厚型樹脂膜5 中之未反應邵分減少，使厚型樹脂膜5之光透過率提高的操 作0 曝光操作’係於設置上層接觸孔51〜53之位置及連接坪孰 用之除去區域54進行強曝光，於設置反射像素電極區域内 之凹邵56的位置進行弱曝光（參照圖及圖13)。 與實施例1中說明同樣地，亦可使用負型之感光性樹脂， 亦可使用於特定區域具有篩網圖案之光罩取代使用兩片光 罩，於相乘曝光量上設置階差。 (5)第五圖案化（圖8、圖11Α〜圖lie及圖17) 透明導電層於堆積40 nm厚之a-ITO後，進行光阻之塗敷 、曝光及顯像。而後於該光阻圖案8之下進行以下三階段的 蝕刻操作。光阻圖案8於上層接觸孔5丨〜兄的位置具有開口 81，此等開口 81之尺寸比對應之接觸孔之内徑（亦即底面直 徑）小一圈。 (5-1)形成ITO圖案（圖π) 首先，將草酸水溶液作為蝕刻液，如藉由在45t：下實施 約50秒鐘之處理，除去光阻圖案8覆蓋位置以外之&_11〇膜 。亦即，作成沿著光阻圖案8形狀之a-IT〇膜的圖案。 藉此，各像素點形成構成透過像素電極63之三個大致矩 84440-930820.doc -25- 1240102 形圖案63a，63b及63c。此外，以除其中心部之外，覆蓋源極 33位置之接觸孔53之方式，形成開小孔之ιτο膜圖案62,。 同時，於陣列基板之周緣部，以除各接觸孔之中心部之 外’覆蓋一對上層接觸孔51〜52之方式形成開小孔之IT〇膜 圖案61’。同時以除去其中心之線狀區域外，覆蓋連接焊墊 14之方式形成焊墊覆蓋ΙΤ〇層64,。 (5-2)形成通過孔（圖11Α、圖13及圖14) 其次，將緩衝氟酸（BHF，氟化氫一氟化銨緩衝液）作為蝕 刻液，如在28°C下，藉由噴塗方式實施120秒鐘之處理，於 貫穿厚型樹脂膜5之上層接觸孔51〜53之底面區域内，僅除 去絕緣膜4, 15或層間絕緣膜4,使其下層之金屬層露出。緩 衝氟酸為如包含6%之氟化氫及30%之氟化銨者。蝕刻時間 以避免側方姑刻過大，且形成之下層接觸孔41〜43之内壁面 構成約45°傾斜之錐度面的方式設定。 如圖11A所示’自連接烊塾14向基板内側延伸之焊载用配 線14a之端部，於上層接觸孔51之底部之輪廓内，同時除去 閘極絕緣膜1 5及層間絕緣膜4。亦即作成貫穿此等絕緣膜 1 5, 4，使烊墊用配線14a之内側端部露出之焊墊配線下芦 觸孔41。 曰· 此外，於鄰接其之信號線31之端部31 a之位置，於上層接 觸孔52之内側除去層間絕緣膜4，作成使信號線之端部 露出之信號線端下層接觸孔42。同時，於各像素點作成= 牙層間、纟巴緣膜4 ’使源極3 3露出之源極下層接觸孔4 3 如圖11A所示，實施通過孔作成用之濕式蝕刻時，絕緣膜 84440-930820.doc -26- 1240102 1 5, 4上產生相當之侧方蝕刻。因而光阻圖案8之開口 81之内 徑D1(底部直徑）設定成比對應之樹脂膜之上層接觸孔 51〜53之底部内徑〇2僅小兩側之側方蝕刻尺寸d加上若干邊 緣m的尺寸。亦即Dl = D2—2(d+m)。具體而言，邊緣瓜約 為 2 μιη。 該邊緣m亦考慮側方蝕刻條件之若干偏差，貫穿絕緣膜 15，4之下層接觸孔41〜43的上緣設定成必須小於分別對應 之貫穿厚型樹脂膜5之上層接觸孔5 1〜5 3的下緣（底側之緣） 。此因覆蓋接觸孔之壁面之導電層藉由形成突出部分而防 止引起所謂「階差」。 另外使用緩衝氟叙等氟故系姓刻液時，因侧方|虫刻之 速度在包含氮化矽膜之層間絕緣膜4中，通常顯著大於閘極 絕緣膜15中，因此可將亦貫穿閘極絕緣膜15之下層接觸孔 41<壁面輕易地形成順錐度狀，亦即可形成緩慢向上斜面 狀。 (5-3)a_ITO之背面蝕刻（圖11B、圖13、圖14及圖18) 再度將草酸水溶液作為蝕刻液，如藉由在45t下實施15 秒4里之處理，除去因絕緣膜丨5，4之側方蝕刻引起之的 「檐狀部分」6a。如圖11B之模式顯示，進行蝕刻液轉入光 阻圖案8背面之蝕刻，亦即進行「背面蝕刻」。 孩背面触刻完成後，剝離光阻圖案8,並予以洗淨後，進 行使a-IT〇晶化用之退火。 另外，於背面麵刻後，覆蓋接觸孔51〜53近旁之補片狀之 ΪΤΟ膜之内原位於下層接觸孔41〜43之上緣與上層接觸孔之 84440-930820.doc -27 · 1240102 下緣間的架狀區域内。而後，自上述ITO膜圖案61，〜62,除 去下層接觸孔41〜43之位置結果，於周緣部形成兩孔之ιτο 膜補片61，於源極33上形成開孔甜甜圈狀之ΙΤΟ膜補片62 。此外，以包圍連接焊墊14之露出部之方式形成開孔ΙΤ〇 膜補片64。 (6)第六圖案化（圖11C、圖13、圖14及圖19) 藉由濺射法堆積包含50 nm厚之鉬金屬膜與其上之5〇 nm 厚之鋁金屬膜之疊層膜（鉬/鋁）。而後使用光罩形成光阻圖 案後，藉由濕式蝕刻之圖案化，作成覆蓋相鄰之一對下層 接觸孔41，42之橋狀導電膜71、焊墊覆蓋部74及覆蓋各像素 點之大部分之反射像素電極73。 各像素點中，反射像素電極73以露出事先所形成之透過 像素電極63a，63b及63c之周緣部以外之方式，構成透過用 開口 73a，73b及73C。此外，藉由重疊於透過像素電極63a, 63b及63(:之周緣部，而與此等各透過像素電極ο、6补及 63c電性導通。 反射像素電極73亦覆蓋TFT9之位置，並藉由源極33上之 接觸孔43, 53，直接連接於源極33而導通。此外，反射像素 電極73之沿著信號線3丨之緣部經由厚型樹脂膜5與信號線 3 1之兩緣重疊。 如此冗成全開之原基板狀態的陣列基板1〇,。 相對基板10 2之製作及與其組合之顯示面板丨〇 〇，之製作 與實施例1中說明者相同。 〈比較例2〉 84440-930820.doc -28 - 1240102 其次，使用圖20說明比較例2之製造方法。 比較例2之陣列基板之製造方法，係將厚型樹脂膜$之圖 案作為掩模，進行其下層侧之閘極絕緣膜4及閘極絕緣膜的 圖案化。為求同時蝕刻氮化矽膜、氧化矽膜或氧氮化石夕膜 ，而與上述實施例同樣地使用緩衝氟酸。 結果’如圖20A及圖20B所示，因側方蝕刻造成上層接觸 孔51之下緣自下層接觸孔41之上緣向接觸孔内方突出，於 下層接觸孔41整個外周形成有覆蓋緣部之突出。因而設置 覆蓋上層及下層之上層接觸孔51，41之金屬膜71，時，於金 屬膜71’上產生「階差」71a。 〈實施例3〜4〉 實施例3〜4於與上述實施例i或2相同之陣列基板製造方 法中，使焊墊用配線14a之根部露出之下層接觸孔4ι係藉由 組合乾式蝕刻與濕式蝕刻而除去。 詳細而T，上述第五圖案化之第二蝕刻步驟係藉由以下 兩階段蚀刻來進行。 (1)藉由乾式触刻除去氮化矽膜（圖21A) 首先，藉由化學乾式蝕刻（CDE)除去包含氮化矽膜之第二 閘極絕緣膜15b。於對應於實施例2之實施例4中，同時除去 層間、、、巴緣膜4(圖22)。將蚀刻用之處理室内保持在6代之溫 度及=5Pa〈真玄，持續導入33〇 s_之氧㈣氣及㈣％⑽ 《四鼠化竣（cf4)氣。而後以_ w之功率進行45秒鐘姓刻。 (^)藉由濕式蝕刻除去氧化矽膜（圖21B) 八人藉由與上述實施例相同之緩衝氟酸除去包含氧化 84440-930820.doc -29- 1240102 矽膜之第一閘極絕緣膜15a。此時係使用包含6%之氟化氫及 30/。之氟化銨之重量比之緩衝氟酸，在28t下，藉由噴塗 方式實施7 0秒鐘之處理。 一般而言，濕式蝕刻時之側方蝕刻大於乾式蝕刻時之側 万蝕刻，不過如圖21B所示，氮化矽膜（第二閘極絕緣膜i5b) 亦藉由濕式蝕刻接受側方蝕刻。結果接觸孔4丨之内壁形成 平緩的錐狀。 〈實施例5〜6〉 實施例5〜6於與上述實施例1或2相同之陣列基板之製造 方法中，係將閘極絕緣膜丨5作為僅包含氮化矽膜之單層膜 者。而除去閘極絕緣膜15形成接觸孔41之步騾，全部藉由 乾式蝕刻進行（圖23及圖24)。 乾式蝕刻時之側方蝕刻如上述實施例所示，小於進行濕 弋颠刻時，不過為求形成某種程度之尺寸，係以與上述實 施例相同之方法進行製造，來確實防止階差。 以下，就製造方法之詳細内容，僅說明與實施例1或2不 同之處。 上述第二圖案化步驟中，堆積作為單層膜之閘極絕緣膜 I5’又約3〇〇 nm厚之氮化矽膜（SiNx膜）。以氟酸處理表面後 ，繼績不暴露於空氣中，連續形成作成TFT9之半導體膜36 用之50 nm厚之非晶矽（a_Si:H)層及形成丁FT9之通道保護膜 21等用之膜厚為200 nm之氮化矽膜㈠⑴义膜）。 而後，於上述第五圖案化中僅藉由化學乾式蝕刻（CDE) 進行第二蝕刻。 84440-930820.doc -30- 1240102 詳細而言，係將姑刻用之處理室内保持在⑽之溫度及 45Pa之真空，並導入330 sccm之氧（〇2)氣及67〇sccm之四氟·· 化碳（CF4)氣，以600 W之功率進行6〇秒鐘蝕刻。 ' 〈實施例7〜8〉 - 實施例7〜8係於與上述實施例丨或2相同之陣列基板之製_ L方法中万；透明像素電極63之配置位置省略厚型樹脂膜$ 者。圖25係對應於實施，之實施例7之像素部的疊層剖面 圖。此外，圖26係對應於實施例2之實施例8之像素部的疊 層剖面圖。周緣部之叠層構造及製造步驟與實施例φ. 全相同。 如此’藉由於透過像素電極63之位置省略厚型樹脂膜5 ，可避免光透過該樹脂膜時之損失。亦即，可提高背照光 之利用效率。 〈實施例9〜1〇〉 、生男她例9 1〇係於與上述實施例i或2相同之陣列基板之製 、、巾彡反射像素電極”之配置位置省略厚型樹脂膜5 《凹邵56者。亦即，反射像素電極無凹凸圖案，而係平坦_ 圖案。 圖27係對應於實施仓"之實施例9之像素部的疊層剖面圖 :此外，圖28係對應於實施例2之實施制之像素部的疊層 :圖周緣邵《g層構造與實施例丨或2完全相同。 . 、造步驟’在上述第四圖案化步驟中，除不進行形成凹； 邵2用之弱曝光之外，完全_。 _ 〈實施例11〜12〉 84440-930820.doc -31 - 1240102 實施例11〜12係於與上述實施例i或2相同之陣列基板之 製造方法中，於透過像素電極63之配置位置省略厚型樹脂 膜5，並且於反射像素電極73之配置位置省略厚型樹脂膜5 之凹部56者。 圖29係對應於實施例1之實施例丨丨之像素部的疊層剖面 圖。此外，圖3〇係對應於實施例2之實施例12之像素部的疊 層剖面圖。周緣部之疊層構造與實施例1或2完全相同。 〈實施例13〉 其次，使用圖31及圖32之疊層剖面圖及圖33之平面圖說 明實施例13。 實施例13之液晶顯示裝置之正常白模式之光透過型方面 與上述實施例1〜I2相同。但是與上述各實施例不同之處在 於係多晶矽（p-Si)TFT型。 圖3 1顯示本實施例之顯示面板1〇〇”之像素部分的疊層構 造。各像素點之TFT9係包含多晶石夕（p_si)之半導體層36，之 頂閘型。亦即閘極11a經由閘極絕緣膜15配置於半導體層36, 及包圍其之接觸部32a，3 3 a更上方。 此外，漉色層藉由陣列基板10”上之厚型樹脂膜（平坦化 膜）5形成。因而黑矩陣均未設於陣列基板丨〇，，或相對基板 102上，而於濾色層覆蓋整個像素點排列部分之區域，藉由 噴墨方式染色等來形成。 反射像素電極73經由貫穿保護膜45之接觸孔43,及作為 濾色層而貫穿厚型樹脂膜5之接觸孔5 3導通於源極3 3。此時 ，與上述實施例2完全相同，於源極33上形成開孔甜甜圈狀 84440-930820.doc -32- 1240102 此外，與TFT之半導體層36,同時形成之辅助電容用圖案 35’經由閘極絕緣膜15重疊於閘極絕緣膜^與掃描線同時 形成之辅助電容線(Cs配線)12上。而後，該辅助電容用圖 案35’與源極33及反射像素電極η,經由層間絕緣膜4及貫穿 閘極絕緣膜之接觸孔彼此電性連接。 、 圖32顯示本實施例之顯示面板1〇〇，，之周緣部。與上述各 T施例完全相同，與信號線31同時形成之上層配線以及與 掃描線11同時形成之下層配線，經由貫穿厚型樹脂膜^之接 觸孔51，52，藉由與像素電極73, 63同時形成之導電層電性 連接。 ㈢ 本實施例之信號線31末端之連接構造與實施例2時完全 相同。但是，實施例2之層間絕緣膜4，在本實施例中替換 成保護膜4 5。 此外，設置此等接觸孔51〜53, 53,及41〜42, 43，，43”之步 驟，與上述實施例1〜2中說明第二蝕刻（形成通過孔；5pEp (2))之方法完全相同。 製作此種p-SiTFT型之陣列基板1〇”用之其他步驟，如可 按照特開2000-330484及特開2001-339070中揭示之方法進 行0 另外，如圖32所示，本實施例之連接焊塾14，，之位置的構 造與上述各實施例不同。因驅動1C固定於陣列基板1〇”之周 緣邵’因此連接焊蟄14π位於自外部驅動部之與彈性配線其 板進行連接的位置。因而連接焊墊14”之周圍除去厚型樹脂 84440-930820.d〇( -33- 1240102 "、連接烊墊14’’内之區域，與掃描線11同時形成之下 二—泉曰以及與信號線31同時形成之上層配線層重疊，此 等藉由與透明像素電極63同時形成之ITQ膜覆蓋。 圖之平面圖顯示本實施例之陣列基板丨〇”之各像素點 15刀i胃戶斤τ，包含铭（A1)之反射像素電極73構成一個窗 框狀圖案’包含IT〇之透明像素電極63覆蓋該圖案構成的— 個開口。 〈實施例14〉 取後，使用圖34之疊層剖面圖說明實施例14。 圖34就反射像素電極73及透明像素電極63之配置位置， 顯不橫切實施例14之信號線31之剖面的疊層構造。厚型樹 脂膜5在透明像素電極63之配置位置被除去，藉此減少光之 透過損失。此外，於相對基板側配置滤色層，於透明像素 電極63之外周、緣，亦即於厚型樹脂膜5構成斜面之位置設有 與掃描線^同時形成之遮光膜19。其係防止光自該處淺漏 ’以保持高度顯示性能用者。 另外，圖上係顯示反射像素電極73上無凹凸圖案的狀態 ，不過亦可於厚型樹脂膜5上設置凹凸，與上述實施例同樣 地，使反射電極73上具備光散射性。 自陣列基板10”組合顯示面板100"之步驟，亦與上述實施 例1之說明冗全相同。另外，本實施例之圖31上描繪有陣列 基板10”及相對基板102之液晶側最上層之聚醯亞胺（ρ1)製 之配向膜106。該配向膜於上述實施例丨之圖3及圖4、上述 實施例2之圖IS及圖I4、上述實施例7之圖25、上述實施例8 84440-930820.doc -34- 1240102 义圖2二、實施例9之圖27、實施例10之圖28、實施例η之圖 29 '實施例12之圖3G、及實施例13之圖32中省略圖式。 本實施例係說明設置構成厚型樹脂膜5基底之保護膜45 者不過可;|略保護膜45。此時周緣部之接觸孔之構造 及製造步驟與實施例1完全相同。 上述各實施例係說明開孔導電膜（第二導電層）包含透明 導電材料’橋狀導電膜（第三導電層）為金屬膜，不過即使此 等調換亦同。此時，第五圖案化之第—及第三蝕刻係除去 王屬膜《蝕刻，覆盍接觸孔之底面之導電層包含透明 材料。 上述實施例H2係說明各像素點之切換元件為蚀刻阻止 土（ TFT ’不過即使為通道㈣型亦完全相同，有時亦可為 頂閘型者。 … 此外，上述實施例係說明第一層之配線圖案（择描線等圖 案）係包含稱為麵-鶴合金(M⑼之高溶點金屬者，不過亦 可為鋁（A1)與鉬（Mo)之疊層膜。如可構成包含1511111之底鉬 層、中間之27G tun之銘層、與％ nm之仙層之三層構造， 及可構成包含270 nm之鋁層與覆蓋其之5〇 nm之鉬層之兩 層構造。 此外，上述實施例之顯示裝置係以半透過型液晶顯示裝 置為例來說明，不過並不限定於此，於陣列基板之tft及配 線圖案之上層經由厚型樹脂膜配置像素電極之構造，可適 用於在陣列基板上具有數個像素電極膜之所有顯示裝置。 如有機EL顯示裝置亦可適用於在陣列基板上形成陽極及 84440-930820.doc -35- 1240102 以陰極構成橋 陰極。此時，如可以陽極形成開孔導電膜 狀導電膜。 發明之效果 提供可於顯示裝置用配線基板及其製造方法中， 案化步驟數，提高製造效率，減少製造成本及m二圖 【圖式之簡單說明】 碟首。 圖1A〜圖lc係說明實施例i之製造方法重要部分用之部 分疊層剖面圖之模式步驟圖。 圖2係實施例丨之陣列基板之模式平面圖。 圖3係包含實施例工之陣列基板之顯示面板之像素部分的 模式疊層剖面圖。 圖4係包含實施例丨之陣列基板之顯示面板之周緣部的模 式疊層剖面圖。 圖5係模式顯示實施例丨之陣列基板之製造方法之第一圖 案化後之狀態的重要部分平面圖。 圖6係模式顯示實施例i之陣列基板之製造方法之第三圖 案化後之狀態的重要部分平面圖。 圖7係模式顯示實施例1之陣列基板之製造方法之第五圖 案化之第一蚀刻結束後之狀態的重要部分平面圖。 圖8係模式顯不實施例丨之陣列基板之製造方法之第五圖 案化完成後之狀態的重要部分平面圖。 圖9係模式顯不實施例丨之陣列基板之製造方法之第六圖 案化後之狀態的重要部分平面圖。 圖10A〜圖10B係說明比較例1之陣列基板之製造方法用 84440-930820.doc -36 - 1240102 之對應於圖i之模式步騾圖。 圖11A〜圖11C係說明實施例2之製造方法之重要部分 之部分疊層剖面圖之模式步騾圖。 圖12係實施例2之陣列基板之模式平面圖。 圖13係包含實施例2之陣列基板之顯示面板之像素部 的模式疊層剖面圖。 圖14係包含實施例2之陣列基板之顯示面板之周緣部 模式疊層剖面圖。 圖15係模式顯示實施例2之陣列基板之製造方法之第 圖案化後之狀態的重要部分平面圖。 圖16係模式顯示實施例2之陣列基板之製造方法之第 圖案化後之狀態的重要部分平面圖。 圖17係模式顯示實施例2之陣列基板之製造方法之第 圖案化之第一蝕刻結束後之狀態的重要部分平面圖。 圖18係模式顯示實施例2之陣列基板之製造方法之第 圖案化完成後之狀態的重要部分平面圖。 圖19係模式顯示實施例2之陣列基板之製造方法之第 圖案化後之狀態的重要部分平面圖。 圖20A〜圖20B係說明比較例2之陣列基板之製造方法 之對應於圖11之模式步驟圖。 圖21A〜圖21B係說明實施例3之陣列基板之製造方法 之模式步驟圖。 / 圖22A〜圖22B係說明實施例4之陣列基板之製造方法 之模式步驟圖。 用 分 的 五 五 、 用 用 用 84440-930820.doc -37- 1240102 圖23A〜圖23B係說明實施例5之陣列基板之製造方 之模式步驟圖 圖Α圖24Β係說明實施例6之陣列基板之製造方法用 之模式步驟圖。 、係包含實施例7之陣列基板之顯示面板之對應於圖3 《像素部分的模式疊層剖面圖。 圖係包3 μ施例8之陣列基板之顯示面板之對應於圖 13之像素部分的模式疊層剖面圖。 圖27係包含實施例9之陣列基板之顯示面板之對應於圖3 之像素部分的模式疊層剖面圖。 圖28係包含實施例1G之陣列基板之顯示面板之對應於圖 13之像素部分的模式疊層剖面圖。 圖29係包含實施例u之陣列基板之顯示面板之對應於圖 像素部分的模式疊層剖面圖。 圖3〇係包含實施例12之陣列基板之顯示面板之對應於圖 13之像素邵分的模式疊層剖面圖。 圖31係包含實施例13之陣列基板之顯示面板之像素部分 的模式疊層剖面圖。 包含實施例13之陣列基板之顯示面板之周緣部的 模式®層剖面圖。 圖33係實施例13之陣列基板之像素點部分之平面圖。 圖34係實施例14之陣列基板之透明像素電極及反射像素 電極之配置位置之疊層剖面圖。 ” 【圖式代表符號說明】 84440-930820.doc -38 -

Claims (1)

  1. I24〇i〇2 如申請專利範圍第4项之顯示裝置用配線基板，其中對 應於含有前述光反射性之導電膜之前述像素電極之位 置之削述第二絕緣膜係具有凹凸圖案。 2請專利範圍第4項之顯示裝置用配線基板，其中前 迷2二絕緣膜係具有可切割對應於含有前述光透過性 導電膜之前述像素電極之位置的開口。 請專利範圍第i項之顯示裝置用配線基板，其中前 % ’、、、員π裝置用配線基板係使用於有機el顯示裝置。 、，申明專利範圍第8項之顯示裝置用配線基板，其中前 ^二導電層以與EL元件之陽極㈣之導電材料構成 月）述第二導電層以與EL元件之陰極相同之導電材料 構成。 種顯不裝置用配線基板之製造方法，其特徵為包含： 第一導電層之圖案形成步驟，其係形成於絕緣基板 上； 覆蓋其之第一絕緣膜成膜步驟； 第二絕緣膜形成步驟，其係進一步形成於該第一絕緣 膜上，並於對應於前述第—導電層圖案之位置上具有接 觸孔； 第二導電層形成步驟，其係形成於前述第二絕緣膜 上； 第-圖案化步驟，其係使用具有小於前述接觸孔徑之 開口 <圖案掩模’將前述第二導電層予以圖案化； 第一圖木化步驟，其係使用前述圖案掩模，經由前述 84440-930820.doc 1240102 第二導電層之開口蝕刻前述第— 卜 前迷開口徑精由形成大於 ^ 向路出珂述第一壤兩靥· 罘三圖案化步.驟，其係將前述 ’包、曰， 為棒模，將前述第H 7 I緣膜《接觸孔作 第一道ο 以圖案化；及 前述第一芬_ f除去珂述圖案掩模，經由 接。 絕緣膜之接觸孔與前述第-導電層連 um專㈣㈣啊之顯Μ置用配線基板之製造 且有/中料第-絕緣膜及前述第二絕緣膜間進一步 相緣膜，前述第三絕緣膜以與前述第-絕緣膜 相冋步驟實施蝕刻處理。 12.如申請專利範圍第11項之顯示震置用配線基板之製造 万法’其中於前述第二圖案化步驟中，第三絕緣膜之侧 方蚀刻速度大於前述第一絕緣膜。 如申請專利範圍第1Q項之顯示裳置用配線基板之製造 方法，其巾前述第-絕賴包含n賴及配置於其 上層之上層絕緣膜，於前述第二圖案化步驟中，前述上 層絕緣膜之側方蝕刻速度大於前述下層絕緣膜。 14.如申請專利範圍第12或13項之顯示裝置用配線基板之 製造方法，其中前述第二圖案化步驟係藉由濕式蝕刻進 行0 15.如申請專利範圍第14項之顯示裝置用配線基板之製造 方法，其中前述濕式蝕刻時，係使用緩衝氟酸作為蝕刻 液0 84440-930820.doc 1240102 16.如申請專利範圍第12或13項之顯示裝置用配線基板之 製造方法，其中前述第二蝕刻係藉由乾式蝕刻進行。 84440-930820.doc
TW092106950A 2002-03-27 2003-03-27 A thin film transistor array substrate used for a display device and a method of making the same TWI240102B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002089732 2002-03-27
JP2002089731 2002-03-27

Publications (2)

Publication Number Publication Date
TW200402561A TW200402561A (en) 2004-02-16
TWI240102B true TWI240102B (en) 2005-09-21

Family

ID=28456309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092106950A TWI240102B (en) 2002-03-27 2003-03-27 A thin film transistor array substrate used for a display device and a method of making the same

Country Status (4)

Country Link
US (1) US7115913B2 (zh)
KR (1) KR100634919B1 (zh)
CN (1) CN1332245C (zh)
TW (1) TWI240102B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI228782B (en) * 2004-01-19 2005-03-01 Toppoly Optoelectronics Corp Method of fabricating display panel
JP4085094B2 (ja) * 2004-02-19 2008-04-30 シャープ株式会社 導電素子基板の製造方法、液晶表示装置の製造方法
WO2005086179A1 (ja) 2004-03-05 2005-09-15 Idemitsu Kosan Co., Ltd. 半透明・反射電極基板、及びその製造方法、及びその半透過・半反射電極基板を用いた液晶表示装置
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
KR101052960B1 (ko) * 2004-04-29 2011-07-29 엘지디스플레이 주식회사 반투과형 폴리실리콘 액정표시소자 제조방법
TWI297793B (en) * 2004-05-21 2008-06-11 Sanyo Electric Co Liquid crystal display device
KR101046927B1 (ko) * 2004-09-03 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판
JP2008241726A (ja) * 2005-07-13 2008-10-09 Sharp Corp 液晶ディスプレイ用基板
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7294579B1 (en) 2006-05-18 2007-11-13 Chunghwa Picture Tubes, Ltd. Method for forming contact opening
JP2007317859A (ja) * 2006-05-25 2007-12-06 Toshiba Corp 固体撮像装置及びその製造方法
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US20120133860A1 (en) * 2009-08-04 2012-05-31 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel, liquid crystal display device, and method for manufacturing active matrix substrate
US20120127396A1 (en) * 2009-08-04 2012-05-24 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel, liquid crystal display device, and method for manufacturing active matrix substrate
KR101168507B1 (ko) * 2010-07-16 2012-07-27 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
CN103984168B (zh) * 2013-02-08 2016-11-23 群创光电股份有限公司 液晶显示面板及液晶显示装置
CN104777933B (zh) 2015-04-09 2018-02-06 上海天马微电子有限公司 一种阵列基板、触控显示面板及显示装置
TWI578420B (zh) 2015-05-04 2017-04-11 精材科技股份有限公司 半導體結構及其製作方法
JP2017111296A (ja) * 2015-12-16 2017-06-22 株式会社ジャパンディスプレイ 表示装置
KR102622266B1 (ko) * 2016-01-11 2024-01-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 패널 및 그 제조 방법
KR102514411B1 (ko) * 2016-03-31 2023-03-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN107591490B (zh) * 2017-07-24 2019-06-07 南京中电熊猫平板显示科技有限公司 有机电致发光器件及其制造方法
CN107731881A (zh) * 2017-11-06 2018-02-23 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制造方法、柔性显示装置
CN109950296B (zh) * 2019-04-10 2021-12-28 京东方科技集团股份有限公司 柔性显示面板及其制作方法
CN111128877B (zh) * 2019-12-25 2022-08-23 深圳市华星光电半导体显示技术有限公司 刻蚀阻挡型阵列基板的制备方法
CN112466893B (zh) * 2020-11-30 2022-11-08 成都中电熊猫显示科技有限公司 阵列基板的制作方法、阵列基板及显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956361A (zh) * 1995-10-03 2014-07-30 精工爱普生株式会社 有源矩阵基板的制造方法和薄膜元件的制造方法
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
US6350557B1 (en) * 1997-07-31 2002-02-26 Sharp Kabushiki Kaisha Thin-film two-terminal elements, method of production thereof, liquid crystal display
US6351010B1 (en) * 1998-09-22 2002-02-26 Sony Corporation Electrooptical device, substrate for driving electrooptical device and methods for making the same
JP3769389B2 (ja) * 1998-09-24 2006-04-26 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP2000187209A (ja) * 1998-12-22 2000-07-04 Advanced Display Inc 反射型液晶表示装置およびその製造方法
JP2000267595A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 表示装置用アレイ基板の製造方法

Also Published As

Publication number Publication date
KR20030078037A (ko) 2003-10-04
CN1332245C (zh) 2007-08-15
CN1447156A (zh) 2003-10-08
US20030209726A1 (en) 2003-11-13
TW200402561A (en) 2004-02-16
US7115913B2 (en) 2006-10-03
KR100634919B1 (ko) 2006-10-17

Similar Documents

Publication Publication Date Title
TWI240102B (en) A thin film transistor array substrate used for a display device and a method of making the same
KR101859484B1 (ko) 표시 장치 및 그 제조 방법
JP4834652B2 (ja) Ｔｆｔアレイ基板の製造方法
JP4173851B2 (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
KR100614332B1 (ko) 액정표시장치 및 그 제조방법
JP4342217B2 (ja) 表示装置用アレイ基板及びその製造方法
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
JP4488688B2 (ja) 表示装置用配線基板及びその製造方法
JP4468922B2 (ja) 液晶表示素子及びその製造方法
JP4472990B2 (ja) 反射型液晶表示装置及びその製造方法
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
JPH1117188A (ja) アクティブマトリクス基板
JP2006189769A (ja) 液晶表示装置およびその製造方法
JP2006195098A (ja) マトリクスアレイ基板、その製造方法、及び平面表示装置
TWI529469B (zh) 具有薄膜電晶體之穿透反射型液晶顯示裝置及其之製造方法
JP2002184999A (ja) 表示装置用アレイ基板の製造方法
KR20130135547A (ko) 액정표시장치 및 그 제조방법
JP4255673B2 (ja) Ｔｆｔアレイ基板およびこれを用いた半透過型または反射型液晶表示装置並びにｔｆｔアレイ基板の製造方法
JP4558752B2 (ja) 液晶表示装置の製造方法
JP4628693B2 (ja) 液晶表示装置用基板及びその製造方法並びにそれを備えた液晶表示装置
US7929070B2 (en) Pixel structures and fabricating methods thereof
JPH09325356A (ja) アクティブマトリクス基板
KR101186514B1 (ko) 액정표시소자 및 그 제조방법
KR20070072114A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees