KR20130135547A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20130135547A
KR20130135547A KR1020120059201A KR20120059201A KR20130135547A KR 20130135547 A KR20130135547 A KR 20130135547A KR 1020120059201 A KR1020120059201 A KR 1020120059201A KR 20120059201 A KR20120059201 A KR 20120059201A KR 20130135547 A KR20130135547 A KR 20130135547A
Authority
KR
South Korea
Prior art keywords
layer
electrode
blocking layer
forming
color filter
Prior art date
Application number
KR1020120059201A
Other languages
English (en)
Other versions
KR101956814B1 (ko
Inventor
윤희근
김종우
변우중
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120059201A priority Critical patent/KR101956814B1/ko
Publication of KR20130135547A publication Critical patent/KR20130135547A/ko
Application granted granted Critical
Publication of KR101956814B1 publication Critical patent/KR101956814B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치를 개시한다. 개시된 본 발명의 액정표시장치 및 그 제조방법은, 제 1 기판 상에 형성되는 게이트 전극, 게이트 절연막, 반도체층, 소스 전극 및 드레인 전극으로 이루어진 박막 트랜지스터와 차단층과; 상기 박막 트랜지스터 및 차단층이 형성된 기판 전면에 형성되는 보호막과; 상기 보호막 상에 형성되는 컬러필터층과 평탄화막과; 상기 평탄화막 상에 콘택홀을 통해 드레인 전극과 접촉하여 형성되는 화소 전극;을 포함하고, 상기 차단층은 광투과율을 저감시키기 위해 상기 컬러필터층과 중첩되는 것을 특징으로 한다.
본 발명의 액정표시장치 및 그 제조방법은, 게이트 라인과 공통 배선 사이에 차단층과 컬러필터층을 중첩되게 형성함으로써, 투과율을 저감시키고, 컬럼 스페이서와 차단층을 중첩되게 형성함으로써, 배향 불균일 또는 광축 틀어짐에도 빛샘 불량을 방지할 수 있다. 또한, 블랙 매트릭스를 따로 형성하지 않고, 반도체층과 함께 차단층을 형성함으로써 공정을 단순화하고 비용을 절감하여 수율을 향상시키며, 게이트 라인과 공통 배선 사이에 컬럼 스페이서를 형성함으로써, 구동 불량을 방지할 수 있다.

Description

액정표시장치 및 그 제조방법{Liquid crystal display and method for fabricating the same}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는 빛샘 불량을 방지할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다. 이러한 액정표시장치 중에서도, 각 화소(pixel)별로 전압의 온(on)/오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
최근에는 상부기판과 하부기판의 합착 마진에 의해 블랙매트릭스의 면적이 넓어짐에 따라 개구율이 저하되는 것을 방지하기 위해 칼라필터 및 블랙매트릭스를 하부기판에 형성하는 COT(color filter on 박막트랜지스터)구조가 제안되고 있다. 더 나아가 개구율을 향상하고 마스크 공정을 단순화 하기 위해 블랙매트릭스가 생략하고, 공통 전극이 블랙매트릭스의 역할을 겸하는 COT 구조가 제안되었다.
도 1 및 도 2는 종래 블랙매트릭스가 생략된 COT구조 액정표시장치의 평면도 및 단면도이다.
도 1 및 도 2를 참조하면, 종래 블랙매트릭스가 생략된 COT구조 액정표시장치는 제 1 기판(100) 상의 게이트 라인(103)과 데이터 라인(116)의 교차점에 위치하는 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극(107)에 접속된 화소 전극(111)과, 상기 화소 전극(111)과 소정 간격 이격되며 엇갈려서 형성된 공통 전극(117)과, 상기 게이트 라인(103)과 평행한 공통 배선(102)과 드레인 전극(107)이 중첩된 영역에 형성된 캐패시터를 구비한다.
상기 박막 트랜지스터는 게이트 라인(103)에 연결된 게이트 전극(101), 데이터 라인(116)에 연결된 소스 전극(106), 콘택홀을 통해 화소 전극(111)에 접속된 드레인 전극(107) 및 상기 게이트 전극(101)에 공급되는 게이트 전압에 의해 소스 전극(106)과 드레인 전극(107) 간에 도통채널을 형성하기 위한 반도체층(105)을 구비한다. 상기 반도체층(105)은 액티브층과 오믹콘택층이 차례대로 적층되어 형성될 수 있다.
또한, 박막 트랜지스터는 게이트 전극(101)과 소스 및 드레인 전극(106,107)의 절연을 위한 게이트 절연층(104)을 더 구비한다. 이러한 박막 트랜지스터는 게이트 라인(103)으로부터의 게이트신호에 응답하여 데이터 라인(116)으로부터의 데이터신호를 화소 전극(111)에 공급한다.
화소 전극(111)은 제 1 기판(100) 전면에 형성되는 보호층(108) 상에 적층된 컬러필터층(109) 및 평탄화막(110) 상에 형성되며, 상기 보호층(108), 컬러필터층(109) 및 평탄화막(110)을 관통하는 콘택홀을 통해 드레인 전극(107)과 전기적으로 접속된다.
상기 셀 영역에는 상기 화소 전극(111)과 평행하게 소정 간격 이격되어 상기 화소 전극(111)과 엇갈리는 공통 전극(117)이 형성된다. 상기 공통 전극(117)은 제조 공정에 따라 상기 화소 전극(111)과 동일한 물질로 형성된다. 상기 제 1 기판(100)과 제 2 기판(115) 사이에서 상기 공통 전극(117) 상에는 박막 트랜지스터와 중첩되는 위치에 컬럼 스페이서(112)가 형성되고, 액정층(113)이 형성된다.
상기 캐패시터는 공통 배선(102)과 드레인 전극(107)이 게이트 절연층(104)을 매개로 중첩된 영역에 형성된다.
이 때, 블랙 매트릭스가 생략된 바 공통 전극(117)이 블랙 매트릭스의 역할을 겸하는데, 공통 전극(117)은 얇게 형성되며, 상기 공통 전극(117)이 광 투과율이 높은 물질로 형성되어, 빛샘을 차폐하지 못하는 수준의 투과율 가지는 경우 빛샘이 발생할 수 있다.
도 3a 및 도 3b는 빛샘 불량을 도시한 도면이다.
도 3a 및 도 3b를 참조하면, 공통 전극이 충분히 빛샘을 차폐하지 못하는 경우, 액정표시장치에 외부에서 충격이 가해지면 컬럼 스페이서가 형성된 영역에서 배향 불균일 및 광축 틀어짐이 발생하고, 컬럼 스페이서 주변인 도 1의 A,B,C,D 영역과 대응되는 위치에서 빛샘이 발생함을 볼 수 있다. 따라서, 공정의 단순화를 위해 블랙 매트릭스 생략시, 공통 전극이 블랙 매트릭스의 역할을 충분히 할 수 없는 경우, 빛샘 불량의 문제점이 발생한다.
본 발명은 게이트 라인과 공통 배선 사이에 차단층과 컬러필터층을 중첩되게 형성함으로써, 투과율을 저감시키는 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 컬럼 스페이서와 차단층을 중첩되게 형성함으로써, 배향 불균일 또는 광축 틀어짐에도 빛샘 불량을 방지하는 액정표시장치 및 그 제조방법을 제공하는데 다른 목적이 있다.
또한, 본 발명은 블랙 매트릭스를 따로 형성하지 않고, 반도체층과 함께 차단층을 형성함으로써 공정을 단순화하고 비용을 절감하여 수율을 향상시키는 액정표시장치 및 그 제조방법을 제공하는데 또 다른 목적이 있다.
또한, 본 발명은 게이트 라인과 공통 배선 사이에 컬럼 스페이서를 형성함으로써, 구동 불량을 방지하는 액정표시장치 및 그 제조방법을 제공하는데 또 다른 목적이 있다.
상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 액정표시장치는, 제 1 기판 상에 형성되는 게이트 전극, 게이트 절연막, 반도체층, 소스 전극 및 드레인 전극으로 이루어진 박막 트랜지스터와 차단층과; 상기 박막 트랜지스터 및 차단층이 형성된 기판 전면에 형성되는 보호막과; 상기 보호막 상에 형성되는 컬러필터층과 평탄화막과; 상기 평탄화막 상에 콘택홀을 통해 드레인 전극과 접촉하여 형성되는 화소 전극;을 포함하고, 상기 차단층은 광투과율을 저감시키기 위해 상기 컬러필터층과 중첩되는 것을 특징으로 한다.
또한, 본 발명의 액정표시장치 제조 방법은, 제 1 기판 상에 게이트 라인, 공통 배선 및 상기 게이트 라인에서 분기된 게이트 전극을 형성하는 단계와; 상기 게이트 라인, 공통 배선 및 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 상기 게이트 전극과 중첩되는 반도체층과 차단층을 형성하는 단계와; 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 소스 전극 및 드레인 전극이 형성된 기판 상에 보호층을 형성하는 단계와; 상기 보호층 상에 컬러필터층을 형성하는 단계와; 상기 컬러필터층 상에 평탄화막을 형성하는 단계와; 상기 평탄화막에 상기 드레인 전극을 노출하는 콘택홀을 형성하고, 상기 콘택홀과 상기 평탄화막 상에 화소 전극을 형성하는 단계;를 포함하고, 상기 차단층은 광투과율을 저감시키기 위해 상기 컬러필터층과 중첩되는 것을 특징으로 한다.
본 발명에 따른 액정표시장치 및 그 제조방법은, 게이트 라인과 공통 배선 사이에 차단층과 컬러필터층을 중첩되게 형성함으로써, 투과율을 저감시키는 제 1 효과가 있다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은, 컬럼 스페이서와 차단층을 중첩되게 형성함으로써, 배향 불균일 또는 광축 틀어짐에도 빛샘 불량을 방지하는 제 2 효과가 있다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은, 블랙 매트릭스를 따로 형성하지 않고, 반도체층과 함께 차단층을 형성함으로써 공정을 단순화하고 비용을 절감하여 수율을 향상시키는 제 3 효과가 있다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은, 게이트 라인과 공통 배선 사이에 컬럼 스페이서를 형성함으로써, 구동 불량을 방지하는 제 4 효과가 있다.
도 1은 종래 블랙매트릭스가 생략된 COT구조 액정표시장치의 평면도이다.
도 2는 종래 블랙매트릭스가 생략된 COT구조 액정표시장치의 단면도이다.
도 3a 및 도 3b는 빛샘 불량을 도시한 도면이다.
도 4는 본 발명의 액정표시장치의 평면도이다.
도 5a 내지 도 5f는 본 발명의 액정표시장치 제조방법의 제 1 실시예에 따른 단면도이다.
도 6a 내지 도 6f는 본 발명의 액정표시장치 제조방법의 제 2 실시예에 따른 단면도이다.
도 7은 차단층 형성여부에 따른 광 투과율을 도시한 도면이다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4는 본 발명의 액정표시장치의 평면도이다.
도 4를 참조하면, 본 발명의 액정표시장치는, 제 1 기판(200) 상의 게이트 라인(203)과 데이터 라인(216)의 교차점에 위치하는 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극(207)에 접속된 화소 전극(211)과, 상기 화소 전극(211)과 소정 간격 이격되며 엇갈려서 형성된 공통 전극(217)과, 상기 게이트 라인(203)과 평행한 공통 배선(202)과 드레인 전극(207)이 중첩된 영역에 형성된 캐패시터를 구비한다.
상기 박막 트랜지스터는 게이트 라인(203)에 연결된 게이트 전극(201), 데이터 라인(216)에 연결된 소스 전극(206), 콘택홀을 통해 화소 전극(211)에 접속된 드레인 전극(207) 및 상기 게이트 전극(201)에 공급되는 게이트 전압에 의해 소스 전극(206)과 드레인 전극(207) 간에 도통채널을 형성하기 위한 반도체층을 구비한다.
이러한 박막 트랜지스터는 게이트 라인(203)으로부터의 게이트신호에 응답하여 데이터 라인(216)으로부터의 데이터신호를 화소 전극(211)에 공급한다.
화소 전극(211)은 데이터 라인(216)과 게이트 라인(203)에 의해 분할된 셀 영역에 위치하며 광 투과율이 높은 물질로 이루어질 수 있다. 상기 화소 전극(211)은 공통 전극(117)과 동일 물질로 동일 층에서 형성될 수 있으며, 상기 공통 전극(117)은 상기 공통 배선(202) 및 게이트 라인(203)과 그 사이 영역에 걸치는 영역에서 중첩되어 형성된다.
상기 셀 영역에는 상기 화소 전극(211)과 공통 전극(217)이 서로 평행하게 소정 간격 이격되어 엇갈리게 형성된다.
상기 캐패시터는 공통 배선(202)과 드레인 전극(207)이 게이트 절연층을 매개로 중첩된 영역에 형성된다.
상기 박막 트랜지스터와 이격되어, 상기 공통 배선(202)과 게이트 라인(203) 사이에 차단층(250)이 형성되고, 도면에는 도시되지 않았지만 상기 차단층(250) 상에 보호층, 컬러필터층, 평탄화막 및 공통 전극(217)이 형성된다. 상기 공통 전극(217) 상에 상기 차단층(250)과 중첩되는 영역에 컬럼 스페이서(212)가 형성된다.
이로써, 게이트 라인과 공통 배선 사이에 차단층과 컬러필터층을 중첩되게 형성함으로써, 투과율을 저감시키며, 컬럼 스페이서와 차단층을 중첩되게 형성함으로써, 액정표시장치에 외력으로 인한 배향 불균일 또는 광축 틀어짐에도 빛샘 불량을 방지할 수 있다.
도 5a 내지 도 5f는 본 발명의 액정표시장치 제조방법의 제 1 실시예에 따른 단면도이다.
도 5a를 참조하면, 본 발명의 액정표시장치는, 제 1 기판(200) 상에 게이트 금속층을 형성하고, 상기 게이트 금속층 상에 포토 레지스트를 형성하고, 투과부와 차단부로 이루어진 제 1 마스크를 이용하여 노광 및 현상 공정으로 포토 레지스트 패턴을 형성한다. 상기 포토 레지스트 패턴을 마스크로 하여 상기 게이트 금속층을 식각하여 게이트 라인(203), 공통 배선(202) 및 상기 게이트 라인(203)으로부터 분기된 게이트 전극(201)을 형성한다.
상기 기판(100)은 유리, 플라스틱 또는 폴리이미드(PI) 등으로 형성할 수 있으며, 상기 게이트 금속층은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 또는 투명성 도전물질인 ITO, IZO 및 ITZO 중 적어도 하나 이상을 적층하여 형성할 수 있다. 도면에서는 게이트 전극(201), 공통 배선(202) 및 게이트 라인(203)이 단일 금속층으로 형성되어 있지만, 이것은 고정된 것이 아니므로 2개 이상의 금속층으로 적층하여 형성할 수 있다.
도 5b를 참조하면, 상기 게이트 전극(201), 공통 배선(202) 및 게이트 라인(203)이 형성된 제 1 기판(200) 전면에 게이트 절연막(204)을 형성한다. 상기 게이트 절연막 상에 반도체 물질을 도포하고, 상기 반도체 물질 상에 포토 레지스트를 형성하고, 투과부와 차단부로 이루어진 제 2 마스크를 이용하여 노광 및 현상 공정으로 포토 레지스트 패턴을 형성한다. 상기 포토 레지스트 패턴은 상기 게이트 전극(201)과 중첩되는 영역과 상기 공통 배선(202)과 상기 게이트 라인(203) 사이 영역에 형성된다. 상기 포토 레지스트 패턴을 마스크로 하여 상기 게이트 금속층을 식각하여 박막 트랜지스터의 반도체층(205)과 차단층(250)을 형성한다. 상기 차단층은 박막 트랜지스터와 이격되어 형성되며, 차단층(250)으로 인한 구동 불량을 방지할 수 있다.
상기 반도체층(205)은 도면에는 도시하지 않았지만 액티브층과 오믹콘택층으로 형성될 수 있다. 이 때, 차단층(250)은 상기 액티브층과 동일 물질로 형성될 수 있다.
도 5c를 참조하면, 상기 반도체층(205) 및 차단층(250)이 형성된 기판 전면에 소스/드레인 금속층을 형성한다. 상기 소스/드레인 금속층 상에 포토 레지스트를 형성하고, 투과부와 차단부로 이루어진 제 3 마스크를 이용하여 노광 및 현상 공정으로 상기 소스/드레인 금속층을 식각하여 소스 전극(206) 및 드레인 전극(207)을 형성한다. 상기 소스 전극(206)은 도 4를 참조하면, 데이터 라인(216)으로부터 분기되어 형성되며, 상기 드레인 전극(207)은 공통 배선(202) 및 게이트 전극(201)에 중첩되어 형성된다. 상기 소스 전극(206) 및 드레인 전극(207)이 형성된 기판 전면에 보호층(208)이 형성된다.
상기 소스/드레인 금속층은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용할 수 있다. 또한, 도면에서는 단일 금속층으로 형성되어 있지만 경우에 따라서는 적어도 2개 이상의 금속층들을 적층하여 형성할 수 있다.
도 5d를 참조하면, 상기 보호층(208) 상에 컬러필터층(209)이 형성된다. 상기 컬러필터층(209)은 제 1 기판(200) 전면에 형성되나 게이트 라인(203)과 데이터 라인(도 4 참고,216)으로 구분되는 셀 별로 순차적으로 적,녹,청색의 컬러필터 패턴이 반복 배열된다. 따라서, 상기 차단층(250)과 중첩되는 컬러필터층(209b)은 녹색, 청색, 적색 컬러필터 패턴일 수 있으며, 바람직하게는 녹색 또는 청색 컬러필터 패턴이 형성될 수 있다. 상기 컬러필터층(209)이 형성된 제 1 기판(200) 전면에 평탄화막(210)이 형성된다.
상기 차단층(250)은 상기 컬러필터층(209b)와 중첩되어 광투과율을 저감시킴으로써 블랙 매트릭스의 역할을 할 수 있으며, 빛샘을 차폐할 수 있다.
도 5e를 참조하면, 상기 평탄화막(210) 상에 포토 레지스트를 형성하고, 투과부와 차단부로 이루어진 제 4 마스크를 이용하여 노광 및 현상 공정으로 포토 레지스트 패턴을 형성한다. 상기 포토 레지스트 패턴을 마스크로 하여 상기 평탄화막(210), 컬러필터층(209) 및 보호층(208)을 식각하여, 드레인 전극(207)을 노출시키는 콘택홀을 형성한다. 상기 콘택홀과 평탄화막(210) 상에 제 5 마스크를 사용하여 포토 레지스트 공정으로 화소 전극(211)과 공통 전극(217)을 형성한다. 상기 공통 전극(217)은 게이트 라인(203), 공통 배선(202) 및 게이트 전극(201)과 그 사이 영역에 중첩되도록 형성되며, 광 투과율이 높은 물질로 형성될 수 있다.
도면에는 도시하지 않았지만, 상기 공통 전극(217)을 형성하는 단계에서 상기 공통 배선(202)를 노출하는 콘텍홀을 형성하고, 상기 노출된 공통 배선(202)과 전기적으로 접촉하도록 상기 공통 전극(217)이 형성될 수 있다.
도 5f를 참조하면, 상기 화소 전극(211) 상에 제 6 마스크를 사용하여 포토 레지스트 공정으로 컬럼 스페이서(212)를 형성한다. 상기 컬럼 스페이서(212)는 상기 공통 전극(217) 상에 상기 차단층(250)과 중첩되는 영역에 형성된다. 상기 컬럼스페이서(212) 상에 제 2 기판(215)이 형성되며, 상기 화소 전극(211)이 형성된 제 1 기판과 제 2 기판(215) 사이에는 액정층(213)이 형성되고, 액정표시장치가 완성된다. 상기 액정표시장치에 외부 충격 등의 외력이 가해질 경우, 컬럼 스페이서(212)가 형성된 영역에서 데미지가 발생할 수 있으나, 상기 컬럼 스페이서(212)가 형성되는 위치에 상기 차단층(250)과 컬러필터층(209b)가 중첩되어 블랙 매트릭스의 역할을 하므로, 배향 불균일 또는 광축 틀어짐에도 빛샘 불량을 방지할 수 있다. 또한, 상기 차단층(250)과 컬러필터층(209b)이 중첩되어 블랙 매트릭스의 역할을 하는바, 블랙 매트릭스를 형성하지 않을 수 있으며, 상기 차단층(250)은 반도체층(205)과 함께 형성되는 것으로 추가 공정이 필요하지 않으므로 공정을 단순화하고 비용을 절감하여 수율을 향상시킬 수 있다.
도 6a 내지 도 6f는 본 발명의 액정표시장치 제조방법의 제 2 실시예에 따른 단면도이다.
도 6a를 참조하면, 제 1 기판(300) 상에 제 1 마스크를 이용한 포토 레지스트 공정으로 게이트 라인(303), 공통 배선(302) 및 게이트 전극(301)을 형성한다. 상기 게이트 라인(303), 공통 배선(302) 및 게이트 전극(301)이 형성된 제 1 기판(300) 전면에 게이트 절연막(304)을 형성하고 순차적으로 반도체 물질(401)과 소스/드레인 금속층(402)를 적층하여 형성한다.
도 6b를 참조하면, 제 1 하프톤 마스크(500)를 이용한 포토 리소그래피 기술로 상기 반도체 물질(401) 및 소스/드레인 금속층(402) 상에 단차가 있는 포토레지스트 패턴(600a,600b)을 형성한다. 상기 제 1 하프톤 마스크(500)는 회절 마스크로 형성될 수도 있다.
구체적으로 상기 반도체 물질(401) 및 소스/드레인 금속층(402) 상에 감광성 재료인 포지티브 포토레지스트(positive photo resist)를 형성시킨다. 하지만, 네거티브 포토레지스트(negative photo resist)를 사용하여 공정을 진행할 수도 있다.
이때, 상기 포지티브 포토레지스트는 광이 조사되면 연화되는 물질인 감광성 재료이다. 그리고 상기 포지티브 포토레지스트 상에 제 1 하프톤 마스크(500)를 씌우고 광을 조사한다. 상기 제 1 하프톤 마스크(500)는 투과부(A)와 차단부(B)와 반투과부(C)로 이루어지며, 상기 투과부(A)는 광을 그대로 투과시키고, 상기 반투과부(C)는 서로 다른 투과율을 가지는 반투과 물질을 이용하여 상기 투과부(A)에 비해 광을 적게 통과시키고, 상기 차단부(B)는 광을 완전히 차단시킨다.
따라서, 상기 제 1 하프톤 마스크(500)의 차단부(B)와 대향하는 포지티브 포토레지스트는 광이 조사되지 않으므로 소스 전극 영역과 드레인 전극 영역에서 단차가 높고, 반투과부(C)와 대향하는 포지티브 포토레지스트는 반투과부(C)를 통과하여 투과되는 광에 의해 반연화되어 반도체층의 채널 영역에서 단차가 낮은 제 1 포토레지스트 패턴(600a)을 형성하고, 차단층 영역 상의 포지티브 포토레지스트는 상기 반투과부(C)와 대향하여 반투과부(C)를 통과하여 투과되는 광에 의해 반연화되므로 단차가 낮은 제 2 포토레지스트 패턴(600b)을 형성한다. 상기 제 1 하프톤 마스크(500)의 투과부(A)와 대향하는 포지티브 포토레지스트는 제거되어 상기 소스/드레인 금속층(402)을 노출시킨다.
도 6c를 참조하면, 상기 제 1 및 제 2 포토 레지스트 패턴(600a,600b)를 마스크로 하여 식각함으로써, 상기 소스/드레인 금속층(402)과 반도체 물질(401)을 패터닝하고, 박막 트랜지스터의 반도체층(305)과 차단층(350)을 형성한다. 상기 본도체층은 게이트 전극(301) 및 공통 배선(302)과 중첩되어 형성된다. 상기 차단층(350)은 박막 트랜지스터와 이격되어 형성되며, 상기 공통 배선(302)과 게이트 라인(303) 사이 영역에 형성됨으로써, 구동 불량을 방지한다.
도 6d를 참조하면, 상기 제 1 및 제 2 포토 레지스트 패턴(600a,600b)을 애슁(ashing) 공정을 진행하면, 상기 반도체층(305)의 채널 영역 및 차단층(350) 영역 상에 형성된 제 1 포토 레지스트 패턴(600a)의 단차가 낮은 부분과 제 2 포토 레지스트 패턴(600b)이 제거되어 소스/드레인 금속층(402a,402b)이 노출됩니다. 제 1 포토 레지스트 패턴(600a)의 단차가 높은 소스 영역과 드레인 영역에는 각각 제 3 포토 레지스트 패턴(600c)과 제 4 포토 레지스트 패턴(600d)이 형성된다.
도 6e를 참조하면, 상기 제 3 및 제 4 포토 레지스트 패턴(600c,600d)을 마스크로 하여 상기 노출된 소스/드레인 금속층(402a,402b)을 식각한다. 따라서, 소스 전극(306)과 드레인 전극(307)이 분리되며, 상기 차단층(350) 상의 소스/드레인 금속층이 식각된다. 이 후, 남아있는 제 3 및 제 4 포토 레지스트 패턴(600c,600d)을 제거하면 소스 전극(306), 드레인 전극(307), 반도체층(305) 및 차단층(350)이 완성된다.
제 1 실시예에서 반도체층과 차단층을 형성하는 단계와 소스 전극과 드레인 전극을 형성하는 단계에서 두 개의 마스크가 필요한 것과 비교하여 한 개의 하프톤 마스크로 소스 전극(306), 드레인 전극(307), 반도체층(305) 및 차단층(350)을 형성할 수 있는 바 공정을 더 단순화하고, 비용을 절감할 수 있다.
도 6f를 참조하면, 상기 소스 전극(306), 드레인 전극(307), 반도체층(305) 및 차단층(350)이 형성된 기판 전면에 보호층(308)을 형성하고, 상기 보호층(308) 상에 컬러필터층(309)을 형성한다. 바람직하게는 상기 차단층(350)과 중첩되는 영역의 컬러필터층(309b)은 녹색 컬러필터 패턴 또는 청색 컬러필터 패턴이 형성된다. 상기 컬러필터층(309) 상에 평탄화막(310)을 형성한다. 상기 평탄화막(310)에 상기 드레인 전극(307)을 노출하는 콘택홀을 형성하고, 상기 콘택홀과 평탄화막(310) 상에 화소 전극(311)과 게이트 전극(301), 공통 배선(302) 및 게이트 라인(303)이 형성되는 영역과 그 사이 영역에 위치하도록 공통 전극(317)을 형성한다. 도면에는 도시하지 않았지만, 상기 공통 전극(317)을 형성하는 단계에서 상기 공통 배선(302)를 노출하는 콘텍홀을 형성하고, 상기 노출된 공통 배선(302)과 전기적으로 접촉하도록 상기 공통 전극(317)이 형성될 수 있다. 상기 공통 전극(317) 상에 상기 차단층(350)과 중첩되는 위치에 컬럼 스페이서(312)를 형성하고, 그 위에 제 2 기판(315)을 형성하며, 상기 화소 전극(311)과 공통 전극(317)이 형성된 제 1 기판(300)과 제 2 기판(315) 사이에 액정층(313)을 형성하여 제 2 실시예에 따른 액정표시장치를 완성한다.
도 7은 차단층 형성여부에 따른 광 투과율을 도시한 도면이다.
도 7을 참조하면, 파장에 따른 광 투과율의 그래프가 도시되어 있다. 컬러필터 패턴 중 청색은 450~495λ, 녹색은 495~570λ, 적색은 620~750λ에서 파장이 형성된다. ACT가 포함된 빨간색, 파란색, 검은색 굵은 실선은 차단층이 형성되었을 때의 광 투과율을 나타낸다. 차단층이 형성될 경우 적색의 파장대를 제외하고, 청색과 녹색의 파장대에서는 광 투과율이 매우 적으며 빛의 차폐 능력이 탁월함을 알 수 있다. 즉, 본 발명에서 차단층과 컬러필터층 바람직하게는 녹색 또는 청색 컬러필터층을 중첩되게 형성하면 투과율을 저감시킬 수 있으며, 컬럼 스페이서와 차단층을 중첩되게 형성하면 액정표시장치에 외부 충격 등의 외력이 가해질 경우 컬럼 스페이서로 인해 배향 불균일 또는 광축 틀어짐이 발생하더라도 빛샘 불량을 방지할 수 있다.
따라서, 본 발명에서는 게이트 라인과 공통 배선 사이에 차단층과 컬러필터층을 중첩되게 형성함으로써, 투과율을 저감시키고, 컬럼 스페이서와 차단층을 중첩되게 형성함으로써, 배향 불균일 또는 광축 틀어짐에도 빛샘 불량을 방지할 수 있다. 또한, 블랙 매트릭스를 따로 형성하지 않고, 반도체층과 함께 차단층을 형성함으로써 공정을 단순화하고 비용을 절감하여 수율을 향상시키며, 게이트 라인과 공통 배선 사이에 컬럼 스페이서를 형성함으로써, 구동 불량을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
200,300: 제 1 기판 201,301: 게이트 전극
202,302: 공통 배선 203,303: 게이트 라인
204,304: 게이트 절연막 205,305: 반도체층
206,306: 소스 전극 207,307: 드레인 전극
208,308: 보호층 209,309: 컬러필터층
210,310: 평탄화막 211,311: 화소 전극
212,312: 컬럼 스페이서 213,313: 액정층
215,315: 제 2 기판 250,350: 차단층

Claims (22)

  1. 제 1 기판 상에 형성되는 게이트 전극, 게이트 절연막, 반도체층, 소스 전극 및 드레인 전극으로 이루어진 박막 트랜지스터와 차단층과;
    상기 박막 트랜지스터 및 차단층이 형성된 기판 전면에 형성되는 보호막과;
    상기 보호막 상에 형성되는 컬러필터층과 평탄화막과;
    상기 평탄화막 상에 콘택홀을 통해 드레인 전극과 접촉하여 형성되는 화소 전극;을 포함하고,
    상기 차단층은 광투과율을 저감시키기 위해 상기 컬러필터층과 중첩되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 차단층과 중첩되는 컬러필터층은 녹색인 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 차단층과 중첩되는 컬러필터층은 청색인 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 차단층과 상기 반도체층은 동일 물질로 형성되는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 차단층과 상기 반도체층은 동일층에서 형성되는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 차단층은 공통 배선과 게이트 라인 사이에 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 화소 전극과 동일층에서 상기 게이트 라인 및 공통 배선과 중첩되도록 공통 전극이 형성되는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 공통 전극 상에 상기 차단층과 중첩되는 위치에 컬럼 스페이서가 형성되는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 컬럼 스페이서 상에 제 2 기판이 형성되며, 상기 화소 전극과 제 2 기판 사이에 액정층이 형성되는 것을 특징으로 하는 액정표시장치.
  10. 제 1 항에 있어서,
    상기 반도체층은 액티브층과 오믹콘택층으로 이루어지며, 상기 차단층은 상기 액티브층과 같은 물질로 형성되는 것을 특징으로 하는 액정표시장치.
  11. 제 1 항에 있어서,
    상기 차단층은 상기 박막 트랜지스터와 이격되어 형성되는 것을 특징으로 하는 액정표시장치.
  12. 제 1 기판 상에 게이트 라인, 공통 배선 및 상기 게이트 라인에서 분기된 게이트 전극을 형성하는 단계와;
    상기 게이트 라인, 공통 배선 및 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 상기 게이트 전극과 중첩되는 반도체층과 차단층을 형성하는 단계와;
    상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계와;
    상기 소스 전극 및 드레인 전극이 형성된 기판 상에 보호층을 형성하는 단계와;
    상기 보호층 상에 컬러필터층을 형성하는 단계와;
    상기 컬러필터층 상에 평탄화막을 형성하는 단계와;
    상기 평탄화막에 상기 드레인 전극을 노출하는 콘택홀을 형성하고, 상기 콘택홀과 상기 평탄화막 상에 화소 전극을 형성하는 단계;를 포함하고,
    상기 차단층은 광투과율을 저감시키기 위해 상기 컬러필터층과 중첩되는 것을 특징으로 하는 액정표시장치 제조방법.
  13. 제 12 항에 있어서,
    상기 반도체층 및 차단층과 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계는,
    상기 게이트 절연막 상에 반도체 물질과 금속층을 적층하여 형성하는 단계와;
    하프톤 마스크를 이용하여 소스 전극 및 드레인 전극 영역에는 단차가 높고, 반도체층의 채널영역은 단차가 낮은 제 1 포토 레지스트 패턴을 형성하고, 차단층 영역에는 단차가 낮은 제 2 포토 레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토 레지스트 패턴을 마스크로 하여 상기 금속층 및 반도체 물질을 식각하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴을 애슁하여 반도체층의 채널영역과 차단층 영역의 금속층을 노출하고, 소스 전극 영역과 드레인 전극 영역에 제 3 포토 레지스트 패턴을 형성하는 단계와;
    상기 노출된 반도체층의 채널영역과 차단층 영역의 금속층을 식각하는 단계와;
    상기 제 3 포토 레지스트 패턴을 애슁하는 단계를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  14. 제 12 항에 있어서,
    상기 차단층과 중첩되는 컬러필터층은 녹색인 것을 특징으로 하는 액정표시장치 제조방법.
  15. 제 12 항에 있어서,
    상기 차단층과 중첩되는 컬러필터층은 청색인 것을 특징으로 하는 액정표시장치 제조방법.
  16. 제 12 항에 있어서,
    상기 차단층과 상기 반도체층은 동일 물질로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  17. 제 12 항에 있어서,
    상기 화소 전극을 형성하는 단계에서, 상기 화소 전극과 동일층에서 상기 게이트 라인 및 공통 배선과 중첩되도록 공통 전극이 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  18. 제 17 항에 있어서,
    상기 화소 전극과 공통 전극을 형성하는 단계 이후에, 상기 공통 전극 상에 상기 차단층과 중첩되는 위치에 컬럼 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  19. 제 18 항에 있어서,
    상기 컬럼 스페이서가 형성된 제 1 기판 상에 상기 컬럼 스페이서 상에 제 2 기판을 형성하고 상기 화소 전극과 제 2 기판 사이에 액정층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  20. 제 12 항에 있어서,
    상기 반도체층은 액티브층과 오믹콘택층으로 이루어지며, 상기 차단층은 상기 액티브층과 같은 물질로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  21. 제 12 항에 있어서,
    상기 차단층은 상기 게이트 라인과 상기 공통 배선 사이에 위치하는 것을 특징으로 하는 액정표시장치 제조방법.
  22. 제 12 항에 있어서,
    상기 차단층은 상기 박막 트랜지스터와 이격되어 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
KR1020120059201A 2012-06-01 2012-06-01 액정표시장치 및 그 제조방법 KR101956814B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120059201A KR101956814B1 (ko) 2012-06-01 2012-06-01 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120059201A KR101956814B1 (ko) 2012-06-01 2012-06-01 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130135547A true KR20130135547A (ko) 2013-12-11
KR101956814B1 KR101956814B1 (ko) 2019-06-20

Family

ID=49982757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120059201A KR101956814B1 (ko) 2012-06-01 2012-06-01 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101956814B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700674A (zh) * 2013-12-27 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
WO2017000706A3 (en) * 2015-07-01 2017-02-09 Boe Technology Group Co., Ltd. Display substrate, display panel and display apparatus having the same, and fabricating method thereof
KR20190047331A (ko) * 2017-10-27 2019-05-08 엘지디스플레이 주식회사 표시 장치
US10747046B2 (en) 2015-07-01 2020-08-18 Boe Technology Group Co., Ltd. Display substrate, display panel and display apparatus having the same, and fabricating method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022013A (ko) 2020-08-14 2022-02-23 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090052591A (ko) * 2007-11-21 2009-05-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090052591A (ko) * 2007-11-21 2009-05-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700674A (zh) * 2013-12-27 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
WO2015096378A1 (zh) * 2013-12-27 2015-07-02 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US9484393B2 (en) 2013-12-27 2016-11-01 Boe Technology Group Co., Ltd. Array substrate of a display device, manufacturing method thereof
WO2017000706A3 (en) * 2015-07-01 2017-02-09 Boe Technology Group Co., Ltd. Display substrate, display panel and display apparatus having the same, and fabricating method thereof
US10268067B2 (en) 2015-07-01 2019-04-23 Boe Technology Group Co., Ltd. Display substrate, display panel and display apparatus having the same, and fabricating method thereof
US10747046B2 (en) 2015-07-01 2020-08-18 Boe Technology Group Co., Ltd. Display substrate, display panel and display apparatus having the same, and fabricating method thereof
KR20190047331A (ko) * 2017-10-27 2019-05-08 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR101956814B1 (ko) 2019-06-20

Similar Documents

Publication Publication Date Title
KR100905472B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR101258903B1 (ko) 액정표시장치 및 액정표시장치 제조방법
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101248003B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080001181A (ko) 액정표시장치용 어레이 기판과 그 제조방법
WO2015081652A1 (zh) 阵列基板及其制作方法、显示装置
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20040050235A (ko) 액정표시장치용 어레이기판 제조방법
JP5893604B2 (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
KR20110054156A (ko) 어레이 기판 및 그의 제조방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101956814B1 (ko) 액정표시장치 및 그 제조방법
JP4488688B2 (ja) 表示装置用配線基板及びその製造方法
TW201314748A (zh) 邊緣電場切換型液晶顯示面板之陣列基板及其製作方法
JP2006195098A (ja) マトリクスアレイ基板、その製造方法、及び平面表示装置
KR101964088B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR101996969B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102438251B1 (ko) 액정표시장치 및 그 제조방법
KR101522240B1 (ko) 액정표시장치 및 그 제조방법
KR20120130983A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20090100046A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant