TWI239508B - Storage device controller apparatus, storage system and storage method - Google Patents
Storage device controller apparatus, storage system and storage method Download PDFInfo
- Publication number
- TWI239508B TWI239508B TW092132926A TW92132926A TWI239508B TW I239508 B TWI239508 B TW I239508B TW 092132926 A TW092132926 A TW 092132926A TW 92132926 A TW92132926 A TW 92132926A TW I239508 B TWI239508 B TW I239508B
- Authority
- TW
- Taiwan
- Prior art keywords
- storage element
- command
- optical storage
- patent application
- connection mechanism
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
- G06F3/0677—Optical disk device, e.g. CD-ROM, DVD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Transfer Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Bus Control (AREA)
- Glass Compositions (AREA)
- Optical Integrated Circuits (AREA)
Description
1239508 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關電腦系統之領域。更具體而言,本發明 係有關設定光學儲存元件以供資料傳輸之領域。 【先前技術】 一般的電腦系統係將磁碟機用於大量儲存。通常係將 一磁碟機耦合到位於一系統邏輯裝置中之一主控制器。該 磁碟機經由一連接機構而被耦合到該主控制器。一種此類 的連接機構是一 AT 連接裝置(AT Attachment ;簡稱 ΑΤΑ )連接機構。該主控制器經由該 ΑΤΑ連接機構而連 接到該磁碟機。 一種類型的大量儲存元件包括光學儲存元件。光學儲 存元件的例子包括數位視訊光碟(Digital Video Disk ;簡 稱 DVD )及唯讀光碟(CD-ROM )等。典型的電腦系統 係經由一 ΑΤΑ 封包介面(ATA Packet Interface ;簡稱 ATAPI )而連接到這些光學儲存元件。當一處理器想要自 一光學儲存元件進行一資料傳輸時,該處理器先將一 “封 包”命令發出到該光學儲存元件。該封包命令是一符合 ΑΤΑ協定的命令,且將該處理器想要將將一區塊的資料 傳輸到該光學儲存元件的訊息通知該光學儲存元件,而該 區塊的資料包含一資料傳輸的設定資訊。一旦該光學儲存 兀件處理了該封包命令之後,該光學儲存元件將發出一中 斷訊息,用以告知該儲存裝置已準備好可接收實際的資料 -4 - (2) 1239508 傳輸命令資訊。該處理器然後將資料傳輸命令資訊傳送到 該光學儲存元件。爲了將資料傳輸命令傳送到該光學儲存 元件,將執行一系列的字組寫入週期(最多可達 12位 元組)。 因此,設定一光學儲存元件以便開始自該光學儲存元 件進行一資料傳輸的程序是一個兩步驟的程序,其中包括 先發出該封包命令、及傳輸該資料傳輸命令。在先前的系 統中,該處理器相關於了這兩個步驟。該處理器將大量的 時間耗用在服務每一光學儲存元件資料傳輸時都會發生的 中斷訊息,且會使整體系統效能降低。 【發明內容】 一實施例相關於使一處理器將一資料傳輸命令寫到有 快取功能的系統記憶體。該處理器然後執行一寫入交易, 以便將一 “封包”命令傳送到一光學儲存元件。一旦該 光學儲存元件處理了該封包命令之後,該光學儲存元件發 出一中斷訊息,而回應該封包命令。該中斷訊息的發出指 示了該光學儲存元件已準備好可接收一資料傳輸命令。經 由一序列連接機構而被耦合到該光學儲存元件的一主控制 器接收該中斷訊息。該主控制器然後使一 DMA傳輸進 行,該 DMA傳輸讀取位於系統記憶體中之資料傳輸命 令,並將該資料傳輸命令傳送到該光學儲存元件。該處理 器並未相關於對該中斷訊息的服務,因而可空下來執行其 他的工作,且提昇了整體系統效能。 - 5- (3) 1239508 【實施方式】 一般而言,一實施例相關於使一處理器將一資料傳輸 命令寫到有快取功能的系統記憶體。該處理器然後執行一 寫入交易,以便將一 “封包”命令傳送到一光學儲存元 件。一旦該光學儲存元件處理了該封包命令之後,該光學 儲存元件發出一中斷訊息,而回應該封包命令。該中斷訊 息的發出指示了該光學儲存元件已準備好可接收一資料傳 輸命令。經由一序列連接機構而被耦合到該光學儲存元件 的一主控制器接收該中斷訊息。該主控制器然後使一 DMA傳輸進行,該 DMA傳輸讀取位於系統記憶體中之 資料傳輸命令,並將該資料傳輸命令傳送到該光學儲存元 件。該處理器並未相關於對該中斷訊息的服務(藉由將胃 料傳輸命令傳送到該光學儲存元件),因而可空下來_ @ 其他的工作,且提昇了整體系統效能。 圖 1是一電腦系統(1 〇 〇 )的一方塊圖,該電腦系 統(100)包含一輸入/輸出控制器中樞(140),該輸入 /輸出控制器中樞(1 4 0 )包含一直接記憶體存取( Direct Memory Access;簡稱 DMA)單元(144)、—儲 存裝置主控制器(1 4 2 )、以及一用來儲存系統記憶體位 址的基址暫存器(1 4 6 )。系統(1 0 0 )進一步包含—處理 器(1 1 0 )、一記憶體控制器中樞(1 2 0 )、及一系統記憶 體(1 3 0 )。處理器(1 1 0 )經由記憶體控制器中樞(1 2〇 )而連接到輸入/輸出控制器中樞(1 4 0 )或系統記憶體 -6 - (4) 1239508 (】J 〇 ) 貞施例可包含in te 1 ® c o r p 0 r a t i 0 η供應的
Pentium®處理器系列中之一處理器。其他的實施例可使 用其他類型的處理器或微控制器。 系統(1 0 0 )亦包含一光學儲存元件(工5 〇 ),該光學 儲存元件(1 5 0 )係經由一連接機構(1 5 5 )而被耦合到該 儲存裝置主控制器(1 4 2 )。在該實施例中,連接機構( 1 5 5 )是一序列ΑΤΑ連接機構,但是其他的實施例可使 用其他類型的連接機構。在該實施例中,光學儲存元件( 150)可以是一 DVD光碟機、一 CD-ROM光碟機、或 任何數種類型的光學儲存元件。在該例子中,儲存裝置主 控制器(〗4 2 )使用 A T A P I協定而經由序列 A T A連接 機構(1 5 5 )連接到光學儲存元件(i 5 〇 )。 系統(1 0 0 )的組態只是多種可能組態中之一種組態 〇 在該現有的實施例中,當需要設定光學儲存元件( 1 5 0 )以便開始一資料傳輸時,處理器(1 i 〇 )先將一資料 傳輸命令寫到系統記憶體(1 3 〇 )中之—位置。該資料傳 輸命令最多可包含 1 2 位元組的資訊,但是其他的實施 例可使用其他長度的資訊。處理器(1 1 0 )亦以用來指示 系統記憶體(1 3 0 )中之資料傳輸命令的位置之一位址來 設定輸入/輸出控制器中樞(1 4 0 )內的基址暫存器(1 4 6 )。處理器(Π 0 )然後將一 “封包”命令寫到光學儲存 元件(1 5 0 )。光學儲存元件(1 5 0 )處理該封包命令,然 後經由連接機構(1 5 5 )發出一中斷訊息,用以指示光學 -7 - (5) 1239508 儲存元件(1 5 0 )已準備好可接收一資料傳輸命令。 儲存裝置主控制器(1 4 2 )接收來自光學儲存元件( 1 5 0 )的該中斷訊息。主控制器(1 42 )回應該中斷訊息, 而使用 DMA 單元(144)執行一 DMA 交易,其中該 DMA單元(144 )自基址暫存器(146 )的內容所指示的 系統記憶體(1 3 0 )中之位置讀取該資料傳輸命令,並將 該資料傳輸命令傳送到光學儲存元件(1 5 0 ),光學儲存 元件(1 5 0 )然後繼續處理該資料傳輸命令。 圖 2 是用來改善 ATAPI裝置設定時間的一方法的 一實施例之一流程圖。該程序開始於步驟(2 1 0 )。在步 騾(22〇 )中,一處理器將一資料傳輸命令寫到系統記憶 體。在步驟(2 3 0 )中,該處理器然後將一封包命令傳送 到一光學儲存元件。在步驟(24 0 )中,一主控制器自該 光學儲存元件接收一中斷訊息。在步驟(2 5 〇 )中,該主 控制器回應該中斷訊息,而執行將該資料傳輸命令自系統 π己丨思體傳送到該光學儲存兀件之一 DMA交易。該程序 終止於步驟(2 6 0 )。 在則文的說明書中,已參照本發明的特定實施例而說 明了本發明。然而,顯然可在不脫離最後的申請專利範圍 述及的本發明之廣義精神及範圍下,肖本發明作出各種修 改及改變。因此,應將該說明書及圖式示爲一種舉例說明 ,而非對本發明的一種限制。 在本說明書中,提到“一實施例,,、“—個實施例,,、‘‘ 某些實施例,'或“其他實施例,,時,意指參照該等實施 (6) 1239508 例所述的一 ^疋的I徵、結構、或特性被包含在本發明的 至少某些貫施例中,但不必然被包含在本發明的所有實施 例中。 貝施例、一個實施例”、或“某些實施例,,的 各種外貌並不必然都參照到相同的實施例。 【圖式簡單說明】 若參閱前文中之詳細說明,並配合本發明的各實施例 之附圖,將可更完整地了解本發明,然而,不應將本發明 限制在所述之特定實施例,而是該等實施例只是用於解說 及了解。 . 圖1是一電腦系統的一方塊圖,該電腦系統包含一 輸入/輸出控制器中樞,該輸入/輸出控制器中樞包含一 直接記憶體存取(DMA )單元、以及被耦合到一光學儲存 元件的一主控制器。 圖 2是用來改善 A TAPI裝置設定時間的一方法之 一流程圖。 元件對照表 1 0 0 :電腦系統 1 4 0 :輸入/輸出控制器中樞 144 :直接記憶體存取單元 142 :儲存裝置主控制器 ]4 6 :基址暫存器 1 1 〇 :處理器 -9 - (7) (7)1239508 1 2 0 :記憶體控制器中樞 1 3 0 :系統記憶體 1 5 0 :光學儲存裝置 1 5 5 :連接機構
-10 -
Claims (1)
- (1) 1239508 拾、申請專利範圍 1 . 一種儲存元件控制器裝置,包含: 一儲存元件主控制器,用以將自一處理器接收的一封 包命令經由一連接機構而傳送到一光學儲存元件,該儲存 元件主控制器隨後自該光學儲存元件接收一中斷信號;以 及 一直接記憶體存取單元,用以回應該儲存元件主控制 器接收到該中斷信號,而自一系統記憶體接收一資料傳輸 命令,而該儲存元件主控制器隨後將該資料傳輸命令傳送 到該光學儲存元件。 2 ·如申請專利範圍第 1項之儲存元件控制器裝置 ,其中該連接機構是一序列連接機構。 3 .如申請專利範圍第 2項之儲存元件控制器裝置 ,包含一資料傳輸命令基址暫存器,用以儲存一資料傳輸 命令位址,且該位址指示系統記憶體中之一位置。 4 .如申請專利範圍第 3項之儲存元件控制器裝Ϊ ,其中該資料傳輸命令包多達 1 2位元組的命令資訊° 5 .如申請專利範圍第 4項之儲存元件控制器裝貭 ,其中該連接機構是一序列 ΑΤΑ連接機構。 6 . —種儲存系統,包含: 一處理器; 被耦合到該處理器之一記憶體控制器中樞; 被耦合到該記憶體控制器中樞之一系統記憶體; 一光學儲存元件;以及 -11 - (2) 1239508 被耦合到該記憶體控制器中樞之一系統邏輯元件,且 該系統邏輯元件係經由一連接機構而被耦合到該光學儲存 元件,該系統邏輯元件包含: 一儲存元件主控制器,用以將自該處理器接收的一封 包命令經由一連接機構而傳送到該光學儲存元件,該儲存 元件主控制器隨後自該光學儲存元件接收一中斷信號;以 及 一直接記憶體存取單元,用以回應該儲存元件主控制 器接收到該中斷信號,而自該系統記憶體接收一資料傳輸 命令,而該儲存元件主控制器隨後將該資料傳輸命令傳送 到該光學儲存元件。 7. 如申請專利範圍第 6項之儲存系統,其中該連 接機構是一序列連接機構。 8. 如申請專利範圍第 7 項之儲存系統,包含一資 料傳輸命令基址暫存器,用以儲存一資料傳輸命令位址, 且該位址指示系統記憶體中之一位置。 9如申請專利範圍第 8項之儲存系統,其中該資 料傳輸命令包多達 1 2位元組的命令資訊。 1 〇 .如申請專利範圍第 9項之儲存系統,其中該連 接機構是一序列 ΑΤΑ連接機構。 1 1 . 一種儲存方法,包含下列步驟: 將一資料傳輸命令儲存在一系統記憶體; 將一封包命令傳送到一光學儲存元件; 在一儲存元件主控制器中自該光學儲存元件接收一 Φ -12 - (3) 1239508 斷信號;以及 執行一直接記憶體存取交易,以便將該資料傳輸命令 自該系統記憶體傳送到該光學儲存兀件。 1 2.如申請專利範圍第 11項之儲存方法,其中執 行一直接記憶體存取交易之該步驟包含下列步驟:自一資 料傳輸命令基址暫存器的內容所指示的該系統記憶體中一 位置擷取該資料傳輸命令。 1 3 .如申請專利範圍第 1 2 項之方法,進一步包含 下列步驟:一處理器以系統記憶體中之該資料傳輸命令的 該位置來設定該資料傳輸命令暫存器。 1 4 .如申請專利範圍第 1 3 項之方法,其中執行一 直接記憶體存取交易之該步驟包含下列步驟:該儲存元件. 主控制器管理該直接記憶體存取交易。 1 5 .如申請專利範圍第 1 4 項之方法,其中將一封 包命令傳送到該光學儲存元件之該步驟包含下列步驟:該 處理器啓動將該封包命令傳送到該光學儲存元件。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/335,049 US6810443B2 (en) | 2002-12-31 | 2002-12-31 | Optical storage transfer performance |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200414130A TW200414130A (en) | 2004-08-01 |
TWI239508B true TWI239508B (en) | 2005-09-11 |
Family
ID=32655244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092132926A TWI239508B (en) | 2002-12-31 | 2003-11-24 | Storage device controller apparatus, storage system and storage method |
Country Status (10)
Country | Link |
---|---|
US (1) | US6810443B2 (zh) |
EP (1) | EP1579336B1 (zh) |
JP (1) | JP4664077B2 (zh) |
KR (1) | KR100840433B1 (zh) |
CN (1) | CN100336043C (zh) |
AT (1) | ATE338980T1 (zh) |
AU (1) | AU2003291169A1 (zh) |
DE (1) | DE60308225T2 (zh) |
TW (1) | TWI239508B (zh) |
WO (1) | WO2004061688A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060075164A1 (en) * | 2004-09-22 | 2006-04-06 | Ooi Eng H | Method and apparatus for using advanced host controller interface to transfer data |
US20070233821A1 (en) * | 2006-03-31 | 2007-10-04 | Douglas Sullivan | Managing system availability |
KR100843199B1 (ko) | 2006-08-10 | 2008-07-02 | 삼성전자주식회사 | 고속 아이.디.이. 인터페이스 장치 및 그 방법 |
US8225052B2 (en) | 2009-06-03 | 2012-07-17 | Micron Technology, Inc. | Methods for controlling host memory access with memory devices and systems |
US11036633B2 (en) * | 2019-08-22 | 2021-06-15 | Micron Technology, Inc. | Hierarchical memory apparatus |
CN110572387B (zh) * | 2019-09-04 | 2022-05-10 | 大唐半导体科技有限公司 | 一种链路层处理方法 |
CN110519740B (zh) * | 2019-09-04 | 2022-07-22 | 大唐半导体科技有限公司 | 一种链路层处理装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62226257A (ja) | 1986-03-27 | 1987-10-05 | Toshiba Corp | 演算処理装置 |
US5664224A (en) * | 1993-07-23 | 1997-09-02 | Escom Ag | Apparatus for selectively loading data blocks from CD-ROM disks to buffer segments using DMA operations |
US5432801A (en) * | 1993-07-23 | 1995-07-11 | Commodore Electronics Limited | Method and apparatus for performing multiple simultaneous error detection on data having unknown format |
US5689726A (en) * | 1995-05-03 | 1997-11-18 | United Microelectronics Corporation | Computer system interface adapter capable of automatic self-configuration and self-diagnosis before operating system initiation |
EP0834135B1 (en) * | 1995-06-15 | 2003-01-02 | Intel Corporation | Architecture for an i/o processor that integrates a pci to pci bridge |
US5819112A (en) * | 1995-09-08 | 1998-10-06 | Microsoft Corporation | Apparatus for controlling an I/O port by queuing requests and in response to a predefined condition, enabling the I/O port to receive the interrupt requests |
US5890002A (en) * | 1996-12-31 | 1999-03-30 | Opti Inc. | System and method for bus master emulation |
US6085278A (en) | 1998-06-02 | 2000-07-04 | Adaptec, Inc. | Communications interface adapter for a computer system including posting of system interrupt status |
US6651113B1 (en) * | 1999-12-22 | 2003-11-18 | Intel Corporation | System for writing data on an optical storage medium without interruption using a local write buffer |
-
2002
- 2002-12-31 US US10/335,049 patent/US6810443B2/en not_active Expired - Fee Related
-
2003
- 2003-11-21 DE DE60308225T patent/DE60308225T2/de not_active Expired - Lifetime
- 2003-11-21 EP EP03783764A patent/EP1579336B1/en not_active Expired - Lifetime
- 2003-11-21 JP JP2004565095A patent/JP4664077B2/ja not_active Expired - Fee Related
- 2003-11-21 AU AU2003291169A patent/AU2003291169A1/en not_active Abandoned
- 2003-11-21 KR KR1020057011874A patent/KR100840433B1/ko not_active IP Right Cessation
- 2003-11-21 AT AT03783764T patent/ATE338980T1/de not_active IP Right Cessation
- 2003-11-21 WO PCT/US2003/037563 patent/WO2004061688A1/en active IP Right Grant
- 2003-11-24 TW TW092132926A patent/TWI239508B/zh not_active IP Right Cessation
- 2003-12-08 CN CNB2003101182367A patent/CN100336043C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1514378A (zh) | 2004-07-21 |
TW200414130A (en) | 2004-08-01 |
WO2004061688A1 (en) | 2004-07-22 |
DE60308225D1 (de) | 2006-10-19 |
EP1579336B1 (en) | 2006-09-06 |
DE60308225T2 (de) | 2007-01-04 |
AU2003291169A1 (en) | 2004-07-29 |
KR100840433B1 (ko) | 2008-06-20 |
KR20050085884A (ko) | 2005-08-29 |
EP1579336A1 (en) | 2005-09-28 |
ATE338980T1 (de) | 2006-09-15 |
JP4664077B2 (ja) | 2011-04-06 |
CN100336043C (zh) | 2007-09-05 |
US20040128409A1 (en) | 2004-07-01 |
JP2006512674A (ja) | 2006-04-13 |
US6810443B2 (en) | 2004-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7069350B2 (en) | Data transfer control system, electronic instrument, and data transfer control method | |
TWI332614B (en) | Method, apparatus, system and article for managing a connection in a connection orientated environment | |
US7272676B2 (en) | Data transmission controller that restarts data transmission when reconstruction is completed | |
JP2003316731A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
US9680972B2 (en) | SD switch box in a cellular handset | |
JP2009538483A (ja) | ユニバーサル・シリアル・バス(usb)のためのフロー制御 | |
WO2013152593A1 (zh) | 数据处理方法及装置 | |
US20030169733A1 (en) | Asynchronous input/output interface protocol | |
US7165124B2 (en) | Data transfer control system, electronic instrument, program, and data transfer control method | |
TWI239508B (en) | Storage device controller apparatus, storage system and storage method | |
JP3636160B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
JP2004349836A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
US20040230734A1 (en) | Data transfer control system, electronic instrument, and data transfer control method | |
TW200842601A (en) | Method and apparatus for performing full transfer automation in a USB controller | |
JP2001184270A (ja) | 誤り訂正アルゴリズムによるユニバーサル・シリアル・バス上の等時性転送方法 | |
CN116601616A (zh) | 一种数据处理装置、方法及相关设备 | |
JP2002123420A (ja) | メモリアクセス装置 | |
WO2022126534A1 (zh) | 数据处理方法及相关设备 | |
JPS6253864B2 (zh) | ||
JP4127071B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
JPH10214247A (ja) | 外部記憶装置インタフェース | |
US7028131B1 (en) | Reverse message writes and reads | |
JP2003323391A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
WO2009081101A1 (en) | Method and system for improved peripheral device access | |
JP2003316734A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |