DE60308225T2 - Verbesserung der transfer-leistungsfähigkeit vom optischen speicher - Google Patents
Verbesserung der transfer-leistungsfähigkeit vom optischen speicher Download PDFInfo
- Publication number
- DE60308225T2 DE60308225T2 DE60308225T DE60308225T DE60308225T2 DE 60308225 T2 DE60308225 T2 DE 60308225T2 DE 60308225 T DE60308225 T DE 60308225T DE 60308225 T DE60308225 T DE 60308225T DE 60308225 T2 DE60308225 T2 DE 60308225T2
- Authority
- DE
- Germany
- Prior art keywords
- storage device
- data transfer
- optical storage
- memory
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 claims description 13
- 230000004044 response Effects 0.000 claims description 4
- 230000000977 initiatory effect Effects 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
- G06F3/0677—Optical disk device, e.g. CD-ROM, DVD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Transfer Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Bus Control (AREA)
- Glass Compositions (AREA)
- Optical Integrated Circuits (AREA)
Description
- Gebiet der Erfindung
- Die vorliegende Erfindung bezieht sich auf das Gebiet von Computersystemen. Insbesondere bezieht sich diese Erfindung auf das Gebiet der Programmierung von optischen Speichereinrichtungen zur Datenübertragung.
- Hintergrund der Erfindung
- Typische Computersysteme verwenden Plattenlaufwerke als Massenspeicher. Ein Plattenlaufwerk ist gewöhnlich mit einem Hostcontroller verbunden, der sich in einer Systemlogikeinrichtung befindet. Das Plattenlaufwerk ist mit dem Hostcontroller über eine Zwischenverbindung verbunden. Eine derartige Zwischenverbindung ist eine AT(serielle ATA: High Speed Serialized AT Attachment bzw. serielle Hochgeschwindigkeits-AT-Befestigung, Res. 10, 29. August 2001)-Befestigungs-Zwischenverbindung. Der Hostcontroller kommuniziert mit dem Plattenlaufwerk über die ATA-Zwischenverbindung.
- Eine Art von Massenspeichereinrichtung enthält optische Speichereinrichtungen. Beispiele für optische Speichereinrichtungen enthalten digitale Videoplatten (DVD), kompakte Nur-Lese-Platten (CD-ROM), usw.. Typische Computersysteme kommunizieren mit diesen optischen Speichereinrichtungen über eine ATA-Paket-Schnittstelle (ATAPI). Wenn ein Prozessor wünscht, eine Datenübertragung von einer optischen Speichereinrichtung zu verursachen, erteilt er zuerst einen „Paket"-Befehl an die optische Speichereinrichtung. Der Paketbefehl ist ein Befehl, der mit dem ATA-Protokoll zusammenpaßt und die optische Speichereinrichtung informiert, daß der Prozessor einen Block von Daten zur optischen Speichereinrichtung auszuliefern wünscht, der Befehlsprogrammierungsinformationen für eine Datenübertragung enthält. Wenn erst die optische Speichereinrichtung den Paketbefehl verarbeitet, wird sie einen Interrupt erteilen, der anzeigt, daß die Speichereinrichtung bereit ist, die gegenwärtigen Datenübertragungsbefehlinformationen zu empfangen. Dann gibt der Prozessor die Datenübertragungsbefehlinformationen an die optische Speichereinrichtung aus. Um den Datenübertragungsbefehl zur optischen Speichereinrichtung auszugeben, wird er eine Reihe von Wortschreibezyklen (bis zu 12 Byte) durchführen.
- So ist eine Programmierung einer optischen Speichereinrichtung, um eine Datenübertragung von der optischen Speichereinrichtung zu initiieren, ein Zwei-Stufen-Vorgang, der zuerst eine Erteilung des Paketbefehls und dann eine Ausgabe des Datenübertragungsbefehls enthält. In herkömmlichen Systemen ist der Prozessor in beide dieser Schritte involviert. Der Prozessor verbringt eine deutliche Menge von Zeit mit der Bedienung der Interrupts, die für jede optische Speichereinrichtungsdatenübertragung auftreten, und die Gesamtsystemleistung ist verschlechtert.
- Kurzbeschreibung der Zeichnung
- Die Erfindung wird aus der nachstehenden genauen Beschreibung und der zugehörigen Zeichnung von Ausführungsbeispielen der Erfindung besser verstanden, die jedoch nicht zur Beschränkung der Erfindung auf die bestimmten Ausführungsbeispiele genommen werden sollte, sondern nur zur Erklärung und zum Verständnis dienen.
-
1 ist ein Blockschaltbild eines Computersystems einschließlich eines Eingabe/Ausgabecontrollerhubs, der eine Direktzugriffsspeicher(DMA)-Einheit und einen Hostcontroller enthält, der mit einer optischen Speichereinrichtung verbunden ist. -
2 ist ein Ablaufdiagramm für ein Verfahren zur Verbesserung von ATAPI-Programmierungszeiten. - Genaue Beschreibung
- Im Allgemeinen enthält ein Ausführungsbeispiel einen Prozessor, der einen Datenübertragungsbefehl in einen cachebaren Systemspeicher schreibt. Dann führt der Prozessor eine Schreibetransaktion durch, um einen „Paktet" befehl an eine optische Speichereinrichtung auszugeben. Die optische Speichereinrichtung antwortet auf den Paketbefehl durch Erteilung eines Interrupts, wenn die optische Speichereinrichtung den Paketbefehl erst verarbeitet hat. Die Erteilung des Interrupts zeigt an, daß die optische Speichereinrichtung bereit ist, einen Datenübertragungsbefehl zu empfangen. Ein Hostcontroller, der mit der optischen Speichereinrichtung über eine serielle Zwischenverbindung verbunden ist, empfängt den Interrupt. Der Hostcontroller veranlaßt dann, daß eine DMA-Übertragung stattfindet, die den in dem Systemspeicher befindlichen Datenübertragungsbefehl liest und den Datenübertragungsbefehl an die optische Speichereinrichtung ausgibt. Der Prozessor ist in die Bedienung des Interrupts (die Übertragung des Datenübertragungsbefehls zur optischen Speichereinrichtung) nicht involviert und ist daher befreit, andere Aufgaben durchzuführen, und die Gesamtsystemleistung wird verbessert.
-
1 ist ein Blockschaltbild eines Computersystems100 mit einem Eingabe/Ausgabecontrollerhub140 , der eine Direktspeicherzugriffs(DMA)-Einheit144 und einen Speichereinrichtungs-Hostcontroller142 ebenso wie ein Basisregister146 zur Speicherung einer Systemspeicheradresse enthält. Das System100 enthält weiterhin einen Prozessor110 , einen Speichercontrollerhub120 und einen Systemspeicher130 . Der Prozessor110 kommuniziert mit dem Eingabe/Ausgabehub140 oder dem Systemspeicher130 durch den Speichercontrollerhub120 . Ein Ausführungsbeispiel kann einen Prozessor aus der Familie von Pentium®-Prozessoren von Intel®-Corporation enthalten. Andere Ausführungsbeispiele können anderen Arten von Prozessoren oder Mikrocontrollern besitzen. - Das System
100 enthält auch eine optische Speichereinrichtung150 , die mit dem Speichereinrichtungs-Hostcontroller142 über eine Zwischenverbindung155 verbunden ist. Für dieses Ausführungsbeispiel ist die Zwischenverbindung155 eine serielle ATA-Zwischenverbindung, obwohl andere Ausführungsbeispiele möglich sind, die andere Arten von Zwischenverbindungen nützen. Die optische Speichereinrichtung150 in diesem beispielhaften Ausführungsbeispiel kann ein DVD-Laufwerk, ein CD-ROM-Laufwerk oder irgendeine von verschiedenen Arten von optischen Speichereinrichtungen sein. Für dieses Beispiel kommuniziert der Speichereinrichtungs-Hostcontroller142 mit der optischen Speichereinrichtung150 über die serielle ATA-Zwischenverbindung155 unter Verwendung des ATAPI-Protokolls. - Die Konfiguration des Systems
100 ist nur eine einer breiten Vielzahl von möglichen Konfigurationen. - In dem gegenwärtigen beispielhaften Ausführungsbeispiel schreibt der Prozessor
110 , wenn die optische Speichereinrichtung150 programmiert werden muß, um eine Datenübertragung zu initiieren, zuerst einen Datenübertragungsbefehl an einen Ort in dem Systemspeicher130 . Der Datenübertragungsbefehl kann bis zu 12 Byte Informationen enthalten, obwohl andere Ausführungsbeispiele unter Verwendung anderer Längen möglich sind. Der Prozessor110 programmiert auch das Basisregister146 innerhalb des Eingabe/Ausgabecontrollerhubs140 mit einer Adresse, die den Ort des Datenübertragungsbefehls in dem Systemspeicher130 anzeigt. Der Prozessor110 schreibt dann einen „Paket" befehl in die optische Speichereinrichtung150 . Die optische Speichereinrichtung150 verarbeitet den Paketbefehl und erteilt dann eine Interruptmitteilung über die Zwischenverbindung155 , um anzuzeigen, daß die optische Speichereinrichtung150 bereit ist, einen Datenübertragungsbefehl zu empfangen. - Die Interruptmitteilung von der optischen Speichereinrichtung
150 wird durch den Speichereinrichtungs-Hostcontroller142 empfangen. Der Hostcontroller142 führt ansprechend auf den Interrupt eine DMA-Transaktion unter Verwendung der DMA-Einheit144 durch, die den Datenübertragungsbefehl von dem Ort in dem Systemspeicher130 liest, der durch die Inhalte des Basisregisters146 angezeigt ist, und gibt den Datenübertragungsbefehl an die optische Speichereinrichtung150 aus, die dann fortschreitet, den Datenübertragungsbefehl zu verarbeiten. -
2 ist ein Ablaufdiagramm eines Ausführungsbeispiels eines Verfahrens zur Verbesserung von ATAPI-Einrichtungs-Programmierungszeiten. Der Vorgang beginnt in Block210 . In Block220 schreibt ein Prozessor einen Datenübertragungsbefehl in den Systemspeicher. Der Prozessor gibt dann in Block230 einen Paketbefehl an eine optische Speichereinrichtung aus. In Block240 empfängt ein Hostcontroller eine Interruptmitteilung von der optischen Speichereinrichtung. Ansprechend auf die Interruptmitteilung führt der Hostcontroller eine DMA-Transaktion von dem Systemspeicher durch, um den Datenübertragungsbefehl zur optischen Speichereinrichtung in Block250 auszugeben. Der Vorgang endet bei Block260 . - In der vorstehenden Beschreibung wurde die Erfindung unter Bezugnahme auf bestimmte beispielhafte Ausführungsbeispiele beschrieben. Es ist jedoch ersichtlich, daß verschiedene Modifikationen und Veränderungen daran erfolgen können, ohne vom Schutzumfang der Erfindung, wie in den angefügten Ansprüchen dargelegt, abzuweichen. Die Beschreibung und die Zeichnung werden demgemäß eher in einem veranschaulichenden als in einem einschränkenden Sinn betrachtet.
- Ein Bezug in der Beschreibung auf „ein Ausführungsbeispiel", „einige Ausführungsbeispiele" oder „andere Ausführungsbeispiele" bedeutet, daß ein bestimmtes Merkmal, eine Struktur oder ein Kennzeichen, das in Verbindung mit den Ausführungsbeispielen beschrieben ist, in zumindest einigen Ausführungsbeispielen, aber nicht notwendigerweise allen Ausführungsbeispielen der Erfindung enthalten ist. Die verschiedenen Erscheinungsformen von „ein Ausführungsbeispiel" oder „einigen Ausführungsbeispielen" beziehen sich nicht notwendigerweise alle auf dieselben Ausführungsbeispiele.
Claims (15)
- Vorrichtung mit: – einem Speichereinrichtungs-Hostcontroller zur Ausgabe eines von einem Prozessor empfangenen Paketbefehls an eine optische Speichereinrichtung über eine Zwischenverbindung, wobei der Speichereinrichtungs-Hostcontroller ausgebildet ist, später einen Interrupt von der optischen Speichereinrichtung zu empfangen; und dadurch gekennzeichnet, daß die Vorrichtung weiterhin – eine Direktspeicherzugriffseinheit zur Wiedergewinnung eines Datenübertragungsbefehls von einem Systemspeicher ansprechend auf einen Empfang des Interrupts durch den Speichereinrichtungs-Hostcontroller, wobei der Speichereinrichtungs-Hostcontroller geeignet ist, dann den Datenübertragungsbefehl zur optischen Speichereinrichtung auszugeben, umfaßt.
- Vorrichtung nach Anspruch 1, wobei die Zwischenverbindung eine serielle Zwischenverbindung ist.
- Vorrichtung nach Anspruch 2, mit einem Datenübertragungsbefehl-Basisregister zur Speicherung einer Datenübertragungsbefehladresse, wobei die Adresse einen Ort in dem Systemspeicher anzeigt.
- Vorrichtung nach Anspruch 3, wobei der Datenübertragungsbefehl bis zu 12 Byte von Befehlsinformationen enthält.
- Vorrichtung nach Anspruch 4, wobei die Zwischenverbindung eines serielle ATA-Zwischenverbindung ist.
- System mit: – einem Prozessor; – einem mit dem Prozessor verbundenen Speichercontrollerhub; – einem mit dem Speichercontrollerhub verbundenen Systemspeicher; – einer optischen Speichereinrichtung; und – einer mit dem Speichercontrollerhub verbundenen Systemlogikeinrichtung, wobei die Systemlogikeinrichtung mit der optischen Speichereinrichtung über eine Zwischenverbindung verbunden ist, wobei die Systemlogikeinrichtung – einen Speichereinrichtungs-Hostcontroller zur Ausgabe eines von dem Prozessor empfangenen Paketbefehls an die optische Speichereinrichtung über eine Verbindung, wobei die Speichereinrichtung ausgebildet ist, später einen Interrupt von der optischen Speichereinrichtung zu empfangen, enthält; und dadurch gekennzeichnet, daß die Systemlogikeinrichtung weiterhin – eine Direktspeicherzugriffseinheit zur Wiedergewinnung eines Datenübertragungsbefehls von dem Systemspeicher ansprechend auf einen Empfang des Interrupts durch den Speichereinrichtungs-Hostcontroller, wobei der Speichereinrichtungs-Hostcontroller geeignet ist, dann den Datenübertragungsbefehl an die optische Speichereinrichtung zu übertragen. enthält.
- System nach Anspruch 6, wobei die Zwischenverbindung eine serielle Zwischenverbindung ist.
- System nach Anspruch 7, mit einem Datenübertragungsbefehl-Basisregister zur Speicherung einer Datenübertragungsbefehlsadresse, wobei die Adresse einen Ort in dem Systemspeicher anzeigt.
- System nach Anspruch 8, wobei der Datenübertragungsbefehl bis zu 12 Bytes von Befehlsinformationen enthält.
- System nach Anspruch 9, wobei die Zwischenverbindung eine serielle ATA-Zwischenverbindung ist.
- Verfahren mit: – Speichern eines Datenübertragungsbefehls in einem Systemspeicher; – Ausgeben eines Paketbefehls an eine optische Speichereinrichtung; – Empfangen eines Interrupts von der optischen Speichereinrichtung bei einem Speichereinrichtungs-Hostcontroller; und – Durchführen einer Direktspeicherzugriffs-Transaktion zum Ausgeben des Datenübertragungsbefehls von dem Systemspeicher an die optische Speichereinrichtung.
- Verfahren nach Anspruch 11, wobei ein Durchführen der Direktspeicherzugriffs-Transaktion ein Wiedergewinnen des Datenübertragungsbefehls von einem Ort in dem Speicherspeicher, der durch die Inhalte eines Datenübertragungsbefehls-Basisregisters angezeigt ist, enthält.
- Verfahren nach Anspruch 12, weiterhin mit einem Prozessor, der das Datenübertragungsbefehls-Register mit dem Ort des Datenübertragungsbefehls in dem Systemspeicher programmiert.
- Verfahren nach Anspruch 13, wobei ein Durchführen einer Direktspeicherzugriffs-Transaktion ein Verwalten der Direktspeicherzugriffs-Transaktion durch den Speichereinrichtungs-Hostcontroller enthält.
- Verfahren nach Anspruch 14, wobei ein Ausgeben eines Paketbefehls an die optische Speichereinrichtung ein Initiieren des Ausgebens des Paketbefehls an die optische Speichereinrichtung durch den Prozessor enthält.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/335,049 US6810443B2 (en) | 2002-12-31 | 2002-12-31 | Optical storage transfer performance |
US335049 | 2002-12-31 | ||
PCT/US2003/037563 WO2004061688A1 (en) | 2002-12-31 | 2003-11-21 | Improving optical storage transfer performance |
Publications (2)
Publication Number | Publication Date |
---|---|
DE60308225D1 DE60308225D1 (de) | 2006-10-19 |
DE60308225T2 true DE60308225T2 (de) | 2007-01-04 |
Family
ID=32655244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE60308225T Expired - Lifetime DE60308225T2 (de) | 2002-12-31 | 2003-11-21 | Verbesserung der transfer-leistungsfähigkeit vom optischen speicher |
Country Status (10)
Country | Link |
---|---|
US (1) | US6810443B2 (de) |
EP (1) | EP1579336B1 (de) |
JP (1) | JP4664077B2 (de) |
KR (1) | KR100840433B1 (de) |
CN (1) | CN100336043C (de) |
AT (1) | ATE338980T1 (de) |
AU (1) | AU2003291169A1 (de) |
DE (1) | DE60308225T2 (de) |
TW (1) | TWI239508B (de) |
WO (1) | WO2004061688A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060075164A1 (en) * | 2004-09-22 | 2006-04-06 | Ooi Eng H | Method and apparatus for using advanced host controller interface to transfer data |
US20070233821A1 (en) * | 2006-03-31 | 2007-10-04 | Douglas Sullivan | Managing system availability |
KR100843199B1 (ko) | 2006-08-10 | 2008-07-02 | 삼성전자주식회사 | 고속 아이.디.이. 인터페이스 장치 및 그 방법 |
US8225052B2 (en) | 2009-06-03 | 2012-07-17 | Micron Technology, Inc. | Methods for controlling host memory access with memory devices and systems |
US11036633B2 (en) * | 2019-08-22 | 2021-06-15 | Micron Technology, Inc. | Hierarchical memory apparatus |
CN110572387B (zh) * | 2019-09-04 | 2022-05-10 | 大唐半导体科技有限公司 | 一种链路层处理方法 |
CN110519740B (zh) * | 2019-09-04 | 2022-07-22 | 大唐半导体科技有限公司 | 一种链路层处理装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62226257A (ja) | 1986-03-27 | 1987-10-05 | Toshiba Corp | 演算処理装置 |
US5664224A (en) * | 1993-07-23 | 1997-09-02 | Escom Ag | Apparatus for selectively loading data blocks from CD-ROM disks to buffer segments using DMA operations |
US5432801A (en) * | 1993-07-23 | 1995-07-11 | Commodore Electronics Limited | Method and apparatus for performing multiple simultaneous error detection on data having unknown format |
US5689726A (en) * | 1995-05-03 | 1997-11-18 | United Microelectronics Corporation | Computer system interface adapter capable of automatic self-configuration and self-diagnosis before operating system initiation |
EP0834135B1 (de) * | 1995-06-15 | 2003-01-02 | Intel Corporation | I/o-prozessor architektur mit integrierter pci-pci brücke |
US5819112A (en) * | 1995-09-08 | 1998-10-06 | Microsoft Corporation | Apparatus for controlling an I/O port by queuing requests and in response to a predefined condition, enabling the I/O port to receive the interrupt requests |
US5890002A (en) * | 1996-12-31 | 1999-03-30 | Opti Inc. | System and method for bus master emulation |
US6085278A (en) | 1998-06-02 | 2000-07-04 | Adaptec, Inc. | Communications interface adapter for a computer system including posting of system interrupt status |
US6651113B1 (en) * | 1999-12-22 | 2003-11-18 | Intel Corporation | System for writing data on an optical storage medium without interruption using a local write buffer |
-
2002
- 2002-12-31 US US10/335,049 patent/US6810443B2/en not_active Expired - Fee Related
-
2003
- 2003-11-21 DE DE60308225T patent/DE60308225T2/de not_active Expired - Lifetime
- 2003-11-21 EP EP03783764A patent/EP1579336B1/de not_active Expired - Lifetime
- 2003-11-21 JP JP2004565095A patent/JP4664077B2/ja not_active Expired - Fee Related
- 2003-11-21 AU AU2003291169A patent/AU2003291169A1/en not_active Abandoned
- 2003-11-21 KR KR1020057011874A patent/KR100840433B1/ko not_active IP Right Cessation
- 2003-11-21 AT AT03783764T patent/ATE338980T1/de not_active IP Right Cessation
- 2003-11-21 WO PCT/US2003/037563 patent/WO2004061688A1/en active IP Right Grant
- 2003-11-24 TW TW092132926A patent/TWI239508B/zh not_active IP Right Cessation
- 2003-12-08 CN CNB2003101182367A patent/CN100336043C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1514378A (zh) | 2004-07-21 |
TW200414130A (en) | 2004-08-01 |
WO2004061688A1 (en) | 2004-07-22 |
DE60308225D1 (de) | 2006-10-19 |
EP1579336B1 (de) | 2006-09-06 |
AU2003291169A1 (en) | 2004-07-29 |
KR100840433B1 (ko) | 2008-06-20 |
KR20050085884A (ko) | 2005-08-29 |
EP1579336A1 (de) | 2005-09-28 |
ATE338980T1 (de) | 2006-09-15 |
JP4664077B2 (ja) | 2011-04-06 |
CN100336043C (zh) | 2007-09-05 |
US20040128409A1 (en) | 2004-07-01 |
JP2006512674A (ja) | 2006-04-13 |
US6810443B2 (en) | 2004-10-26 |
TWI239508B (en) | 2005-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112011103916B4 (de) | Speicherzugriffseinheit für gemeinsame Speichernutzung zwischen mehreren Prozessoren | |
DE60108911T2 (de) | Prozessorschnittstelle mit geringem overhead | |
DE60037174T2 (de) | Puffersystem für externen speicherzugriff | |
DE112005001512B4 (de) | Vorrichtung und Verfahren für den Hochleistungs- Zugriff auf einen flüchtigen Plattenlaufwerkspeicher unter Einsatz einer integrierten Direkt-Speicherzugriffs-Einrichtung | |
DE69217664T2 (de) | Multimedia-signalprozessor-rechnersystem | |
DE19882696B4 (de) | Speichertransaktionen auf einem Bus geringer Leitungsanzahl | |
DE68922784T2 (de) | Mehrfachbus-Mikrorechnersystem mit Busarbitrierung. | |
DE19983026B4 (de) | Brücke zwischen zwei Bussen mit einem Puffer mit einer einstellbaren Mindestspeicherraummenge für ein Akzeptieren einer Schreibanforderung und Verfahren hierzu | |
DE102012216568B4 (de) | Scheduling und Managen von Rechentasks mit unterschiedlichen Ausführungsprioritätsstufen | |
DE69018100T2 (de) | Datenübertragung über Busadressleitungen. | |
DE69132652T2 (de) | Rechnerdatenleitweglenkungssystem | |
DE69027515T2 (de) | Vorrichtung für Prioritätsarbitrierungskonditionierung bei gepufferter Direktspeicheradressierung | |
DE3885985T2 (de) | Speichersteueranordnung für ein Daten verarbeitendes System. | |
DE112018005427T5 (de) | Autonome adress-/befehls-chip-synchronisierte datenchip-adress-ablaufsteuerung für ein verteiltes pufferspeichersystem | |
DE60009355T2 (de) | Busbrücke mit einer speichersteuerung mit verbessertem speicheranforderungsarbitrierungsmechanismus | |
DE3704056A1 (de) | Peripherer dma-controller fuer datenerfassungssysteme | |
DE3935235A1 (de) | Speicherungsverfahren fuer microcomputersysteme | |
CN1048459A (zh) | 数字数据处理系统高速缓冲存储器内容的失效标记 | |
DE112011102076T5 (de) | Neuordnen des Zugriffs zum Verringern der Gesamtsuchzeit auf Bandmedien | |
DE10234990B4 (de) | Hostcontroller, Verfahren zum Betreiben, zugehöriges Southbridgebauelement und Computersystem zur Steuerung der Ersetzung im voraus geholter Deskriptoren in einem Cache | |
DE60026068T2 (de) | System für externe transaktionen mit dynamischen prioritäten | |
DE60308225T2 (de) | Verbesserung der transfer-leistungsfähigkeit vom optischen speicher | |
DE112006000634T5 (de) | Verfahren und Vorrichtung zur unabhängigen und gleichzeitigen Datenübertragung auf Host-Controller | |
DE3788548T2 (de) | Zugriffssteuerungssystem mit Programmodus. | |
DE102007045497A1 (de) | Mechanismus zum Erzeugen von logisch zugeordneten Lese- und Schreib-Kanälen in einer Speichersteuerung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |