JP2006512674A - 光学ストレージの転送性能の向上 - Google Patents

光学ストレージの転送性能の向上 Download PDF

Info

Publication number
JP2006512674A
JP2006512674A JP2004565095A JP2004565095A JP2006512674A JP 2006512674 A JP2006512674 A JP 2006512674A JP 2004565095 A JP2004565095 A JP 2004565095A JP 2004565095 A JP2004565095 A JP 2004565095A JP 2006512674 A JP2006512674 A JP 2006512674A
Authority
JP
Japan
Prior art keywords
storage device
data transfer
optical storage
transfer command
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004565095A
Other languages
English (en)
Other versions
JP4664077B2 (ja
Inventor
ベネット,ジョーゼフ
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2006512674A publication Critical patent/JP2006512674A/ja
Application granted granted Critical
Publication of JP4664077B2 publication Critical patent/JP4664077B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659Command handling arrangements, e.g. command buffers, queues, command scheduling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0674Disk device
    • G06F3/0677Optical disk device, e.g. CD-ROM, DVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Bus Control (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Glass Compositions (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

一実施例は、プロセッサにキャッシュ可能なシステムメモリへのデータ転送コマンドを書き込ませることに関する。その後、プロセッサは、「パケット」コマンドを光記憶装置に送信するためライトトランザクションを実行する。光記憶装置は、パケットコマンドを処理すると、割込みを発行することによりパケットコマンドに応答する。割込みの発行は、光記憶装置がデータ転送コマンドの受信準備ができたことを示す。シリアルインターコネクトを介し光記憶装置に接続されるホストコントローラにより、この割込みが受信される。その後、ホストコントローラは、システムメモリにあるデータ転送コマンドを読み出し、このデータ転送コマンドを光記憶装置に送出するDMA転送を発生させる。プロセッサは、割込みの供用には関与せず、このため、他のタスクを実行するため解放され、システム全体のパフォーマンスは向上する。

Description

発明の詳細な説明
[発明の技術分野]
本発明は、コンピュータシステムの技術分野に関する。より詳細には、本発明は、データ転送のための光記憶装置のプログラミング技術に関する。
[発明の背景]
典型的なコンピュータシステムは、大規模ストレージのためディスクドライブを利用する。ディスクドライブは、通常は、システム論理装置に設けられるホストコントローラに接続される。ディスクドライブは、インターコネクトを介しホストコントローラに接続される。そのようなインターコネクトの1つは、ATアタッチメント(ATA)インターコネクトである。ホストコントローラは、ATAインターコネクトを介しディスクドライブと通信する。
1つのタイプの大容量記憶装置は、光記憶装置を有する。光記憶装置の例として、DVD(Digital Video Disk)、CD−ROM(Read−Only Compact Disk)などがあげられる。典型的なコンピュータシステムは、ATAパケットインタフェース(ATAPI)を介しこれらの光記憶装置と通信する。プロセッサが光記憶装置からのデータ転送を所望するとき、プロセッサはまず、光記憶装置に「パケット」コマンドを発行する。このパケットコマンドは、ATAプロトコルに準拠し、光記憶装置にプロセッサがデータ転送のためのコマンドプログラミング情報を含むデータブロックを光記憶装置に送信することを所望していることを通知するコマンドである。光記憶装置がこのパケットコマンドを処理すると、この記憶装置が実際のデータ転送コマンド情報の受信準備ができたことを示す割込みを発行する。その後、プロセッサは、このデータ転送コマンド情報を光記憶装置に送出する。データ転送コマンドを光記憶装置に送出するため、プロセッサはワードライトサイクル系列を実行する(12バイトまで)。
従って、光記憶装置からのデータ転送を開始するため、光記憶装置のプログラミングは、まずパケットコマンドを発行し、その後データ転送コマンドを送信することからなる2つのステッププロセスである。従来システムでは、プロセッサはこれら2つのステップの両方に関与する。プロセッサは、かなりの時間をすべての光記憶装置のデータ転送に対し発生する割込みに要し、このため、システム全体のパフォーマンスは低下することになる。
[詳細な説明]
一般に、一実施例は、プロセッサにキャッシュ可能なシステムメモリへのデータ転送コマンドを書き込ませることに関する。その後、プロセッサは、「パケット」コマンドを光記憶装置に送信するためライトトランザクションを実行する。光記憶装置は、パケットコマンドを処理すると、割込みを発行することによりパケットコマンドに応答する。割込みの発行は、光記憶装置がデータ転送コマンドの受信準備ができたことを示す。シリアルインターコネクトを介し光記憶装置に接続されるホストコントローラにより、この割込みが受信される。その後、ホストコントローラは、システムメモリにあるデータ転送コマンドを読み出し、このデータ転送コマンドを光記憶装置に送出するDMA転送を発生させる。プロセッサは、割込みの供用(データ転送コマンドの光記憶装置への転送)には関与せず、このため、他のタスクを実行するため解放され、システム全体のパフォーマンスは向上する。
図1は、ダイレクトメモリアクセス(DMA)ユニット144と、記憶装置ホストコントローラ142と、システムメモリアドレスを格納するベースレジスタ146とから構成される入出力コントローラハブ140を有するコンピュータシステムのブロック図である。本システム100はさらに、プロセッサ110と、メモリコントローラハブ120と、システムメモリ130とを有する。プロセッサ110は、メモリコントローラハブ120を介し入出力ハブ140またはシステムメモリ130と通信する。一実施例は、Intel(登録商標)CorporationからのPentium(登録商標)プロセッサシリーズからのプロセッサを有するようにしてもよい。他の実施例は、他のタイプのプロセッサまたはマイクロコントローラを利用するようにしてもよい。
システム100はまた、インターコネクト155を介し記憶装置ホストコントローラ142に接続される光記憶装置150を有する。本実施例では、インターコネクト155はシリアルATAインターコネクトであるが、他の実施例では、他のタイプのインターコネクトが利用可能である。本実施例の光記憶装置150は、DVDドライブ、CD−ROMドライブ、あるいは他の何れかのタイプの光記憶装置であってもよい。本実施例では、記憶装置ホストコントローラ142は、ATAPIプロトコルを用いてシリアルATAインターコネクト155を介し光記憶装置150と通信する。
システム100の構成は、広範な可能な構成の1つにすぎない。
本実施例では、光記憶装置150がデータ転送を開始するようプログラミングされる必要があるとき、プロセッサ110はまず、システムメモリ130のある場所にデータ転送コマンドを書き込む。このデータ転送コマンドは12バイトもの情報を有するようにしてもよいが、他の実施例では、他の長さを利用することも可能である。プロセッサ110はまた、システムメモリ130内のデータ転送コマンドの位置を示すアドレスを有する入出力コントローラハブ140内のベースレジスタ146をプログラムする。その後、プロセッサ110は、光記憶装置150に「パケット」コマンドを書き込む。光記憶装置150は、このパケットコマンドを処理し、その後、光記憶装置150がデータ転送コマンドの受信準備ができたことを示す割込みメッセージをインターコネクト155を介し発行する。
この光記憶装置150からの割込みメッセージは、記憶装置ホストコントローラ142により受信される。この割込みに応答して、ホストコントローラ142は、ベースレジスタ146のコンテンツにより示されるシステムメモリ130内の位置からデータ転送コマンドを読み出し、このデータ転送コマンドを光記憶装置150に送信するDMAユニット144を用いたDMAトランザクションを実行し、その後、データ転送コマンドの処理に進む。
図2は、ATAPI装置プログラミング回数を向上するための方法の一実施例のフロー図である。本プロセスはブロック210から開始される。ブロック220において、プロセッサはデータ転送コマンドをシステムメモリに書き込む。その後ブロック230において、プロセッサは、パケットコマンドを光記憶装置に送信する。ブロック240において、ホストコントローラは、光記憶装置から割込みメッセージを受信する。この割込みメッセージに応答して、ホストコントローラは、ブロック250において、データ転送コマンドを光記憶装置に送信するため、システムメモリからのDMAトランザクションを実行する。ブロック260において、本プロセスは終了する。
上記明細書において、具体的な実施例を参照することにより、本発明が説明された。しかしながら、添付された請求項与えられるような本発明のより広範な趣旨及び範囲から逸脱することなく、様々な改良及び変更が可能であるということは明らかであろう。このため、明細者及び図面は、限定的なものとしてでなく、例示的なものとしてみなされるべきである。
明細書における「ある実施例」、「一実施例」、「一部の実施例」または「他の実施例」との表現は、当該実施例に関して説明された特徴または構成が少なくとも一部の実施例に含まれるが、必ずしも本発明のすべての実施例に含まれる必要はないということ意味している。「ある実施例」、例」「一実施または「一部の実施例」の各表現は、そのすべてが必ずしも同一の実施例を参照しているとは限らない。
図1は、ダイレクトメモリアクセス(DMA)ユニットと光記憶装置に接続されるホストコントローラとを含む入出力コントローラハブを含むコンピュータシステムのブロック図である。 図2は、ATAPIプログラミング回数を向上させる方法のフロー図である。

Claims (15)

  1. プロセッサから受信したパケットコマンドをインターコネクトを介し光記憶装置に送信し、以降において前記光記憶装置から割込み信号を受信する記憶装置の記憶装置ホストコントローラと、
    前記記憶装置ホストコントローラの前記割込み信号の受信に応答して、システムメモリからデータ転送コマンドを抽出するダイレクトメモリアクセスユニットと、
    から構成される装置であって、
    前記記憶装置ホストコントローラは、その後、前記データ転送コマンドを前記光記憶装置に送信することを特徴とする装置。
  2. 請求項1記載の装置であって、
    前記インターコネクトは、シリアルインターコネクトであることを特徴とする装置。
  3. 請求項2記載の装置であって、さらに、
    システムメモリ内の位置を示すデータ転送コマンドアドレスを格納するデータ転送コマンドベースレジスタを有することを特徴とする装置。
  4. 請求項3記載の装置であって、
    前記データ転送コマンドは、12バイトものコマンド情報を有することを特徴とする装置。
  5. 請求項4記載の装置であって、
    前記インターコネクトは、シリアルATAインターコネクトであることを特徴とする装置。
  6. プロセッサと、
    前記プロセッサに接続されるメモリコントローラハブと、
    前記メモリコントローラハブに接続されるシステムメモリと、
    光記憶装置と、
    インターコネクトを介し前記光記憶装置と前記メモリコントローラハブに接続されるシステム論理装置と、
    から構成されるシステムであって、
    前記システム論理装置は、
    前記プロセッサから受信したパケットコマンドをインターコネクトを介し前記光記憶装置に送信し、以降において前記光記憶装置から割込み信号を受信する記憶装置と、
    前記記憶装置の記憶装置ホストコントローラによる前記割込み信号の受信に応答して、前記システムメモリからデータ転送コマンドを抽出するダイレクトメモリアクセスユニットと、
    から構成され、
    前記記憶装置ホストコントローラは以降において前記データ転送コマンドを前記光記憶装置に送信することを特徴とするシステム。
  7. 請求項6記載のシステムであって、
    前記インターコネクトは、シリアルインターコネクトであることを特徴とするシステム。
  8. 請求項7記載のシステムであって、さらに、
    システムメモリ内の位置を示すデータ転送コマンドアドレスを格納するデータ転送コマンドベースレジスタを有することを特徴とするシステム。
  9. 請求項8記載のシステムであって、
    前記データ転送コマンドは、12バイトものコマンド情報を有することを特徴とするシステム。
  10. 請求項9記載のシステムであって、
    前記インターコネクトは、シリアルATAインターコネクトであることを特徴とするシステム。
  11. データ転送コマンドをシステムメモリに格納するステップと、
    パケットコマンドを光記憶装置に送信するステップと、
    前記光記憶装置から記憶装置ホストコントローラにおいて割込み信号を受信するステップと、
    前記データ転送コマンドを前記システムメモリから前記光記憶装置に送信するため、ダイレクトメモリアクセストランザクションを実行するステップと、
    から構成されることを特徴とする方法。
  12. 請求項11記載の方法であって、
    前記ダイレクトメモリアクセストランザクションを実行するステップは、データ転送コマンドベースレジスタのコンテンツにより示される前記システムメモリ内の位置から前記データ転送コマンドを抽出することを特徴とする方法。
  13. 請求項12記載の方法であって、さらに、
    システムメモリ内の前記データ転送コマンドの位置により前記データ転送コマンドレジスタをプロセッサによりプログラムするステップを有することを特徴とする方法。
  14. 請求項13記載の方法であって、
    前記ダイレクトメモリアクセストランザクションを実行するステップは、前記記憶装置ホストコントローラによる前記ダイレクトメモリアクセストランザクションの管理を含むことを特徴とする方法。
  15. 請求項14記載の方法であって、
    前記パケットコマンドを光記憶装置に送信するステップは、前記プロセッサによる前記パケットコマンドの前記光記憶装置への送信の開始を含むことを特徴とする方法。
JP2004565095A 2002-12-31 2003-11-21 光学ストレージの転送性能の向上 Expired - Fee Related JP4664077B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/335,049 US6810443B2 (en) 2002-12-31 2002-12-31 Optical storage transfer performance
PCT/US2003/037563 WO2004061688A1 (en) 2002-12-31 2003-11-21 Improving optical storage transfer performance

Publications (2)

Publication Number Publication Date
JP2006512674A true JP2006512674A (ja) 2006-04-13
JP4664077B2 JP4664077B2 (ja) 2011-04-06

Family

ID=32655244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004565095A Expired - Fee Related JP4664077B2 (ja) 2002-12-31 2003-11-21 光学ストレージの転送性能の向上

Country Status (10)

Country Link
US (1) US6810443B2 (ja)
EP (1) EP1579336B1 (ja)
JP (1) JP4664077B2 (ja)
KR (1) KR100840433B1 (ja)
CN (1) CN100336043C (ja)
AT (1) ATE338980T1 (ja)
AU (1) AU2003291169A1 (ja)
DE (1) DE60308225T2 (ja)
TW (1) TWI239508B (ja)
WO (1) WO2004061688A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012529103A (ja) * 2009-06-03 2012-11-15 マイクロン テクノロジー, インク. メモリデバイスによりホストメモリアクセスを制御するための方法およびシステム

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060075164A1 (en) * 2004-09-22 2006-04-06 Ooi Eng H Method and apparatus for using advanced host controller interface to transfer data
US20070233821A1 (en) * 2006-03-31 2007-10-04 Douglas Sullivan Managing system availability
KR100843199B1 (ko) 2006-08-10 2008-07-02 삼성전자주식회사 고속 아이.디.이. 인터페이스 장치 및 그 방법
US11036633B2 (en) * 2019-08-22 2021-06-15 Micron Technology, Inc. Hierarchical memory apparatus
CN110572387B (zh) * 2019-09-04 2022-05-10 大唐半导体科技有限公司 一种链路层处理方法
CN110519740B (zh) * 2019-09-04 2022-07-22 大唐半导体科技有限公司 一种链路层处理装置
US20230393747A1 (en) * 2022-06-02 2023-12-07 Micron Technology, Inc. Controller for a memory device and a storage device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226257A (ja) 1986-03-27 1987-10-05 Toshiba Corp 演算処理装置
US5432801A (en) * 1993-07-23 1995-07-11 Commodore Electronics Limited Method and apparatus for performing multiple simultaneous error detection on data having unknown format
US5664224A (en) * 1993-07-23 1997-09-02 Escom Ag Apparatus for selectively loading data blocks from CD-ROM disks to buffer segments using DMA operations
US5689726A (en) * 1995-05-03 1997-11-18 United Microelectronics Corporation Computer system interface adapter capable of automatic self-configuration and self-diagnosis before operating system initiation
CN1137442C (zh) * 1995-06-15 2004-02-04 英特尔公司 集成pci至pci桥的i/o处理器的体系结构
US5819112A (en) * 1995-09-08 1998-10-06 Microsoft Corporation Apparatus for controlling an I/O port by queuing requests and in response to a predefined condition, enabling the I/O port to receive the interrupt requests
US5890002A (en) * 1996-12-31 1999-03-30 Opti Inc. System and method for bus master emulation
US6085278A (en) 1998-06-02 2000-07-04 Adaptec, Inc. Communications interface adapter for a computer system including posting of system interrupt status
US6651113B1 (en) * 1999-12-22 2003-11-18 Intel Corporation System for writing data on an optical storage medium without interruption using a local write buffer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012529103A (ja) * 2009-06-03 2012-11-15 マイクロン テクノロジー, インク. メモリデバイスによりホストメモリアクセスを制御するための方法およびシステム
US8918600B2 (en) 2009-06-03 2014-12-23 Micron Technology, Inc. Methods for controlling host memory access with memory devices and systems
US9811258B2 (en) 2009-06-03 2017-11-07 Micron Technology, Inc. Methods for controlling host memory access with memory devices and systems

Also Published As

Publication number Publication date
DE60308225T2 (de) 2007-01-04
TW200414130A (en) 2004-08-01
JP4664077B2 (ja) 2011-04-06
ATE338980T1 (de) 2006-09-15
TWI239508B (en) 2005-09-11
DE60308225D1 (de) 2006-10-19
US20040128409A1 (en) 2004-07-01
CN100336043C (zh) 2007-09-05
KR20050085884A (ko) 2005-08-29
EP1579336B1 (en) 2006-09-06
AU2003291169A1 (en) 2004-07-29
KR100840433B1 (ko) 2008-06-20
EP1579336A1 (en) 2005-09-28
WO2004061688A1 (en) 2004-07-22
CN1514378A (zh) 2004-07-21
US6810443B2 (en) 2004-10-26

Similar Documents

Publication Publication Date Title
US7526592B2 (en) Interrupt control system and storage control system using the same
US7069350B2 (en) Data transfer control system, electronic instrument, and data transfer control method
KR100909119B1 (ko) 집적 dma 엔진을 사용하는 고성능 휘발성 디스크드라이브 메모리 액세스 장치 및 방법
US20050114559A1 (en) Method for efficiently processing DMA transactions
US20080155145A1 (en) Discovery of a Bridge Device in a SAS Communication System
JP2853809B2 (ja) 周辺コントローラのためのバッファメモリサブシステムおよび方法
EP0524936A1 (en) Data transfer within a data storage subsystem
US7484030B2 (en) Storage controller and methods for using the same
US7165124B2 (en) Data transfer control system, electronic instrument, program, and data transfer control method
JP4664077B2 (ja) 光学ストレージの転送性能の向上
US5968144A (en) System for supporting DMA I/O device using PCI bus and PCI-PCI bridge comprising programmable DMA controller for request arbitration and storing data transfer information
KR100843199B1 (ko) 고속 아이.디.이. 인터페이스 장치 및 그 방법
US20050256998A1 (en) Bus bridge device
US6065083A (en) Increasing I/O performance through storage of packetized operational information in local memory
US20040230734A1 (en) Data transfer control system, electronic instrument, and data transfer control method
US20030018842A1 (en) Interrupt controller
JP2007011659A (ja) インターフェース装置、ディスクドライブ及びインターフェース制御方法
JPS6035698B2 (ja) デ−タ処理システム
KR100259585B1 (ko) 디엠에이 콘트롤러
JP2000269979A (ja) 通信装置および方法
JPH06105425B2 (ja) データ記憶サブシステムとホスト・データ処理システム間のデータ転送方法
JPH03158944A (ja) キャッシュ制御方式

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071211

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees