KR20050085884A - 광 저장 장치 전송 성능의 개선 - Google Patents

광 저장 장치 전송 성능의 개선 Download PDF

Info

Publication number
KR20050085884A
KR20050085884A KR1020057011874A KR20057011874A KR20050085884A KR 20050085884 A KR20050085884 A KR 20050085884A KR 1020057011874 A KR1020057011874 A KR 1020057011874A KR 20057011874 A KR20057011874 A KR 20057011874A KR 20050085884 A KR20050085884 A KR 20050085884A
Authority
KR
South Korea
Prior art keywords
data transfer
storage device
optical storage
transfer command
command
Prior art date
Application number
KR1020057011874A
Other languages
English (en)
Other versions
KR100840433B1 (ko
Inventor
조셉 베네뜨
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20050085884A publication Critical patent/KR20050085884A/ko
Application granted granted Critical
Publication of KR100840433B1 publication Critical patent/KR100840433B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0677—Optical disk device, e.g. CD-ROM, DVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Bus Control (AREA)
  • Glass Compositions (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

하나의 실시예는 프로세서가 데이터 전송 명령을 캐시가능한 시스템 메모리에 기록하게 하는 것에 관련된다. 그 후 프로세서는 광 저장 장치에 "패킷(packet)" 명령을 전달하기 위해 기록 트랜잭션을 실행한다. 광 저장 장치가 패킷 명령을 처리하면 광 저장 장치는 인터럽트를 발행함으로써 패킷 명령에 응답한다. 인터럽트의 발행은 광 저장 장치가 데이터 전송 명령을 수신할 준비가 되었다는 것을 가리킨다. 직렬 상호접속을 경유하여 광 저장 장치와 결합된 주 제어기는 인터럽트를 수신한다. 그 후, 주 제어기는, 시스템 메모리 내에 있는 데이터 전송 명령을 판독하고 데이터 전송 명령을 광 저장 장치에 전달하는 DMA 전송을 발생시킨다. 프로세서는 인터럽트를 서비스하는데 관련되지 않아 자유롭게 다른 작업들을 수행하고 전체 시스템의 성능이 개선된다.

Description

광 저장 장치 전송 성능의 개선{IMPROVING OPTICAL STORAGE TRANSFER PERFORMANCE}
본 발명은 컴퓨터 시스템 분야에 속한다. 더 상세하게는, 본 발명은 데이터 전송을 위한 광 저장 장치 프로그래밍 분야에 속한다.
전형적인 컴퓨터 시스템들은 디스크 드라이브들을 대용량 저장 장치로 활용한다. 디스크 드라이브는 보통 시스템 로직 장치 내에 상주하는 주 제어기(host controller)와 결합된다. 이러한 상호접속 중 하나는 ATA(AT Attachment) 상호접속이다. 주 제어기는 ATA 상호접속을 거쳐 디스크 드라이브와 통신한다.
대용량 저장 장치의 한 유형은 광 저장 장치들을 포함한다. 광 저장 장치들의 예들은 DVD(digital video disks), CD-ROM(read-only compact disks) 등이다. 전형적인 컴퓨터 시스템들은 ATAPI(ATA packet interface)를 경유하여 이러한 광 저장 장치들과 통신한다. 프로세서가 광 저장 장치로부터 데이터를 전송하고자 할 때, 먼저 "패킷(packet)" 명령을 광 저장 장치에 발행한다. 패킷 명령은 ATA 프로토콜을 따르고, 프로세서가 데이터 전달을 위한 명령 프로그래밍 정보를 포함하는 광 저장 장치에 데이터 블럭을 전달하기 원한다는 것을 광 저장 장치에 알려주는 명령이다. 일단 광 저장 장치가 패킷 명령을 처리하면, 저장 장치가 실제적인 데이터 전송 명령 정보를 수신할 준비가 되었다는 것을 가리키는 인터럽트를 발행할 것이다. 그러면, 프로세서는 데이터 전송 명령 정보를 광 저장 장치에 전달한다. 데이터 전송 명령을 광 저장 장치에 전달하기 위해, 일련의 워드(word) 기록 사이클들을 수행할 것이다(12 바이트까지).
그래서, 광 저장 장치로부터 데이터 전송을 개시하기 위해 광 저장 장치를 프로그래밍하는 것은 먼저 패킷 명령을 발행하는 것과 그 후 데이터 전송 명령을 전달하는 것을 포함하는 두 단계의 프로세스이다. 이전의 시스템에서, 프로세서는 이들 단계 둘 다에 관련되었다. 프로세서는 광 저장 장치 데이터 전송마다 발생하는 인터럽트들을 서비스하는데 상당한 양의 시간을 소비하여, 시스템 전반의 성능이 낮아진다.
기술된 특정한 실시예들로 본 발명을 한정하기 위한 것이 아니라, 오직 설명과 이해를 위한, 아래 주어진 상세한 기술 및 수반하는 본 발명의 실시예들의 도면들로부터 본 발명은 더욱 완전히 이해될 것이다.
도 1은 DMA(direct memory access) 유닛 및 광 저장 장치에 결합된 주 제어기를 포함하는 입/출력 제어기 허브를 포함하는 컴퓨터 시스템의 블럭도이다.
도 2는 ATAPI 프로그래밍 시간을 개선하기 위한 방법의 순서도이다.
일반적으로, 한 실시예는 프로세서가 캐시가능한 시스템 메모리에 데이터 전송 명령을 기록하게 하는 것에 관련된다. 그 후 프로세서는 광 저장 장치에 "패킷" 명령을 전달하기 위한 기록 트랜잭션을 수행한다. 광 저장 장치가 패킷 명령을 처리하면 광 저장 장치는 인터럽트를 발행함으로써 패킷 명령에 응답한다. 인터럽트의 발행은 광 저장 장치가 데이터 전송 명령을 수신할 준비가 되었다는 것을 가리킨다. 직렬 상호접속을 경유하여 광 저장 장치에 결합된 주 제어기는 인터럽트를 수신한다. 그 후 주 제어기는, 시스템 메모리 내에 있는 데이터 전송 명령을 읽고 데이터 전송 명령을 광 저장 장치로 전달하는 DMA 전송이 일어나게 한다. 프로세서는 인터럽트를 서비스하는데(데이터 전송 명령을 광 저장 장치로 전송하는데) 관련되지 않아 자유롭게 다른 작업들을 수행하고, 시스템 전반의 성능이 개선된다.
도 1은 시스템 메모리 주소를 저장하기 위한 기준 레지스터(146) 뿐만 아니라 DMA 유닛(144) 및 저장 장치 주 제어기(142)를 포함하는 입/출력 제어기 허브(140)를 포함하는 컴퓨터 시스템(100)의 블럭도이다. 시스템(100)은 프로세서(110), 메모리 제어기 허브(120) 및 시스템 메모리(130)를 더 포함한다. 프로세서(110)는 메모리 제어기 허브(120)를 통해 입력/출력 허브(140) 또는 시스템 메모리(130)와 통신한다. 한 실시예는 Intel® 주식회사의 Pentium® 프로세서 제품군으로부터의 프로세서를 포함할 수 있다. 다른 실시예들은 다른 유형들의 프로세서들 또는 마이크로 제어기를 사용할 수 있다.
시스템(100)은 또한 상호접속(155)을 경유하여 저장 장치 주 제어기(142)와 결합된 광 저장 장치(150)를 포함한다. 다른 유형의 상호접속들을 사용하는 다른 실시예들이 가능함에도 불구하고, 이 실시예에 대하여 상호접속(155)은 직렬 ATA 상호접속이다. 이러한 예시적인 실시예의 광 저장 장치(150)는 DVD 드라이브, CD-ROM 드라이브 또는 몇몇 유형의 광 저장 장치들 중 임의의 것일 수 있다. 이러한 예에 대해서, 저장 장치 주 제어기(142)는 ATAPI 프로토콜을 사용하여 직렬 ATA 상호접속(155)을 거쳐 광 저장 장치(150)와 통신한다.
시스템(100)의 구성은 폭 넓게 다양한 가능한 구성들 중 단지 하나일 뿐이다.
현재의 예시적인 실시예에서, 광 저장 장치(150)가 데이터 전송을 개시하기 위해 프로그래밍될 필요가 있을 때, 프로세서(110)는 먼저 데이터 전송 명령을 시스템 메모리(130) 내의 위치에 기록한다. 데이터 전송 명령은, 다른 길이들을 사용하는 다른 실시예들이 가능함에도 불구하고, 12 바이트와 같은 양의 정보를 포함할 수 있다. 프로세서(110)는 또한 입/출력 제어기 허브(140) 안의 기준 레지스터(146)를 시스템 메모리(130) 안의 데이터 전송 명령의 위치를 가리키는 주소로 프로그래밍한다. 그 후 프로세서(110)는 "패킷" 명령을 광 저장 장치(150)에 기록한다. 광 저장 장치(150)는 패킷 명령을 처리하고 그 후 광 저장 장치(150)가 데이터 전송 명령을 수신할 준비가 되었다는 것을 가리키기 위해 인터럽트 메시지를 상호접속(155)을 통해 발행한다.
광 저장 장치(150)로부터의 인터럽트 메시지는 저장 장치 주 제어기(142)에 의해 수신된다. 주 제어기(142)는, 인터럽트에 응답하여, 기준 레지스터(146)의 내용이 가리키는 시스템 메모리(130) 안의 위치로부터 데이터 전송 명령을 판독하고 광 저장 장치(150)로 데이터 전송 명령을 전달하여 그 후 데이터 전송 명령 처리를 진행하는 DMA 트랜잭션을 DMA 유닛(144)을 사용하여 수행한다.
도 2는 ATAPI 장치 프로그래밍 시간을 개선하기 위한 방법의 한 실시예의 순서도이다. 처리는 블럭 210에서 시작한다. 블럭 220에서, 프로세서는 데이터 전송 명령을 시스템 메모리에 기록한다. 그 후 프로세서는 블럭 230에서 패킷 명령을 광 저장 장치로 전달한다. 블럭 240에서, 주 제어기가 광 저장 장치로부터 인터럽트 메시지를 수신한다. 인터럽트 메시지에 응답하여, 주 제어기는 광 저장 장치로 데이터 전송 명령을 전달하기 위해 시스템 메모리로부터 DMA 트랜잭션을 블럭 250에서 수행한다. 처리는 블럭 260에서 끝난다.
전술한 명세서에서 본 발명은 그것의 특정한 예시적인 실시예들과 관련하여 기술되어왔다. 그러나 첨부된 청구항에서 설명되었듯이 본 발명의 더 넓은 사상과 범위에서 벗어나지 않으면서 다양한 수정들 및 변경들이 만들어질 수 있다는 것이 분명하다. 따라서, 본 명세서 및 도면들은 한정적인 의미보다는 예시적인 의미로 여겨져야 한다.
본 명세서에서 "실시예", "한 실시예", "몇몇 실시예들", 또는 "다른 실시예들"에 대한 언급은 그 실시예들과 관련되어 기술된 특별한 특징, 구조 또는 특성이 적어도 몇몇 실시예들에 포함되며, 반드시 모든 실시예에 포함될 필요는 없다는 것을 의미한다. "실시예", "한 실시예", 또는 "몇몇 실시예들"의 다양한 출현은 반드시 모두 동일한 실시예들에 관한 것은 아니다.

Claims (15)

  1. 프로세서로부터 수신된 패킷 명령을 상호접속을 거쳐 광 저장 장치에 전달하기 위한 저장 장치 주 제어기 - 상기 저장 장치는 상기 광 저장 장치로부터 인터럽트 신호를 나중에 수신함 - ; 및
    상기 인터럽트 신호를 수신하는 상기 저장 장치 주 제어기에 응답하여 시스템 메모리로부터 데이터 전송 명령을 검색하기 위한 DMA(direct memory access) 유닛 - 상기 저장 장치 주 제어기는 그 후 상기 데이터 전송 명령을 상기 광 저장 장치에 전달함 -
    를 포함하는 장치.
  2. 제1항에 있어서,
    상기 상호접속이 직렬 상호접속인 장치.
  3. 제2항에 있어서,
    데이터 전송 명령 주소- 상기 주소는 시스템 메모리 내의 위치를 가리킴 - 를 저장하기 위한 데이터 전송 명령 기준 레지스터를 포함하는 장치.
  4. 제3항에 있어서,
    상기 데이터 전송 명령이 12바이트와 같은 양의 명령 정보를 포함하는 장치.
  5. 제4항에 있어서,
    상기 상호접속이 직렬 ATA 상호접속인 장치.
  6. 프로세서;
    상기 프로세서와 결합된 메모리 제어기 허브;
    상기 메모리 제어기 허브와 결합된 시스템 메모리;
    광 저장 장치; 및
    상기 메모리 제어기 허브와 결합되고, 상호접속을 경유하여 상기 광 저장 장치와 결합된 시스템 로직 장치
    를 포함하고,
    상기 시스템 로직 장치는,
    상기 프로세서로부터 수신된 패킷 명령을 상호접속을 거쳐 상기 광 저장 장치로 전달하기 위한 저장 장치 주 제어기 - 상기 저장 장치는 상기 광 저장 장치로부터 인터럽트 신호를 나중에 수신함 - ; 및
    상기 인터럽트 신호를 수신하는 상기 저장 장치 주 제어기에 응답하여 상기 시스템 메모리로부터 데이터 전송 명령을 검색하기 위한 DMA 유닛 - 상기 저장 장치 주 제어기는 그 후 상기 데이터 전송 명령을 상기 광 저장 장치로 전달함 -
    을 포함하는 시스템.
  7. 제6항에 있어서,
    상기 상호접속이 직렬 상호접속인 시스템.
  8. 제7항에 있어서,
    데이터 전송 명령 주소- 상기 주소는 시스템 메모리 내의 위치를 가리킴 -를 저장하기 위한 데이터 전송 명령 기준 레지스터를 포함하는 시스템.
  9. 제8항에 있어서,
    상기 데이터 전송 명령이 12바이트와 같은 양의 명령 정보를 포함하는 시스템.
  10. 제9항에 있어서,
    상기 상호접속이 직렬 ATA 상호접속인 시스템.
  11. 시스템 메모리에 데이터 전송 명령을 저장하는 단계;
    광 저장 장치에 패킷 명령을 전달하는 단계;
    상기 광 저장 장치로부터의 인터럽트 신호를 저장 장치 주 제어기에서 수신하는 단계; 및
    상기 데이터 전송 명령을 상기 시스템 메모리로부터 상기 광 저장 장치로 전달하기 위해 DMA 트랜잭션을 수행하는 단계
    를 포함하는 방법.
  12. 제11항에 있어서,
    상기 DMA 트랜잭션을 수행하는 단계는 데이터 전송 명령 기준 레지스터의 내용이 가리키는 상기 시스템 메모리 내의 위치로부터 상기 데이터 전송 명령을 검색하는 단계를 포함하는 방법.
  13. 제12항에 있어서,
    시스템 메모리 내의 상기 데이터 전송 명령의 상기 위치로 상기 데이터 전송 명령 레지스터를 프로그램하는 프로세서를 더 포함하는 방법.
  14. 제13항에 있어서,
    DMA 트랜잭션을 수행하는 단계는 상기 DMA 트랜잭션을 관리하는 상기 저장 장치 주 제어기를 포함하는 방법.
  15. 제14항에 있어서,
    상기 광 저장 장치에 패킷 명령을 전달하는 단계는 상기 프로세서가 상기 패킷 명령의 상기 광 저장 장치로의 상기 전달을 개시하는 단계를 포함하는 방법.
KR1020057011874A 2002-12-31 2003-11-21 광 저장 장치 전송 성능의 개선 KR100840433B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/335,049 2002-12-31
US10/335,049 US6810443B2 (en) 2002-12-31 2002-12-31 Optical storage transfer performance

Publications (2)

Publication Number Publication Date
KR20050085884A true KR20050085884A (ko) 2005-08-29
KR100840433B1 KR100840433B1 (ko) 2008-06-20

Family

ID=32655244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057011874A KR100840433B1 (ko) 2002-12-31 2003-11-21 광 저장 장치 전송 성능의 개선

Country Status (10)

Country Link
US (1) US6810443B2 (ko)
EP (1) EP1579336B1 (ko)
JP (1) JP4664077B2 (ko)
KR (1) KR100840433B1 (ko)
CN (1) CN100336043C (ko)
AT (1) ATE338980T1 (ko)
AU (1) AU2003291169A1 (ko)
DE (1) DE60308225T2 (ko)
TW (1) TWI239508B (ko)
WO (1) WO2004061688A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060075164A1 (en) * 2004-09-22 2006-04-06 Ooi Eng H Method and apparatus for using advanced host controller interface to transfer data
US20070233821A1 (en) * 2006-03-31 2007-10-04 Douglas Sullivan Managing system availability
KR100843199B1 (ko) 2006-08-10 2008-07-02 삼성전자주식회사 고속 아이.디.이. 인터페이스 장치 및 그 방법
US8225052B2 (en) 2009-06-03 2012-07-17 Micron Technology, Inc. Methods for controlling host memory access with memory devices and systems
US11036633B2 (en) * 2019-08-22 2021-06-15 Micron Technology, Inc. Hierarchical memory apparatus
CN110572387B (zh) * 2019-09-04 2022-05-10 大唐半导体科技有限公司 一种链路层处理方法
CN110519740B (zh) * 2019-09-04 2022-07-22 大唐半导体科技有限公司 一种链路层处理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226257A (ja) 1986-03-27 1987-10-05 Toshiba Corp 演算処理装置
US5664224A (en) * 1993-07-23 1997-09-02 Escom Ag Apparatus for selectively loading data blocks from CD-ROM disks to buffer segments using DMA operations
US5432801A (en) * 1993-07-23 1995-07-11 Commodore Electronics Limited Method and apparatus for performing multiple simultaneous error detection on data having unknown format
US5689726A (en) * 1995-05-03 1997-11-18 United Microelectronics Corporation Computer system interface adapter capable of automatic self-configuration and self-diagnosis before operating system initiation
EP0834135B1 (en) * 1995-06-15 2003-01-02 Intel Corporation Architecture for an i/o processor that integrates a pci to pci bridge
US5819112A (en) * 1995-09-08 1998-10-06 Microsoft Corporation Apparatus for controlling an I/O port by queuing requests and in response to a predefined condition, enabling the I/O port to receive the interrupt requests
US5890002A (en) * 1996-12-31 1999-03-30 Opti Inc. System and method for bus master emulation
US6085278A (en) 1998-06-02 2000-07-04 Adaptec, Inc. Communications interface adapter for a computer system including posting of system interrupt status
US6651113B1 (en) * 1999-12-22 2003-11-18 Intel Corporation System for writing data on an optical storage medium without interruption using a local write buffer

Also Published As

Publication number Publication date
CN1514378A (zh) 2004-07-21
TW200414130A (en) 2004-08-01
WO2004061688A1 (en) 2004-07-22
DE60308225D1 (de) 2006-10-19
EP1579336B1 (en) 2006-09-06
DE60308225T2 (de) 2007-01-04
AU2003291169A1 (en) 2004-07-29
KR100840433B1 (ko) 2008-06-20
EP1579336A1 (en) 2005-09-28
ATE338980T1 (de) 2006-09-15
JP4664077B2 (ja) 2011-04-06
CN100336043C (zh) 2007-09-05
US20040128409A1 (en) 2004-07-01
JP2006512674A (ja) 2006-04-13
US6810443B2 (en) 2004-10-26
TWI239508B (en) 2005-09-11

Similar Documents

Publication Publication Date Title
US8607005B2 (en) Monitoring program execution to learn data blocks accessed by software process for facilitating efficient prefetching
US5740466A (en) Flexible processor-driven SCSI controller with buffer memory and local processor memory coupled via separate buses
KR100909119B1 (ko) 집적 ｄｍａ 엔진을 사용하는 고성능 휘발성 디스크드라이브 메모리 액세스 장치 및 방법
US20050108448A1 (en) Hardware assisted ATA command queuing
US7069350B2 (en) Data transfer control system, electronic instrument, and data transfer control method
JP4104746B2 (ja) 自動直接メモリ・アクセス機能を備えたコンピュータ・システム
US20080059699A1 (en) System and method of mirrored raid array write management
US20050114559A1 (en) Method for efficiently processing DMA transactions
JP2853809B2 (ja) 周辺コントローラのためのバッファメモリサブシステムおよび方法
TW201305821A (zh) 控制快閃記憶體介質系統的方法、裝置及固態記憶體件
KR20070048797A (ko) 프로세서 내의 ｄｍａ 컨트롤러를 사용하여 프로세서캐시로 데이터를 전송하는 방법
US7620751B2 (en) Command scheduling and affiliation management for serial attached storage devices
US20070255897A1 (en) Apparatus, system, and method for facilitating physical disk request scheduling
KR100840433B1 (ko) 광 저장 장치 전송 성능의 개선
US7600058B1 (en) Bypass method for efficient DMA disk I/O
US20030172229A1 (en) Systems and methods for detecting and compensating for runt block data transfers
KR100843199B1 (ko) 고속 아이.디.이. 인터페이스 장치 및 그 방법
US6065083A (en) Increasing I/O performance through storage of packetized operational information in local memory
US6640274B1 (en) Method and apparatus for reducing the disk drive data transfer interrupt service latency penalty
US6327636B1 (en) Ordering for pipelined read transfers
US20030046499A1 (en) Integrated drive controller for systems with integrated mass storage
US6154789A (en) Peripheral controller comprising first messaging unit for communication with first OS driver and second messaging unit for communication with second OS driver for mass-storage peripheral
US20030018842A1 (en) Interrupt controller
US6240474B1 (en) Pipelined read transfers
JP3072559B2 (ja) Ａｔａｐｉインタフェイス制御回路、およびその回路を使用したｄｖｄプレーヤ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120601

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee