KR20070048797A - 프로세서 내의 ｄｍａ 컨트롤러를 사용하여 프로세서캐시로 데이터를 전송하는 방법 - Google Patents

프로세서 내의 ｄｍａ 컨트롤러를 사용하여 프로세서캐시로 데이터를 전송하는 방법 Download PDF

Info

Publication number
KR20070048797A
KR20070048797A KR1020077007236A KR20077007236A KR20070048797A KR 20070048797 A KR20070048797 A KR 20070048797A KR 1020077007236 A KR1020077007236 A KR 1020077007236A KR 20077007236 A KR20077007236 A KR 20077007236A KR 20070048797 A KR20070048797 A KR 20070048797A
Authority
KR
South Korea
Prior art keywords
cpu
bus
processor
memory
data
Prior art date
Application number
KR1020077007236A
Other languages
English (en)
Inventor
사만다 에디리수리야
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20070048797A publication Critical patent/KR20070048797A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

컴퓨터 시스템이 개시된다. 컴퓨터 시스템은 호스트 메모리, 호스트 메모리에 연결된 외부 버스, 외부 버스에 연결된 프로세서를 포함한다. 프로세서는 제1 CPU, CPU에 연결된 내부 버스 및 내부 버스에 연결되어 호스트 메모리로부터의 데이터를 제1 CPU 내로 직접 복구하는 DMA(direct memory access)를 포함한다.
호스트 메모리, 외부 버스, 내부 버스, DMA, CPU

Description

프로세서 내의 ＤＭＡ 컨트롤러를 사용하여 프로세서 캐시로 데이터를 전송하는 방법{DATA TRANSFER INTO A PROCESSOR CACHE USING A DMA CONTROLLER IN THE PROCESSOR}
본원에는 저작권 보호를 위한 내용이 포함된다. 저작권 소유자는 특허 및 상표 사무소 특허 파일 또는 기록에 나타나 있는 사람이라면 특허 개시물을 팩스로 재생하는 것에 이의가 없지만, 그렇지 않은 경우에는 저작권에 대한 모든 권리를 보유한다.
본 발명은 컴퓨터 시스템에 관한 것으로, 보다 구체적으로는 캐시 메모리 시스템에 관한 것이다.
많은 저장소, 네트워킹, 및 임베디드 애플리케이션(embedded application)은 최적의 성능을 위해 고속 입출력(I/O) 처리량을 요한다. I/O 프로세서들은 서버, 워크스테이션 및 저장소 서브 시스템이 데이터를 보다 고속으로 전송하고 통신 보틀넥(bottleneck)을 감소시키고, 호스트 CPU로부터 I/O 처리 기능들을 오프로딩함으로써 전반적인 시스템 성능을 증가시키게 한다. 통상적으로 I/O 프로세서들은 필요한 데이터 전송들을 개시하기 위해 호스트에 의해 생성되는 SGL(Scatter Gather List)을 처리한다. 보통 이러한 SGL은 I/O 프로세서들이 SGL 처리를 시작 하기 전에 호스트 메모리로부터 I/O 프로세서의 로컬 메모리로 이동된다. 이어서, SGL은 로컬 메모리로부터 판독됨으로써 처리된다.
본 발명은 예로서 첨부 도면(동일한 참조 부호는 유사한 요소들을 나타냄)에 도시되나 이에 제한되지 않는다.
도 1은 컴퓨터 시스템의 일 실시예의 블록도.
도 2는 I/O 프로세서의 일 실시예를 도시하는 도면.
도 3은 DMA 엔진을 사용하여 데이터를 프로세서 캐시에 넣는 일 실시예를 도시하는 흐름도.
일 실시예에 따르면, 데이터를 프로세서 캐시에 넣는 메카니즘이 기술된다. 본 발명의 이하 상세한 설명에서는, 본 발명의 완전한 이해를 제공하기 위해 다수의 특정 상세들이 개시된다. 그러나, 본 발명은 이러한 특정 상세들 없이 실시될 수 있다는 것은 당업자들에게 자명할 것이다. 본 발명을 모호하게 하지 않기 위해, 다른 예에서는, 공지의 구조들 및 장치들이 상세하게 도시되기보다는 블록도 형태로 도시된다.
"일 실시예" 또는 "실시예"에 대한 명세서에서의 참조는 실시예와 관련하여 기술된 특별한 특징, 구조, 또는 특성이 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 명세서의 여러 곳에서 나타나는 "일 실시예에서"라는 어구는 반드시 동일한 실시예를 모두 언급할 필요는 없다.
도 1은 컴퓨터 시스템(100)의 일 실시예의 블록도이다. 컴퓨터 시스템(100)은 버스(105)에 연결된 CPU(102)를 포함한다. 일 실시예에서, CPU(102)는 캘리포니아 산타클라라의 인텔사로부터 입수가능한 펜티엄
Figure 112007024722817-PCT00001
II 프로세서 계열, 펜티엄
Figure 112007024722817-PCT00002
III 프로세서들, 및 펜티엄
Figure 112007024722817-PCT00003
IV 프로세서들을 포함하는 펜티엄
Figure 112007024722817-PCT00004
계열의 프로세서들 중의 프로세서이다. 대안으로, 다른 CPU들이 사용될 수도 있다.
칩셋(107)은 또한 버스(105)에 연결된다. 칩셋(107)은 MCH(memory control hub)(110)을 포함한다. MCH(110)는 주 시스템 메모리(115)에 연결된 메모리 컨트롤러(112)를 포함할 수 있다. 주 시스템 메모리(115)는 CPU(102) 또는 시스템(100) 내에 포함된 임의의 다른 장치에 의해 실행되는 명령어들의 시퀀스들 및 데이터를 저장한다. 일 실시예에서, 주 시스템 메모리(115)는 DRAM(dynamic random access memory)를 포함하지만, 주 시스템 메모리(115)는 다른 메모리 유형들을 사용하여 구현될 수 있다. 다수의 CPU 및/또는 다수의 시스템 메모리 등의 부가적인 장치들도 버스(105)에 연결될 수 있다.
쳅셋(107)은 또한 허브 인터페이스를 경유하여 MCH(110)에 연결된 ICH(input/output control hub)(140)를 포함한다. ICH(140)는 컴퓨터 시스템(100) 내의 입출력(I/O) 장치들에 대한 인터페이스를 제공한다. 예를 들어, ICH(140)는 오레곤, 포트랜드의 PCI 스페셜 인터레스트 그룹에 의해 개발된 Specification Revision 2.1 버스에 부착된 PCI Express(Peripheral Component Interconnect Express)에 연결될 수 있다.
일 실시예에 따르면, ICH(140)는 PCI Express 버스를 경유하여 I/O 프로세 서(150)에 연결된다. I/O 프로세서(150)는 SGL을 사용하여 ICH(140)와 데이터를 전송한다. 도 2는 I/O 프로세서(150)의 일 실시예를 도시한다. I/O 프로세서(150)는 로컬 메모리 장치(215) 및 호스트 시스템(200)에 연결된다. 일 실시예에 따르면, 호스트 시스템(200)은 CPU(102), 칩셋(107), 메모리(115) 및 도 1의 컴퓨터 시스템(100)을 위해 도시된 다른 구성요소들을 나타낸다.
도 2를 참조하면, I/O 프로세서(150)는 CPU들(202)(예를 들어, CPU_1 및 CPU_2), 메모리 컨트롤러(210), DMA 컨트롤러(220), 및 외부 버스를 경유하여 호스트 시스템(200)에 연결된 외부 버스 인터페이스(230)를 포함한다. I/O 프로세서(150)의 구성요소들은 내부 버스를 경유하여 연결된다. 일 실시예에 따르면, 버스는 XSI 버스이다.
XSI는 데이터와 어드레스가 고유 시퀀스 ID로 연관된 분할된 어드레스 데이터 버스이다. 또한, XSI 버스는 버스 상에서 캐시 라인 기입들을 수행하기 위해 "기입 라인(Write Line)"(또는 캐시 라인보다 기입이 적은 경우에는 "기입(Write)")이라는 명령을 제공한다. 기입 라인(또는 기입) 동안 PUSH 속성이 설정될 때마다, 버스 상의 CPU들(202)(CPU_1_ 또는 CPU_2)은 트랜잭션이 제공된 목적지 ID(DID)가 특정 CPU(202)의 ID와 일치하는 경우에 트랜잭션을 청구할 것이다.
대상이 되는 CPU(202)가 PUSH에 의해 기입 라인(또는 기입)을 받아들이면, 트랜잭션을 시작한 에이전트는 데이터 버스 상에 데이터를 제공할 것이다. 어드레스 상태 동안 명령을 발생한 에이전트는 시퀀스 ID를 발생한다. 그 후 데이터 전송시 데이터를 공급하는 에이전트는 동일한 시퀀스 ID를 사용한다. 판독시 명령을 청구하는 에이전트는 데이터를 공급할 것이고, 기입시 명령을 발생한 에이전트는 데이터를 제공한다.
일 실시예에서, DMA 컨트롤러(220)가 데이터를 CPU(202)의 캐시로 직접 보내게 할 수 있도록 XSI 버스 기능성이 구현된다. 그러한 실시예에서, DMA 컨트롤러(220)는 CPU(202)(예를 들어 CPU_1)를 대상으로 하는 PUSH 명령들에 의해 기입 라인(및/또는 기입) 세트를 발행한다. CPU_1은 그 명령들을 받아서 시퀀스 ID를 저장하고 데이터를 기다린다.
DMA 컨트롤러(220)는 PUSH 명령들에 의해 기입 라인(또는 기입) 동안 사용되는 동일한 시퀀스 ID를 갖는 판독 라인(및/또는 판독)의 시퀀스를 발생한다. 인터페이스 유닛(230)은 판독 라인(또는 판독) 명령들을 청구하고 외부 버스 상에서 대응하는 명령들을 생성한다. 호스트 시스템(200)으로부터 데이터가 돌아오면, 인터페이스 유닛(230)은 XSI 버스 상에 대응하는 데이터 전송들을 발생한다. 그들은 일치하는 시퀀스 ID를 갖기 때문에, CPU_1은 데이터 전송들을 청구하고 그것의 로컬 캐시 내에 데이터 전송들을 저장한다.
도 3은 데이터를 CPU(202) 캐시로 넣기 위해 DMA 엔진(220)을 사용하는 일 실시예를 도시하는 흐름도이다. 블록 블록 310에서, CPU(202)(예를 들어, CPU_1)은 DMA 컨트롤러(220)를 프로그램한다. 처리 블록 320에서, DMA는 PUSH 명령에 의해 기입 라인(또는 기입)을 발생한다. 처리 블록(330)에서, CPU_1은 PUSH 명령에 의해 기입 라인(또는 기입)을 청구한다.
처리 블록 340에서, DMA 컨트롤러(220)는 동일한 시퀀스 ID를 갖는 판독 명 령을 XSI 버스로 발생한다. 처리 블록 350에서, 외부 버스 인터페이스(230)는 판독 명령을 청구하고 외부 버스에서 판독 명령을 발생한다. 처리 블록(360)에서, 외부 버스 인터페이스(230)는 수신된 데이터(예를 들어, SGL)를 XSI 버스 상에 둔다. 처리 블록(370)에서, CPU_1은 데이터를 받아들이고 그 데이터를 캐시 내에 저장한다. 처리 블록(380)에서, DMA 컨트롤러(220)는 XSI 버스 상의 데이터 전송들을 모니터하고 CPU_1을 간섭한다. 처리 블럭(390)에서, CPU_1은 캐시 내에 이미 존재하는 SGL들의 처리를 시작한다.
상술된 메카니즘은 I/O 프로세서 내의 CPU의 PUSH 캐시 기능을 이용하여 SGL들을 CPU의 캐시로 직접 이동시킨다. 따라서, 내부 버스 상에 발생하는 데이터(SGL) 전송은 단지 하나이다. 그 결과, SGL들을 I/O 프로세서 외부의 로컬 메모리로 먼저 이동시킬 필요가 없기 때문에 내부 버스 상에서의 트래픽이 감소되고 레이턴시가 향상된다.
상기 설명을 읽고난 후 본 발명의 많은 변경 및 수정이 이루어질 수 있다는 것은 당업자에게 자명하며, 예로서 도시되고 설명된 임의의 특정 실시예는 제한적으로 여겨지도록 의도되어서는 안된다. 따라서, 각종 실시예의 상세에 대한 참조는 청구의 범위를 제한하도록 의도되지 않으며 청구항은 발명에 필수적이라고 여겨지는 특징들만을 인용한다.

Claims (17)

  1. 컴퓨터 시스템으로서,
    호스트 메모리;
    상기 호스트 메모리에 연결된 외부 버스; 및
    상기 외부 버스에 연결된 프로세서
    를 포함하고, 상기 프로세서는,
    제1 CPU(central processing unit);
    상기 CPU에 연결된 내부 버스; 및
    상기 내부 버스에 연결되고, 상기 호스트 메모리로부터 데이터를 직접 상기 제1 CPU 내로 복구(retrieve)하는 DMA(direct memory access) 컨트롤러
    를 포함하는 컴퓨터 시스템.
  2. 제1항에 있어서,
    상기 내부 버스는 분할된(split) 어드레스 데이터 버스인 컴퓨터 시스템.
  3. 제1항에 있어서,
    상기 제1 CPU는 캐시 메모리를 포함하고, 상기 호스트 메모리로부터 복구된 상기 데이터는 상기 캐시 메모리 내에 저장되는 컴퓨터 시스템.
  4. 제3항에 있어서,
    상기 프로세서는 상기 내부 버스와 상기 외부 버스에 연결된 버스 인터페이스를 더 포함하는 컴퓨터 시스템.
  5. 제4항에 있어서,
    상기 프로세서는 상기 내부 버스에 연결된 제2 CPU를 더 포함하는 컴퓨터 시스템.
  6. 제5항에 있어서,
    상기 프로세서는 메모리 컨트롤러를 더 포함하는 컴퓨터 시스템.
  7. 제6항에 있어서,
    상기 프로세서에 연결된 로컬 메모리를 더 포함하는 컴퓨터 시스템.
  8. DMA(direct memory access) 컨트롤러가, 분할된 어드레스 데이터 버스를 경유하여 CPU에 데이터를 기입하기 위한 기입 명령을 발행하는 단계;
    외부 메모리 장치로부터 데이터를 복구하는 단계; 및
    상기 분할된 어드레스 데이터 버스를 경유하여 상기 CPU 내의 캐시로 직접 데이터를 기입하는 단계
    를 포함하는 방법.
  9. 제8항에 있어서,
    상기 DMA 컨트롤러가, 상기 기입 명령의 발행 즉시 시퀀스 ID를 발생하는 단계를 더 포함하는 방법.
  10. 제9항에 있어서,
    상기 CPU가 상기 기입 명령을 받아들이는 단계; 및
    상기 시퀀스 ID를 저장하는 단계
    를 더 포함하는 방법.
  11. 제10항에 있어서,
    상기 DMA 컨트롤러가, 시퀀스 ID를 갖는 하나 이상의 판독 명령을 발생하는 단계를 더 포함하는 방법.
  12. 제11항에 있어서,
    인터페이스 유닛이 상기 판독 명령을 수신하는 단계; 및
    상기 외부 메모리로부터 데이터를 복구하기 위해 외부 버스를 경유하여 명령을 발생하는 단계
    를 더 포함하는 방법.
  13. 제12항에 있어서,
    상기 인터페이스 유닛이, 상기 복구된 데이터를 상기 분할된 어드레스 데이터 버스 상에 전송하는 단계; 및
    상기 프로세서가, 상기 분할된 어드레스 데이터 버스로부터 상기 데이터를 캡쳐하는 단계
    를 더 포함하는 방법.
  14. I/O(input/output) 프로세서로서,
    제1 캐시 메모리를 갖는 제1 CPU;
    상기 제1 CPU에 연결된 분할된 어드레스 데이터 버스; 및
    상기 분할된 어드레스 데이터 버스에 연결되고, 호스트 메모리로부터의 데이터를 직접 상기 제1 캐시 메모리 내로 복구하는 DMA 컨트롤러
    를 포함하는 I/O 프로세서.
  15. 제14항에 있어서,
    상기 제1 CPU는, 상기 호스트 메모리로부터 상기 데이터를 복구하기 위해 외부 버스에 연결된 인터페이스를 포함하는 I/O 프로세서.
  16. 제15항에 있어서,
    상기 프로세서는, 제2 캐시 메모리를 갖는 제2 CPU를 더 포함하는 I/O 프로 세서.
  17. 제16항에 있어서,
    상기 프로세서는 메모리 컨트롤러를 더 포함하는 I/O 프로세서.
KR1020077007236A 2004-10-27 2005-10-27 프로세서 내의 ｄｍａ 컨트롤러를 사용하여 프로세서캐시로 데이터를 전송하는 방법 KR20070048797A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/974,377 US20060090016A1 (en) 2004-10-27 2004-10-27 Mechanism to pull data into a processor cache
US10/974,377 2004-10-27

Publications (1)

Publication Number Publication Date
KR20070048797A true KR20070048797A (ko) 2007-05-09

Family

ID=36099940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007236A KR20070048797A (ko) 2004-10-27 2005-10-27 프로세서 내의 ｄｍａ 컨트롤러를 사용하여 프로세서캐시로 데이터를 전송하는 방법

Country Status (7)

Country Link
US (1) US20060090016A1 (ko)
KR (1) KR20070048797A (ko)
CN (1) CN101036135A (ko)
DE (1) DE112005002355T5 (ko)
GB (1) GB2432943A (ko)
TW (1) TWI294079B (ko)
WO (1) WO2006047780A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871731B1 (ko) * 2007-05-22 2008-12-05 (주) 시스메이트 네트워크 인터페이스 카드 및 그 카드에서 수행되는 트래픽 분할 처리 방법, 상기 네트워크 인터페이스 카드를 포함하는 다중처리 시스템

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI295019B (en) * 2005-06-06 2008-03-21 Accusys Inc Data transfer system and method
US8176252B1 (en) * 2007-11-23 2012-05-08 Pmc-Sierra Us, Inc. DMA address translation scheme and cache with modified scatter gather element including SG list and descriptor tables
US8495301B1 (en) 2007-11-23 2013-07-23 Pmc-Sierra Us, Inc. System and method for scatter gather cache processing
US8412862B2 (en) * 2008-12-18 2013-04-02 International Business Machines Corporation Direct memory access transfer efficiency
KR101292873B1 (ko) * 2009-12-21 2013-08-02 한국전자통신연구원 네트워크 인터페이스 카드장치 및 상기 네트워크 인터페이스 카드장치를 이용한 트래픽 처리 방법
US9239796B2 (en) * 2011-05-24 2016-01-19 Ixia Methods, systems, and computer readable media for caching and using scatter list metadata to control direct memory access (DMA) receiving of network protocol data
KR101965125B1 (ko) * 2012-05-16 2019-08-28 삼성전자 주식회사 칩-투-칩 링크를 통해 공유 메모리로의 억세스를 지원하는 시스템 온칩, 상기 시스템온칩의 동작 방법, 및 상기 시스템온칩을 포함하는 전자 시스템
US9280290B2 (en) 2014-02-12 2016-03-08 Oracle International Corporation Method for steering DMA write requests to cache memory
CN104506379B (zh) * 2014-12-12 2018-03-23 北京锐安科技有限公司 网络数据捕获方法和系统
CN106528491A (zh) * 2015-09-11 2017-03-22 展讯通信（上海）有限公司 移动终端
CN105404596B (zh) * 2015-10-30 2018-07-20 华为技术有限公司 一种数据传输方法、装置及系统
TWI720565B (zh) * 2017-04-13 2021-03-01 慧榮科技股份有限公司 記憶體控制器與資料儲存裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420984A (en) * 1992-06-30 1995-05-30 Genroco, Inc. Apparatus and method for rapid switching between control of first and second DMA circuitry to effect rapid switching beween DMA communications
US5548788A (en) * 1994-10-27 1996-08-20 Emc Corporation Disk controller having host processor controls the time for transferring data to disk drive by modifying contents of the memory to indicate data is stored in the memory
US6748463B1 (en) * 1996-03-13 2004-06-08 Hitachi, Ltd. Information processor with snoop suppressing function, memory controller, and direct memory access processing method
EP0901081B1 (en) * 1997-07-08 2010-04-07 Texas Instruments Inc. A digital signal processor with peripheral devices and external interfaces
US6463507B1 (en) * 1999-06-25 2002-10-08 International Business Machines Corporation Layered local cache with lower level cache updating upper and lower level cache directories
US6574682B1 (en) * 1999-11-23 2003-06-03 Zilog, Inc. Data flow enhancement for processor architectures with cache
US6782456B2 (en) * 2001-07-26 2004-08-24 International Business Machines Corporation Microprocessor system bus protocol providing a fully pipelined input/output DMA write mechanism
US6782463B2 (en) * 2001-09-14 2004-08-24 Intel Corporation Shared memory array
US7290127B2 (en) * 2001-12-26 2007-10-30 Intel Corporation System and method of remotely initializing a local processor
US6711650B1 (en) * 2002-11-07 2004-03-23 International Business Machines Corporation Method and apparatus for accelerating input/output processing using cache injections
US6820143B2 (en) * 2002-12-17 2004-11-16 International Business Machines Corporation On-chip data transfer in multi-processor system
US6981072B2 (en) * 2003-06-05 2005-12-27 International Business Machines Corporation Memory management in multiprocessor system
US20050114559A1 (en) * 2003-11-20 2005-05-26 Miller George B. Method for efficiently processing DMA transactions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871731B1 (ko) * 2007-05-22 2008-12-05 (주) 시스메이트 네트워크 인터페이스 카드 및 그 카드에서 수행되는 트래픽 분할 처리 방법, 상기 네트워크 인터페이스 카드를 포함하는 다중처리 시스템

Also Published As

Publication number Publication date
CN101036135A (zh) 2007-09-12
WO2006047780A3 (en) 2006-06-08
TWI294079B (en) 2008-03-01
WO2006047780A2 (en) 2006-05-04
DE112005002355T5 (de) 2007-09-13
US20060090016A1 (en) 2006-04-27
GB0706008D0 (en) 2007-05-09
TW200622613A (en) 2006-07-01
GB2432943A (en) 2007-06-06

Similar Documents

Publication Publication Date Title
KR20070048797A (ko) 프로세서 내의 ｄｍａ 컨트롤러를 사용하여 프로세서캐시로 데이터를 전송하는 방법
EP3796179A1 (en) System, apparatus and method for processing remote direct memory access operations with a device-attached memory
US10120586B1 (en) Memory transaction with reduced latency
CN101097545B (zh) 独占所有权探听过滤器
US20020144027A1 (en) Multi-use data access descriptor
US7188217B2 (en) Embedded DRAM cache memory and method having reduced latency
US8510509B2 (en) Data transfer to memory over an input/output (I/O) interconnect
TW542958B (en) A method and apparatus for pipelining ordered input/output transactions to coherent memory in a distributed memory, cache coherent, multi-processor system
US7958314B2 (en) Target computer processor unit (CPU) determination during cache injection using input/output I/O) hub/chipset resources
KR100570138B1 (ko) 복수의 프로세서들에 소프트웨어를 로딩하는 시스템 및 방법
US20090157966A1 (en) Cache injection using speculation
US20060059292A1 (en) Method and an apparatus to efficiently handle read completions that satisfy a read request
JP4667092B2 (ja) 情報処理装置、情報処理装置におけるデータ制御方法
US20030126369A1 (en) Cache memory eviction policy for combining write transactions
US7698476B2 (en) Implementing bufferless direct memory access (DMA) controllers using split transactions
US20140149528A1 (en) Mpi communication of gpu buffers
JP2005056401A (ja) キャッシュ可能なｄｍａ
US6567908B1 (en) Method of and apparatus for processing information, and providing medium
US6327636B1 (en) Ordering for pipelined read transfers
US6665753B1 (en) Performance enhancement implementation through buffer management/bridge settings
US6240474B1 (en) Pipelined read transfers
US20050210197A1 (en) Cache mechanism
US11874783B2 (en) Coherent block read fulfillment
CN117389915B (zh) 缓存系统、读命令调度方法、片上系统及电子设备
CN115174673B (zh) 具备低延迟处理器的数据处理装置、数据处理方法及设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application