CN106528491A - 移动终端 - Google Patents
移动终端 Download PDFInfo
- Publication number
- CN106528491A CN106528491A CN201510578529.6A CN201510578529A CN106528491A CN 106528491 A CN106528491 A CN 106528491A CN 201510578529 A CN201510578529 A CN 201510578529A CN 106528491 A CN106528491 A CN 106528491A
- Authority
- CN
- China
- Prior art keywords
- nvm
- cpu
- mobile terminal
- data
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
一种移动终端,包括:CPU、缓存存储器以及NVM,其中:所述NVM,适于存储用户数据和程序代码数据;所述CPU,适于对所述NVM中存储的用户数据和程序代码数据进行读写操作;所述缓存存储器,内置于所述CPU中,适于缓存所述读写操作对应的程序代码数据;以及运行所述程序代码数据的过程中生成的中间变量数据。采用所述移动终端,可以有效减少移动终端硬件成本。
Description
技术领域
本发明涉及移动终端硬件领域,尤其涉及一种移动终端。
背景技术
现有的智能手机,其硬件组成通常包括中央处理器(Central ProcessingUnit,CPU)、外部非易失性存储器(Non-Volatile Memory,NVM)以及外部随机存取存储器(Random Access Memory,RAM)。
CPU是数据处理的核心,通常配备有一定容量的缓存存储器。NVM,例如硬盘、闪存(Flash)等,主要用于保存程序代码和用户数据,在断电之后仍能够保存数据。通常情况下,NVM的访问速度较慢,因此可以配备一定容量的RAM。手机在开机后,将NVM中的程序代码加载到RAM中运行,运行时产生的临时变量和数据也可以保存在RAM中。
然而,通常情况下,RAM的价格较为昂贵,导致智能手机等移动终端硬件成本较高。
发明内容
本发明实施例解决的问题是如何减少移动终端硬件成本。
为解决上述问题,本发明实施例提供一种移动终端,包括:CPU、缓存存储器以及NVM,其中:
所述NVM,适于存储用户数据和程序代码数据;
所述CPU,适于对所述NVM中存储的用户数据和程序代码数据进行读写操作;
所述缓存存储器,内置于所述CPU中,适于缓存所述读写操作对应的程序代码数据;以及运行所述程序代码数据的过程中生成的中间变量数据。
可选的,所述缓存存储器,还适于缓存所述读写操作对应的用户数据。
可选的,所述CPU适于当所述读写操作对应的数据类型为用户数据时,直接对所述NVM进行读写操作,当所述读写操作对应的数据类型为程序代码数据时,通过所述缓存存储器对所述NVM进行读写操作。
可选的,所述移动终端还包括:写缓存,适于当所述CPU对所述NVM进行写操作时,缓存所述CPU写入的数据。
可选的,所述缓存存储器包括:一级缓存和二级缓存。
可选的,所述缓存存储器的运行频率与所述CPU的运行频率相同。
可选的,所述NVM包括:外设NVM、封装在CPU芯片内部的NVM。
可选的,所述NVM包括以下至少一种:硬盘、Nor Flash、Nand Flash、eMMC、内存卡。
与现有技术相比,本发明实施例的技术方案具有以下优点:
CPU在对NVM中的程序代码数据进行读写操作时,先将程序代码数据从NVM加载到缓存存储器中,并在缓存存储器中运行加载的程序代码数据。通过缓存存储器缓存读写操作对应的程序代码,以及在运行所述程序代码数据的过程中生成的中间变量数据,而无需采用外部RAM缓存程序代码数据以及对应的中间变量,从而可以节省外部RAM,降低移动终端成本。
由于取消了外部RAM,因此可以节省外部RAM占据的芯片面积,进而减小移动终端硬件电路的面积,便于实现移动终端的小型化。
此外,由于缓存存储器性能比外部RAM更高,因此在进行读写操作的过程中,数据读取速率更快,处理效率更高。
附图说明
图1是现有的一种移动终端的结构示意图;
图2是本发明实施例中的一种移动终端的结构示意图。
具体实施方式
现有的移动终端,例如智能手机,其硬件通常包括CPU、外部RAM、外部NVM等组成。参照图1,给出了现有的一种移动终端的结构示意图。
CPU是移动终端进行数据处理的核心,起到运算和控制的作用,CPU通常封装在CPU芯片的内部。在实际应用中,CPU芯片内部还可以封装有其他的电路或器件。
由于CPU运算速度较高,而外部NVM速度相对较慢,为了提高处理效率,通常在CPU中配置一定容量的缓存存储器(Cache)。Cache的运行频率与CPU运行频率相同,处理效率远高于NVM。然而,出于CPU芯片面积和成本的考虑,现有CPU中的Cache通常容量较小。由于NVM的读写速度较慢,移动终端的操作系统若直接在NVM上运行会极大地影响系统性能,所以通常情况下移动终端中会配置外部RAM。当系统开始运行时,CPU先将NVM中的程序代码数据加载到RAM中,然后在RAM中运行加载的程序代码数据。在程序运行过程中,产生的中间变量以及数据也会缓存在RAM中。Cache则作为RAM与CPU之间的缓存,不能独立运行,主要的数据还是保存在RAM中。
RAM可以包括静态RAM(SRAM)以及动态RAM(DRAM)两大类。其中,DRAM的单位容量价格小于SRAM,因此DRAM被广泛应用于现有的智能设备中。
然而,即使采用相对便宜的DRAM,其价格相对于移动终端的生成成本来说仍较高,导致智能手机等移动终端硬件成本较高。
在本发明实施例中,CPU在对NVM中的程序代码数据进行读写操作时,先将程序代码数据从NVM加载到缓存存储器中,并在缓存存储器中运行加载的程序代码数据。通过缓存存储器缓存读写操作对应的程序代码,以及在运行所述程序代码数据的过程中生成的中间变量数据,而无需采用外部RAM缓存程序代码数据以及对应的中间变量,从而可以节省外部RAM,降低移动终端成本。
本发明实施例可以实用的一个原因是,已经出现技术更新后的NVM的读取速度大大加快,并且在未来速度会进一步提高,因此可以到达RAM速度的量级;另一个原因是新半导体工艺可以增大缓存存储器(例如二级缓存或三级缓存)的容量。这两个因素的综合作用就是在缓存存储器没有命中时,CPU在不使用RAM的情况下存取指令的时延等代价大大减低,CPU的每秒指令数与使用RAM的情况下相比可以基本相同。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参照图2,本发明实施例提供了一种移动终端,包括CPU、Cache以及NVM。
在具体实施中,NVM通常适于存储用户数据以及程序代码数据,程序代码数据可以包括操作系统对应的程序代码数据、软件应用(APP)对应的程序代码数据等。用户数据可以包括用户下载的一些多媒体数据,或者通过相机拍摄录制的一些图像、视频等数据。
NVM可以为外设的,也可以与CPU封装在同一个芯片的内部。NVM可以包括闪存芯片(Flash)、硬盘、内存卡以及嵌入式多媒体卡(embedded MultiMedia Card,eMMC)等存储设备。闪存芯片可以包括Nor Flash芯片以及NandFlash芯片等。
CPU是移动终端进行数据处理的核心,主要起到运算和控制的作用,可以对NVM中存储的用户数据和程序代码数据进行读操作和写操作。
在本发明实施例中,Cache可以仅包括一级缓存,也可以同时包括一级缓存和二级缓存。Cache可以内置在CPU芯片中,其运行频率可以与CPU同频。Cache的容量可以较大,例如,Cache的容量为512兆字节。又如,Cache的容量为1024兆字节。在实际应用中,可以综合成本因素,来选择对应容量的Cache。
与现有技术中使用较小容量的Cache相比,本发明实施例中通过增加Cache的容量,Cache中缓存的数据量更多,因此可以大幅度提升CPU读取数据的命中率,使得系统性能不会因为省略外部RAM造成影响。
当CPU对NVM中程序代码数据进行读写操作时,可以先将读写操作对应的程序代码数据从NVM加载到Cache中,并在Cache中运行加载的程序代码数据。在运行程序代码数据的过程中,会产生一些相关的中间变量数据,这些中间变量数据也可以存储在Cache中或直接写入NVM。
当CPU对NVM中的用户数据进行读写操作时,也可以将用户数据从NVM加载到Cache中,并在Cache中对读写操作对应的用户数据进行相应的处理。
在本发明实施例中,CPU可以根据读写操作对应的数据类型,来判断是直接对NVM进行读写操作以获取数据,还是通过Cache对NVM进行读写操作以获取数据。可以预先在CPU中设置哪些类型的数据可以直接从NVM中读写,哪些类型的数据则需要通过Cache进行读写操作。
在本发明一实施例中,当CPU读写操作对应的数据类型为程序代码数据时,CPU通过Cache对NVM进行读写;当CPU读写操作对应的数据类型为用户数据时,CPU直接对NVM进行读写。
在实际应用中,当CPU直接对NVM进行写入操作时,由于NVM写入速度较慢,因此CPU或者NVM还可以设置写缓存(Write Buffer)。通过写缓存来缓存CPU待写入到NVM中的数据,并将缓存的数据写入到NVM中。
下面对本发明上述实施例中提供的移动终端的数据读写操作的流程进行说明。
移动终端在开机启动后,移动终端的操作系统开始初始化。CPU发出读操作指令,从NVM中读取操作系统运行所对应的程序代码数据。程序代码数据先从NVM加载到Cache中,CPU再在Cache上运行加载的程序代码数据。
当移动终端断电后,Cache中保存的程序代码数据、运行程序代码时产生的中间变量数据等均丢失。在移动终端下一次开机后,再重新将程序运行所需的程序代码数据从NVM加载到Cache中。
由此可见,CPU在对NVM中的程序代码数据进行读写操作时,程序代码数据先从NVM加载到缓存存储器中,且程序代码数据在缓存存储器中运行。通过缓存存储器缓存读写操作对应的程序代码,以及在运行所述程序代码数据的过程中生成的中间变量数据,而无需采用外部RAM缓存程序代码数据以及对应的中间变量。
相比于现有的移动终端,本发明实施例中提供的移动终端采用较大容量的Cache取代外部RAM,因此可以降低移动终端的生产成本,避免因RAM供货周期发生变化造成RAM缺货而导致移动终端无法及时供货的问题。
由于取消了外部RAM,因此可以节省外部RAM占据的芯片面积,进而可以减小移动终端硬件电路的面积,更容易实现移动终端的小型化。由于现有的移动终端采用外部RAM与CPU交互,但是受限于RAM与CPU之间接口的带宽较小,导致CPU从RAM中读取数据的速度也较慢。而在本发明实施例中,由于不存在外设RAM,且Cache可以与CPU同频工作,因此数据读取速率更快,处理效率甚至于更高。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (8)
1.一种移动终端,其特征在于,包括:CPU、缓存存储器以及NVM,其中:
所述NVM,适于存储用户数据和程序代码数据;
所述CPU,适于对所述NVM中存储的用户数据和程序代码数据进行读写操作;
所述缓存存储器,内置于所述CPU中,适于缓存所述读写操作对应的程序代码数据;以及运行所述程序代码数据的过程中生成的中间变量数据。
2.如权利要求1所述的移动终端,其特征在于,所述缓存存储器,还适于缓存所述读写操作对应的用户数据。
3.如权利要求2所述的移动终端,其特征在于,所述CPU适于当所述读写操作对应的数据类型为用户数据时,直接对所述NVM进行读写操作,当所述读写操作对应的数据类型为程序代码数据时,通过所述缓存存储器对所述NVM进行读写操作。
4.如权利要求1所述的移动终端,其特征在于,还包括:写缓存,适于当所述CPU对所述NVM进行写操作时,缓存所述CPU写入的数据。
5.如权利要求1所述的移动终端,其特征在于,所述缓存存储器包括:一级缓存和二级缓存。
6.如权利要求5所述的移动终端,其特征在于,所述缓存存储器的运行频率与所述CPU的运行频率相同。
7.如权利要求1所述的移动终端,其特征在于,所述NVM包括:外设NVM、封装在CPU芯片内部的NVM。
8.如权利要求7所述的移动终端,其特征在于,所述NVM包括以下至少一种:硬盘、Nor Flash、Nand Flash、eMMC、内存卡。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510578529.6A CN106528491A (zh) | 2015-09-11 | 2015-09-11 | 移动终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510578529.6A CN106528491A (zh) | 2015-09-11 | 2015-09-11 | 移动终端 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106528491A true CN106528491A (zh) | 2017-03-22 |
Family
ID=58346619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510578529.6A Pending CN106528491A (zh) | 2015-09-11 | 2015-09-11 | 移动终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106528491A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101036135A (zh) * | 2004-10-27 | 2007-09-12 | 英特尔公司 | 使用处理器中的dma控制器向处理器高速缓存进行的数据传输 |
US20110029723A1 (en) * | 2004-08-06 | 2011-02-03 | Super Talent Electronics, Inc. | Non-Volatile Memory Based Computer Systems |
US20120254507A1 (en) * | 2011-03-31 | 2012-10-04 | Jichuan Chang | Write-absorbing buffer for non-volatile memory |
CN103946811A (zh) * | 2011-09-30 | 2014-07-23 | 英特尔公司 | 用于实现具有不同操作模式的多级存储器分级结构的设备和方法 |
CN104115136A (zh) * | 2011-09-30 | 2014-10-22 | 英特尔公司 | 非易失性随机访问存储器中存储bios的装置、方法和系统 |
-
2015
- 2015-09-11 CN CN201510578529.6A patent/CN106528491A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110029723A1 (en) * | 2004-08-06 | 2011-02-03 | Super Talent Electronics, Inc. | Non-Volatile Memory Based Computer Systems |
CN101036135A (zh) * | 2004-10-27 | 2007-09-12 | 英特尔公司 | 使用处理器中的dma控制器向处理器高速缓存进行的数据传输 |
US20120254507A1 (en) * | 2011-03-31 | 2012-10-04 | Jichuan Chang | Write-absorbing buffer for non-volatile memory |
CN103946811A (zh) * | 2011-09-30 | 2014-07-23 | 英特尔公司 | 用于实现具有不同操作模式的多级存储器分级结构的设备和方法 |
CN104115136A (zh) * | 2011-09-30 | 2014-10-22 | 英特尔公司 | 非易失性随机访问存储器中存储bios的装置、方法和系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102500661B1 (ko) | 다중 레벨 셀 모드 비휘발성 메모리를 위한 비용 최적화된 단일 레벨 셀 모드 비휘발성 메모리 | |
US10453501B2 (en) | Hybrid LPDDR4-DRAM with cached NVM and flash-NAND in multi-chip packages for mobile devices | |
US9047942B2 (en) | Non-transitory computer-readable media describing a hybrid volatile and non-volatile memory device with an overlapping region of addressable range of storage cells | |
US9250999B1 (en) | Non-volatile random access memory in computer primary memory | |
EP2517109B1 (en) | Hybrid memory architectures | |
US8489907B2 (en) | Method of selective power cycling of components in a memory device independently by reducing power to a memory array or memory controller | |
CN106462410B (zh) | 用于加速存储器的引导时间清零的设备和方法 | |
US9760433B2 (en) | Flash memory control apparatus utilizing buffer to temporarily storing valid data stored in storage plane, and control system and control method thereof | |
CN107408018B (zh) | 用于在固态驱动器中适应垃圾收集资源分配的机制 | |
CN105630405B (zh) | 一种存储系统及采用该存储系统的读写方法 | |
JP2018524648A (ja) | 埋込みプログラマブルデータチェック機能を備えた不揮発性システムメモリコンピューティングシステムにおける即時再起動 | |
US20160162217A1 (en) | Memory address remapping system, device and method of performing address remapping operation | |
US20040193864A1 (en) | System and method for actively booting a computer system | |
US10318418B2 (en) | Data storage in a mobile device with embedded mass storage device | |
US9971549B2 (en) | Method of operating a memory device | |
CN110727470B (zh) | 一种混合式非失性存储装置 | |
KR20210031266A (ko) | 인터페이스 회로, 메모리 장치, 저장 장치 및 메모리 장치의 동작 방법 | |
JP4988054B2 (ja) | メモリシステム | |
JP2009123191A (ja) | Norインターフェイスフラッシュメモリ装置及びそのアクセス方法 | |
US10621098B2 (en) | Computing device and non-volatile dual in-line memory module that evict and prefetch data with respect to memories having different operating speeds | |
US7259988B2 (en) | Method for managing memory blocks in flash memory | |
CN106528491A (zh) | 移动终端 | |
US10121555B2 (en) | Wear-limiting non-volatile memory | |
JP2009230205A (ja) | メモリシステム | |
CN105164656B (zh) | 完成包的返回 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170322 |
|
RJ01 | Rejection of invention patent application after publication |