TWI294079B - Computer system, method and input/output processor for data processing - Google Patents

Computer system, method and input/output processor for data processing Download PDF

Info

Publication number
TWI294079B
TWI294079B TW094137329A TW94137329A TWI294079B TW I294079 B TWI294079 B TW I294079B TW 094137329 A TW094137329 A TW 094137329A TW 94137329 A TW94137329 A TW 94137329A TW I294079 B TWI294079 B TW I294079B
Authority
TW
Taiwan
Prior art keywords
memory
data
processor
processing unit
bus
Prior art date
Application number
TW094137329A
Other languages
English (en)
Other versions
TW200622613A (en
Inventor
Samantha Edirisooriya
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200622613A publication Critical patent/TW200622613A/zh
Application granted granted Critical
Publication of TWI294079B publication Critical patent/TWI294079B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Description

1294079 九、發明說明： 明戶斤 霹交^技術領域】 版權聲明 、在此所包含的内容係受到著作料護。除了當它出現 於美國專利商心局的檔案或記錄的時候，著作版權所有人 對於任何人對本專利的揭示内容之幕寫重製無異議，但是 在其他任何方面則保留對著作權的所有權利。 發明領域 本發明與電腦系統有關；更明確地說，本發明係與快 10 取記憶體系統有關。 L先前冬餘]j 發明背景 許多儲存裝置、網路與嵌入式應用程式都需要快速的 輸入/輸出（I/O)總處理能力以提供最佳的性能。輸入/輸出 15處理器藉著從主機中央處理單元（CPU)卸除輸入/輸出處 理功能，而允許伺服器、工作站和儲存次系統更快速地傳 輸資料、減少通信瓶頸，並改良整體的系統效能。典型地 輸入/輸出處理器會處理由主機所產生的分散集中清單 (Scatter Gather List ; SGL)，以啟始必需的資料轉移。通常 20 這些SGL係在輸入/輸出處理器開始處理SGL之前由主機 的記憶體移到輸入/輸出處理器的本地記憶體。接著，节 等SGL會從本地記憶體中被讀取來處理。 【發明内容】 依據本發明之一實施例，係提出一種電腦系統，該電 1294079 月包糸統包含有： 一主機記憶體； 外部匯流排，其係耦接到該主機記憶體；與 處理為，其係麵接到該外部匯流排，該處理器具有· 5 一第一中央處理單元（CPU); 内部匯流排，其係耦接到該中央處理單元；與 一直接記憶體存取（DMA)控制器，其係耦接到該 内部匯流排，用以直接從該主機記憶體取回資料到該 第一中央處理單元内。 10圖式簡單說明 本發明係藉由具體例的方式來例示說明，且並不侷限 於該等隨附圖式之該等圖例，其中類似的元件標號係代表 類似的元件，且其中： 第1圖係為一電腦系統的具體例之方塊圖； 15 第2圖例示說明一輸入/輸出處理器的具體例；且 第3圖係為例示說明一使用一 DM A引擎來將資料拉進 一處理器快取記憶體之具體例的流程圖。 C 方包方式j 發明詳述 i0 依據一具體例，其描述一將資料拉進一處理器快取記 憶體的機制。在本發明的下列詳細描述中，說明了很多的 特定細節以使本發明被完全的理解。然而，習於此藝者將 έ 了解本發明可以在不需要這些特定細節下被實施。在其 他的具體例中，-般熟知的結構和裝置係以方塊圖的形式 1294079 來表現而非詳細地敘明，以避免使模糊本發明的精神。 在本發明說明書中所稱之"一個具體例’’或’’ 一具體例" 係代表一在本發明的至少一個具體例中，與該具體例有關 之所描述的特定特徵、結構或特性。在本發明說明書的各 5 種不同出現的’’在一具體例中’’此一措詞，並不必然地全都代 表同一具體例。
第1圖是一電腦系統1〇〇的一具體例的方塊圖。電腦系 統100包括有一連接到匯流排105的中央處理單元（CPU) 102。在一具體例中，中央處理單元102係為可以自加州聖 10 塔克萊拉市的英特爾公司商業上取得之Pentium®處理器系 列，包括Pentium®II處理器系列、Pentium®III處理器與 Pentium®IV處理器。或者，也可以使用其他的中央處理單 元。 一晶片組107也會被連接到匯流排105。晶片組107包括 15 一記憶體控制中樞（MCH) llOcMCH 110可以包括一被連接 到一主要系統記憶體115的記憶體控制器112。主要系統記 憶體115會儲存資料與被中央處理單元102或是包含系統 100中的任何其他裝置所執行的指令序列。在一具體例中， 主要系統記憶體115包括有動態隨機存取記憶體（DRAM); 20 然而，主要系統記憶體115可以其他類型的記憶體來實施。 例如多重中央處理單元及/或多重系統記憶體之額外的裝 置也可以被連接到匯流排105。 晶片組107也包括有一經由一中樞介面耦接到MCH 110之輸入/輸出控制中樞（ICH) 140。ICH 140在電腦系統 7 1294079 100裡面提供一用於輸入/輸出（I/O)裝置之介面。舉例來 說，ICH 140可以被連接到一由美國奥勒岡州波特蘭市的 PCI特殊興趣小組所研發的規格修訂版2.1之PCI Express匯 流排。 5 依據一具體例，ICH 140係經由一個PCI Express匯流排
耦接到一輸入/輸出處理器150。輸入/輸出處理器150會 利用SGL而將資料往返傳遞至ICH 140。第2圖例示說明一 輸入/輸出處理器150的具體例。輸入/輸出處理器150係 被耦接到一本地記憶體裝置215和一主機系統200。依據一 10 個具體例，主機系統200係指在第1圖中顯示為電腦系統100 之中央處理單元102、晶片組107、記憶體115與其他元件。 參照第2圖，輸入/輸出處理器150包括有中央處理單 元202(舉例來說，CPU_1和CPU_2)、一記憶體控制器210、 DMA控制器220,與一經由一外部匯流排而連接至主機系統 15 200之外部匯流排介面230。該輸入/輸出150元件係經由一 内部匯流排來連接。依據一具體例，該匯流排係為一 XSI 匯流排。 該XSI係為一種分散位址資料匯流排，其中該資料與位 址係以一獨特的序列ID結合在一起的資料。進一步來說， 20 該XSI匯流排會提供一被稱為”寫入行π(或者在寫入行少於 一快取記憶體行的情況下係為’’寫入Ί之命令，以將快取記 憶體線寫入匯流排上。不論何時，在一寫入行（或”寫入") 期間設定一PUSH屬性時，如果一目的地ID (DID)具有與該 特定CPU 202的該ID相符的異動的話，在該匯流排上之該等 8 1294079 中央處理單元二叫咖」或CPU_2)中之一者將會請求該異 動。 旦所針對的中央處理單元2〇2接受具有1>1；311屬性之 該寫入行（或寫人），會起始該異動的代理程式將會在該資料 5匯流上提供資料。在定址期間，該代理程式會產生-可產 生序列ID之命令。然後在資料轉移期間，該代理程式會 使用相同的序列ID來提供資料。在讀取時請求命令的該代 理程式會供應資料，而在寫入期間產生該命令的代理程式 會提供資料。 〇 在具體例中，該XSI匯流排作用以允許DMA控制器 220可以直接地將資料拉到在中央處理單元的一快取記 k體。在此一具體例中，DMA控制器22〇會發佈具有pusH 屬f生之寫入行（及/或寫入）命令集到一中央處理單元2〇2(舉 例來說’ CPU—1)。CPU-1接受命令，儲存該等序列1£)並且 15 等候資料。 DMA控制器220然後產生具有與在具有puSH屬性之寫 入行（或寫入）命令期間所使用之序列1〇相同的序列1〇的一 系列讀取行（及/或讀取）命令。介面單元23〇請求該讀取行 (或讀取）命令，並在外部匯流排上產生對應的命令。當資料 20從主機系統200傳回的時候，介面單元230在XSI匯流排上產 生對應的資料傳送。因為其等具有相符的序列ID，Cpu j 會吻求4資料傳送並將其等儲存在其本地快取記憶體中。 第3圖係為例示說明一使用一DMA引擎220來將資料拉 進一中央處理單元202快取記憶體之具體例的流程圖。在處 9 1294079 理方塊310，中央處理單元202(舉例來說，CPU_1)會規劃 DMA控制器220。在處理方塊320，DMA會產生一具有PUSH 屬性的寫入行（或寫入）命令。在處理方塊330，CPU_1會請 求具有PUSH屬性之寫入行（或寫入）命令。 5 在處理方塊340，DMA控制器220對該XSI匯流排產生
具有相同序列ID的讀取命令。在處理方塊350，外部匯流排 介面230會請求該讀取命令並在該外部匯流排上產生讀取 命令。在處理方塊360，外部匯流排介面230將所接收的資 料（舉例來說，SGL)置於XSI匯流排上。在處理方塊370， 10 CPU_1會接受該資料並將該資料儲存於該快取記憶體中。 在處理方塊380，DMA控制器220會監控在XSI匯流排上之 資料傳送並且中斷CPU_1的運作。在處理方塊390，CPU_1 會開始處理已經位在該快取記憶體中的SGL。 上述的機制會利用在一輸入/輸出處理器裡面的CPU 15 的PUSH快取能力，將SGL直接地移動到中央處理單元的快 取記憶體。因此，在内部匯流排上只會發生一個資料（SGL) 傳輸。結果，在内部匯流排上的流量會減少並改善潛伏期， 因為其不再需要先將SGL移動至位於輸入/輸出處理器外 部的一本地記憶體中。 20 然而毫無疑問地本發明的許多變化和修改對於習於此 藝者而言，將會在詳讀前述說明之後變得顯而易見，應該 要了解在此以例示說明的方式來顯示與描述之任何特定具 體例，都不應侷限本發明。因此，參考各種不同具體例之 詳細說明的用意並非要侷限本案申請利範圍的範圍，其僅 10 1294079 係說明了被視為本發明的主要特徵。 【圖式簡單說明3 第1圖係為一電腦系統的具體例之方塊圖； 第2圖例示說明一輸入/輸出處理器的具體例；且 第3圖係為例示說明一使用一 DMA引擎來將資料拉進 一處理器快取記憶體之具體例的流程圖。 【主要元件符號說明】
100 電腦系統 215 本地記憶體裝置 102 中央處理單元 220 DMA控制器 105 匯流排 230 介面單元 107 晶片組 310 處理方塊 110 記憶體控制中枢 320 處理方塊 112 記憶體控制器 330 處理方塊 115 主要系統記憶體 340 處理方塊 140 輸入/輸出控制中樞 350 處理方塊 150 輸人/輸出處理器 360 處理方塊 200 主機系統 370 處理方塊 202 中央處理單元(CPU) 380 處理方塊 210 記憶體控制器 390 處理方塊 * 11

Claims (1)

  1. 乂. V. .1294079 十、申請專利範圍： 96.06.25. 第94137329號申請案申請專利範圍修正本 1·一種用於資料處理的電腦系統，其包含有： 一主機記憶體； 一外部匯流排，其係耦接到該主機記憶體；與 一處理器，其係耦接到該外部匯流排，該處理器具 有··
    10 一第一中央處理單元（CPU); 一内部匯流排，其係耦接到該中央處理單元； 一直接記憶體存取（DMA)控制器，其係耦接到 該内部匯流排，用以直接從該主機記憶體取回資料 到該第一中央處理單元内。 15
    20 2.如申凊專利範圍第1項的電腦系統，其中該内部匯流排 係為一分離位址資料匯流排。 3·如申請專利範圍第1項的電腦系統，其中該第一中央處 理單元包括有一快取記憶體，其中從該主機記憶體所取 回的資料係被儲存在該快取記憶體中。 4·如申請專利範圍第3項的電腦系統，其中該處理器進一 步包含有耦接到該内部匯流排和該外部匯流排的一匯流 排介面。 5.如申請專利範圍第4項的電腦系統，其中該處理器進一 步包含有耦接到該内部匯流排的一第二中央處理單元。 6·如申請專利範圍第5項的電腦系統，其中該處理器進一 12 1294079 ^ 年月曰修沐it替授頁 二.‘厶▲一一 一一.··一. -------------- V 〜-------,： 步包含有一記憶體控制器。 7·如申請專利範圍第6項的電腦系統，其進一步包含有耦 接到該處理器的一本地記憶體。 8·—種用於資料處理的方法，其包含有下列步驟： 5 一直接記憶體存取（DMA)控制器發出一寫入命令， 以經由一分離位址資料匯流排將資料寫至一中央處理單 元（CPU);
    10 15
    20 自一外部記憶體裝置取回該資料；以及 經由該分離位址資料匯流排直接地將該資料寫入該 中央處理單元内的一快取記憶體。 9·如申請專利範圍第8項的方法，其進一步包含有該dma 控制器一發出該寫入命令即產生一序列ID。 10·如申請專利範圍第9項的方法，其進一步包含有下列步 驟： 該中央處理單元接受該寫入命令；與 儲存該序列ID。 11·如申請專利範圍第10項的方法，其進一步包含有該 DMA控制器產生一或更多個具有該序列id的讀取命令。 12·如申請專利範圍第11項的方法，其進一步包含有下列 步驟： 一介面單元接收該讀取命令；以及 經由一外部匯流排產生一命令以自該外部記憶體取 回該資料。 13·如申請專利範圍第12項的方法，其進一步包含有下列 13 :1294079 严备^ ‘ 年月曰修(更替換頁 步驟： ， - 該介面單元在該分離位址匯流排上傳送該所取回的 _ 資料；以及 • 該處理器自該分離位址匯流排擷取該資料。 5 14·一種用於資料處理的輸入/輸出（I/O)處理器，其包含有： 一第一中央處理單元（CPU)，其具有一第一快取記憶 體；
    10 15
    20 一分離位址資料匯流排，其係耦接到該中央處理單 元；與 一直接記憶體存取（DMA)控制器，其係耦接到該分 離位址資料匯流排，以直接地自一主機記憶體取回資料 到該第一快取記憶體内。 15.如申請專利範圍第14項的輸入/輸出處理器，其中該 第一中央處理單元包括有耦接到一外部匯流排以自該主 機記憶體取回該資料的一介面。 16 ·如申请專利範圍第1 $項的輸入/輸出處理器，其中該 處理器進一步包含具有一第二快取記憶體之一第二中央 處理單元。 17·如申請專利範圍第Ιό項的輸入/輸出處理器，其中該 處理器進一步包含有一記憶體控制器。 14 1294079 七、指定代表圖·· ()本案指定代表圖為：第（1 )圖。 (二)本代表圖之元件符號簡單說明： 100電腦系統 102中央處理單元 105匯流排 107晶片組 110記憶體控制中樞 112記憶體控制器 115主要系統記憶體 140輸入/輸出控制中樞 150輸入/輪出處理器
    八本案若有化學式時 請揭示最能_發__化學式:
TW094137329A 2004-10-27 2005-10-25 Computer system, method and input/output processor for data processing TWI294079B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/974,377 US20060090016A1 (en) 2004-10-27 2004-10-27 Mechanism to pull data into a processor cache

Publications (2)

Publication Number Publication Date
TW200622613A TW200622613A (en) 2006-07-01
TWI294079B true TWI294079B (en) 2008-03-01

Family

ID=36099940

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094137329A TWI294079B (en) 2004-10-27 2005-10-25 Computer system, method and input/output processor for data processing

Country Status (7)

Country Link
US (1) US20060090016A1 (zh)
KR (1) KR20070048797A (zh)
CN (1) CN101036135A (zh)
DE (1) DE112005002355T5 (zh)
GB (1) GB2432943A (zh)
TW (1) TWI294079B (zh)
WO (1) WO2006047780A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI295019B (en) * 2005-06-06 2008-03-21 Accusys Inc Data transfer system and method
KR100871731B1 (ko) 2007-05-22 2008-12-05 (주) 시스메이트 네트워크 인터페이스 카드 및 그 카드에서 수행되는 트래픽 분할 처리 방법, 상기 네트워크 인터페이스 카드를 포함하는 다중처리 시스템
US8495301B1 (en) 2007-11-23 2013-07-23 Pmc-Sierra Us, Inc. System and method for scatter gather cache processing
US8176252B1 (en) * 2007-11-23 2012-05-08 Pmc-Sierra Us, Inc. DMA address translation scheme and cache with modified scatter gather element including SG list and descriptor tables
US8412862B2 (en) * 2008-12-18 2013-04-02 International Business Machines Corporation Direct memory access transfer efficiency
KR101292873B1 (ko) * 2009-12-21 2013-08-02 한국전자통신연구원 네트워크 인터페이스 카드장치 및 상기 네트워크 인터페이스 카드장치를 이용한 트래픽 처리 방법
US9239796B2 (en) * 2011-05-24 2016-01-19 Ixia Methods, systems, and computer readable media for caching and using scatter list metadata to control direct memory access (DMA) receiving of network protocol data
KR101965125B1 (ko) * 2012-05-16 2019-08-28 삼성전자 주식회사 칩-투-칩 링크를 통해 공유 메모리로의 억세스를 지원하는 시스템 온칩, 상기 시스템온칩의 동작 방법, 및 상기 시스템온칩을 포함하는 전자 시스템
US9280290B2 (en) 2014-02-12 2016-03-08 Oracle International Corporation Method for steering DMA write requests to cache memory
CN104506379B (zh) * 2014-12-12 2018-03-23 北京锐安科技有限公司 网络数据捕获方法和系统
CN106528491A (zh) * 2015-09-11 2017-03-22 展讯通信（上海）有限公司 移动终端
CN105404596B (zh) * 2015-10-30 2018-07-20 华为技术有限公司 一种数据传输方法、装置及系统
TWI720565B (zh) * 2017-04-13 2021-03-01 慧榮科技股份有限公司 記憶體控制器與資料儲存裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420984A (en) * 1992-06-30 1995-05-30 Genroco, Inc. Apparatus and method for rapid switching between control of first and second DMA circuitry to effect rapid switching beween DMA communications
US5548788A (en) * 1994-10-27 1996-08-20 Emc Corporation Disk controller having host processor controls the time for transferring data to disk drive by modifying contents of the memory to indicate data is stored in the memory
WO1997034228A1 (fr) * 1996-03-13 1997-09-18 Hitachi, Ltd. Unite de traitement d'informations comportant une fonction permettant de supprimer les effractions, unite de commande de memoire et procede de traitement d'acces direct en memoire
EP0901081B1 (en) * 1997-07-08 2010-04-07 Texas Instruments Inc. A digital signal processor with peripheral devices and external interfaces
US6463507B1 (en) * 1999-06-25 2002-10-08 International Business Machines Corporation Layered local cache with lower level cache updating upper and lower level cache directories
US6574682B1 (en) * 1999-11-23 2003-06-03 Zilog, Inc. Data flow enhancement for processor architectures with cache
US6782456B2 (en) * 2001-07-26 2004-08-24 International Business Machines Corporation Microprocessor system bus protocol providing a fully pipelined input/output DMA write mechanism
US6782463B2 (en) * 2001-09-14 2004-08-24 Intel Corporation Shared memory array
US7290127B2 (en) * 2001-12-26 2007-10-30 Intel Corporation System and method of remotely initializing a local processor
US6711650B1 (en) * 2002-11-07 2004-03-23 International Business Machines Corporation Method and apparatus for accelerating input/output processing using cache injections
US6820143B2 (en) * 2002-12-17 2004-11-16 International Business Machines Corporation On-chip data transfer in multi-processor system
US6981072B2 (en) * 2003-06-05 2005-12-27 International Business Machines Corporation Memory management in multiprocessor system
US20050114559A1 (en) * 2003-11-20 2005-05-26 Miller George B. Method for efficiently processing DMA transactions

Also Published As

Publication number Publication date
WO2006047780A3 (en) 2006-06-08
DE112005002355T5 (de) 2007-09-13
GB2432943A (en) 2007-06-06
GB0706008D0 (en) 2007-05-09
US20060090016A1 (en) 2006-04-27
TW200622613A (en) 2006-07-01
WO2006047780A2 (en) 2006-05-04
KR20070048797A (ko) 2007-05-09
CN101036135A (zh) 2007-09-12

Similar Documents

Publication Publication Date Title
TWI294079B (en) Computer system, method and input/output processor for data processing
US9135190B1 (en) Multi-profile memory controller for computing devices
US8683126B2 (en) Optimal use of buffer space by a storage controller which writes retrieved data directly to a memory
TWI298457B (en) System and method for cache coherency in a cache with different cache location lengths
US20020144027A1 (en) Multi-use data access descriptor
TW200815992A (en) An exclusive ownership snoop filter
TW200421089A (en) Method and apparatus for injecting write data into a cache
JP2006309755A (ja) タグ情報を使用してコマンドバッファから廃棄されたエントリを除去するシステム及び方法
TWI285320B (en) Implementing bufferless DMA controllers using split transactions
US20050253858A1 (en) Memory control system and method in which prefetch buffers are assigned uniquely to multiple burst streams
WO2003043254A2 (en) Transferring data using direct memory access
EP4261695A2 (en) High-performance streaming of ordered write stashes to enable optimized data sharing between i/o masters and cpus
JP2018518777A (ja) 周辺構成要素相互接続（ＰＣＩ）エクスプレス（ＰＣＩｅ）トランザクションレイヤへのコヒーレンシ駆動型拡張
US6584529B1 (en) Intermediate buffer control for improving throughput of split transaction interconnect
US6604159B1 (en) Data release to reduce latency in on-chip system bus
TWI280483B (en) Method, system, and computer readable recording medium for memory based data transfer
WO1999034273A2 (en) Automated dual scatter/gather list dma
JP2005056401A (ja) キャッシュ可能なｄｍａ
JPH09179780A (ja) バースト可でキャッシュ不可のメモリアクセスを支援するマイクロプロセッサ装置
TWI304942B (en) A cache mechanism
TW200305104A (en) Two-node DSM system and data maintenance of same
US20030084223A1 (en) Bus to system memory delayed read processing
US8769239B2 (en) Re-mapping memory transactions
TW200414130A (en) Improving optical storage transfer performance
US11874783B2 (en) Coherent block read fulfillment

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees