TWI239073B - Method for fabricating non-volatile memory device having sidewall gate structure and SONOS cell structure - Google Patents
Method for fabricating non-volatile memory device having sidewall gate structure and SONOS cell structure Download PDFInfo
- Publication number
- TWI239073B TWI239073B TW092124071A TW92124071A TWI239073B TW I239073 B TWI239073 B TW I239073B TW 092124071 A TW092124071 A TW 092124071A TW 92124071 A TW92124071 A TW 92124071A TW I239073 B TWI239073 B TW I239073B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- gate
- vertical structure
- patent application
- item
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims abstract description 11
- 230000005641 tunneling Effects 0.000 claims abstract description 8
- 150000002500 ions Chemical class 0.000 claims abstract description 3
- 239000012535 impurity Substances 0.000 claims abstract 2
- 150000004767 nitrides Chemical class 0.000 claims description 35
- 230000015654 memory Effects 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000004575 stone Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 51
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- 238000005192 partition Methods 0.000 claims 2
- 241000238631 Hexapoda Species 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 230000035515 penetration Effects 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract 4
- 230000000903 blocking effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 241000173529 Aconitum napellus Species 0.000 description 1
- ABLZXFCXXLZCGV-UHFFFAOYSA-N Phosphorous acid Chemical compound OP(O)=O ABLZXFCXXLZCGV-UHFFFAOYSA-N 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229940023019 aconite Drugs 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 nitride nitride Chemical class 0.000 description 1
- TVMXDCGIABBOFY-UHFFFAOYSA-N octane Chemical compound CCCCCCCC TVMXDCGIABBOFY-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
1239073 五、發明說明（1) 發明所屬之技術領域 本發明是有關於一種非揮發性記憶元件的製造方法， 且特別是有關於一種具有側壁閘結構及矽-氧化物-氮化物 -氧化物-矽（s〇N〇s)記憶胞結構之非揮發性記憶元件的製 造方法。 本發明請求2 0 0 2年9月1 1日在韓國智慧財產局申請之 韓國專利申請號第2 0 〇 2 - 5 5 0 〇 2號的優先權，原文合併於此 以供參考。 先前技術 用來儲存資料之半導體記憶元件通常分類為揮發性記 憶元件與非揮發性記憶元件，揮發性記憶元件在停止供應 電源時’會遺失儲存之資料，而非揮發性記憶元件即使喪 失電源也能維持所儲存之資料。因此，非揮發性記憶元件 廣泛地使用於電源無法連續供應，或必須使用低準位電源 如可攜式電話系統、用以儲存音樂及/或影像資料之記憶 卡以及其他家電等場合。 ^揮發性記憶元件中使用之記憶胞電晶體典型地具有 一堆豐閘（stacked gate)結構，堆疊閘結構包括循序堆疊 於記憶胞電晶體之通道區上的閘隔離層、浮置閘極、閘間 隔離層及控制問極。在某些情況，形成非揮發性記憶元件 之結構包括具有通道區之矽層、形成穿隧層之氧化物層、 作為電荷陷入層之氮化物層、作為阻絕層之氧化物層及作 為控制閘極的矽層，這樣的結構稱為矽-氧化物—氮化物一 氡化物-矽（S0N0S)記憶胞結構。
1239073 五、發明說明（2) 第1圖為具有習知S0N0S記憶胞結構之非揮發性記憶元 件的剖面圖。 〜 明參考第1圖，氧化物-氮化物-氧化物（0N0)層110形 成於矽基底102上，矽基底1〇2具有彼此分離一設定距離之 源極區104與汲極區106。此處之0Ν0層110係由循序堆疊之 作為穿隧層之第一氧化矽層丨丨2、作為電荷陷入層之氮化 矽層1 1 4及作為阻絕層之第二氧化矽層丨丨6所形成，而作為 控制問極的多晶矽層丨2 〇則形成於〇n〇層丨丨〇上。 ^為了將資料寫入非揮發性記憶元件或程式化非揮發性 。己隐元件，控制閘極丨2 〇與汲極區丨〇 6需施加正偏壓，而源 極區104則^接地，施加於控制閘極丨2〇與汲極區1 之電 ^ 一〜著通道區長度自源極區104延伸至汲極區產生 垂5與水平電場。電場導致電子自源極區1〇4至汲極區1〇6 雷口子合ΐ H子沿著通道區長度移動時會獲得能量，某些 電子s進入熱狀態而越過穿隧層丨丨2之能障到達電 i dm没極區106附近之通道區的電子獲得最大 最：=電附子近進之= 114時，敎/工，1 材料形成之電荷陷入層 、…電子3陷入並儲存於電荷陷入層丨丨4，以致記憶 胞之啟始（threshold)電壓會增加。 °心 為了抹除非揮發性記憶元件，使用之電壓鱼 ，元件讀取資料所使用之電壓不㈤，例如 ^接。因此，儲存於氮化二閘:二
1239073
或汲極區1 06之電洞將注入氮化矽層〗丨4。結 五、發明說明（3) 區1 0 6移動， 果，電子自 禾，冤子自氮化矽層114移除，或氮化矽層114被注入之 洞中和而抹除記憶元件。 近來，依靠熱電子會陷於汲極區1 〇 6附近之氮化石夕層 Π 4部分之現象而發展出側壁閘結構，在側壁閘結構中: 0N0層110形成於鄰近汲極區1〇6之部分，使得作^控制閘 極之多晶矽層覆蓋0Ν0層11 〇之側壁。 第2圖為具有側壁閘結構&s〇N〇s記憶胞結構之非揮發 性，憶元件的剖面圖。與第1圖相同之參考號碼代表相同 之區或層，而不再重複這些元件的說明。 請參考第2圖，0N0層2 10係由循序堆疊於靠近汲極區 10 之矽基底1〇2上的第一氧化矽層212、氮化矽層214及第 一氧化矽層21 6所形成。此外，第三氧化矽層230形成於矽 f底102上未形成0Ν0層210之部分，以作為閘隔離層，而 多晶石夕層22 0則形成於0Ν0層210與第三氧化矽層23〇之上， 以作為控制閘極。因為0Ν0層210之厚度大於第三氧化石夕層 230之厚度，多晶矽層22〇會與部分帅〇層21〇的側壁接觸: 因此稱多晶矽層2 2 0為側壁閘。 具有側壁閘結構及S0N0S記憶胞結構之非揮發性記憬 凡件實現了某些優點，例如，可藉由調整第三氧化矽層 23 0之厚度，來改善元件的電氣特性，也可藉由將⑽〇層形 成於鄰近汲極區1 〇 6之矽基底1 〇 2的部分之上，而改善元^ 之積集度。 然而，具有側壁閘結構及S0N0S記憶胞結構之非揮發 1239073 五、.發明說明（4) 元件的製造程序必須在微影參數的限制下執行，特 =疋¥堆疊0N0層2i0之後形成钱刻罩幕時使用之微影程 J J時，如果元件之積集度大為增加時，可能會因為微 之限制造成不對齊之情形，因而成為製造元 杲度的限制。 發明内容 石夕負本&發&明之目的是提供一種用以製造具有側壁間結構及 隼产的Λ-氮化物_氧化物-石夕（SONOs)記憶胞結構之高積 果度的非揮發性記憶元件之製造方法。 記憶本發明提供-種製造非揮發性 形成一第t，在矽基底之第一表面區與第二表面區上 w弟一垂直結構盥一第二岙吉处祕—^ 構與第二垂直έ士谌勺=%皮地田直、、、口構’母一第一垂直結 樣、電荷陷入層圖樣盘阻絕之芽遂層圖 面區與[第三表面區係位於石夕基底之第-表 成第-開間ί盘：之fa: ρ〜在閘隔離層之個別的表面部分形 構之側壁的上；-閘間隔接觸第-垂直結 突出於第直結構之側壁的上方部分並 -問電極暴露出部分之第一垂直結構、第與第 ___ $罝、、告構與閘
12139pi f.ptd 第11頁 1239073
隔離層；使用第一閘電極與第二閘電極 一姓刻製帛，除外露於第-閘電極盘卜 :垂=構、第二垂直結構與間隔離層的；㈤ 第一閘電極與第二閘電極之矽基底的部分棺:， 形成一源極區與一汲極區。 雜 父佳地，形成第一垂直結構盥二 括：在矽基底上循序地堆疊一穿、一垂直結構 一阻絕層；在阻絕層上形成一 9、一電荷p 之阻絕層；然後使用罩幕層圖：：圖樣，以暴 刻阻絕層、電荷陷入層與穿遂芦作為蝕刻罩幕， 表面區。 以暴露出矽基 罕父住地，前述穿遂層、電 第一氧化物層、一氮化物層鱼入層與阻絕 一氧化物層可以熱氧化法來形弟了軋化物層 學氣相沈積法（LPCVD )或氮化第—\化物層可
二氧化物層可以由低溫化學氣—氧化物層身 成。 相/尤積法（LPCVI =丄：Ϊ罩幕層圖樣為-氮化物層圖樣 陷入層也可以由包括氮化物點之—^之·;層所形 較佳地，形成閘間隔之步驟包二所？成： 結構之外露側壁與罩幕層圖樣上 .在閘隔離 刻形成導電層之閘間隔，以暴 1:閑間隔導 層，並移除罩幕層圖樣。 罩幕層圖樣與 罩幕執行 電極之第 在外露於 離子，以 之步驟包 备入層與 路出部分 循序地钱 底之第三 分別為一 其中，第 由低溫化 ^成，第 來形 成，電荷 層、垂直 電層；蝕 閘隔離 1239073 五、發明說明（6) '一" 較佳地，形成導電層之閘間隔係為多晶石夕層。 較佳地，形成導電層之閘極係使用多晶矽^所形成。 較佳地，形成導電層之閘極的蝕刻程序係使用回姓 法。 較佳地，此方法更包括在形成導電層之閘極上形成一 金屬矽化物層。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特以較佳實施例，並配合所附圖式，作詳細 說明如下： 實施方式： 第3至9圖係說明根據本發明較佳實施例之用以製造具 有側壁閘結構及矽-氧化物-氮化物-氧化物-矽（S0N0S)記、 憶胞結構之非揮發性記憶元件的方法之剖面圖，在整個圖 示中，係以類似之參考號碼來代表類似之元件與層。 首先請參考第3圖，第一氧化物層311、第一氮化物層 313、第二氧化物層315、第二氮化物層321循序地形成於 矽基底302上，此處，作為穿隧層之第一氧化物層311可以 是在％0或N0氣體中執行之熱氧化法所形成，作為電荷陷入 層之第一氮化物層3 1 3可以是使用低壓化學氣相沈積法 (LPVCD )所形成，另外第一氮化物層313也可以是在第一 氧化物層3 1 1上執行氮化程序所形成，包括多晶矽點或氮 化物點之層也可以用來作為第一氮化物層3丨3。用來作為 阻絕層之^二氧化物層315也可以使用LpvCD法所形成，此 外，在後績程序中用來作為蝕刻罩幕之第二氮化物層Μ ^
12139pif.ptd 第13頁 1239073 五、發明說明（7) 可以使用LPVCD法來形成。 4參考第4圖，在第二氮化物層“I上形成一光阻層圖 樣^未繪不）’此處’光阻層圖樣具有第二氮化物層3 2 i ^第3圖）之開口曝露部分，之後，第二氮化物層321使用 光阻層圖樣作為蝕刻罩幕來蝕刻以形成第二氮化物層圖樣 3_2 2γ。此處，第二氮化物層32!可以使用乾蝕刻法蝕刻，第 一氮化物層圖樣322具有第二氧化物層315 (第3圖）之開 口曝路部分，移除光阻層圖樣並以第二氮化物層圖樣3 2 2 =為蝕刻罩幕，執行一蝕刻程序以暴露出矽基底3〇2，用 足種方式，第二氧化物層圖樣316、第一氮化物層圖樣31 4 ^第一氧化物層圖樣312循序形成，使部分之矽基底3〇2暴 政出來。此例中，僅以乾蝕刻法執行餘刻以形成圖樣層 316、31 4與312，然而，可以使用濕蝕刻法與乾蝕刻法以 避免損壞矽基底3 0 2。 在部分矽基底3 0 2暴露後，執行調整啟始電壓之 植入程序。 請參考第5圖，第三氧化物層33〇形成於暴露之矽基 302表面，之後，可導電之多晶矽層34〇形成於合成結構-上。作為閘隔離層之第三氧化物層33〇可以使 ° _㈣形成，又，第三氧化物層33〇之上表面形乳二 於第一氮化物層圖樣314之上表面，以此方式則在 層340與第一氮化物層圖樣3 1 4間沒有電的接觸。曰曰 θ摄二參/Λ6圖，多晶石夕層340以便自第二氮化物層 圖樣322之上表面及第三氧化物層33()之部分上表面移除多 12139pif.ptd 第14頁 1239073 — , 五、發明說明（8) 晶矽層340。因此，在第二氧化物層圖樣316與第二氮化物 層圖樣3 2 2之側壁與部分第三氧化物層3 3 〇上形成作為閘間 隔之多晶矽層間隔342，此處，可以使用回#(etch-back) 法來餘刻多晶石夕層3 4 0。 請參考第7圖，完全移除第二氮化物層圖樣3 2 2，例 如’可以使用鱗酸作為钱刻劑而以濕餘刻來移除第二氮化 物層圖樣322。當第二氮化物層圖樣322移除後，暴露出第 二氧化物層圖樣316及與第二氮化物層圖樣322接觸之多晶 矽層間隔3 4 2的部分側壁。 請參考第8圖，在合成結構中，形成作為閘極之多晶 矽層34/以形成導電層，多晶矽層344覆蓋多晶矽層間隔 342、第二氧化物層圖樣316及第三氧化物層33〇之外露部 分。此處，多晶矽層344的厚度”d”係根據將於後述之預定 的氧化物-氮化物-氧化物（〇N〇)層之寬度來決定，在形 成多晶矽層344後，可以執行習知之矽化程序而在多晶矽 層344上形成金屬矽化物層（未繪示）。 明多考第9圖，使用回钱法來姓刻多晶石夕層3 4 4，因 ?心成作為控制閘極之多晶矽層346。當蝕刻多晶矽層 円二’η暴露部分之第二氧化物層圖樣316及第三氧化物層 餘!f分之第二氧化物層圖樣316及第三氧化物 3曰460/萬之‘盍者多晶石夕層346。之後，移除未被多晶石夕層 314— ί —氧化物層圖樣316、第一氮化物層圖樣 八 異雨氧/匕物層圖樣312與第三氧化物層圖樣330部 刀’暴路出矽基底3 0 2的對應部分。
12139pif.ptd 第15頁 1239073
五 '發明說明（9) 結果，形成具有寬度，，W，，之0N0層310，此處，0N0層 31 〇的寬度’’ W’，係由多晶矽層344的厚度” dn所決定。也就是 說，為了形成具有較大寬度” w”之〇N〇層31 〇，則必須配$ 厚度較小之多晶矽層344。另一方面，為了形成具有 小寬度’’W”之0N0層310，則必須配置厚度” d，，較大之多曰 層344。因為0N0層310的寬度” w”係根據多晶矽層的曰曰产 度” d”所決定，非揮發性記憶元件之製程不會受微 ^ 的極限所限制。 口衣狂 在形成多晶矽層346之後，在矽基底3〇2上 304與没極區3〇6。因此，完成具有側壁閘結 憶胞結構之非揮發性記憶元件，纟某種情況 ：S將己 極區3 0 4與汲極區3 0 6互換。 將/原 ，上所述’0N0層的寬度係由前—製程堆疊之 :的：度所決定，因此_層的寬度與微影製程益關」 果，可以形成具有細小寬度之〇Ν〇層 、口 集度。 曰叩j以改善7G件之積 露如上，然其並非用以 在不脫離本發明之精神 飾’因此本發明之保護 定者為準。 雖然本發明已以較佳實施例揭 限定本發明，任何熟習此技藝者， 和範圍内，當可作各種之更動與潤 範圍當視後附之申請專利範圍所界 1239073 圖式簡單說明 第1圖係顯示一種具有習知矽-氧化物—氮化物—氧化物 -石夕（S 0 N 0 S)記憶胞結構之非揮發性記憶元件的剖面圖。 第2圖係顯示一種具有側壁閘結構及SON0S記憶胞結構 之習知非揮發性記憶元件的剖面圖。 第3至9圖係說明根據本發明較佳實施例之用以製造具 有侧壁閘結構及S0N0S記憶胞結構之非揮發性記憶元件的 方法之剖面圖。 圖式標示說明： 1 0 2、3 0 2 矽基底 1 0 4、3 0 4 源極區 I 0 6、3 0 6 汲極區 110、210、310 氧化物-氮化物-氧化物層 II 2、2 1 2第一氧化矽層 114、214 氣化碎層 11 6、2 1 6第二氧化矽層 120、220、340、344、346 多晶矽層 230第三氧化矽層 311第一氧化物層 3 1 2第一氧化物層圖樣 313第一氮化物層 3 1 4第一氮化物層圖樣 3 1 5第二氧化物層 3 1 6第二氧化物層圖樣 3 2 1第二氮化物層
12139pif.ptd 第17頁 1239073
12139pif.ptd 第18頁
Claims (1)
1239073 六、申請專利範圍 1. 一種用以製造非揮發性記憶元件之方法，該方法包 括： 基底之一第一表面區與一第二表面區上形成一 構與一第二垂直結構，每一該第一垂直結構與 該第二垂直結構包括循序堆疊於該矽基底上之一穿遂層圖 樣、一電荷陷入層圖樣與一阻絕層圖樣； 基底之一第三表面區上形成一閘隔離層，該第 位於該矽基底之該第一表面區與該第二表面區 在一矽 第一垂直結 在該矽 二表面區係 之間； 在該閘 一第二閘間 的上方部分 第二閘間隔 於該第二垂 隔離層之個別的表面部分形成一第一閘間隔與 隔，該第一閘間隔接觸該第一垂直結構之側壁 並突出於該第一垂直結構之上表面之上，而該 接觸該第二垂直結構之側壁的上方部分並突出 直結構之上表面之上； 一垂直結構、該第二垂直結構、該第一閘間 在該第 隔、該第二閘間隔與該閘隔離層之外露部分形成作為導電 層之一間極； 蝕刻作為導電層之該閘極以形成一第一閘電極與一第 二閘電極，其中該第一閘電極與該第二閘電極暴露出部分 之該第一垂直結構、該第二垂直結構與該閘隔離層； 第一閘電極與該第二閘電極作為蝕刻罩幕執行 ’以移除外露於該第一閘電極與該第二閘電極 直結構、該第二垂直結構與該閘隔離層的部 使用該 蝕刻製程 之該第一垂 分；以及
12139pif.ptd 第19頁 1239073 六、申請專利範圍 在外露於該第一閘電極與該第二閘電極之該矽基底的 部分植入雜離子，以形成一源極菡與一沒極區。 2 ·如申請專利範圍第1項所述之方法，其中形成該第 一垂直結構與該第二垂直結構包拮·· 在該矽基底上循序地堆疊一穿遂層、一電荷陷入層與 一阻絕層； + 在該阻絕層上形成一罩幕層圖樣’以暴露出部分之該 阻絕層；以及 使用該罩幕層圖樣作為蝕刻罩幕’循序地蝕刻該阻絕
層、該電荷陷入層與該穿遂層，以暴露出該矽基底之該第 表面區。 3 ·如申請專利範圍第2項所述之方法，其中該穿遂 層、該電荷陷入層與該阻絕層分別為一第一氧化物層、一 氮化物層與一第二氧化物層。 4·如申請專利範圍第3項所述之方法，其中該第一氧 化物層係以熱氧化法所形成。 7 5 ·如申請專利範圍第3項所述之方法，其中該氮化物 層係由低溫化學氣相沈積法（LpCVD )與氮化該第一氧化 物層之其一所形成。
6 ·如申睛專利範圍第3項所述之方法，其中該第二氧 化物層係由低溫化學氣相沈積法（LPCVD)所形成。 7 ·如申凊專利範圍第2項所述之方法，其中該罩幕層 圖樣為一氮化物層圖樣。、 8 ·如申凊專利範圍第2項所述之方法，其中該電荷陷
1239073 六、申請專利範圍 入層係由包括多晶石夕點之一層所形成。 9.如申請專利範圍第2項所述之方法，其中該電荷陷 入層係由包括氮化物點之一層所形成。 1 0.如申請專利範圍第2項所述之方法，其中形成該閘 間隔之步驟包括： 在該閘隔離層、該垂直結構之外露側壁與該罩幕層圖 樣上形成一閘間隔導電層； 名虫刻形成導電層之該閘間隔，以暴露出該罩幕層圖樣 與該閘隔離層；以及 移除該罩幕層圖樣。 11.如申請專利範圍第1 0項所述之方法，其中形成導 電層之該閘間隔係為多晶矽層。 1 2.如申請專利範圍第1項所述之方法，其中形成導電 層之該閘極係使用多晶矽層所形成。 1 3.如申請專利範圍第1項所述之方法，其中形成導電 層之該閘極之蝕刻程序係為回蝕法。 1 4.如申請專利範圍第1項所述之方法，其中更包括在 形成導電層之該閘極上形成一金屬矽化物層。
12139pif.ptd 第21頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0055002A KR100442883B1 (ko) | 2002-09-11 | 2002-09-11 | 측벽 게이트와 ｓｏｎｏｓ 셀 구조를 갖는 불휘발성메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200404350A TW200404350A (en) | 2004-03-16 |
| TWI239073B true TWI239073B (en) | 2005-09-01 |
Family
ID=31987394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092124071A TWI239073B (en) | 2002-09-11 | 2003-09-01 | Method for fabricating non-volatile memory device having sidewall gate structure and SONOS cell structure |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6960527B2 (zh) |
| JP (1) | JP4425588B2 (zh) |
| KR (1) | KR100442883B1 (zh) |
| TW (1) | TWI239073B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100585107B1 (ko) * | 2003-11-13 | 2006-05-30 | 삼성전자주식회사 | 자기 정렬을 이용한 로컬 소노스 소자 제조 방법 |
| TWI233666B (en) * | 2004-04-13 | 2005-06-01 | Powerchip Semiconductor Corp | Method of manufacturing non-volatile memory cell |
| US7586137B2 (en) | 2004-08-09 | 2009-09-08 | Samsung Electronics Co., Ltd. | Non-volatile memory device and method of fabricating the same |
| JP2006222367A (ja) * | 2005-02-14 | 2006-08-24 | Oki Electric Ind Co Ltd | 不揮発性半導体メモリ装置、駆動方法、及び製造方法 |
| WO2006095890A1 (ja) * | 2005-03-07 | 2006-09-14 | Nec Corporation | 半導体装置およびその製造方法 |
| KR100594326B1 (ko) * | 2005-03-22 | 2006-06-30 | 삼성전자주식회사 | 2-비트 동작을 위한 비휘발성 메모리 소자 및 그 제조 방법 |
| US7579243B2 (en) | 2006-09-26 | 2009-08-25 | Freescale Semiconductor, Inc. | Split gate memory cell method |
| US7416945B1 (en) * | 2007-02-19 | 2008-08-26 | Freescale Semiconductor, Inc. | Method for forming a split gate memory device |
| KR100997321B1 (ko) * | 2008-06-03 | 2010-11-29 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| US7902022B2 (en) * | 2008-07-29 | 2011-03-08 | Freescale Semiconductor, Inc. | Self-aligned in-laid split gate memory and method of making |
| KR101002114B1 (ko) | 2008-11-06 | 2010-12-16 | 주식회사 동부하이텍 | 플래시 메모리 소자 및 그 제조 방법 |
| US8471328B2 (en) | 2010-07-26 | 2013-06-25 | United Microelectronics Corp. | Non-volatile memory and manufacturing method thereof |
| US9614053B2 (en) * | 2013-12-05 | 2017-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spacers with rectangular profile and methods of forming the same |
| CN104392997B (zh) * | 2014-11-12 | 2017-05-31 | 清华大学 | 阶梯型垂直栅nand及其形成方法 |
| JP6956592B2 (ja) * | 2017-10-31 | 2021-11-02 | 東京エレクトロン株式会社 | シリコン酸化膜を形成する方法および装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0150048B1 (ko) * | 1994-12-23 | 1998-10-01 | 김주용 | 플래쉬 이이피롬 셀 및 그 제조방법 |
| US5559735A (en) * | 1995-03-28 | 1996-09-24 | Oki Electric Industry Co., Ltd. | Flash memory having select transistors |
| JP3878681B2 (ja) * | 1995-06-15 | 2007-02-07 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| US5780893A (en) * | 1995-12-28 | 1998-07-14 | Nippon Steel Corporation | Non-volatile semiconductor memory device including memory transistor with a composite gate structure |
| KR100237014B1 (ko) * | 1997-06-27 | 2000-01-15 | 김영환 | 플래쉬 이이피롬 셀 제조 방법 |
| JP3378879B2 (ja) * | 1997-12-10 | 2003-02-17 | 松下電器産業株式会社 | 不揮発性半導体記憶装置及びその駆動方法 |
| JP2978477B1 (ja) * | 1998-06-12 | 1999-11-15 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
| KR20000044872A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 플래쉬 메모리 셀의 제조 방법 |
| US6747310B2 (en) * | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
-
2002
- 2002-09-11 KR KR10-2002-0055002A patent/KR100442883B1/ko not_active IP Right Cessation
-
2003
- 2003-08-29 JP JP2003308052A patent/JP4425588B2/ja not_active Expired - Fee Related
- 2003-09-01 TW TW092124071A patent/TWI239073B/zh not_active IP Right Cessation
- 2003-09-05 US US10/655,308 patent/US6960527B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW200404350A (en) | 2004-03-16 |
| US20040048481A1 (en) | 2004-03-11 |
| JP2004104124A (ja) | 2004-04-02 |
| KR20040023294A (ko) | 2004-03-18 |
| KR100442883B1 (ko) | 2004-08-02 |
| US6960527B2 (en) | 2005-11-01 |
| JP4425588B2 (ja) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5439838A (en) | Method of thinning for EEPROM tunneling oxide device | |
| US6177318B1 (en) | Integration method for sidewall split gate monos transistor | |
| TWI239073B (en) | Method for fabricating non-volatile memory device having sidewall gate structure and SONOS cell structure | |
| US5352619A (en) | Method for improving erase characteristics and coupling ratios of buried bit line flash EPROM devices | |
| TW508765B (en) | Method of forming a system on chip | |
| JP2005183970A (ja) | 自己整列された電荷トラップ層を含む半導体メモリ素子及びその製造方法 | |
| US5912487A (en) | Split gate flash EEPROM memory cell structure | |
| US6746920B1 (en) | Fabrication method of flash memory device with L-shaped floating gate | |
| TWI227049B (en) | Non-volatile memory device having select transistor structure and SONOS cell structure and method for fabricating the device | |
| US7488634B2 (en) | Method for fabricating flash memory device | |
| US5395779A (en) | Process of manufacture of split gate EPROM device | |
| KR100480619B1 (ko) | 프로그램 및 소거 특성이 개선된 ｓｏｎｏｓ ｅｅｐｒｏｍ및 그 제조방법 | |
| TWI229924B (en) | Method of manufacturing non-volatile memory cell | |
| US5915178A (en) | Method for improving the endurance of split gate flash EEPROM devices via the addition of a shallow source side implanted region | |
| JP2003100918A (ja) | フラッシュメモリ素子およびその製造方法 | |
| US6844589B2 (en) | Non-volatile SONOS memory device and method for manufacturing the same | |
| US20010041434A1 (en) | Method of manufacturing non-volatile semiconductor memory device storing charge in gate insulating layer therein | |
| KR100398579B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| TW200400588A (en) | MONOS device having buried metal silicide bit line | |
| KR100593599B1 (ko) | 반도체 소자의 제조 방법 | |
| TW200414338A (en) | Semiconductor device and its manufacturing method | |
| TW200425524A (en) | Method of forming a non-volatile memory device | |
| US6391716B1 (en) | Method for forming poly spacer electron tunnel oxide flash with electric-field enhancing corners for poly to poly erase | |
| KR100806039B1 (ko) | 플래시 메모리 소자 및 이의 제조 방법 | |
| KR100877002B1 (ko) | 소노스 구조의 비휘발성 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |