TWI238151B - Nitrogen treatment of polished halogen-doped silicon glass - Google Patents

Nitrogen treatment of polished halogen-doped silicon glass Download PDF

Info

Publication number
TWI238151B
TWI238151B TW089108052A TW89108052A TWI238151B TW I238151 B TWI238151 B TW I238151B TW 089108052 A TW089108052 A TW 089108052A TW 89108052 A TW89108052 A TW 89108052A TW I238151 B TWI238151 B TW I238151B
Authority
TW
Taiwan
Prior art keywords
plasma
substrate
nitrogen
layer
patent application
Prior art date
Application number
TW089108052A
Other languages
English (en)
Inventor
Musaddo Hichemu
Derek R Witty
Veraikaru Manoju
Lin Zhang
Yaxin Wang
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TWI238151B publication Critical patent/TWI238151B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C03C15/02—Surface treatment of glass, not in the form of fibres or filaments, by etching for making a smooth surface
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/006—Other surface treatment of glass not in the form of fibres or filaments by irradiation by plasma or corona discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/31—Pre-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1238151 A7 B7 五、發明說明（ 發明領娀： 本發明關係於積體電路之製造。更明確地說，本案提 供一種用以製造具有改良介電層之裝置之方法與設備。 發明背景： 積體電路持續進步，典蜇係愈來愈複雜。這增加之複 雜性係由想要包含更多容量，即更高程度之整合於半導體 晶片上而產生’於半導體晶片上製造有積體電路。例如， 較大努力必須加/以進行以使積體電路元件（電晶體，電容 等）更小’這使得元件更靠近並允許每單位晶片面積更多 元件。 # 當於積體電路中之裝置特性大小愈小時，有關於積體 电路之效也上之考量愈多。這些事項於新一代裝置中可能 有所不同需要。例如，操作速度及功率消耗可能為積體電 路對材料介電常數之敏感度所影響，該材料係用以電絕緣 導電結構，例如金屬軌跡。氧化矽或氧化矽為主破璃之各 種形式已經經常被用以於積體電路之製造中，作為絕緣材 料。氧化矽已經對於一些應用而言為一可接受低介電常 數，但於很多類型電路中想要有更低之介電常數。 將氟加入氧化矽中以產生所謂摻氟矽破璃（FSG)可以 降低絕緣材料之介電常數β然而，將氟加入氧化硬中，典 型於化學氣相沉積（CVD)製程中完成，例如電漿加強型 CVD(PECVD)製程中，造成於製程中有新問題。例如，，， 自由未受縛）氟可能與包含水蒸氣之水混合，以形成氮氣 第2頁 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ------Γ— ^-----------------------
五、發明說明（ 1238151 酸 這風氟酸然後可能腐# $ > ja 故交了此腐蝕或化學侵襲用於製造積體電 ，列如鋁林料軌跡之一此 ..^ 二材枓。再者，由FSG膜所吸收 之水典型增加薄膜之 電常數者。 ）丨电$數，其中氟原來係想要降低介 各種技術針對自由盡$备# 、 目由鼠及虱鼠鉍可能造成之問題已經 ^ 技術已經用以形成未摻雜矽玻璃（USG)，，蓋，， ^ 、將F S G與大氣環境密封，直到積體電路作 進：步處理為止’即將FSG-USG層覆蓋以另一薄膜。例
如面加熱或烘瞎晶圓之技術已加以開發’以穩定化FSG 膜。 〜然而’新積體電路製造方法之限定了傳統㈣穩定化 ^ V丁之利用於些製程中。例如，化學機械研磨（cMp)技 行加入於各種積體電路製造之製程中。CMp大致由積 體電路晶圓上去除選定量之材料，並平坦化晶圓之表面。 例如，右一絕緣材料層係沉積於一有圖案之導電材料層上 時，例如，軌跡上時，圖案層之至少一部份係經常堅持於 沉積層之表面上。各種類型之平坦化技術已經被開發。然 而’因為由CMP處理所產生之平坦，平順表面，其係為 於些應用中之取適當平坦化技術。CMP大致使用一研 磨整及指定研磨化學成份以去除於晶圓表面上之高點並 研磨表面成為一平坦面。由CMP所提供之平坦面係想要 的’當於其他理由中，一後續層將被沉積並作出圖案，特 別是當很小特性被定義於後續層中時。然而，因為CMP 典型去除該層之表面之頂部，該處理可能與用於FSG膜上 第3頁 f請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格mo X 297公爱 ' · n I I I ϋ ϋ n · n I I ϋ ϋ I I I I -1^^^·— I I I I I I n —1 — — — — — — n I n n 1· I · 1238151 A7 ____________________ 五、發明說明（） 之穩定技術相互千擾，當FSG被研磨時。 因此，吾人想要一相容於CMP處理之fsg穩定化技 術。吾人想要任一此FSG穩定化技術可以相容於標準積體 電路材料並可執行於一積體電路製造環境中。 目的及概诚： -本發明提供一用以製造一積體電路裝置於一基材（例 如，矽晶圓）上之處理與設備，其允許FSG層以CMP處理 步驟加以平坦化/，仍能於後續處理步驟中，保持其穩定 度。 於一實施例中，F S G膜係被沉積於基材上，然後化學 機械研磨。被研磨之表面後續藉由將FSG膜之被研磨面曝 露至氮而氮化。例如，基材係被加熱，以使氮容易進入F s G 膜中，於基材曝露至主要由氮氣（N〇所形成之電聚之同 時。於另一實施例中，基材係使用電漿加以加熱，該電裝 包含一偏壓RF成份，以降低需要以參加想要表面溫度之 源電漿功率，而降低基材表面之粒子污染。較佳地，於此 一氮化程序中，將氮加入FSG膜中至少5000埃之之深度， 或至少如以下所述之導孔深度。 為了較易了解本發明之目的及優點，應參考詳細說明 配合上附圖。 圖式簡辈說明= 第1A圖為一可以用以實現本發明之方法之高密度化學氣 第4頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） (請先閱讀背面之注意事項再填寫本頁) --------訂---------線！ 經濟部智慧財產局員工消費合作社印製 !111111! 1238151 A7 經濟部智慧財產局員工消費合作社印製 壹高RF電源及一 RF { 五、發明說明（ 相沉積系統之簡化圖。 第1B圖為可以用以 口罘1A圖之例示CVD處理室 體環<簡化剖面圖。 乳 第1 C圖為可以用於 ;_ 口罘1 A圖之例示CVD處理室之監 視器及光筆之簡化圖； 第1D圖為可用以. 控制弟1A圖之例示CVD處理室之例示 ^ 處理控制電腦程式產品。 弟l為可以用以平坦化本發明某些實施例中之摻函素 〃 之化學’機械研磨室之簡化圖。 ’、 第IF圖為可用於膏 、 、 、 發月之方法之集合工具基材處理 系統之簡化圖。 第2圖為製造依據本# 贫月<一實施例之積體電路裝置之處 理之流程圖。 第圖為&據本發明之一實施例所生產之積體電路之 簡化剖面圖。 第3B圖為示於第、& 一 Α圖 < 積體電路之部份之簡化剖面圖。 第4圖為依據本發明之一實施例之氮處理步驟結束之晶圓 脈度對曝露至標準電漿條件約一分鐘之矽晶圓之 體電阻率。 第5圖為一圖，示出依據本發明之一方法實施例作出之一 千晶圓之粒子計數。 第6Α圖為晶圓溫度相對於由相當高rf電源所供電之電衆 中晶圓之時間。 第6Β圖為一晶圓溫度相對於由相 第5頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱） — III·!!!! — — — — ·1!11111 «III — — — — — I — — — — — — II — — — — — — — — — — — — . (請先閱讀背面之注意事項再填寫本頁) 1238151 A7 B7 五、發明說明（ 壓所供電之電漿出現時之晶圓時間圖表。 第7A圖為選定原子元素之大約濃度相對於離開沉積Μ。 膜表面之深度之圖表，於以相當低選定兩 电源之 氮電漿處理，而無RF偏壓處理後之情形。 第7B圖為氮濃度對一 FSG膜表面深度之圖表，於相當高 RF電源而沒有RF偏壓電源之氮電漿處理一分鐘之 情形。 第7C圖為氮濃度對FSG膜之表面深度之圖表，於相當低 RF電源及沒RF偏壓電源之氮電漿處理一分鐘後之 情形。 第7D圖為氮濃度對於FSG膜之表面深度之圖表，於相當 低RF電源及無RF偏壓電源之氮電漿中處理兩分 鐘後之情形。 第7E圖為氮濃度對一 FSG膜之表面深度之圖表，於相當 低RF電源及RF偏壓電源之氮電漿中處理一分鐘 後之情形。 •rill·---------------I丨tr.---------線 — (請先閲讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 圖號對照說明: 10 化學氣相沉積系統 13 室 14 圓頂 16 電漿處理區 17 基材 18 支撐構件 19 基材接收部 20 靜電夾盤 21 基座部 22 主體構件 23 加熱板 24 冷卻板 第6頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1238151 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 25 節流閥體 26 節流閥 27 閘閥 28 渦輪分子泵 29 上線圈 30 側線圈 31 A RF產生器 3 1B 側SRF產生器 3 1C 偏壓RF產生器 32 偏壓匹配網路 33 氣體配送系統 34 氣體源 ^ 35 氣體流量控制器 37 氣體環 38 輸送管路 39 氣體噴嘴； 40 氣體噴嘴 41 主體通風室 43 閥 44 前管 *45 頂喷嘴 46 頂排氣部 50 清潔系統 5 1 微波產生器 53 反應器腔 54 氣體饋送埠 55 施加管 56 下處理位置 57 上加載位置 60 系統控制器 61 處理機 62 記憶體 63 電腦程式 65 監視器 66 光筆 70 真空系統 80 CMP室 80A 源電漿系統 80B 偏壓電漿系統 82 旋轉桌 84 研磨墊 86 基材夾具 88 基材 100 電腦程式 102 處理選擇副程式 104 處理順序副程式 106 室管理副程式 第7頁 tr.---------^丨#----------1------------ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） 經濟部智慧財產局員工消費合作社印製 1238151 A7 B7 五、發明說明（） 110 基材定位副程式 1 12 處理氣體控制副程式 1 14 壓力控制副程式 1 16 電漿控制副程式 120 集合工具系統 125 真空隔絕室 130 真空隔絕室 140 機械手臂 145 基材處理室 150 加熱室 155 通過室 160 内室 165 機械手臂 170 基材處理室 175 基材處理室 180 基材處理室 185 基材處理室 300 積體電路 303 電晶體 306 電晶體 307 場氧化區 • 308 源極區 309 閘極區 310 汲極區 3 11 金屬前介電層 3 12 接點 3 13 金屬層間介電層 3 14 導孔 315 平坦鈍化層 320 電子裝置 322 金屬層 324 介電層 326 基材 328 FSG層 330 平滑面 332 未摻矽玻璃層 334 導孔深度 336 氮化F S G區 發明詳細說明： I.介紹 本發明藉由氮化於CMP處理後之FSG膜表面，而穩 定化一研磨FSG膜。CMP處理典型係一濕處理，其可以 第8頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ..----------------ΦΚ.------ (請先閲讀背面之注意事項再填寫本頁) m 1 ^· ·1 I ϋ ϋ 1« ϋ ϋ 1Λ I 1» ϋ ϋ n ϋ n ϋ ϋ 11 n 1 ϋ n n n n ϋ ii ϋ I ϋ - 1238151 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 水化該FSG膜。將化學機械研磨FSG膜之表面曝於 氮電漿，於選定條件下使氮加入FSG膜中。告人相仏 翁，因 FSG膜中之氮作為一清潔/吸氣劑，用於氫及自由乳 此，抑制了氫氟酸之形成。 t + i吁能 另外’氮穩定化F S G膜，減少對環境之濕氣Τ 贫·中〆* 吸收，然而，此方面於一實施例中係較不重要的’开 t電 後續層係沉積於該被研磨氮化F S G表面上，而不會；" R ^ 漿·處理後’中斷真空。於一特定實施例中，偏磨洛 學機 電源係用以組合/ RF電漿電源，以加熱被塗覆以〆化子 . -p ， 械研磨FSG膜之表面，至約400 °c之溫度。在這些條件 F S G膜係被氮化於一合理時間段中，至大約”導孔深展 、 #廣間 FSG層之化學機械研磨表面與FSG層表面下之導通 贫電 之距離決定該深度，該處將打開一導孔並被填充以興守 層作一電氣連接。這是，，導孔深度”）將氮加入至少FSG膜 之導孔深度抑制了 HF形成於導孔區域中。此HF之形成 可能造成後續導孔填充材料或其他結構之腐蝕，剝離或黏 著問題。 II·例示基材處理系統 第1A圖例示一高密度電漿化學氣相沉積（HDP-CVD) 系統1 0之一實施例，其中一依據本發明之摻_素介電層 可以被沉積，然後，後續於化學機械研磨後，受到一氮化 處理步驟。系統10包含一室13，一真空系統70，一源電 漿系統80A，一偏壓電漿系統80B，一氣體配送系統33， 第9頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） n a— 1· ϋ n J-f ί ϋ n n a n n I ϋ i (請先聞讀背面之注意事項存填寫本 ^---------d—φ__________ih_________ 經濟部智慧財產局員工消費合作社印製 1238151 A7 ------------— B7___ 五、發明說明（） 及一运端電聚清洗系統5 ο。 室13之上部份包含一圓頂14 ,其係由陶瓷介電材 料，例如氧化鋁或氮化鋁所作成。圓頂14定義一電漿處 理區16之上邊界。t漿處理區16係基材17之上表面及 基材支撐構件18所包圍於底部。 加熱板23及一冷卻板24高於圓頂14並以熱連接 至圓了/、1 4。加熱板2 3及冷卻板2 4允許圓頂1 4之溫度被 控制於loot：至200t之範圍上之土1(rc内。這允許用於 各種處理之圓頂&度之最佳化。例如，吾人可以想要維持 圓頂於用以清洗或蝕刻處理之較高於沉積處理之溫度。圓 頂度之正確控制同時也降·低於室中之破裂片或粒子計 數，並改良於沉積層及基材間之黏著力。 2： B之下部份包含一主體構件22，其係將室接合至 真2系統。基材支撐構件i 8之基部2 i係安裝於主體構件 22之上並與之形成一連續内表面。基材係被機械手臂刀葉 (未示出）所傳進出室13，經由於室13侧部中之插入/移除 開口（未不出）。抬舉銷（未示出）係在馬達（未示出）控制下被 才口南然後降低’以由機械手臂刀葉於上卸載位置5 7將基 材移動至一下處理位置56，其中基材被放置於基材支撐構 件18之基材收納部19上。基材接收部19包含一靜電夾 I 2 0 ,其可以於基材處理時，若想要的話，選擇地將基材 固定至基材支撐構件18。於一較佳實施例中，基材支撐構 件1 8係由氧化鋁或鋁陶瓷材料作成。 真2系統70包含節流閩體25，其包圍住雙葉片節流 第10頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） I I · 1 I I I I I I ·1111111 I I - III — - I--— II - — — — — — — _ (請先閲讀背面之注意事項再填寫本頁) 1238151 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 閥2 6並附著至閘閥2 7及渦輪分子泵2 8。應注意的是節流 閥體2 5對氣體流提供最小阻礙，並允許對稱抽運，如同 於申請於1 995年12月12曰之申請中美國專利申請第 08/574，839號案所述，該案係併入作為參考。閘閥27可 以將節流閥體25與泵28分離，並可以同時藉由限制於節 流閥2 6全開時之排空流容量，而控制室壓力。節流閥， 閘閥，及渦輪分子泵之配置允許室壓正確及穩定控制於約 1毫托耳至約2托耳之間。 源電漿系統；80A包含一頂線圈29及一側線圈30 ,安 置於圓頂4 0上。一對稱接地屏蔽（未示出）降低於線圈間之 電氣搞合。頂線圈29係被頂*RF(SRF)產生器3 1 A所供給， 而側線圈3 0係由側SRF產生器3 1B所供電，允許每一線 圈之個別功率位準及頻率操作之控制。這雙線圈系統允許 於室1 3中之輻射離子密度之控制，藉以改良電漿均勻性。 側線圈30及頂線圈29典型係由電感性驅動，其並不需要 一互補電極。於一特定實施例中，頂電源RF產生器3 1 A 提供至2500瓦之RF功率，於約2MHz之標稱值，及側電 源RF產生器31B提供至約5000瓦之RF功率至約2MHz 之標稱值。頂及側RF產生器之操作頻率可以偏離開標稱 操作頻率（例如分別為1·7-19ΜΗζ及ΐ.9ΜΗζ-2·1ΜΗζ)，以 改良電漿產生效率。 一偏壓電漿系統80Β包含一偏壓RF(BRF)產生器3 1C 及一偏壓匹配網路32C。偏壓電漿系統80B電容性轉合基 材部份1 7至主體構件22，其作為互補電極。偏壓電漿系 第11頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------tr----------f ·------------------- 1238151
、發明說明（ 、、死80B作用以加強電漿物種（例如離子）之傳送至基材之表 面，該電漿物種係由源電漿系統80A所創造。於一特定實 f請先閱讀背面之注意事項再填寫本頁) 施例中，偏壓RF產生器提供至5000瓦之rf功率於 13·56ΜΗζ。 RF產生器31Α及31Β包含數位控制合成器及操作於 约1.8至約2 · 1 MHz之頻率範圍内。如同為熟習於此技藝 者所了解，每一產生器包含一 RF控制電路（未示出），其 I測由室及線圈所反射至產生器之功率，並調整操作頻 率’以取得最低丨反射功率。RF產生器典型係被設計以操 作於具有5 0歐姆之特性阻抗之負載。RF功率可以由具有 不同於產生器之特性阻抗之屬載加以反射。這可以降低傳 送至負載之功率。另外’由負載反射回產生器之功率可能 過載並危及產生器。因為一電漿之阻抗可以範圍由少於5 歐姆至超過900歐姆，這是取決於電漿離子密度，其他因 素之故，及因為反射功率可能是頻率之函數，所以依據反 射功率而調整產生器頻率增加了由RF產生器傳送至電漿 之功率並保護該產生器。另一種降低反射功率及改良效率 係以一匹配網路。 經濟部智慧財產局員工消費合作社印製 匹配網路32A及32B以其相關線圈29及30來匹配產 生器3 1 A及3 1 B之輸出阻抗。RF控制電路可以藉由改變 參 於匹配網路内之電容值，而調整匹配網路，以將產生器匹 配至負載，於負載改變之同時。RF控制電路可以當由負 載反射回至產生器之功率超出某一限定值時，調整一匹配 網路。一種提供一定匹配及有效去能來自調整匹配網路之 ϋ n n ϋ - 第12頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱^ 1238151 A7 B7___ 五、發明說明（） RF控電路之方法係設定反射功率限定於任一反射功率之 期待值上。於一些狀態下，這可以藉由於其最新狀態下， 保持匹配網路不變，加以協助穩定電漿。 其他方法也可以協助穩定一電漿。例如，RF控制電 路可以用以決定被傳送至負載（電漿）之功率並可以增加或 減少產生器輸出功率，以保持被傳送之功率大致於沉積一 層時不變。 一氣體輸送系統33由幾個來源34A-34F經氣體輸送 管路38(只有部备被示出）提供氣體至該室中，用以處理基 材。可以熟習於本技藝者所了解，用於來源34A-34F之實 際來源及輸送管路3 8之實際連接至室1 3係取決於執行於 室1 3中之沉積及清洗處理加以改變。氣體係經由一氣體 環37及/或一頂噴嘴45加以引入室π之中。第a圖為 室1 3之簡化剖面圖，示出氣體環3 7之其他細節。 於一實施例中，第一及第二氣體源34Α及34Β及第一 及第二氣體流控制器35A，及35B，經由氣體輸送管路38(只 有部份被示出）提供於氣體至環37中之環通風室36。氣體 環37具有多數氣體源噴嘴39(為簡化只有一個被顯示）， 其提供於整個基材上之均句氣體流。噴嘴長度及噴嘴角度 可以加以改變，以允許均勾性分佈及於個別室中之特定處 理之一氣體利用效率之調整。於一較佳實施例中，氣體環 3 7具有1 2個源氣體噴嘴，其係由氧化鋁陶瓷所作成。 氣體％» 37同時具有多數氧化氣體喷嘴4〇(只有一個被 顯示），其於一較佳實施例中係與源氣體噴嘴3 9共爭面並 ____ 第13頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 • - I n I ϋ n I I 一SJ· ϋ 1 n I ·1 I I I ϋ n I ^ I n ϋ ·1 i-i ϋ I— n n ϋ n I n I ϋ I I n a 經濟部智慧財產局員工消費合作社印製 1238151 A7 ·— --------- B7_ 五、發明說明（） 車父/、係為短’及於一實施例中，其接收來自主體通風室41 中（氣體。於一些實施例中，吾人想要混合氣體源及氧化 氣體於將諸氣體注入室13内之前。於其他實施例中，氧 化氡體及源氣體可以於注入氣體至室13之前，藉由於主 體通風1： 41及氣體環通風室36間提供孔徑（未示出）加以 混合。於一實施例中，第三及第四氣體源，34C及34C)， 及第二及第四氣體流控制器35C及35D，經由氣體輸送管 路38提供氣體至主體通風室。氮氣源34F提供氮氣（N2) 至氣體％之氧化’物噴嘴至室中，用以利用氮電漿作處理步 驟。或者，氮氣可以經由其他入口，例如頂部噴嘴被傳送 至室中。其他閥，例如43B<其他閥未示出）可以關閉由流 量控制器至室之氣體。 於實施例中，使用可燃，有毒或腐蝕性氣體時，吾人 想要於沉積後，消除殘留在氣體配送管路中之氣體。這可 以藉由使用3向閥，例如閥43B，以將室13與配送管路 38A隔離加以完成，並排氣配送管線38a例如至真空前管 44。如於第1A圖所示，其他類似閥，例如43a及43(：可 以加入於其他氣體配送管中。此一 3向閥可以儘可能接近 室1 3，以減少未排氣氣體配送管（於3向閥及室間）之體 積。另外，雙向（開-關）閥（未示出）可以放置於一質流控制， 器（MFC)及室之間，或於氣體源及一 MFC之間。 再次參考第1A圖’室13同時具有一頂部噴嘴及 頂部排氣46。頂部噴嘴45允許頂及側流動氣體之個別控 制，這改良了薄膜之均勻性並允許膜沉積及摻雜參數之細 第u頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -· 1 ϋ 1 n n n n · 1· I* ϋ n ^ ϋ n 」線丨·------------------------ 經濟部智慧財產局員工消費合作社印製 1238151 A7 ____ B7 五、發明說明（） 微調整。頂部排氣4 6為一環形開口包圍於頂部噴嘴4 5。 於一實施例中，第一氣體源34A施加氣體源噴嘴39及頂 部喷嘴4 5。源噴嘴MFC 3 5 A ’控制傳送至源氣體潰嘴3 9之 氣體量’及頂噴嘴MFC35A控制傳送至頂部氣體噴嘴45 之氣體量。同樣地，兩MFC3 5 B，3 5 B，係用以控制至頂排 氣46及氧化器氣體噴嘴40來自例如源34B之單一氧氣源 的氧流量。供給至頂噴嘴45及頂排氣46之氣體可以被保 持分離，於將氣體流入室1 3之前，或者，氣體可以於流 入室13之前，違合於頂充氣室48中。相同氣體之分離來 源可以被用以供給至室之各種部份。 一遠端微波產生之電漿•清洗系統5 0係提供以週期地 清除來自室成份之沉積殘留物。該清潔系統包含一遠端微 波產生器5 1，其由一清洗氣體源34E(例如，氟分子，三 氟氮，其他氟碳化合物或其等效）創造一電漿於反應室5 3 之中。由此電漿所造成之反應物種係經由施加管5 5經由 清洗氣體饋送埠54至室13。用以包圍清洗電漿（例如腔53 及施加管5 5)之材料必須對抗電漿之侵蝕。於反應腔5 3及 饋送埠5 4間之距離必須實際上儘可能保持短，因為想要 電漿物種之濃度可能依離開反應腔5 3之距離加以下降。 於遠端腔中產生清洗電漿允許有效微波產生器之使用，並 使室元件不會受到溫度，輻射或可以在電漿本身中之發光 放電之轟擊。結果，相當敏感元件，例如靜電夾盤20並 不需要被覆蓋以一擋片或於内部電漿清洗處理所需之其 他保護。 第15頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) - — — ml— I I I I I I I I Aw — — — — — — — — — 1 — — — — — — — — — — — — 1238151
五、發明說明（ 系統控舍I , 利时60控制手統1()之操作。於一較佳實施 中，控制器60句厶 . ^。一 C憶體62，例如硬碟機，一軟碟機（未 TF出）’及一速垃；25 ^ 迷接至一處理機61之卡架（未示出）。該卡架 可·匕。單板電腦（SB ¢)(未示出），類比及數位輸入/輪 出板（未示出），哭二 界面板（未示出），及步進馬達控制板（未示 出）系、’’先控制器配合維莎模組歐洲（VME)標準，其定義 板卡蘢及連接器尺寸及類型。VME標準同時定義匯流 排，纟"構’具有1 6位元資料匯流排及24位元位址匯流排。 系..充& φ〗器3 1在一儲存於硬碟機之電腦程式之控制下或 l由其他包腦程式，例如儲存於可動磁碟機之程式之控制 下操作。電腦程式例如記錄·氣體之時序，混合，RF功率 位準及特足處理之其他參數。於使用者及系統控制器間 之界面係經由例如一陰極射線管（CRT)65之監視器及如於 第1 c圖所繪之光筆66加以描繪。 第1 C圖為配合第1 a圖之例示CVD處理室加以使用 (例不系統使用者界面之一部份之示意圖。系統控制器6〇 包含一連接至電腦可讀取記憶體62之處理機6 1。較佳 地’記憶體62可以是一硬碟機，但記憶體62可以是其他 記憶體，例如ROM，PROM及其他等等。 系統控制器60係在儲存於記憶體62内以電腦可讀取 格式儲存之電腦程式6 3之控制下操作。電腦程式聽取一 特定處理之時序，溫度，氣體流量，RJ7功率位準及其他 參數。於使用者及系統控制者間之界面係經由一 CRT監視 器6 5及光筆6 6如於第1C圖所示。於較佳實施例中，兩 第16頁 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） t - * e i I — II II 11!1— II ---- ---I I . 1238151 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 監視器65及65A及兩光筆66及66A被使用，一安裝在無 塵室壁65，給操作者使用及另一在該壁面65A之後，用 於服務技術員。該兩監視器同時顯示相同資訊，但只有一 光筆（例如66)可使用。為選擇一特定螢幕或功能，操作者 接觸顯示螢幕之指定區域並按下在光筆上之按钮（未示 出）。被接觸之區域改變其發亮色彩，或顯示一新名單或 螢幕，而確認所接觸區域為光筆所選擇。 該電腦程式碼可以被以任何傳統電腦可讀取程式語 言，例如6 8 0 ’0 0組合語言，C，C + +，或pascai加以 撰寫。合適之程式碼係使用一傳統文字編輯器加以輸入一 單一檔案或多檔案中，並被儲存在例如電腦記憶體系統之 例如電腦之記憶體系統之電腦可使用媒體中。若所輸入碼 文字係高階語言，則碼被編譯，所得編譯碼然後被連結至 預編輯視窗庫常式之目的碼。為了執行所連結之編譯目的 碼’系統使用者呼唤目的碼’使得電腦系統載入碼於記憶 體中。然後，CPU讀取並執行該碼，以執行指定於程式中 之工作。 第1 D圖示出電腦程式1 0 0之階層控制結構之例示方 塊圖。一使用者藉由使用光筆界面而反應於顯示在CRT 監視器上之選草及螢幕’而輸入一處理組數目及處理室數 至一處理選擇器副程式1 02中。該處理組係需用以執行特 定處理之處理參數之預定組’並被預定設定數所指示。該 處理選擇器副程式1 02識別⑴於多室系統中之想要之處理 室，及（Π)需用以操作執行想要處理之處理室之想要處理 第17頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----„-----------------^------------------------------ (請先閱讀背面之注意事項再填寫本頁) 1238151 A7 五、發明說明（） 參數組。用以執行一特定處理之處理參數關係於處理之條 件，例如處理氣體組成及流率，溫度，壓力，電漿條件， 例如，RF偏壓功率位準及室頂溫度。這些參數被以名單 万式提供給使用者並利用光筆/ Crt監視界面輸入。 该用以監視處理之信號係被系統控制器6〇之類比及 數位輸入板所提供’及用以控制處理之信號被輸出在系統 控制器60之類比及數位輸出板上。 一製程序向副程式丨〇4包含用以接受識別處理室及來 自處理選擇副程；式i 〇2之處理參數組，以及，用以控制各 處理至操作之操作。多使用者可以輸入處理組號及處理室 號，或一使用者可以輸入多處理組號及處理室號，使得序 向剎祆式1 04以排序選定之處理成為想要之順序。較佳 也序向釗祅式1 〇4包含一程式碼，以執行以下之步驟·· (1)孤視處理立之操作，以決定是否哪些室被使用，（丨丨）決 定被使用處理室中正被執行何處理，及（丨⑴基於可用之處 理至及丁以執行之處理類型，來執行想要之處理。傳統監 視處理至义方法可以加以使用，例如，輪流監視。當排定 哪一處理被執行時，序向副程式1〇4可以被設計以考量每 一特足使用者輸入要求之“年齡"，或者被使用之處理室 I現订條件比較選定處理之想要處理條件，或想要以包含 之其他相關因素相，以決定排序順序。 在序向剎锃式104決定哪一處理室及處理組組合被下 一個執行時，序向副程式104藉由傳送特定處理組參數至 至管理曰!j私式106a_c，而啟始處理執行，該副程式 第18頁 本紙張尺度適用中國國家標準以似4規格⑽χ 297公楚〉 ----~' (請先閱讀背面之注意ί項再填寫本頁) -4^^--------tr-— 經濟部智慧財產局員工消費合作社印製 一線----------------------- 1238151 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 106A-C依據由序向副程式104所送之處理組來控制於處 理室13及其他可能（未示出）室中之多處理工作。 室元件副程式之例子是基材定位副程式丨丨〇 ,處理氣 體控制副私式1 1 2 ’壓力控制副程式1 1 4，及電装控制副 程式1 1 6。熟習於本技藝者將知道可以包含其他之室产制 副程式可以包含，這是取決於想要執行於室1 3中之處理 而定。於操作中，室管理副程式1 06A依據予以執行之特 定處理，而選擇排序或呼叫處理元件副程式。室管理副程 式1 0 6 A排序處逵元件副程式，以類似於由序向副程式1 〇 4 排序處理室及處理組所使用之方式進行。典型地，室管理 副程式106 A包含步驟有：監視各種室元件，基於予以執 行之處理組之處理參數，而決定哪一元件需要被操作，以 及，反應於該監視及決定步驟而使得室元件副程式執行。 特定室元件副程式之操作將藉由參考第1 A至1 D圖 加以說明。基材定位副程式1 1 0包含用以控制室元件之程 式碼，其被使用加載一基材至基材支撐件1 8。基材定位副 程式1 4 0可以同時控制一基材於其他處理完成後，被例 如，由CMP室或於多室系統中之其他室傳送至室1 3。 處理氣體控制副程式11 2具有程式碼，用以控制處理 氣體成份及流率。副程式11 2控制安全關閉閥之開/關位 置，及同時升/降質流控制器，以獲得想要之氣體流速。 包含處理氣體控制副程式11 2之所有室元件副程式係被I 管理副程式1 06A所唤起。副程式1 1 2接收相關於想要氣 體流速之來自室管理副程式1 06A之處理參數。 第19頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — _ I I I I I I 1 t — — — — — — — — ^ II — 11 — — — — — —— — — — 111 — 着 (請先閲讀背面之注意事項再填寫本頁) 1238151 A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明（ 典型地，處理氣體控制副程式1 1 2打開氣體供給管路 及重覆地（i)讀取所需之質流控制器，（ii)比較讀值由室管 理副程式106A所接收之想要流速讀取，及（ni)於需要時， 調整氣體供給管路之流速。再者，處理氣體控制副程式1 1 2 包含步驟：監視不安全流速之氣體流速，及當一不安全狀 況被檢出時，作動安全關閉閥。 於一些處理中，例如氬之惰性氣體係流入室13中， 以在處理氣體被引入之前，穩定室中之壓力。對於這些處 理，處理氣體控制副程式1 1 2被規劃以包含步驟有：令惰 性氣體流入室1 3中一段穩定化室中之壓力所需之時間， 然後執行上述之步驟。 · 處理氣體控制副程式1 1 2可以同時控制加熱器傳送氣 體之流速，例如氦（He)，經由於晶圓夾盤中之内及外通 路’以一個別氦控制（IHC)副程式（未示出）。氣體流熱耦合 基材至夾盤。於一典型處理中，晶圓係被電漿所加熱，及 化學反應形成該層，及He經由夾盤冷卻基材，該夾盤可 以為水冷。這使得基材保持於可能損壞基材上特性之溫度 以下^ 壓力控制副程式1 1 4包含用以控制室1 3中壓力之程 式碼，其係藉由調節於室排出部中之節流閥開口之大小加 以進行。以節流閥控制室有至少兩種方法。第一方法係取 決於室壓力之特徵，其有關於總處理氣體流，處理室之大 小’及抽送容量。第一方法設定節流閥26至一固定位置。 設定節流閥26至一固定位置可以最後造成一穩態壓力。 第20頁 (請先閱讀背面之注意事項再填寫本頁) .i!丨丨丨訂----- ^«1----------^------------- 1238151 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（） 或者，室壓可以藉由以例如壓力表加以量測，節流閥 2 6之位置可以依據壓力控制副程式丨i 4加以調整，假設控 制點係在由氣體流及排氣容量所設定之邊界内。當與後者 方法相關之量測’比較，及計數未被噢起時，前一方法可 能造成一較快室壓改變。前一方法可用於不需對室壓力之 精確控制時，而後一方法則是想要一正確，重覆性及穩定 壓力時，例如於沉積一層時。 當壓力控制副程式Π 4被呼唤時，目標壓力位準係被 接收成為一來自/管理副程式i 06A之參數。壓力控制副程 式1 1 4操作以量測於室1 3中之壓力，藉由讀取連接至室 中之一或多數傳統塵力計加以進行；並比較量測值與目標 壓力；獲得相對於目標壓力之來自儲存壓力表之比例積分 微分（PID)值’並依據獲得自壓力表之pID值，來調整節 流閥2 6。或者’壓力控制副程式丨丨4可以開啟或關閉節流 閥26至一特定開口大小，以調節室丨3中之壓力，而獲得 想要之壓力或壓力範圍。 電漿控制副程式1 16包含用以控制rf產生器3 1及 3 1B之頻率及輸出功率設定值及用以調整匹配網路32a及 32B之程式碼。如同前述之室元件副程式，電漿控制副程 式1 1 6係被室管理副程式1 06a所唤起。 可以加入所有或部份前述副系統及常式之系統例為 ULTIMA系統’其係由美國加州聖塔卡拉之應用材料公司 所製造’並作用以實現本發明。此系統之其他細節係揭示 於申請於1996年七月15日之申請案為〇8/679, 927號案 第21頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -----*-------------^ -------- (請先閲讀背面之注意事項再填寫本頁) % 1238151 A7 B7 五、發明說明（ 名為”電感轉合HDP-CVD反應器之對稱調整，，加以揭示， 其係由弗雷得C ·雷得克，發黑莫根丹，廣木花川，手 屋石川，丹美丹，李石進，布來恩劉，羅柏史格，王楊 新，王曼思，及阿修等人所發明，其揭示係併入作為參考。 所述之系統係只作例示目的。可以為熟習於本技藝者所了 解，也可以選擇適當基材處理系統及電腦控制系統實施本 發明之方法。 第1E圖為一例示CMP室8〇之簡化剖面圖，其中一 掺鹵素氧化梦層’可以於本發明之一些實施例中加以研磨 及平坦化。CMP室80包含具有一研磨墊84於其上表面之 旋轉台82。一旋轉基材夾持，器86夾持住例如半導體晶圓 之基材88，於基材被塾84所研磨之同時。於研磨時，一 適當研蒙係施加至基材8 8及塾8 4之間，及一預定壓力係 藉由該墊施加至基材上。 室13及80可以是一集合工具系統之一部份，其中， 多基材處理室係位於旁邊並由一中心機械手臂所作動。此 一集合工具系統1 2 0之例子係示於第1 ρ圖中。或者，室 13可以是一集合工具系統120之部份，及cMP室80可以 是一分離CMP工具之部份，該cmp工具具有多數研磨站 或室。基材可以被人工傳送於系統12〇及分離CMP工具 之間，或可以使用輸送帶及/或適當機械手臂系統加以自動 傳送’這係為熟習於本技藝者所知。此一多站CMP設備 及相關技術之例子係提供於由托耳等人所領證之美國專 利第5 , 7 j 8，5 7 4號名為，’化學機械研磨之連接處理系統” 第22頁 ----^---------- (請先閲讀背面之注意事項再填寫本頁) *···* I — 111111* II— — — — — — — — — — — — — — — — — — — —泰 1238151 Α7 Β7 五、發明說明（） 中，該案也是受讓給應用材料公司，並於此併入作為參 考。一商用多站CMP裝置，為分離集合工具並可用以平 坦化本發明之摻鹵素層的是mirra CMp系統，其係由應用 材料公司所製造。 於第1F圖中，一集合工具系統12〇包含真空隔絕室 125及130。於基材進入及離開系統12〇之同時，真空隔 絕室！25及iSO維持於内室135之真空狀況。一機械手臂 140作用以由真$隔絕室12〇及13〇移進/出基材至基材處 理室145及加熱’室150 ^處理室145可以架構以執行若千 基材處理操作，例如C VD ,蝕刻等。加熱室丨5〇可以用以 熱處理步驟，例如回火步驟_。 於允許基材被由機械手臂135傳送至機械手臂165之 同時’通過室155係用以維持於内室16〇中之超高真空狀 況。機械手臂165作用以由通過室155傳送至基材處理室 170至185。類似於處理室145,處理室170至185可以裝 置以執行各種基材處理操作。於一例子中，處理室丨7 〇係 被裝置以執行一 CMP操作及處理室175係被裝置以依據 本發明執行一氮化處理，以及處理室18〇執行一 FSG沉 積。 於操作時，基材係藉由一輸送帶或機械手臂系統（未 示出）被帶至真空隔絕室125及130，該機械手臂系統在由 系統控制器60所執行之電腦程式之控制下操作β同時， 機械手臂1 40及1 65在電腦程式之控制下，操作以執行於 系統控制器6 0上，以將基材傳送於：集合工具1 2 〇之各種 第23頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 Λ · ------- 丨tr---------線 ----------------------- 1238151 A7 B7 五、發明說明（） 處理室之間。 III.例示處理流程 第2圖為一依據本發明之處理200之例子之代表流程 圖。於第2圖中，一 FSG層係沉積於基材（步驟2 〇2)上。 FSG層係然後被化學氣相研磨，以平坦化該膜（步驟2〇4)， 隨後’FSG層表面係如於本案中所述加以氮化（步驟2〇6)。 熟習於此技藝者將了解其他處理步驟，例如後CMP清洗， 可以被執行。基;材然後可以被進一步處理（未示出），以完 成基材上之積體電路之製造。 於本發明之一例示應用·中，所沉積之FSG層具有約7 原子百分比（％)之氟濃度，並沉積至約1 6000埃之厚度。 一 F S G沉積順序之例子可以於由歐樂基等人所領證之申 請於1997年六月3日之美國專利申請案第08/868，286 號案，名為”用於最佳低介電常數HDP-CVD處理之順序程 式步驟”中找到。該08/868，286號案係受讓給本案之受讓 人，即應用材料公司，並於此併入作為參考。所述於美國 專利申請案第08/868,286號案中之沉積順序描述一順 序，其包含於沉積FSG層前，沉積一 USG襯墊層。於沉 積任一層前，晶圓係被電漿所加熱，而沒有將RF偏壓施 加至電漿（即，只使用RF電源）。這加熱順序避免了濺擊 蝕刻了細微圖案，例如金屬軌跡之角落，其上係依序沉積 有介電層。於後續中，條件係被維持以避免濺鍍蝕刻或細 微特性之氟蝕刻，包含蓋於金屬軌跡角落之薄襯墊層。熟 第24頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 m 窵 -Λ i^i «I·· 1· 1- n 一δ， 1· a·-— βϋ 1 1 ϋ I ί 1§ n ϋ n 1 n ϋ -ϋ «ϋ n n _1 n ί —mt n ϋ n n n n law 1238151 A7 -----------B7 五、發明說明（） (請先閱讀背面之注意事項再填寫本頁) 習於此技藝者可以了解的是其他處理可以用以沉積fsg 層。例如，也有可能使用RF電源及偏壓源，於沉積啟始 材料前，加熱晶圓。同時，一些應用也包含一 us〇襯墊 層。此方法加熱晶目，以較只使用RF t源更快方式加熱 晶圓，而改良產量，於一些例子中係較佳的。 於此例示應用中，F S G層係使用由應用材料公司所製 造之M irr a C Μ P系統，以化學機械研磨至約9 〇 〇 〇至1 〇 〇 〇 〇 埃厚度。熟習於此技藝者可以了解，厚度及摻雜濃度係只 作例示用，其他tSG膜之厚度與摻雜濃度也可以使用。用 以氮化F S G層表面之處理例子及其他細節係由段落v加 以說明。 ♦ IV·例示裝置結構 經濟部智慧財產局員工消費合作社印製 第3 A圖例示一加入本發明特性之積體電路3 〇 〇之簡 化剖面圖。積體電路300可以製造於一半導體晶圓上，例 如碎晶圓上，坤化錠晶圓或其他晶圓上。如於第3 A圖所 示，積體電路300包含NMOS及PMOS電晶體303及306， 其係彼此以場氧化區307加以彼此作電氣分離。每一電晶 體303及306包含一源極區308，閘極區309及一汲極區 310。 一金屬前介電層31 1分離電晶體303及306離開金屬 層Μ 1，於金屬層Μ1及由接點3 1 2所作之電晶體間有連 接。金屬層Ml係四個包含於積體電路3 00中之金屬層 ΜΙ ·Μ4之一。每一金屬層Ml-M4係與相鄰金屬層間為相 第25頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1238151
經濟部智慧財產局員工消費合作社印製 五、發明說明（） 關金屬層間介電質（IMD)層313A-c所分離。相鄰金屬層係 由導孔314於選定開口處連接。平坦鈍化層315置於金屬 層M4之上。 本發明之貫施例係特別有用於IMD層，但可以用於 每一如於積體電路3 00中所示之介電層中。應了解的是， 簡化積體電路300係只作例示用。熟習於本技藝者可知， 可實行本發明以製造其他積體電路，例如微處理機，應用 指定積體電路，記憶體裝置等。本發明之方法可以用於積 姐电路之製造中，使用其他技術，例如BiCMOS, NMOS , 雙極性等。另外，本發明之方法可以用於嵌入法及雙層嵌 入法處理中，其可以用以製造具有〇 25微米或更小之裝置 特性大小。 第3B圖為一電子裝置3 20之一部份之簡化剖面圖， 不出一氮化FSG層及依據本發明之一實施例之相關結 構。一金屬層322已經被形成並於介電層324上作出圖 案’該層324係被一基材326所支撐，並可以有或可無介 入層或材料（未示出）。第一介電層可以是一層矽玻璃，摻 矽玻璃’-層氮化物或其他介電材料，或諸層及/或材料之 組合。-FSG層328已經形成於有圖案金屬| 322及介電 層324上（第2圖步驟202)β化學機械研磨（第2圖步驟2〇4) 已經產生FSG層328之-相當平坦滑順表面33〇，其上沉 積有-約謂埃厚之選用未掺雜硬破璃（usg)層⑴。碎 玻璃層332同時也是相當平坦及滑順，因為其相當符合下 層表面，當製造後續層時，這是想要的。 I I I----f I I I I — — — — — — I— — — — — — — — —.^w— (請先閱讀背面之注意事項再填寫本頁) 1238151 A7 五、發明說明（ 於沉積未摻雜矽玻璃層時，藉由將FS〇層表面曝露至 含氮電漿一段時間，於足以將氮傳送至FSG層至一選定深 度（第2圖之步驟206)之溫度下，而氮化FSG層之化學機 械研磨面。於此時，選定深度係大約為穿過FSG層導孔深 度3 3 4，其係典型於約5 〇 〇 〇 - 9 0 〇 〇埃之間。導孔可以使用 傳統微影及蝕刻技術加以形成，並典型於後續過程中被填 滿，或被插塞以一導電材料，例如鈥/氮化鈥，鋁，鎢，及 /或銅，以電氣耦合有圖案金屬層至後續金屬層（未示出）。 插塞材料可以與後續金屬材料相同或不同。 氮化處理形成一氮化FSG區336於FSG層中。熟習 於本技藝者將了解到氮濃度可以於整個氮化區域上作變 化’大致由氮化區域表面之約〇 4〇%之範圍減少至於氮化 及未氮化區域（沉積FSG)間界面之〇 〇1%或更低，及界面 之位置係主要為決定想要氮濃度之限定之事項。 V ·氮化處理步驟順序 依據本發明之對化學機械研磨表面之氮化處理可以 使用各種處理條件加以冤成。這允許使用者選擇最適用於 材料（基材）或裝置設計之處理條件。例如，當製造半導體 裝置時，因為於製造咸之大量資本投資及產品之價格競 爭’达兩因素均需求咼產量，所以吾人一般均想要於最短 時間内完成處理結果°因此’於-些環境中，T能選擇較 高處理溫度及較短處理時間。熟習於本技藝者將了解最後 結果係依據幾項處理變數’例如時間，溫度，…氮濃 第27頁 (請先閱讀背面之注意事項再填寫本頁) --------^--------. 經濟部智慧財產局員工消費合作社印製 1238151
五、發明說明（ 經濟部智慧財產局員工消費合作社印製 度等等加以完成。熟習於本技藝者將了解所以下給予之時 間’功率位準及其他參數關係於一特定基材處理系統，及 處理參數可以被修改以適用於其他處理系統，以執行以下 所述之處理或其他類似處理。 然而’一般而言，當本發明用於將氮加入化學機械研 磨FSG層時，其中予以形成一 5000至9000埃導孔時，氮 化步驟將使得該層受到氮電漿約4〇至7〇秒之間。晶圓將 於此時間被加熱至約3 8 0，入4 0 0 °C之間。此處理狀況可 以用以將氮加入’FSG層中至導孔深度。較佳地，加入膜中 之選定深度（例如導孔深度）之氮的數量係至少1 X 1〇19原 子每立方公分至1 X 102G原子每立方公分之間。 為了更進一步例示本發明之氮化步驟，以下處理係只 作為例示用。於此例子中，於化學機械研磨F S G層形成於 基材表面後，予以被氮化之基材係被放入於ULTIMA系統 室中，其係於段落II中提及。於加載操作中，於輪機泵抽 空室時，節流閥係全開，氬係以126seem之流速流入至中， 以1 6sccm流經頂部喷嘴。於加載完成後，碰撞電漿之適 當壓力係藉由關閉節流閥而到達，而不必等待超過1 0秒’ 室壓力上升至約50毫托耳，於其後，1000瓦之RF電源 係供給至頂線圈1秒，以碰撞於室中之電漿。再者，1000 瓦電源係被施加至側線圈，於節流閥開放至1 〇〇步之固定 位置之時，這花約1秒之時間。這於氮源流入室中之前’ 建立了具有足夠功率之穩定電漿。 氮氣（N2)係被以30sccm之啟始速率加入至電漿中三 第28頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） n · n 1· n n «ϋ n n 一β β— ϋ ϋ I ϋ 9 n n ϋ «ϋ n n n n n ϋ ϋ I 1 t§ I I n ϋ I n If I (請先閱讀背面之注意事項再填寫本頁) 1238151 A7 五、發明說明（ 秒，於節流閥開放至4〇〇步位置之同 « J «了。允2於以下所示， 基材之最少加熱發生於基材曝露於 … 、二仅準〈電漿接面 電源之五秒中。於氮流動3秒後，除 除了 2〇〇〇瓦之RF電源 外，於350瓦之RF偏壓功率施加之 守 虱流量被關閉 及氛氣增加至8〇Seem，節流閥係全開5。秒。更多或較少 RF偏壓功率可以依據予以為基材所取得之想要 施加。 於氣化處理步驟中，如於上述步驟中，電子爽盤係被 關閉及並未有背，側氦冷卻氣體流動。電聚加熱基材至约 400T：以下。吾人想要停止於FSG層沉積之溫度以下，其 於此例子中為410.42Gt，以避免於削與接近材料之剥 離及避免於FSG層中之其他不想要改變。一更低溫度限制 於一些環境中係適當的，例如，若於基材上有對溫度敏感 結構’需要被保持於最低溫時。相反地，較高溫度，及較 短處理時間可以被使用，若它們並未造成不可接受之裝置 良率或可靠度的話’例如若FSG膜沉積於高於42〇t以上 之溫度。同樣地’不同時間及溫度可以被使用，這係取決 於氮化F S G之想要深度而定。 於此例子中，氮化係於沒有背側氦冷卻時被完成，以 快速加熱基材並降低生產時間。因此，基材之溫度對時間 已經被使用測試晶圓加以特徵化並驗證。於此例子中，基 材為8吋矽晶圓，具有1.5歐姆公分之體電阻率。發晶圓 之加熱速率係取決於晶圓之體電阻率。一般而言，具有較 低體電阻率（較高導電率）之晶圓具有較高導熱率，則必續 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
•费------- 丨訂---------線丨----------------------- 1238151 A7
經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 花較長時間以一電漿加熱該表面區域。 μ第4圖顯示於一氮化處理步騾結束時之溫度對相同狀 態及時間下外露至氮電漿之矽晶圓體電阻率◊第4圖顯示 曰曰圓溫度上升至約6〇t，#電阻率之變化由約〇 〇1歐姆 公分改變至1 ·00歐姆公分。 散熱晶圓之背面，藉由將晶圓夾至晶圓支撐件將熱導 出晶圓並更將進一步以已知功率位準延伸加熱處理。將冷 卻刈例如氦氣流入於晶圓背面及晶圓支撐件間將改良熱 導通出晶圓外並’減緩熱處理；然而，夾持晶圓並使冷卻劑 心動可忐於一些環境下係適當的，例如，當想要低處理溫 度時及/或處理產量不重要時或當想要具有不同電阻率晶 圓之標準氮化處理時，及/或當一溫控回授系統被使用時。 上述氮化處理造成晶圓表面溫度約3 9 0 °c及室塵約；； 笔托耳。所得氮化FSG區域具有約0.40%之氮濃度於接近 FSG層之表面處，並延伸入FSG層約8〇0〇埃。吾人相信 0.40%係為此類型材料於此溫度之氮之可溶解限度。於類 似晶圓上之類似處理已經產生約5000-9000埃間之氮化深 度。熟習於本技藝者將知道溶解限度可以被很多變數所影 響’包含組成，結構及FSG層之溫度及氮擴散入 之含量係為至少接近FSG層表面之氮濃度及時間-溫度乘 積之函數，於FSG層曝露至氮之同時。 如前所討論，吾人想要選擇包含溫度，壓力，氣體流 率及時間等變數之處理條件，使得氮延伸至至少導孔深 度。氮化抑制了 HF形成於導孔區域中並改良至該深度之 '---*-------- (請先閲讀背面之注意事項再填寫本頁) ϋ n ϋ - 第30頁 本紙張尺度適用中國國冢標準（CNS)A4規格（210 X 297公爱 ---^--------— Aw------------------------- 1238151 A7 B7 五、發明說明（） 膜的穩定性。於其他實施例中，較佳地，氮穿透至少較導 孔深度為遠之一固定或百分比距離，以確保於該導孔深度 之較高氮濃度。發明人於穿透係在導孔深度下之時，決定 氮並未負面影響於FSG層下之導電特性。 氮化FSG具有约3.5之介電常數，5其係可相較於FSG 之介電常數。氮化處理同時增加FSG膜之壓縮應力约2 之因數。例如，於氮化處理前，壓縮強度由约6.0 X 108達 因每平方公分增加至於氮化處理後之約1.2 XI 〇9達因每平 方公分。所增加鏖縮應力係有用於降低圖案金屬層中之破 裂，其係典型具有延伸應力，該應力係為氮化FSG所包圍 或所部份包圍。於多金屬層.電子裝置，特別是具有少於 0.25微米幾何之”較高”金屬層中，所增加之壓縮應力係特 別想要的。 於化學機械研磨FSG膜後，若想要的話，一蓋層，阻 障層，黏著層或其他層可以施加至氮化FSG上，或者，基 材可以被進一步處理。例如，一蓋層係相當薄（例如2000 埃厚）之未摻矽玻璃層。 經濟部智慧財產局員工消費合作社印製 VI.測試結果 第5圖為一於如前段落V所述之ultima室HDP中， 依據本發明之一實施例所製造之一千個晶圓之粒子計數 圖。對於粒子大於0.2微米之平均粒子密度係約1 1。其他 氮電漿處理也可以評估。特別是，沒有RF偏壓功率之氮 電漿，即只被RF電源供電者。於一只有RF電源（無rf 第31頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 1238151 A7 ....... " B7 五、發明說明（） ^ ^〜 偏壓功率）處理中，2500瓦係被施加至頂線圈，而35〇() 功率係被施加至側線圈。於一以氧化矽層風乾之室中，超 出〇.2微米被加以只有RF電源氮化處理之粒子量之範圍 係由20至約7000，被加入粒子平均量為約3500。經由實 驗，而決定出於只有電源氮化處理中加入之粒子量對於參 數數量並不太敏感，該參數包含風乾層之厚度，風乾；之 成份（例如FSG對USG)，或於風乾室後之處理過之晶圓 數。然而，吾人決定所加入粒子數係敏感於施加至電装之 RF電源。 ， 第6A圖顯示晶圓溫度對曝露至由2500瓦RF電源所 供電至頂線圈及3 500瓦供給至側線圈之含氮電聚之時間 圖表。第6B圖為一圖表，顯示一基材在類似被曝露至由 1000瓦RF電源供電至頂線圈及1〇〇〇瓦供給至側線圈， 及40 0瓦RF偏壓功率之含氮電漿之基材溫度對時間圖。 加熱曲線係類似，及化學機械研磨FSG膜之氮化係以兩製 程加以完成。因此，決定使用RF偏壓功率配合上RF電源 以加熱晶圓係為一有效方式以加熱晶圓並且不會產生過 量粒子污染。 在沒有RF偏壓功率下加熱係較簡單之程序。因此， 若可能的話，一只有電源程序係想要的。然而，吾人相信 由电源所供電之電漿係足夠地高以加熱基材至約4 〇 〇之 溫度，傾向於乾鍍（於此例子中，一層氧化矽被施加至處 理室之内部作襯墊用，以減少基材之污染）。或者，使用 RF偏壓功率以加熱基材’其他加熱源，例如於晶圓支撐 I I--Γ — — — — — f請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 * · « — — — — — — I— I — — — — — — — — — — — — — — — — III — — — — 第32頁
1238151 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 托架中之加熱器可以用以於基本上取得相同溫度，或者， 一中間電功率可以使用，若一較低溫度（較長時間）及低氮 濃度係可接受的話。同樣地，一中RF功率（於100至400 瓦間）可以被使用，於RF電源上具有適當調整，以完成選 定之基材溫度。 第7A圖為沉積於Ultima HDP室中之沉積FSG層之 SIMS光譜圖。該圖顯示於FSG層中之氮之背景濃度可以 是約1 X 1 018原子每立方公分。相較下，第7B圖為氮化於 含氮為主電漿中'60秒後’以2 5 0 0瓦之rf電源施加至頂 線圈及3500瓦施加至側線圈之FSG層之SIMS光譜圖。 這資料顯示於氮濃度迅速下释至背景位準前，FSG已經進 入至約0.9微米之深度。第7C圖為氮化於含氮為主電漿 中60秒後’以1〇〇〇瓦之rf電源施加至頂線圈及1〇〇〇瓦 施加至側線圈，沒有RF偏恩功率時，FSG層之SIMS光 譜圖。注意水平標度係不同，其中氮係只加入離開表面約 〇，1微米之深度之FSG中。第7D圖為氮化於含氮為主電 漿中120秒後，以1〇〇〇瓦之RF電源施加至頂線圈及1000 瓦施加至側線圈，沒有RF偏壓功率時，FSG層之SIMS 光譜圖。於此曝露時間，加入氮之FSG至離開表面約〇· 15 械米深。第7 E圖為氮化於含氮為主電漿中6 〇秒後，以1 0 0 0 瓦之RF電源施加至頂線圈及1〇0〇瓦施加至側線圈，及 4〇〇瓦之RF偏壓功率時，FSG層之SIMS光譜圖。相較於 第7E圖與第7B圖，顯示偏壓RF功率為有效增加晶圓溫 度及氮擴散入FSG層之方法。 第33頁 (請先閱讀背面之注意事項再填寫本頁) I · · -0 Mm— 1« n ϋ ϋ n n 一* n n βϋ I ί ϋ ·1 線·^------------------------ 1238151 A7 B7 五、發明說明（ 經濟部智慧財產局員工消費合作社印製 本明之方法並不限定於以上所述之特定參數。熟習 於本技藝者將了解不同處理條件及不同反應源可以在不 脫離本發明之精神下加以使用。例如，一電漿可以由n2〇 , 氨，或其他氮源產生，或除了氮氣源外，其他元素，例如 氦或氫可以加至電漿中。熟習於此技藝者可以知道，此等 加入可以依據可接受處理參數，進一步改變電漿之加熱或 濺擊特性。同時，雖然本案主要討論於cMP處理後加以 氮化FSG層，但也可以用以氮化其他摻函素矽玻璃層於後 CMP。 ! 另外’雖然上述實施例使用Ultima HDP-CVD系統， 但其他電漿系統，例如平行板電漿系統，ECR電漿系統， 甚至遠端電漿系統也可以用以提供氮物種至摻卣素碎玻 璃面。同樣地，其他加熱方法也可以用以加熱晶圓至想要 溫度’例如以紅外線燈加熱晶圓或於電阻性加熱托架上加 熱。加熱方法可能包含一主動溫度控制特性。依據本發明 以氮化一摻函素化學機械研磨面之其他等效或替代方法 對於熟習於本技藝者將是明顯的，例如，將氮佈植入被研 磨面中。這些等效及替代係傾向於包圍於本發明之範圍 中。對於熟習於本技藝者，其他變化係明顯的。因此，這 些並不是想要限定本發明，隨附之申請專利範圍才是用以 限定本發明。 -------------- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） « — — — — — — I— I iA_v— — — — — — — — — — — — — — — — — — — — — —

Claims (1)

1238151 A8 B8 C8 D8 月修正 六、申請專利範圍 公告本
1· 一種於一其上形成有複數導線之基材上形成一介電層之 方法’該方法至少包含步驟·· U)沉積一摻_素矽玻璃層於該基材上並位於該等複 數導線上； (b) 其後，研磨該摻齒素矽玻璃層，以形成一大致平 坦之表面；及 (c) 繼而’暴露該受研磨面至由一氮氣源所形成的一 電衆中’以氮化該受研磨面。 2 ·如申請專利範圍第1項所述之方法，其中上述之摻鹵素 石夕玻璃層包含摻氟石夕玻璃層。 3·如申請專利範圍第i項所述之方法，其中上述之摻齒素 矽玻璃層係使用化學機械研磨技術加以研磨。 4.如申請專利範圍第1項所述之方法，其中上述之氮化包 含加入至少1χ 1〇20原子每立方公分之氮濃度至少2000 埃至該摻齒素矽玻璃中。 5 ·如申請專利範圍第1項所述之方法，其中上述之摻鹵素 矽玻璃層係沉積為一金屬層間介電質層。 6.如申請專利範圍第5項所述之方法，更包含於氮化該摻 i素石夕玻璃層之受研磨面後，將該層作出圖案並蝕刻該 第35頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 先 讀 背 面 之 注 項
訂 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印？衣 1238151 六、申請專利範圍 層’以形成連接至下層特徵之導孔。 7·如申請專利範圍第6項所述之方法，其中上述之導孔具 有一深度及該氮化包含加入至少1 χ丨〇2〇原子每立方公 分之氮濃度達至少該導孔深度。 8.如申請專利範圍第2項所述之方法，其中上述之摻氣石夕 玻璃層之至少開始部份係僅使用於高密度電漿化學氣 相沉積室中之RF電源加以沉積，該室具有一 rf源電 極及一 RF偏壓電極。 9·如申請專利範圍第丨項所述之方法，其中上述之氮化包 含藉由將基材曝露至含氮電漿中，而將基材加熱。 10. 如申請專利範圍第9項所述之方法，其中上述之含氛電 漿係只由一 RF電源而形成於一高密度電漿處理室中。 11. 如申凊專利範圍第9項所述之方法，_其中上述之含氮電 漿係由RF電源及RF偏壓源而形成於一高密度電聚處 理室中。 12·如申請專利範圍第9項所述之方法，其中上述之含氮電 漿係由氮氣形成。 第36頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱）
1238151 A8 B8 C8 D8 六、申請專利範圍 13.—種於基材上形成一介電層之方法，該方法至少包含步 驟： U)沉積一摻氟矽玻璃（Fsg)層於基材上； (b) 使用一化學機械研磨技術，以研磨該fsg層，以 形成一受研磨面；及 (c) 氮化該受研磨面，其係藉由將該受研磨面曝露至 一由至少氮氣所形成之電漿中以加入至少約5xi〇i9原 子母立方公分之氮濃度進入FSG層至由受研磨面至少 5000埃之深度。 14·如申請專利範圍第13項所述之方法，其中上述之電漿 係由基本上由分子氮構成之氣體所形成。 15·如申請專利範圍第9項所述之方法，其中上述之電漿係 由基本上由分子氮構成之氣體所形成。 16·—種用以增加於一層摻氟矽玻璃（FSG)中之壓縮應力之 方法，該方法至少包含步驟： (a) 沉積一 FSG膜於一基材上；及 經濟部智慧財產局員工消費合作社印制取 (b) 藉由曝露該FSG膜至一由一氮氣源所形成之電漿 一段時間及至少足夠以將氮加入FSG膜之溫度，於至少 約102G每立方公分之濃度，而氮化該FSG膜至至少約 〇. 5微米之選定厚度。 第37頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 1238151 | D8 六、申請專利範圍 17. 如申請專利範圍第16項所述之方法，其中上述之FSG 膜於步驟（b)之氮化前，具有〆啟始壓縮應力，且於步驟 (b)之氮化後，具有一後續麈縮應力，該啟始壓縮應力係 約該後續壓縮應力之一半。 18. 如申請專利範圍第16項所述之方法，更包含一介於步 驟（a)及步驟（b)之間的研磨FSG膜之步驟。 19·如申請專利範圍第16項所述之方法，其中上述之基材 包含一圖案化之金屬層，位於一半導體晶圓及FSG膜之 間，該FSG膜已經被沉積於該圖案化金屬層上並靠近該 處。 20·—種基材處理設備，用以氮化於一基材上之氟化矽玻璃 層，該設備至少包含： (a) —電漿處理室； (b) —氣體輸送系統，架構以輸送一含氮源氣體至電 漿處理室； (c) 一 RF電漿系統，架構以形成一電漿於該處理室 内； (d) — CMP處理室； (e) —基材傳送系統，架構以傳送基材於CMP室及電 漿CVD室之間； (f) 一控制器，架構以控制該氟體輸送系統，該RF 第38頁 本紙張尺度適用中國國豕標準（CNS)A4規格（21Q X 297公餐） (請先¾讀背面之注意事項再'
經濟部智慧財產局員工消費合作社印乳 A8 B8 C8 D8 1238151 六、申請專利範圍 電漿系統及該基材傳送系統；及 (g) —記憶體，連接至該控制器，該記憶體包含一電 腦可讀取媒體，其具有一電腦可讀取程式内藏於其中， 用以導引基材處理設備之操作，該電腦可讀取程式包 含： (i) 電腦指令，用以控制基材傳送系統，以由該 CMP室傳送具有一經研磨之摻鹵素矽玻璃層形成 於其上之基材至該電漿處理室； (ii) 電腦指令，用以控制氣體輸送系統，以將含 氮氣體源流通入該電漿處理室；及 (iii) 電腦指令，用以控制電漿系統，以由含氮氣 體源形成一電漿，以氮化該受研磨之摻齒素矽玻璃 層0 (請先¾讀背面之注意事項再 本 頁) 經濟部智慧財產局員工消費合作社印？衣 第39頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW089108052A 1999-06-22 2000-04-27 Nitrogen treatment of polished halogen-doped silicon glass TWI238151B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/337,983 US6413871B2 (en) 1999-06-22 1999-06-22 Nitrogen treatment of polished halogen-doped silicon glass

Publications (1)

Publication Number Publication Date
TWI238151B true TWI238151B (en) 2005-08-21

Family

ID=23322893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089108052A TWI238151B (en) 1999-06-22 2000-04-27 Nitrogen treatment of polished halogen-doped silicon glass

Country Status (4)

Country Link
US (1) US6413871B2 (zh)
JP (1) JP4575552B2 (zh)
KR (1) KR100696037B1 (zh)
TW (1) TWI238151B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112469679A (zh) * 2018-03-05 2021-03-09 旭硝子欧洲玻璃公司 防眩光玻璃板

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
US6524969B2 (en) * 2000-10-05 2003-02-25 Applied Materials, Inc. High density plasma chemical vapor deposition (HDP-CVD) processing of gallium arsenide wafers
US6589868B2 (en) * 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
US6815007B1 (en) * 2002-03-04 2004-11-09 Taiwan Semiconductor Manufacturing Company Method to solve IMD-FSG particle and increase Cp yield by using a new tougher UFUN season film
US6723634B1 (en) * 2002-03-14 2004-04-20 Advanced Micro Devices, Inc. Method of forming interconnects with improved barrier layer adhesion
JP3504940B2 (ja) * 2002-05-17 2004-03-08 沖電気工業株式会社 半導体装置の製造方法
JP2004103971A (ja) * 2002-09-12 2004-04-02 Hitachi High-Technologies Corp ダマシン処理方法、ダマシン処理装置および、ダマシン構造
US6774012B1 (en) * 2002-11-08 2004-08-10 Cypress Semiconductor Corp. Furnace system and method for selectively oxidizing a sidewall surface of a gate conductor by oxidizing a silicon sidewall in lieu of a refractory metal sidewall
US6808748B2 (en) * 2003-01-23 2004-10-26 Applied Materials, Inc. Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US6830996B2 (en) * 2003-03-24 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device performance improvement by heavily doped pre-gate and post polysilicon gate clean
US6903031B2 (en) * 2003-09-03 2005-06-07 Applied Materials, Inc. In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
US6933157B2 (en) * 2003-11-13 2005-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer manufacturing methods employing cleaning delay period
KR100589046B1 (ko) * 2004-09-23 2006-06-12 삼성전자주식회사 박막 형성 방법
US7722719B2 (en) * 2005-03-07 2010-05-25 Applied Materials, Inc. Gas baffle and distributor for semiconductor processing chamber
US7557043B2 (en) * 2005-06-15 2009-07-07 United Microelectronics Corp. Method of fabricating the stacked structure and damascene process
JP4597792B2 (ja) * 2005-06-27 2010-12-15 東京エレクトロン株式会社 処理ガス供給構造およびプラズマ処理装置
US7877895B2 (en) 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
US8252640B1 (en) 2006-11-02 2012-08-28 Kapre Ravindra M Polycrystalline silicon activation RTA
US7758698B2 (en) * 2006-11-28 2010-07-20 Applied Materials, Inc. Dual top gas feed through distributor for high density plasma chamber
US20080121177A1 (en) * 2006-11-28 2008-05-29 Applied Materials, Inc. Dual top gas feed through distributor for high density plasma chamber
US20080124944A1 (en) * 2006-11-28 2008-05-29 Applied Materials, Inc. Gas baffle and distributor for semiconductor processing chamber
US7740706B2 (en) * 2006-11-28 2010-06-22 Applied Materials, Inc. Gas baffle and distributor for semiconductor processing chamber
US7678715B2 (en) 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
KR100953016B1 (ko) * 2008-01-22 2010-04-14 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8252653B2 (en) * 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
US8198671B2 (en) * 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
US8980767B2 (en) * 2012-01-13 2015-03-17 Applied Materials, Inc. Methods and apparatus for processing a substrate
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
DE102016101197A1 (de) * 2016-01-25 2017-07-27 Hella Kgaa Hueck & Co. Verfahren zum Oberflächenbeschichten eines Bauteils unter Vakuum und Vakuumbeschichtungsanlage hierzu
GB201906840D0 (en) * 2019-05-15 2019-06-26 Spts Technologies Ltd Method of deposition
CN114724945A (zh) * 2022-05-18 2022-07-08 北京屹唐半导体科技股份有限公司 等离子体氮化掺杂方法和装置及半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3979687B2 (ja) * 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
US5738574A (en) 1995-10-27 1998-04-14 Applied Materials, Inc. Continuous processing system for chemical mechanical polishing
US5869149A (en) * 1997-06-30 1999-02-09 Lam Research Corporation Method for preparing nitrogen surface treated fluorine doped silicon dioxide films
US5908672A (en) 1997-10-15 1999-06-01 Applied Materials, Inc. Method and apparatus for depositing a planarized passivation layer
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112469679A (zh) * 2018-03-05 2021-03-09 旭硝子欧洲玻璃公司 防眩光玻璃板

Also Published As

Publication number Publication date
KR100696037B1 (ko) 2007-03-15
US20010033900A1 (en) 2001-10-25
KR20010049597A (ko) 2001-06-15
JP4575552B2 (ja) 2010-11-04
JP2001135635A (ja) 2001-05-18
US6413871B2 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
TWI238151B (en) Nitrogen treatment of polished halogen-doped silicon glass
TW406358B (en) Sequencing of the recipe steps for the optimal low-dielectric constant HDP-CVD processing
TW438903B (en) Methods and apparatus for depositing premetal dielectric layer at subatmospheric and high temperature conditions
TW580752B (en) Method of depositing a nitrogen-doped FSG layer
KR100798552B1 (ko) 화학 기상 증착된 필름의 인-시츄 후증착 표면 부동태화 방법
US6329297B1 (en) Dilute remote plasma clean
US6070550A (en) Apparatus for the stabilization of halogen-doped films through the use of multiple sealing layers
TW502290B (en) Trench fill with HDP-CVD process
US6633076B2 (en) Methods and apparatus for producing stable low k FSG film for HDP-CVD
JP4364438B2 (ja) 高膜品質で水素含有量の低い窒化ケイ素を堆積するプラズマプロセス
KR100696040B1 (ko) Ｈｄｐ-ｆｓｇ 박막과 배리어층의 접착력을 강화시키는 방법
KR20010062663A (ko) 고밀도 플라즈마 반응로내의 질화 실리콘의 인시튜 증착및 집적화
JPH1167746A (ja) Ｈｄｐ−ｃｖｄ装置内の粒子特性を改善するシーズニングプロセスにおける酸素対シランの比の制御
JPH1167744A (ja) 誘電酸化物層及び反射防止膜のインサイチュ堆積
JP2002334871A5 (zh)
JP2001203201A (ja) Ｈｄｐ−ｃｖｄを適用したバリヤ層の堆積
KR20010021723A (ko) 원격 플라즈마 세정 장치
EP0822585A2 (en) Stress control by fluorination of silica film
EP1071833B1 (en) Method and apparatus for modifying the profile of high-aspect-ratio gaps using differential plasma power
US6797646B2 (en) Method of nitrogen doping of fluorinated silicate glass (FSG) while removing the photoresist layer

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees