JP4575552B2 - 研磨されたハロゲンドープシリコンガラスの窒素処理 - Google Patents
研磨されたハロゲンドープシリコンガラスの窒素処理 Download PDFInfo
- Publication number
- JP4575552B2 JP4575552B2 JP2000188190A JP2000188190A JP4575552B2 JP 4575552 B2 JP4575552 B2 JP 4575552B2 JP 2000188190 A JP2000188190 A JP 2000188190A JP 2000188190 A JP2000188190 A JP 2000188190A JP 4575552 B2 JP4575552 B2 JP 4575552B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- nitrogen
- chamber
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10P14/60—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
- C03C15/02—Surface treatment of glass, not in the form of fibres or filaments, by etching for making a smooth surface
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
- C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
- C03C23/006—Other surface treatment of glass not in the form of fibres or filaments by irradiation by plasma or corona discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
- H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H10P14/6526—
-
- H10P14/6532—
-
- H10P95/00—
-
- H10P95/062—
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C2218/00—Methods for coating glass
- C03C2218/30—Aspects of methods for coating glass not covered above
- C03C2218/31—Pre-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H10P14/6336—
-
- H10P14/6924—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geochemistry & Mineralogy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Plasma & Fusion (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Mechanical Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路の製造に関する。更に詳細には、本発明は、改良された誘電体層を有する素子を製造する方法と装置とを提供する。
【０００２】
【従来の技術】
集積回路は発展を続けており、一般にますます複雑になっている。このますます増える複雑さは、集積回路が製造される半導体チップに対して更に大きな能力、すなわちより高い集積度を持たせたいという希望から起こってくる。例えば集積された素子の回路部品（トランジスタ、コンデンサ等）をより小さくし、部品同士をより近づけ、単位チップ面積当たりの部品数を多くするための努力が続けられてきた。
【０００３】
集積回路内の素子のフィーチャのサイズがより小さくなるにつれて、集積回路の性能に関して新たな懸念が起こってくる。これらのことは、新世代の素子においては異なる取組みをする必要があるかもしれない。例えば動作速度と消費電力は、金属配線といった導電性構造を電気的に絶縁するために使われる材料の誘電率に対する集積回路の敏感度によって影響され得る。集積回路の製造における絶縁材料として、種々の形状の酸化シリコンまたは酸化シリコンベースのガラスが使われることが多い。酸化シリコンは一部の用途では許容可能なほどに低い誘電率を持っているが、多くのタイプの回路では更に低い誘電率が望ましい。
【０００４】
いわゆるフッ素ドープされたシリコンガラス（「ＦＳＧ」）を製造するためにフッ素を酸化シリコンに添加することは、絶縁材料の誘電率を下げることを可能にする。しかしながら、一般にプラズマ増速ＣＶＤ（「ＰＥＣＶＤ」）プロセスといった化学気相堆積（「ＣＶＤ」）プロセス中に行われる酸化シリコンへのフッ素の添加は、製造プロセスに新たな問題を引き起こす。例えば「遊離」（結合していない）フッ素は、大気中の水蒸気を含めて水と結合してフッ化水素酸を形成することがある。それからこのフッ化水素酸は、アルミニウム金属配線といった集積回路の製造に使われる材料のあるものを腐食したり、あるいは化学的に浸食する可能性がある。更にＦＳＧ薄膜に吸収された水は一般に、フッ素が第一に下げようとしていた薄膜の誘電率を増加させる。
【０００５】
遊離フッ素とフッ化水素酸とが引き起こす問題に取り組むために、種々の手法が開発されてきた。それらの手法の一つは、ＦＳＧ−ＵＳＧ層を別の薄膜で被覆して集積回路が更に処理できるまで、大気からこのＦＳＧをシールするためにＦＳＧの上にドープしてないシリコンガラス（「ＵＳＧ」）の「キャップ」を形成することであった。ＦＳＧ薄膜を安定化するために、ウェハを表面加熱またはベークするといった他の手法が開発されている。
【０００６】
しかしながら、新しい集積回路製造方法の適用は、幾つかの製造プロセスにおける従来のＦＳＧ安定化手法の有用性を制限している。例えば化学的機械的研磨（「ＣＭＰ」）手法は現在、種々の集積回路製造業者の製造プロセスに組み込まれている。ＣＭＰは一般に、集積回路ウェハからある選択された量の材料を除去して、そのウェハの表面を平滑にする。例えば、もしトレース（配線）といった導電性材料のパターニングされた層の上に絶縁材料の層が堆積されると、そのパターニングされた層のトポロジー（形状）の少なくとも一部は、堆積された層の表面に残っていることが多い。幅広い種々の平滑化手法が開発されている。しかしながらＣＭＰ処理によって平らで滑らかな表面が作り出されるので、この処理は幾つかの用途では最も適切な平滑化手法である。一般にＣＭＰは、研磨パッドと専用の研磨剤とを使ってウェハの表面の高い部分を除去して、その表面を平らな平面に研磨する。ＣＭＰによって作られる平らな表面は、他の幾つかの理由の中でも、後続の層が堆積されてパターニングされるとき、特に非常に小さなフィーチャがその後続の層内に画定される場合に望ましいものである。しかしながらＣＭＰは一般に層の表面の最上部を除去するので、ＦＳＧ薄膜が研磨されるときに、ＦＳＧ薄膜に使われる安定化手法を妨げることがある。
【０００７】
したがって、ＣＭＰ処理に適合するＦＳＧ安定化手法が望まれている。このようなＦＳＧ安定化手法が、標準的な集積回路材料に適合していて、集積回路製造環境で実行可能であることは、更に望まれている。
【０００８】
【課題を解決するための手段】
本発明は、ＦＳＧ層がＣＭＰ処理工程によって平滑化されることを可能にし、且つ後続の処理工程の時になお、これらＦＳＧ層の安定性を維持する、基板（例えばシリコンウェハ）上に集積回路素子を製造するためのプロセスと装置とを提供する。
【０００９】
一実施形態では、ＦＳＧ薄膜が基板に堆積され、それから化学的機械的に研磨される。研磨された表面は、引き続いてこのＦＳＧ薄膜の研磨済み表面を窒素に暴露することによって窒化される。例えば基板が主として窒素ガス（Ｎ2）から形成されたプラズマに暴露されながら、ＦＳＧ薄膜内への窒素の拡散を容易にするために、この基板は加熱される。更に別の実施形態では、基板は、所望の表面温度を達成するために必要なソースプラズマ電力を削減し、それによって基板の表面の粒子状の汚染を減らすために、バイアス高周波成分を含むプラズマを使って加熱される。このような窒化処理では、下記のように少なくとも５０００Åの深さ、あるいは少なくともバイア深さにまでＦＳＧ薄膜内に窒素を混入することが好ましい。
【００１０】
本発明の目的と利点とを更に理解するために、付属の図面と共に記述されている下記の詳細な説明を参照すべきである。
【００１１】
【発明の実施の形態】
Ｉ．まえがき
本発明は、ＣＭＰ処理工程の後にＦＳＧ薄膜の表面を窒化することによって、研磨されたＦＳＧ薄膜を安定化する。ＣＭＰ処理は、一般に湿式処理であって、ＦＳＧ薄膜を水和する。化学的機械的に研磨されたＦＳＧ薄膜の表面を選択された条件下で窒素プラズマに暴露すると、ＦＳＧ薄膜内に窒素が混入される。ＦＳＧ薄膜内の窒素は、水素と遊離フッ素の両者に対してスカベンジャー／ゲッター剤（不純物除去剤）として働き、こうしてフッ化水素酸の形成を抑制すると信じられている。
【００１２】
更に窒素は、環境からのその後の水分吸収の可能性を減少させて薄膜を安定化するが、この態様は、窒素プラズマ処理の後に真空を開放しないで研磨窒化済みのＦＳＧ表面に後続の層が堆積される実施形態では重要でない。ある特定の実施形態では、化学的機械的に研磨されたＦＳＧ薄膜で被覆された基板の表面を約４００℃の温度にまで加熱するためにソースプラズマ高周波電力と共にバイアスプラズマ高周波電力が使われる。これらの条件下で、ＦＳＧ薄膜は、妥当な時間内でほぼ「バイア深さ」にまで窒化される（ＦＳＧ層の化学的機械的に研磨された表面とこのＦＳＧ層の表面下の導電層との間の距離は、その導電層との電気的接続を行うために引き続いてバイアが開けられて充填される深さを決定する。これが「バイア深さ」である。）窒素をＦＳＧ薄膜の少なくともバイア深さにまで添加すると、このバイア領域でのＨＦの形成が抑制される。そうでない場合は、このようなＨＦ形成はバイア充填材料その他の構造物に関して腐食、層間剥離あるいは粘着といった問題を引き起こす可能性がある。
【００１３】
ＩＩ．例示的基板処理システム
図１Ａは、本発明によるハロゲンドープされた誘電体層が堆積され、それから化学的機械的に研磨された後に引き続いて窒化処理工程を施される高密度プラズマ化学気相堆積（ＨＤＰ−ＣＶＤ）システム１０の一実施形態を示す。システム１０は、チャンバ１３と真空システム７０とソースプラズマシステム８０Ａとバイアスプラズマシステム８０Ｂとガス供給システム３３と遠隔プラズマ洗浄システム５０とを含んでいる。
【００１４】
チャンバ１３の上部は、酸化アルミニウムまたは窒化アルミニウムといったセラミック誘電体材料で作られたドーム１４を持っている。ドーム１４は、プラズマ処理領域１６の上部境界を画定している。プラズマ処理領域１６は、基板１７の上面と基板支持部材１８とによって底部で境界が作られている。
【００１５】
ヒータプレート２３とコールドプレート２４とがドーム１４の上に置かれ、ドーム１４に熱的に連結されている。ヒータプレート２３とコールドプレート２４は、ドーム温度が約１００℃から２００℃の範囲に亘って±約１０℃以内に制御できるようにしている。これによって種々のプロセスに関してドーム温度を最適化することが可能になる。例えば洗浄プロセスやエッチングプロセスでは、堆積プロセスよりも高い温度にドームを維持することが望ましい。ドーム温度の精密な制御はまた、チャンバ内のフレーク（薄片）や粒子の数を減らし、堆積された層と基板との間の密着性を向上させる。
【００１６】
チャンバ１３の下部は、チャンバを真空システムに結合する本体部材２２を持っている。基板支持部材１８のベース部分２１は、本体部材２２に取り付けられ、これと連続する内部表面を形成している。基板は、ロボットブレード（図示せず）によってチャンバ１３からチャンバ１３の側面の挿入排出口（図示せず）を通して搬出入される。昇降ピン（図示せず）は、電動機（これも図示せず）の制御下で上昇し、それから下降して、基板を上部積載位置５７のロボットブレードから下方の処理位置５６に移動させられ、そこで基板は基板支持部材１８の基板受け部１９上に置かれる。基板受け部１９は、所望であれば基板処理中、基板支持部材１８に基板を選択的に固定することができる静電チャック２０を持っている。好適な実施の形態では基板支持部材１８は、酸化アルミニウムまはたアルミニウムセラミック材料で作られている。
【００１７】
真空システム７０は、ツインブレード（２枚羽根）絞り弁（スロットルバルブ）２６を収納していてゲートバルブ２７に取り付けられている絞り弁体２５と、ターボ分子ポンプ２８とを含んでいる。絞り弁体２５は、参考のためにここに組み入れてある、１９９５年１２月１２日に出願された同時係属同時譲渡中の米国特許出願第０８／５７４，８３９号に記載されているように、ガス流に対する障害を最小にし、また対称なポンプ動作を可能にするということに留意すべきである。ゲートバルブ２７は、絞り弁体２５からポンプ２８を隔離でき、また絞り弁２６が全開の時に排気流量を制限することによってチャンバ圧を制御することもできる。絞り弁とゲートバルブとターボ分子ポンプとの配置は、約１ｍＴｏｒｒから約２Ｔｏｒｒまでの間でチャンバ圧の精密で安定な制御を可能にしている。
【００１８】
ソースプラズマシステム８０Ａは、ドーム１４に取り付けられた上部コイル２９と側面コイル３０とを持っている。対称なグランドシールド（図示せず）が、これらのコイル間の電気的結合を小さくしている。上部コイル２９は、上部ソース高周波（ＳＲＦ）発生器３１Ａによって付勢され、これに対して側面コイル３０は、側面ＳＲＦ発生器３１Ｂによって付勢されており、各コイルに関して独立した電力レベルと動作周波数とを可能にしている。この二重コイルシステムは、チャンバ１３内の放射イオン密度の制御を可能にし、それによってプラズマの均一性を向上させている。側面コイル３０と上部コイル２９は、一般に誘導的に駆動され、これは補助電極を必要としない。ある特定の実施形態では上部ソース高周波発生器３１Ａは、公称２ＭＨｚで最大２，５００ワットまでの高周波電力を供給し、側面ソース高周波発生器３１Ｂは、公称２ＭＨｚで最大５，０００ワットまでの高周波電力を供給する。上部および側面高周波発生器の動作周波数は、プラズマ発生効率を向上させるために公称動作周波数から（例えばそれぞれ１．７から１．９ＭＨｚと１．９から２．１ＭＨｚに）ずらすことができる。
【００１９】
バイアスプラズマシステム８０Ｂは、バイアス高周波（ＢＲＦ）発生器３１Ｃとバイアス整合ネットワーク３２Ｃとを持っている。このバイアスプラズマシステム８０Ｂは、基板部１７を、補助電極として働く本体部材２２に容量的に結合している。バイアスプラズマシステム８０Ｂは、ソースプラズマシステム８０Ａによって生成されたプラズマ種（例えばイオン）の基板表面への搬送を向上させるために役立っている。ある特定の実施形態ではバイアス高周波発生器は、１３．５６ＭＨｚで最大５，０００ワットまでの高周波電力を供給する。
【００２０】
高周波発生器３１Ａ、３１Ｂは、ディジタル制御の合成器を持っており、約１．８ＭＨｚから２．１ＭＨｚまでの周波数範囲に亘って動作する。各発生器は、チャンバとコイルから反射して発生器に戻る電力を測定する高周波制御回路（図示せず）を持っており、同業者によって理解されるように、反射電力を最小にするように動作周波数を調整する。高周波発生器は一般に、５０オームの特性インピーダンスを有する負荷で作動するように設計されている。高周波電力は、発生器からよりも異なる特性インピーダンスを有する負荷から反射される可能性がある。これは、負荷に伝達される電力を減少させる。更に負荷から発生器に反射されて発生器に戻る電力は、発生器を過負荷にして損傷を与える可能性がある。プラズマのインピーダンスは、プラズマイオン密度によって、他の要因の間でも５オーム未満から９００オームを超える範囲に亘っているため、また反射電力は周波数の関数であるから、反射電力にしたがって発生器の周波数を調整することにより、高周波発生器からプラズマに伝達される電力が増加し、発生器も保護される。反射電力を減らして効率を向上させる他の方法は、整合ネットワークによるものである。
【００２１】
整合ネットワーク３２Ａ、３２Ｂは、それぞれのコイル２９、３０を有する発生器３１Ａ、３１Ｂの出力インピーダンスを整合させる。高周波制御回路は、負荷が変化するにつれて発生器を負荷に整合させるように整合ネットワーク内のコンデンサの値を変化させることによって両整合ネットワークを調整（チューニング）する。高周波制御回路は、負荷から反射して発生器に戻る電力がある一定の限界を超えたときに整合ネットワークを調整することができる。一定の整合を与えて、整合ネットワークの調整から高周波制御回路を効率的に不作動にする一つの方法は、反射電力限界を反射電力の如何なる期待値よりも上に設定することである。これは、整合ネットワークを最も新しい条件で一定に保持することによって、幾つかの条件下でプラズマを安定にする助けとなる。
【００２２】
他の測定もプラズマ安定化に役立つ可能性がある。例えば高周波制御回路は、負荷（プラズマ）に送られる電力を決定するために使用でき、またある層の堆積中は供給される電力を実質的に一定に保持するように発生器出力電力を増減することもできる。
【００２３】
ガス供給システム３３は、数個のガス源３４Ａ−３４Ｆからガス供給ライン３８（その一部だけ図示されている）を経由して基板を処理するチャンバにガスを供給する。同業者によって理解されるように、ガス源３４Ａから３４Ｆのために使われる実際のガス源とチャンバ１３へのガス供給ライン３８の実際の接続とは、チャンバ１３内で実行される堆積プロセスや洗浄プロセスによって変わる。ガスは、ガスリング３７および／または上部ノズル４５を介してチャンバ１３内に導入される。図１Ｂは、ガスリング３７の更に細部を示すチャンバ１３の単純化された部分断面図である。
【００２４】
一実施形態では、第１、第２のガス源３４Ａ、３４Ｂと第１、第２のガス流コントローラ３５Ａ’、３５Ｂ’は、ガス供給ライン３８（その一部だけ図示されている）を経由してガスリング３７内のリングプレナム（リング空間）３６にガスを供給する。ガスリング３７は、基板上に均一なガス流を供給する複数のソースガスノズル３９（説明のためにその一つだけが図示されている）を持っている。ノズル長とノズル角は、個々のチャンバ内の特定のプロセスのために均一性プロファイルの適応化とガス利用の効率化を可能にするように変えることができる。好適な一実施の形態では、ガスリング３７は、酸化アルミニウムセラミック製の１２本のソースガスノズルを持っている。
【００２５】
ガスリング３７はまた、複数の酸化剤ガスノズル４０（その一つだけが図示されている）を持っており、これは好適な実施の形態では、ソースガスノズルと同一平面上にあって、これより短くなっており、また一実施の形態では、本体プレナム４１からガスを受け取る。幾つかの実施の形態では、ソースガスと酸化剤ガスとをチャンバ１３内に注入する前にこれらのガスを混合しないことが望ましい。他の実施の形態では、酸化剤ガスとソースガスは、本体プレナム４１とガスリングプレナム３６との間に窓（図示せず）を設けることによって、これらのガスをチャンバ１３内に注入する前に混合できる。一実施形態では、第３、第４のガス源３４Ｃ、３４Ｄと第３、第４のガス流コントローラ３５Ｃ’、３５Ｄ’は、ガス供給ライン３８を経由して本体プレナムにガスを供給する。窒素源３４Ｆは、窒素プラズマを利用する処理工程のために、ガスリングの酸化剤ノズルへの窒素ガス（Ｎ2）をチャンバに供給する。その代替として窒素ガスは、上部ノズルといった他のあるいは追加の導入口を経由してチャンバに供給することもできる。４３Ｂといった追加のバルブ（図示してない他のバルブ）は、ガス流コントローラからチャンバへのガスを遮断することができる。
【００２６】
可燃性、有毒あるいは腐食性ガスが使用される実施形態では、堆積後にガス供給ライン内に残留するガスを除去することが望ましい。これは、チャンバ１３を供給ライン３８Ａから隔離するため、また例えば供給ライン３８Ａを真空フォアライン４４に連通させるために、バルブ４３Ｂといった３ウェイバルブを使って達成できる。図１Ａに示すように、４３Ａ、４３Ｃといった他の類似のバルブを他のガス供給ラインに組み入れることもできる。このような３ウェイバルブは、連通口のないガス供給ラインの体積（３ウェイバルブとチャンバ間の）を最小にするように、できるだけチャンバ１３の近くに配置することができる。更に２ウェイ（オンオフ）バルブ（図示せず）をマスフローコントローラ（「ＭＦＣ」）とチャンバとの間、またはガス源とＭＦＣとの間に置いてもよい。
【００２７】
再び図１Ａを参照すれば、チャンバ１３はまた、上部ノズル４５と上部通気孔４６とを持っている。上部ノズル４５と上部通気孔４６は、上方ガス流と側方ガス流とを独立に制御することを可能にしており、これが薄膜の均一性を向上させ、薄膜の堆積とドーピングパラメータの微調整を可能にしている。上部通気孔４６は、上部ノズル４５の周りの環状開口部である。一実施の形態では、第１のガス源３４Ａは、ソースガスノズル３９と上部ノズル４５とにソースガスを供給する。ソースノズルＭＦＣ３５Ａ’は、ソースガスノズル３９に供給されるガスの量を制御し、上部ノズルＭＦＣ３５Ａは、上部ノズル４５に供給されるガスの量を制御する。同様に二つのＭＦＣ３５Ｂ、３５Ｂ’は、ガス源３４Ｂといった単一の酸素源から上部通気孔４６と酸化剤ガスノズル４０との両者への酸素の流れを制御するために使用することができる。上部ノズル４５と上部通気孔４６とに供給されるガスは、チャンバ１３内に流し込む前に分離しておいてもよく、あるいはこれらのガスをチャンバ１３内に流し込む前に上部プレナム４８内で混合してもよい。チャンバの種々の部分に供給するために同一ガスの別々のガス源を使ってもよい。
【００２８】
チャンバコンポーネントから堆積残留物を定期的に洗浄除去するために、遠隔マイクロ波発生プラズマ洗浄システム５０が設けられている。この洗浄システムは、反応器空洞５３内で洗浄ガス源３４Ｅ（例えば分子状フッ素、三フッ化窒素、その他のフッ化炭化水素または同等物）からプラズマを発生させる遠隔マイクロ波発生器５１を持っている。このプラズマから生成される反応種は、アプリケータチューブ（供給管）５５を通って洗浄ガス供給口５４を経てチャンバ１３に運ばれる。洗浄プラズマを収納するために使用される材料（例えば空洞５３、供給管５５）は、プラズマからの攻撃に耐えなくてはならない。反応器空洞５３と供給口５４との間の距離は、所望のプラズマ種の濃度が反応器空洞５３からの距離にしたがって減少するので、できるかぎり短くしておくべきである。遠隔の空洞内で洗浄プラズマを発生させることによって、効率的なマイクロ波発生器の使用が可能となり、チャンバコンポーネントは、インシトゥに形成されるプラズマ内に存在し得るグロー放電の温度や放射やボンバードメントを受けなくなる。その結果、静電チャック２０といった比較的敏感なコンポーネントでも、ダミーウェハでカバーすることも、本来のプラズマ洗浄プロセスで必要とされるように保護することも必要なくなる。
【００２９】
システムコントローラ６０は、システム１０の動作を制御する。好適な実施の形態では、コントローラ６０は、プロセッサ６１に連結されたハードディスク駆動装置、フロッピーディスク駆動装置（図示せず）、カードラック（図示せず）といったメモリ６２を持っている。カードラックは、シングルボードコンピュータ（ＳＢＣ）（図示せず）と、アナログディジタル入出力ボード（図示せず）と、インタフェースボード（図示せず）と、パルスモータコントローラボード（図示せず）とを含むことができる。システムコントローラは、ボードとカードケージとコネクタの寸法とタイプとを定義しているＶｅｒｓａ Ｍｏｄｕｌａｒ Ｅｕｒｏｐｅａｎ（ＶＭＥ）規格に準拠している。ＶＭＥ規格はまた、１６ビットデータバスと２４ビットアドレスバスとを有するようなバス構造も定義している。システムコントローラ３１は、ハードディスク駆動装置に記憶されたコンピュータプログラムの制御下で、あるいは取り外し可能ディスクに記憶されたプログラムといった他のコンピュータプログラムを介して動作する。このコンピュータプログラムは例えば、ある特定のプロセスのタイミング、ガスの混合、高周波電力のレベル、その他のパラメータを指示する。ユーザとシステムコントローラとの間のインタフェースは、図１Ｃに示すような陰極線管（ＣＲＴ）６５といったモニターとライトペン６６とを介して行われる。
【００３０】
図１Ｃは、図１Ａの例示的ＣＶＤプロセスチャンバと共に使用される例示的システムユーザインタフェースの一部分の説明図である。システムコントローラ６０は、コンピュータ読取り可能メモリ６２に接続されたプロセッサ６１を持っている。メモリ６２は、ハードディスク駆動装置６２であることが好ましいが、ＲＯＭ、ＰＲＯＭ等といったその他の種類のメモリであってもよい。
【００３１】
システムコントローラ６０は、メモリ６２内にコンピュータ読取り可能フォーマットで記憶されたコンピュータプログラム６３の制御下で動作する。このコンピュータプログラムは、ある特定のプロセスのタイミング、温度、ガス流、高周波電力のレベル、その他のパラメータを指示する。ユーザとシステムコントローラとの間のインタフェースは、図１Ｃに示すようなＣＲＴモニター６５とライトペン６６とを介して行われる。好適な実施の形態では、二つのモニター６５、６５Ａと二つのライトペン６６、６６Ａが使用され、一方はオペレータ用にクリーンルームの壁（６５）に取り付けられており、他方はサービス技術者用にその壁の後ろ（６５Ａ）に取り付けられている。両モニターは同一情報を同時に表示するが、ライトペンは１本（例えば６６）だけが使用できる。特定の画面あるいは機能を選択するために、オペレータは表示画面のある領域にタッチしてペンのボタン（図示せず）を押す。タッチされた領域は、例えばそのカラーを変えるか、新しいメニューを表示することによってライトペンによる選択を確認する。
【００３２】
コンピュータプログラムのコードは、６８０００アセンブリー言語、Ｃ、Ｃ＋＋、またはパスカルといったどのような従来のコンピュータ読取り可能プログラミング言語で書かれていてもよい。適当なプログラムコードは、通常のテキストエディタを使って、単一ファイルか複数ファイルに入れられ、コンピュータのメモリシステムといったコンピュータの使用可能な媒体に記憶され、あるいは組み入れられる。もし入力されたコードテキストが高級言語で書かれていれば、そのコードはコンパイルされ、それからその結果得られたコンパイラコードはプリコンパイルされたウィンドウズライブラリルーチンのオブジェクトコードにリンクされる。リンクされたコンパイル済みオブジェクトコードを実行するために、システムユーザは、そのオブジェクトコードを呼び出してコンピュータシステムにメモリ内にそのコードをロードさせる。ＣＰＵは、メモリからコードを読み取って、プログラムで識別されるタスクを行うようにそのコードを実行する。
【００３３】
図１Ｄは、コンピュータプログラム１００の階層的制御構造の例示的ブロック図を示す。ユーザは、ライトペンインタフェースを使用することによってＣＲＴモニター上に表示されたメニューまたは画面に応答してプロセスセレクタサブルーチン１０２内にプロセスセット番号とプロセスチャンバ番号とを入力する。プロセスセットとは、指定されたプロセスを実行するために必要なプロセスパラメータの予め決められたセットのことであり、予め決められたセット番号によって識別される。プロセスセレクタサブルーチン１０２は、（ｉ）マルチチャンバシステム内の所望のプロセスチャンバと、（ｉｉ）所望のプロセスを実行するためのプロセスチャンバを操作するために必要なプロセスパラメータの所望のセットとを識別する。特定のプロセスを実行するためのプロセスパラメータは、プロセスガスの組成および流量と温度と圧力と高周波電力レベルのようなプラズマ条件とチャンバドーム温度と、などといった諸条件に関係しており、レシピ（処方箋）の形でユーザに提供される。このレシピによって指定されたパラメータは、ライトペン／ＣＲＴモニターインタフェースを利用して入力される。
【００３４】
プロセスを監視するための信号は、システムコントローラ６０のアナログディジタル入力ボードによって与えられ、プロセスを制御するための信号は、システムコントローラ６０のアナログディジタル出力ボード上に出力される。
【００３５】
プロセスシーケンササブルーチン１０４は、プロセスセレクタサブルーチン１０２から、識別されたプロセスチャンバとプロセスパラメータのセットとを受け入れて、種々のプロセスチャンバの動作を制御するためのプログラムコードを持っている。多数のユーザがプロセスセット番号とプロセスチャンバ番号とを入力することができ、あるいは一人のユーザが多数のプロセスセット番号とプロセスチャンバ番号とを入力することができ、またシーケンササブルーチン１０４は、選択されたプロセスを所望の順序にスケジューリングすることができる。シーケンササブルーチン１０４は、（ｉ）チャンバが使用中であるかどうかを決定するためにプロセスチャンバの動作を監視する工程と、（ｉｉ）使用中のチャンバ内でどんなプロセスが実行されているかを決定する工程と、（ｉｉｉ）実行すべきプロセスのプロセスチャンバの利用可能性とプロセスのタイプとに基づいて所望のプロセスを実行する工程とを実行するためのプログラムコードを含んでいる。
ポーリングといったプロセスチャンバを監視する従来の方法が使用可能である。
どのプロセスを実行すべきかをスケジューリングするときシーケンササブルーチン１０４は、各特定のユーザ入力の要求の「年齢」とか、選択されたプロセスに関する所望プロセス条件と比較した使用中プロセスチャンバの現在の条件とか、スケジューリングの優先順位を決定するためにシステムプログラマが含ませたいと考えるその他関連の任意の要因とかを考慮に入れるように設計することができる。
【００３６】
シーケンササブルーチン１０４がどのプロセスチャンバとプロセスセットとの組合せを次に実行すべきかを決定した後に、このシーケンササブルーチン１０４は、特定のプロセスセットパラメータをチャンバマネージャサブルーチン１０６ＡからＣに渡すことによってそのプロセスセットの実行を開始し、これがシーケンササブルーチン１０４から送られたプロセスセットにしたがってチャンバ１３と、あるいは他のチャンバ（図示せず）との多数の処理タスクを制御する。
【００３７】
チャンバコンポーネントサブルーチンの例としては、基板位置決めサブルーチン１１０と、プロセスガス制御サブルーチン１１２と、圧力制御サブルーチン１１４と、プラズマ制御サブルーチン１１６とがある。同業者であれば、どのプロセスがチャンバ１３内で実行するように選択されたかに依存して、他のチャンバ制御サブルーチンを含ませることができるということは理解されるであろう。運転時にチャンバマネージャサブルーチン１０６Ａは、実行中の特定のプロセスチャンバにしたがってプロセスコンポーネントサブルーチンを選択的にスケジューリングするか、呼び出す。チャンバマネージャサブルーチン１０６Ａは、シーケンササブルーチン１０４が実行すべきプロセスチャンバとプロセスセットとをスケジューリングするのと同じ仕方で、プロセスコンポーネントサブルーチンをスケジューリングする。一般にチャンバマネージャサブルーチン１０６Ａは、種々のチャンバコンポーネントを監視する工程と、実行すべきプロセスセットに関するプロセスパラメータに基づいてどのコンポーネントを動作させる必要があるかを決定する工程と、これら監視する工程と決定する工程とに応じてチャンバコンポーネントサブルーチンを実行させる工程とを含んでいる。
【００３８】
さて特定のチャンバコンポーネントサブルーチンの動作について図１Ａ、１Ｄを参照しながら説明する。基板位置決めサブルーチン１１０は、基板を基板支持部材１８上に積載するために使われるチャンバコンポーネントを制御するためのプログラムコードを持っている。基板位置決めサブルーチン１１０はまた、他のプロセスが完了した後にマルチチャンバシステムの例えばＣＭＰチャンバ、その他のチャンバからチャンバ１３内への基板の移動を制御することもできる。
【００３９】
プロセスガス制御サブルーチン１１２は、プロセスガスの組成と流量とを制御するためのプログラムコードを持っている。サブルーチン１１２は、安全遮断弁の開閉位置を制御し、また所望のガス流量を得るためにマスフローコントローラを立ち上げたり、立ち下げたりする。プロセスガス制御サブルーチン１１２を含むすべてのチャンバコンポーネントサブルーチンは、チャンバマネージャサブルーチン１０６Ａによって呼び出される。サブルーチン１１２は、所望のガス流量に関してチャンバマネージャサブルーチン１０６Ａからプロセスパラメータを受け取る。
【００４０】
一般にプロセスガス制御サブルーチン１１２は、ガス供給ラインを開いて、（ｉ）必要なマスフローコントローラを読取り、（ｉｉ）その読みをチャンバマネージャサブルーチン１０６Ａから受け取った所望の流量と比較し、（ｉｉｉ）必要に応じてガス供給ラインの流量を調整するという動作を繰り返す。更にプロセスガス制御サブルーチン１１２は、危険流量に関してガス流量を監視する工程と、危険状態が検出されたときに安全遮断弁を作動させる工程とを含むこともある。
【００４１】
幾つかのプロセスでは、反応性のプロセスガスを導入する前にチャンバ内の圧力を安定化するために、アルゴンといった不活性ガスをチャンバ１３内に流し込む。これらのプロセスに関してプロセスガス制御サブルーチン１１２は、チャンバ１３内の圧力を安定化するために必要な時間だけ不活性ガスをチャンバ１３内に流し込む工程を含むようにプログラムされる。このようにして上述の工程は実行することができる。
【００４２】
プロセスガス制御サブルーチン１１２はまた、独立したヘリウム制御（ＩＨＣ）サブルーチン（図示せず）によってウェハチャックの内外の通路を通してヘリウム（Ｈｅ）などの熱伝導性ガスの流れを制御することもできる。ガス流は、基板をチャックに熱的に連結する。典型的なプロセスでは、ウェハは、プラズマと層を形成する化学反応とによって加熱され、またＨｅが水冷のチャックを介して基板を冷却する。これにより基板は、基板上に予め存在していたフィーチャに損傷を与える可能性のある温度より低い温度に維持される。
【００４３】
圧力制御サブルーチン１１４は、チャンバの排気部分の絞り弁２６の開口のサイズを調整することによってチャンバ１３内の圧力を制御するためのプログラムコードを含んでいる。絞り弁を有するチャンバを制御する基本的方法は、少なくとも二つある。第１の方法は、チャンバ圧が特に全プロセスガス流量とプロセスチャンバのサイズとポンピング容量とに関係するので、チャンバ圧を特性化することに依存している。この第１の方法は、絞り弁２６を一定の位置にセットする。絞り弁２６を一定の位置にセットすることは、結果的に結局は定常状態圧力をもたらすことができる。
【００４４】
その代替として、チャンバ圧は、例えばマノメータで測定することもでき、また絞り弁２６の位置は、制御点がガス流と排気容量とによって設定される境界内に入っていると仮定して、圧力制御サブルーチン１１４にしたっがって調整することもできる。前者の方法は、後者の方法に関連する測定値と比較値と計算値とが呼び出されないので、結果的にチャンバ圧をより迅速に変化させることができる。チャンバ圧の精密な制御が要求されない場合には前者の方法が望ましいこともあるが、層の堆積中のように正確で再現性があって安定な圧力が欲しい場合には後者の方法が望ましい。
【００４５】
圧力制御サブルーチン１１４が呼び出されると、チャンバマネージャサブルーチン１０６Ａからのパラメータとして、所望の、または目標の圧力レベルが受信される。圧力制御サブルーチン１１４は、チャンバに接続された一つ以上の通常の圧力マノメータを読み取ってチャンバ１３内の圧力を測定し、その測定値を目標圧力と比較し、記憶された圧力テーブルからこの目標圧力に対応する比例、積分、微分（ＰＩＤ）値を取得し、この圧力テーブルから取得されたＰＩＤ値にしたがって絞り弁２６を調整する。その代替として圧力制御サブルーチン１１４は、所望の圧力または圧力範囲にチャンバ１３内の圧力を調整するために特定の開口サイズに絞り弁２６を開く、または閉じることもできる。
【００４６】
プラズマ制御サブルーチン１１６は、高周波発生器３１Ａ、３１Ｂの周波数出力と電力出力の設定を制御するための、また整合ネットワーク３２Ａ、３２Ｂを調整するためのプログラムコードを含んでいる。プラズマ制御サブルーチン１１６は、前述のチャンバコンポーネントサブルーチンと同様にチャンバマネージャサブルーチン１０６Ａによって呼び出される。
【００４７】
上述のサブシステムとルーチンの一部またはすべてを組み入れることができるシステムの例は、本発明を実現するように構成された、カリフォルニア州サンタクララのＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣ．製のＵＬＴＩＭＡ（登録商標名）システムであろう。このようなシステムの詳細は、Ｆｒｅｄ Ｃ．ＲｅｄｅｋｅｒとＦａｒｈａｄ ＭｏｇｈａｄａｍとＨｉｒｏｇｉ ＨａｎａｗａとＴｅｔｓｕｙａ ＩｓｈｉｋａｗａとＤａｎ ＭａｙｄａｎとＳｈｉｊｉａｎＬｉとＢｒｉａｎ ＬｕｅとＲｏｂｅｒｔ ＳｔｅｇｅｒとＹａｘｉｎ ＷａｎｇとＭａｎｕｓ ＷｏｎｇとＡｓｈｏｋ Ｓｉｎｈａとが共同発明者として列挙されている、「Ｓｙｍｍｅｔｒｉｃ Ｔｕｎａｂｌｅ Ｉｎｄｕｃｔｉｖｅｌｙ−Ｃｏｕｐｌｅｄ ＨＤＰ−ＣＶＤ Ｒｅａｃｔｏｒ（対称的調整可能な誘導的に連結されたＨＤＰ−ＣＶＤ反応器）」と題する、１９９６年７月１５日出願の米国特許出願第０８／６７９，９２７号に開示されており、この開示は参考のためにここに組み入れてある。ここに記述したシステムは、単に例示目的のためである。本技術に精通した人が本発明の方法を実現するために適当な従来の基板処理システムとコンピュータ制御システムとを選択することは、通常のスキルの問題であろう。
【００４８】
図１Ｅは、本発明の幾つかの実施の形態においてハロゲンドープされた酸化シリコン層が研磨されて平滑化され得る例示的なＣＭＰチャンバ８０の単純化された断面図である。ＣＭＰチャンバ８０は、その上面に研磨パッド８４を配置した回転テーブル８２を持っている。回転する基板保持具８６は、基板がパッド８４によって研磨される間、半導体ウェハといった基板８８を保持する。研磨中、基板８８とパッド８４との間には適当なスラリーが供給され、基板には予め決められた圧力がパッドによって掛けられる。
【００４９】
チャンバ１３、８０は、多数の基板が中央ロボットの周りに配置され、ロボットによって用意されるクラスタツールシステムの一部であることもある。このようなクラスタツールシステム１２０の一例を図１Ｆに示す。その代替として、チャンバ１３はクラスタツールシステム１２０の一部であり、ＣＭＰチャンバ８０は多数の研磨ステーションまたはチャンバを有する分離型ＣＭＰツールの一部であることもある。基板は、システム１２０と分離型ＣＭＰチャンバ８０との間を人手で移されてもよく、あるいは同業者に知られているようにコンベヤーベルトおよび／または適当なロボットシステムを使って自動的に移されてもよい。このような多数ステーションＣＭＰ装置とその関連手法との一例は、ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ，Ｉｎｃ．に共通に譲渡された、Ｔｏｌｌｅｓ等による、「ＣＯＮＴＩＮＵＯＵＳ ＰＲＯＣＥＳＳＩＮＧ ＳＹＳＴＥＭ ＦＯＲ ＣＨＥＭＩＣＡＬ ＭＥＣＨＡＮＩＣＡＬ ＰＯＬＩＳＨＩＮＧ（化学的機械的研磨のための連続処理システム）」と題する米国特許第５、７３８、５７４号に開示されており、あらゆる目的で参考のためここに組み入れてある。本発明に関してハロゲンドープされた層を平滑にするために使用できる分離型クラスタツールである商業的に入手可能な多数ステーションＣＭＰ装置は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．製のｍｉｒｒａ（登録商標名）ＣＭＰシステムである。
【００５０】
図１Ｆにおいてクラスタツールシステム１２０は、真空積荷固定チャンバ１２５、１３０を持っている。積荷固定チャンバ１２５、１３０は、基板がシステム１２０に入って出てくる間中、内側チャンバ１３５の内部を真空状態に維持する。ロボット１４０は、基板処理チャンバ１４５と加熱チャンバ１５０に対して積荷固定チャンバ１２５、１３０から／へ基板を供給する。処理チャンバ１４５は、ＣＶＤ、エッチング等といった多数の基板処理動作を実行するように装備しておくことができる。加熱チャンバ１５０は、アニール工程といった加熱処理工程に使用できる。
【００５１】
パススルー（通過）チャンバ１５５は、基板がロボット１３５からロボット１６５に積み替えられることを可能にしている時に内部チャンバ１６０内の超高真空状態を維持するために使われる。ロボット１６５は、パススルーチャンバ１５５から基板処理チャンバ１７０から１８５に基板を供給する。処理チャンバ１４５と同様に、処理チャンバ１７０から１８５は、種々の基板処理動作を実行するように装備できる。ある場合には処理チャンバ１７０は、ＣＭＰ動作を実行するように装備され、処理チャンバ１７５は、本発明にしたがって窒化処理を行うように装備され、処理チャンバ１８０は、ＦＳＧ堆積を行う。
【００５２】
動作中、基板は、システムコントローラ６０によって実行されるコンピュータプログラムの制御下で動作するコンベヤーベルトまたはロボットシステム（図示せず）によって真空積荷固定チャンバに搬送される。またロボット１４０、１６５は、システムコントローラ６０上で実行するコンピュータプログラムの制御下で動作して、クラスタツール１２０の種々の処理チャンバ間で基板を移動させる。
【００５３】
ＩＩＩ． 例示的プロセスの流れ
図２は、本発明によるプロセス２００の一例を表す単純化された流れ図である。図２で、基板上にＦＳＧ層が堆積される（工程２０２）。それからＦＳＧ層は、薄膜を平滑化するために化学的機械的に研磨され（工程２０４）、その後このＦＳＧ層の表面は、本出願で後述するように窒化される（工程２０６）。同業者であれば、ＣＭＰ後の洗浄といった追加の処理工程が実行されることもあることを認めるであろう。それから基板は、この基板上での集積回路の製造を完了させるために更に処理される可能性がある（図示せず）。
【００５４】
本発明のある特定の例示的応用では、堆積されたＦＳＧ層は、約７アトミックパーセント（原子％）のフッ素濃度と約１６，０００Åの堆積厚さとを持っている。ＦＳＧ堆積順序の例は、１９９７年６月３日に出願された、Ｏｒｅｚｙｋ等による、「ＳＥＱＵＥＮＣＩＮＧ ＴＨＥ ＲＥＣＩＰＥ ＳＴＥＰＳ ＦＯＲＴＨＥ ＯＰＴＩＭＡＬ ＬＯＷ−ＤＩＥＬＥＣＴＲＩＣ ＣＯＮＳＴＡＮＴＨＤＰ−ＣＶＤ ＰＲＯＣＥＳＳＩＮＧ（最適な低誘電率ＨＤＰ−ＣＶＤ処理のためのレシピ工程の順序づけ）」と題する米国特許出願第０８／８６８，２８６号に見ることができる。この第０８／８６８，２８６号出願は、本出願の譲受人であるＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．に譲渡されており、あらゆる目的で参考のためにここに組み入れてある。米国特許出願第０８／８６８，２８６号に記述された堆積順序は、ＦＳＧ層を堆積する前にＵＳＧライナー層を堆積することを含む順序を記述している。いかなる薄膜の堆積にも先立って、ウェハはプラズマに印加される高周波バイアスなしの（すなわちソース高周波電力だけを使用した）プラズマによって加熱される。この加熱シーケンスは、引き続いて誘電体層が堆積される金属配線のコーナーといった微細パターンのスパッタエッチングを回避する。このシーケンスでは後で、金属配線のコーナーをカバーする薄いライナー層を含む微細なフィーチャのスパッタエッチングあるいはフッ素エッチングを避けるために諸条件が維持される。同業者であれば、ＦＳＧ層を堆積するために他のプロセスを使用することもできることを理解するであろう。例えば最初の材料を堆積する前に高周波ソース電力とバイアス電力の両者を使用してウェハを加熱することは可能である。また幾つかの応用ではＵＳＧライナー層を含むことある。この方法は、ソース高周波電力だけを使用するよりも迅速にウェハを加熱するので、ある場合には処理量を増加させ、好ましいものである。
【００５５】
この例示的応用では、ＦＳＧ層は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．製のＭｉｒｒａ（登録商標名）ＣＭＰシステムを使用して約９，０００から１０，０００Åの厚さに化学的機械的に研磨される。同業者であれば、この厚さとドーピング濃度は単に例として示されているもので、ＦＳＧ薄膜のこの他の厚さとドーピング濃度も使用可能であることは理解するであろう。ＦＳＧ層の表面の窒化に関するプロセスの例と更に詳細なことは、セクションＶで以下に説明される。
【００５６】
ＩＶ． 例示的素子構造
図３Ａは、本発明のフィーチャを組み込んだ集積回路３００の単純化された断面図を示す。集積回路３００は、シリコンウェハ、ガリウム砒素ウェハ、その他のウェハといった半導体ウェハ上に製造することができる。図３Ａに示すように、集積回路３００は、フィールド酸化物領域３０７によって互いに分離され、電気的に絶縁されているＮＭＯＳトランジスタ３０３とＰＭＯＳトランジスタ３０６とを含んでいる。各トランジスタ３０３、３０６は、ソース領域３０８とゲート領域３０９とドレイン領域３１０とを持っている。
【００５７】
プリメタル誘電体層３１１は、接点３１２によって作られる金属層Ｍ１と各トランジスタとの間の接続部よって、トランジスタ３０３、３０６を金属層Ｍ１から分離している。金属層Ｍ１は、集積回路３００に含まれる４層の金属層Ｍ１からＭ４の一つである。各金属層Ｍ１からＭ４は、それぞれのインターメタル誘電体（ＩＭＤ）層３１３ＡからＣによって、隣接する金属層から分離されている。
隣接する金属層は、選択された開口部でバイア３１４によって接続されている。
金属層Ｍ４の上は、プレーナパッシベーション層３１５が覆っている。
【００５８】
本発明の実施形態は、ＩＭＤ層に関して特に有用であるが、集積回路３００に示された誘電体層の各々にも用途を見い出すことができる。この集積回路３００は単に説明のためのものであることを理解すべきである。同業者であれば、マイクロプロセッサ、特定用途向け集積回路、メモリ素子等といった他の集積回路の製造のために本方法を実施できるであろう。本発明の方法は、ＢｉＣＭＯＳ、ＮＭＯＳ、バイポーラその他といった他のテクノロジーを使用する集積回路の製造に使うことができる。更に本発明の方法は、０．２５μｍ以下のフィーチャサイズを有する素子を製造するために一般に使用されるダマシン（金属象嵌）および二重ダマシンプロセス手法によって使用可能である。
【００５９】
図３Ｂは、本発明の一実施の形態による窒化されたＦＳＧ層とその関連構造を示す電子装置３２０の一部の単純化された断面である。金属層３２２は、誘電体層３２４上に形成されてパターニングされており、この誘電体層は基板３２６によって支持されており、また介在層あるいは材料（図示せず）を持つことも持たないこともある。第１の誘電体層は、シリコンガラスかドーピングされたシリコンガラスの層か、窒化物その他の誘電体材料の層か、あるいは層および／または材料の組合せであろう。ＦＳＧ層３２８は、パターニングされた金属層３２２と誘電体層３２４との上に形成されている（図２、工程２０２）。化学的機械的研磨（図２、工程２０４）は、ＦＳＧ層３２８の比較的平らで滑らかな表面３３０を作りだしており、その上に厚さ約２，０００Åのオプションのドーピングされていないシリコンガラス（「ＵＳＧ」）層３３２が堆積されている。シリコンガラス層３３２もまた、一般にその下の層に順応するので比較的平らで滑らかであり、これは後続の層を製造するときに望ましいことである。
【００６０】
ドーピングのないシリコンガラス層を堆積する前に、ＦＳＧ層の化学的機械的に研磨された表面は、選択された深さにまでＦＳＧ層内に窒素を混入するために十分な時間と温度で窒素含有プラズマにＦＳＧ層の表面を暴露することによって窒化された（図２、工程２０６）。この場合、選択された深さはほぼ、ＦＳＧ層を通るバイア深さ３３４であって、典型的には約５，０００から９，０００Åの間である。このバイアは、通常のリソグラフィとエッチングの手法を使って形成でき、また一般には実質的に、パターニングされた金属層を後続の金属層（図示せず）に電気的に接続するために、チタン／窒化チタンアルミニウム、タングステン、および／または銅といった導電性材料で充填される。この充填材料は後続の金属層と同じでも異なっていてもよい。
【００６１】
窒化処理、ＦＳＧ層内にチッ化されたＦＳＧ領域３３６を形成する。同業者であれば、この窒化領域全体に亘って、一般に窒化領域の表面で約０．４０原子％から窒化領域と非窒化領域（堆積されたままのＦＳＧ）との間の境界面で約０．０１原子％以下にまで減少していくように、窒素濃度が変化し得るということと、この境界面の位置は主として所望の窒素濃度の限度の定義の問題であるということとを認めるであろう。
Ｖ． 窒化処理工程の順序
本発明によるＦＳＧ層の化学的機械的に研磨された表面の窒化処理プロセスは、種々のプロセス条件を使用して達成できる。これは、ユーザが材料（基板）や素子設計に最も適したプロセス条件を選択することを可能にする。例えば一般に、製造設備への大きな投資と、製品の競争力ある価格付けと、それら両者の要求する高い処理量とのために、半導体素子の製造時にいかなるプロセスでも最短時間内にプロセス結果を達成することが望まれている。したがってある状況ではより高いプロセス温度と、より短いプロセス時間とが選択される。本技術に精通する人々は、中でも時間、温度、プラズマ窒素濃度といった数個のプロセス変数にしたがって最終結果が達成されることを理解するであろう。同業者はまた、時間、電力レベルおよび以下に述べる他のパラメータが特定の基板処理システムに関係しているということと、これらのプロセスパラメータは下記のプロセス、あるいは他の類似のプロセスを実行するために他の処理システムに適応するように修正し得るということとを理解するであろう。
【００６２】
しかしながら一般に、本発明が、５，０００から９，０００Åのバイアを形成すべき化学的機械的に研磨されたＦＳＧ層に窒素を添加するために使用されると、窒化工程は、約４０から７０秒間、この層を窒素プラズマに曝すことになるであろう。ウェハは、この時間中、約３８０から４００℃に加熱されるであろう。
このようなプロセス条件は、最低でバイア深さまでの間ずっとＦＳＧ層内に窒素を混入するために使用される可能性がある。選択された深さ（例えばバイア深さ）にまで薄膜内に混入される窒素の量は、少なくとも１ｘ１０19原子／ｃｍ3であることが好ましく、また少なくとも５ｘ１０19原子／ｃｍ3と１ｘ１０20原子／ｃｍ3との間であることは更に好ましい。
【００６３】
本発明の窒化工程を更に説明するために、単なる例として下記のプロセスを示す。この例では、窒化すべき基板は、その基板上に化学的機械的に研磨されたＦＳＧ層を形成した後に、セクションＩＩで述べたＵＬＴＩＭＡ（登録商標名）システムチャンバ内に入れられる。積載動作の時、ターボポンプがチャンバを排気し、アルゴンが１２６ｓｃｃｍの流量でチャンバ内に流れ込み、上部ノズルを通して１６ｓｃｃｍで流れ出ている間中、絞り弁は全開になっている。積載が完了した後、絞り弁を閉じて、チャンバ圧が５０ｍＴｏｒｒを超えるまで上昇するのを１０秒以下の間、待機することによって、プラズマを発生させるための適当な圧力が達成され、その待機時間後に、１０００Ｗのソース高周波電力が上部コイルに１秒間、印加されてチャンバ内にプラズマを発生させる。次に絞り弁が１００工程の一定位置にまで開いている間にソース電力の１０００Ｗが側面コイルに印加され、これは約１秒ほどかかる。これで、窒素源がチャンバ内に流される前に十分なソース電力を持った安定なプラズマが確立される。
【００６４】
窒素ガス（Ｎ2）は、絞り弁が４００工程の位置にまで開いている間に３０ｓｃｃｍの初期流量で３秒間、プラズマに加えられる。以下に示すように、基板がこれらのレベルのソース電力を受けるプラズマに曝されているこの５秒間に基板の最小の加熱が行われる。窒素が３秒間流れた後にアルゴンの流れが停止されて窒素の流れが８０ｓｃｃｍに増やされ、その間、高周波ソース電力の２，０００Ｗに加えて３５０Ｗの高周波バイアス電力が印加され、絞り弁は、５０秒間、全開となる。基板が達成すべき所望の温度にしたがって多少とも高周波バイアス電力が印加されることがある。
【００６５】
上記の工程と同様にこの窒化プロセス工程の間、電子チャックはオフとなっていて背面のヘリウム冷却ガスは、流れていない。プラズマは、基板を約４００℃直下にまで加熱する。ＦＳＧ層が堆積された温度よりも低くしておくことが望ましく、この温度はこの場合、隣接材料とのＦＳＧ境界面での剥離を防止し、ＦＳＧ層内での他の好ましくない変化を避けるために約４１０℃から４２０℃の間にあることが望ましい。更に低い温度に維持されることを必要とする温度に敏感な構造物が基板上に存在するといった場合には、更に低い温度制限が適切であるかもしれない。これに対して、ＦＳＧ薄膜が４２０℃を超える高温で堆積されたような場合、もし素子歩留りとか信頼性の点で許容できない結果にならなければ、より高い温度と、したがってより短いプロセス時間とを採用することができる。
同様に、窒化されたＦＳＧの所望の深さによっては、異なる時間と温度とが採用されることもある。
【００６６】
この例では窒化処理は、基板を迅速に加熱してスループット時間を短縮するために、背面ヘリウム冷却なしで行われる。したがって基板の温度対時間の関係は、テストウェハを使って特性化されて検証されている。この場合、基板は、１．５オーム−ｃｍのバルク抵抗率を有する８”シリコンウェハである。シリコンウェハの加熱速度は、ウェハのバルク抵抗率に依存する。一般に、低いバルク抵抗率（高い電気伝導率）を有するウェハほど、高い熱伝導率を有し、プラズマで表面領域を加熱するのに、それだけ長時間かかる。
【００６７】
図４は、同一の時間と条件下で窒素プラズマに曝されたシリコンウェハの窒素処理工程の終了時のウェハ温度対バルク抵抗率の関係を示す。図４は、抵抗率が約０．０１オーム−ｃｍから１．００オーム−ｃｍまで変化するにつれてウェハ温度が約６０℃上昇することを示している。
【００６８】
ウェハをウェハ支持具にチャック固定することによってウェハの背面を放熱することは、ウェハから熱を逃がして所定の電力レベルでの加熱プロセスを更に遅らせることになろう。ウェハの背面とウェハ支持具との間にヘリウムガスといった冷却剤を流すことは、ウェハからの熱伝導を向上させて加熱プロセスを遅くするであろうが、しかしながら、より低いプロセス温度が欲しいとき、および／またはプロセスのスループットが重要でないとき、または変化する抵抗率を有する一連のウェハのための標準的な窒化処理が欲しいとき、および／または温度制御されたフィードバックシステムが使われているとき等といった状況下では、ウェハをチャック固定して冷却剤を流すことが適切であることもある。
【００６９】
上記の窒化処理の結果、約３９０℃のウェハ表面温度と約３ｍＴｏｒｒのチャンバ圧とが得られる。得られた窒化ＦＳＧ領域はＦＳＧ層の表面近くで約０．４０原子％の窒素濃度を持っており、ＦＳＧ層内に約８，０００Åまで拡散している。約０．４０原子％は、この温度におけるこのタイプの材料内への窒素の溶解度の限界と信じられている。同様のウェハに対する同様のプロセスは、約５，０００から９，０００Åの間の窒化深さを作り出している。本技術に精通する人々は、溶解度限界がＦＳＧ層の組成、構造、温度を含む多くの変数によって影響され得ることと、ＦＳＧ層内への窒素拡散の範囲が少なくとも、ＦＳＧ層の表面近傍の窒素濃度とＦＳＧ層が窒素に曝されている時の時間温度積との関数であることとを認めるであろう。
【００７０】
前述のように、窒素が少なくともバイア深さにまで拡散するように、多くの変数の中でも温度と圧力とガス流量と時間とを含むプロセス条件を選択することは、非常に望ましいことである。窒化処理は、バイア領域でのＨＦの形成を抑制し、その深さまでの薄膜の安定性を向上させる。他の実施の形態では、バイア深さでのより高い窒素濃度を確保するために、窒素は少なくともバイア深さより深い一定距離あるいはパーセント距離だけ浸透することが好ましい。本発明者らは、浸透がバイア深さより低い場合、窒素はＦＳＧ層の下の導電性のフィーチャに悪影響を与えないと判定した。
【００７１】
窒化されたＦＳＧは、約３．５という誘電率を持っており、これはＦＳＧの誘電率に匹敵する。窒化処理はまた、ＦＳＧ薄膜の圧縮応力を２倍だけ増加させる。例えば圧縮応力は、窒化処理前のＦＳＧ薄膜内の約６．０ｘ１０8ダイン／ｃｍ2から窒化処理後の約１．２ｘ１０9ダイン／ｃｍ2に増加した。この増加した圧縮応力は、一般に引張り応力を持っていて、窒化されたＦＳＧに囲まれ、あるいは部分的に囲まれているパターニングされた金属層のクラッキング（ひび割れ）を減らすという点で有用である。増加した圧縮応力は、特に約０．２５ミクロン未満の形状構造を有する多金属層の電子装置（素子）の「より高い」金属層には特に望ましい。
【００７２】
化学的機械的に研磨されたＦＳＧ薄膜を窒化した後に、所望であれば、その窒化ＦＳＧの上にキャップ層、バリア層、接着層、その他の層が形成されることがあり、あるいは基板は、その他の処理を施されることもある。キャップ層は、例えばドーピングされていないシリコンガラスの比較的薄い（例えば厚さ２，０００Åの）層である。
【００７３】
ＶＩ． テスト結果
図５は、セクションＶで前に説明したＵＬＴＩＭＡ（登録商標名）チャンバＨＤＰにおける本発明の一実施の形態によって製造された１，０００枚のウェハついての粒子数を示すチャートである。平均粒子密度は、０．２ミクロンより大きな粒子について約１１である。その代替の窒素プラズマ処理が評価された。特に、高周波バイアス電力を持たない、すなわち高周波ソース電力だけによって付勢された窒素プラズマが評価された。高周波ソース電力のみ（高周波バイアス電力なし）のプロセスでは、２，５００Ｗの電力が上部コイルに供給された一方、３，５００Ｗの電力が側面コイルに供給された。酸化シリコンの層でシーズニングされたチャンバ内では、高周波ソース電力のみの窒化処理によって添加された０．２ミクロンを超える粒子の数は、２５から７，０００にまで広がっており、平均添加粒子数は約３，５００であった。実験を通して、ソース電力のみの窒化処理の間に添加された粒子の数は、シーズニング層の厚さとかシーズニング層の組成（例えばＦＳＧ対ＵＳＧ）とか、あるいはチャンバをシーズニングした後に処理されたウェハの数とかを含む多数のパラメータに余り敏感ではないと判定された。しかしながら、添加された粒子の数は、プラズマに印加される高周波ソース電力には敏感であると判定された。
【００７４】
図６Ａは、上部コイルに供給される２，５００Ｗと側面コイルに供給される３，５００Ｗとの高周波ソース電力によって付勢された窒素含有プラズマに曝された基板に関するウェハ温度対時間の関係を示すグラフである。図６Ｂは、上部コイルに供給される１，０００Ｗと側面コイルに供給される１，０００Ｗとの高周波ソース電力と、４００Ｗの高周波バイアス電力とによって付勢された窒素含有プラズマに曝された、同様の条件下の基板に関するウェハ温度対時間の関係を示すグラフである。加熱カーブは似ており、化学的機械的に研磨されたＦＳＧ薄膜の窒化は両プロセスによって達成された。したがってウェハを加熱するために高周波ソース電力と共に高周波バイアス電力を使用することは、ウェハ加熱の効率的な方法であり、過度の粒子汚染を発生させないと判定された。
【００７５】
高周波バイアス電力を使わない加熱は、より単純なプロセスであり、したがって、できればソース電力のみのプロセスが望ましい。しかしながら約４００℃の温度に基板を加熱するために十分に高いソース電力によって付勢されるプラズマは、シーズニング被膜（この場合は、基板の汚染を最小にするために処理チャンバの内部を被覆するために与えられる酸化シリコンの層）をスパッタリングする傾向がある。基板を加熱するために高周波バイアス電力を使用することの代替として、ウェハ支持台内のヒータといった他の加熱源を使用して、本質的に同じ温度を達成することができ、あるいはより低い温度（より長い時間）とより低い窒素濃度が許容される場合には中間的なソース電力が使用できる。同様に、選択された基板温度を達成するために高周波ソース電力の適当な調整によって、中間的な高周波電力（１００から４００Ｗの間）が使用できる。
【００７６】
図７Ａは、Ｕｌｔｉｍａ ＨＤＰチャンバ内で堆積された堆積されたままのＦＳＧ層のＳＩＭＳスペクトルである。このグラフは、ＦＳＧ層内の窒素のバックグラウンド濃度レベルが約１ｘ１０18原子／ｃｍ3であり得ることを示している。これと比較して図７Ｂは、上部コイルに対して２，５００Ｗ、側面コイルに対して３，５００Ｗの高周波ソース電力により窒素ベースのプラズマ内で６０秒間窒化した後のＦＳＧ層のＳＩＭＳスペクトルである。このデータは、窒素濃度がバックグラウンドレベルにまで急速に減少する前に、ＦＳＧが窒素を約０．９ミクロンの深さにまで混入させていることを示している。図７Ｃは、高周波バイアス電力なしで、上部コイルに印加される１，０００Ｗと側面コイルに印加される１，０００Ｗの高周波ソース電力による窒素ベースのプラズマ内で６０秒間、窒化した後のＦＳＧ層のＳＩＭＳスペクトルである。横軸のスケールが異なっていることと、窒素は表面から約０．１ミクロンの深さまでしかＦＳＧ層内に混入されていないこととに留意すべきである。図７Ｄは、高周波バイアス電力なしで、上部コイルに印加される１，０００Ｗと側面コイルに印加される１，０００Ｗの高周波ソース電力による窒素ベースのプラズマ内で１２０秒間窒化した後のＦＳＧ層のＳＩＭＳスペクトルである。この暴露時間でＦＳＧは、窒素を表面から約０．１５ミクロンの深さに混入させた。図７Ｅは、上部コイルに印加される１，０００Ｗと側面コイルに印加される１，０００Ｗの高周波ソース電力と、４００Ｗの高周波バイアス電力とによる窒素ベースのプラズマ内で６０秒間、窒化した後のＦＳＧ層のＳＩＭＳスペクトルである。図７Ｅと図７Ｂとを比較すると、バイアス高周波電力はウェハ温度とＦＳＧ層内への窒素の拡散とを増加させる効率的な方法であることが分かる。
【００７７】
本発明の方法は、前述の特定のパラメータによって限定されることを意図していない。同業者であれば、本発明の精神から逸脱せずに異なるプロセス条件と、異なる反応体源とが使用可能であることを理解するであろう。例えばプラズマは、Ｎ2Ｏ、アンモニア、その他の窒素源から発生できるであろうし、また窒素源に加えてヘリウムや水素といった他の元素をプラズマに加えることもできるであろう。同業者であれば、このような添加物は、許容可能なプロセスパラメータにしたがってプラズマの加熱特性やスパッタリング特性を変える可能性があることを理解するであろう。また本出願は主として、ＣＭＰ処理後のＦＳＧ層の窒化について論じたが、これは、他のハロゲンドープされたシリコンガラスをＣＭＰ後に窒化するためにも使用できる。
【００７８】
更に前述の実施の形態はＵｌｔｉｍａ ＨＤＰ−ＣＶＤシステムを使用しているが、ハロゲン化されたシリコンガラス表面に窒素種を与えるために、平行平板型プラズマシステム、ＥＣＲプラズマシステム、あるいは遠隔プラズマシステムといった他のプラズマシステムを使用することも可能である。同様にウェハを所望の温度に加熱するために、赤外線ランプまたは抵抗加熱台でウェハを加熱するといった他の加熱方法も使用できる。加熱方法は、アクティブな温度制御機能を含んでもよいであろう。研磨された面に窒素を注入するといった、本発明によるハロゲン化された化学的機械的に研磨された表面を窒化する他の同等な、または代替の方法は、同業者にとって明らかであろう。これらの同等また代替の方法は、本発明の範囲内に含まれると意図されている。他の変形体も、同業者には明らかであろう。したがって付属のクレームに記載の事項を除いて本発明を限定することは意図されていない。
【図面の簡単な説明】
【図１Ａ】本発明の方法を実施するために使用できる例示的な高密度化学気相堆積（ＣＶＤ）システムの単純化された概略図である。
【図１Ｂ】図１Ａの例示的なＣＶＤプロセスチャンバと共に使われるガスリングの単純化された断面図である。
【図１Ｃ】図１Ａの例示的なＣＶＤプロセスチャンバと共に使われるモニタとライトペンの単純化された概略図である。
【図１Ｄ】図１Ａの例示的なＣＶＤプロセスチャンバを制御するために使われる例示的プロセス制御コンピュータプログラム製品の流れ図である。
【図１Ｅ】本発明の幾つかの実施の形態でハロゲンドープされた層を平滑化するために使用できる例示的な化学的機械的研磨チャンバの単純化された概略図である。
【図１Ｆ】本発明の方法を実施するために使用できる例示的なクラスタツール基板処理システムの単純化された概略図である。
【図２】本発明の一実施の形態による集積回路素子を製造するためのプロセスを表す単純化された流れ図である。
【図３Ａ】本発明の一実施の形態によって製造された集積回路の一部の単純化された断面図である。
【図３Ｂ】図３Ａに示す集積回路のその部位の一部の単純化された断面図である。
【図４】本発明の一実施の形態による窒素処理工程の終了時における、約１分間、標準のプラズマ状態に曝されたシリコンウェハのウェハ温度対バルク抵抗率の関係を表す線図である。
【図５】本発明の方法の一実施の形態にしたがって製造された１０００枚のウェハに関する粒子数を示す線図である。
【図６Ａ】比較的高いソース高周波電力によって付勢されたプラズマ内に置かれたウェハに関するウェハ温度対時間の関係を示す線図である。
【図６Ｂ】比較的高いソース高周波電力とバイアス高周波電力とによって付勢されたプラズマ内に置かれたウェハに関するウェハ温度対時間の関係を示す線図である。
【図７Ａ】高周波バイアス電力なしで比較的低い選択された高周波ソース電力によって付勢された窒素プラズマ内で処理された後の堆積ＦＳＧ薄膜の、選択された分離原子状元素の近似的濃度対表面からの深さの関係を表す線図である。
【図７Ｂ】高周波バイアス電力なしで比較的高い高周波ソース電力によって付勢された窒素プラズマ内で１分間処理された後のＦＳＧ薄膜の、窒素濃度対表面からの深さの関係を表す線図である。
【図７Ｃ】高周波バイアス電力なしで比較的低い高周波ソース電力によって付勢された窒素プラズマ内で１分間処理された後のＦＳＧ薄膜の、窒素濃度対表面からの深さの関係を表す線図である。
【図７Ｄ】高周波バイアス電力なしで比較的低い高周波ソース電力によって付勢された窒素プラズマ内で２分間処理された後のＦＳＧ薄膜の、窒素濃度対表面からの深さの関係を表す線図である。
【図７Ｅ】比較的低い高周波ソース電力と高周波バイアス電力とによって付勢された窒素プラズマ内で１分間処理された後のＦＳＧ薄膜の、窒素濃度対表面からの深さの関係を表す線図である。
【発明の属する技術分野】
本発明は、集積回路の製造に関する。更に詳細には、本発明は、改良された誘電体層を有する素子を製造する方法と装置とを提供する。
【０００２】
【従来の技術】
集積回路は発展を続けており、一般にますます複雑になっている。このますます増える複雑さは、集積回路が製造される半導体チップに対して更に大きな能力、すなわちより高い集積度を持たせたいという希望から起こってくる。例えば集積された素子の回路部品（トランジスタ、コンデンサ等）をより小さくし、部品同士をより近づけ、単位チップ面積当たりの部品数を多くするための努力が続けられてきた。
【０００３】
集積回路内の素子のフィーチャのサイズがより小さくなるにつれて、集積回路の性能に関して新たな懸念が起こってくる。これらのことは、新世代の素子においては異なる取組みをする必要があるかもしれない。例えば動作速度と消費電力は、金属配線といった導電性構造を電気的に絶縁するために使われる材料の誘電率に対する集積回路の敏感度によって影響され得る。集積回路の製造における絶縁材料として、種々の形状の酸化シリコンまたは酸化シリコンベースのガラスが使われることが多い。酸化シリコンは一部の用途では許容可能なほどに低い誘電率を持っているが、多くのタイプの回路では更に低い誘電率が望ましい。
【０００４】
いわゆるフッ素ドープされたシリコンガラス（「ＦＳＧ」）を製造するためにフッ素を酸化シリコンに添加することは、絶縁材料の誘電率を下げることを可能にする。しかしながら、一般にプラズマ増速ＣＶＤ（「ＰＥＣＶＤ」）プロセスといった化学気相堆積（「ＣＶＤ」）プロセス中に行われる酸化シリコンへのフッ素の添加は、製造プロセスに新たな問題を引き起こす。例えば「遊離」（結合していない）フッ素は、大気中の水蒸気を含めて水と結合してフッ化水素酸を形成することがある。それからこのフッ化水素酸は、アルミニウム金属配線といった集積回路の製造に使われる材料のあるものを腐食したり、あるいは化学的に浸食する可能性がある。更にＦＳＧ薄膜に吸収された水は一般に、フッ素が第一に下げようとしていた薄膜の誘電率を増加させる。
【０００５】
遊離フッ素とフッ化水素酸とが引き起こす問題に取り組むために、種々の手法が開発されてきた。それらの手法の一つは、ＦＳＧ−ＵＳＧ層を別の薄膜で被覆して集積回路が更に処理できるまで、大気からこのＦＳＧをシールするためにＦＳＧの上にドープしてないシリコンガラス（「ＵＳＧ」）の「キャップ」を形成することであった。ＦＳＧ薄膜を安定化するために、ウェハを表面加熱またはベークするといった他の手法が開発されている。
【０００６】
しかしながら、新しい集積回路製造方法の適用は、幾つかの製造プロセスにおける従来のＦＳＧ安定化手法の有用性を制限している。例えば化学的機械的研磨（「ＣＭＰ」）手法は現在、種々の集積回路製造業者の製造プロセスに組み込まれている。ＣＭＰは一般に、集積回路ウェハからある選択された量の材料を除去して、そのウェハの表面を平滑にする。例えば、もしトレース（配線）といった導電性材料のパターニングされた層の上に絶縁材料の層が堆積されると、そのパターニングされた層のトポロジー（形状）の少なくとも一部は、堆積された層の表面に残っていることが多い。幅広い種々の平滑化手法が開発されている。しかしながらＣＭＰ処理によって平らで滑らかな表面が作り出されるので、この処理は幾つかの用途では最も適切な平滑化手法である。一般にＣＭＰは、研磨パッドと専用の研磨剤とを使ってウェハの表面の高い部分を除去して、その表面を平らな平面に研磨する。ＣＭＰによって作られる平らな表面は、他の幾つかの理由の中でも、後続の層が堆積されてパターニングされるとき、特に非常に小さなフィーチャがその後続の層内に画定される場合に望ましいものである。しかしながらＣＭＰは一般に層の表面の最上部を除去するので、ＦＳＧ薄膜が研磨されるときに、ＦＳＧ薄膜に使われる安定化手法を妨げることがある。
【０００７】
したがって、ＣＭＰ処理に適合するＦＳＧ安定化手法が望まれている。このようなＦＳＧ安定化手法が、標準的な集積回路材料に適合していて、集積回路製造環境で実行可能であることは、更に望まれている。
【０００８】
【課題を解決するための手段】
本発明は、ＦＳＧ層がＣＭＰ処理工程によって平滑化されることを可能にし、且つ後続の処理工程の時になお、これらＦＳＧ層の安定性を維持する、基板（例えばシリコンウェハ）上に集積回路素子を製造するためのプロセスと装置とを提供する。
【０００９】
一実施形態では、ＦＳＧ薄膜が基板に堆積され、それから化学的機械的に研磨される。研磨された表面は、引き続いてこのＦＳＧ薄膜の研磨済み表面を窒素に暴露することによって窒化される。例えば基板が主として窒素ガス（Ｎ2）から形成されたプラズマに暴露されながら、ＦＳＧ薄膜内への窒素の拡散を容易にするために、この基板は加熱される。更に別の実施形態では、基板は、所望の表面温度を達成するために必要なソースプラズマ電力を削減し、それによって基板の表面の粒子状の汚染を減らすために、バイアス高周波成分を含むプラズマを使って加熱される。このような窒化処理では、下記のように少なくとも５０００Åの深さ、あるいは少なくともバイア深さにまでＦＳＧ薄膜内に窒素を混入することが好ましい。
【００１０】
本発明の目的と利点とを更に理解するために、付属の図面と共に記述されている下記の詳細な説明を参照すべきである。
【００１１】
【発明の実施の形態】
Ｉ．まえがき
本発明は、ＣＭＰ処理工程の後にＦＳＧ薄膜の表面を窒化することによって、研磨されたＦＳＧ薄膜を安定化する。ＣＭＰ処理は、一般に湿式処理であって、ＦＳＧ薄膜を水和する。化学的機械的に研磨されたＦＳＧ薄膜の表面を選択された条件下で窒素プラズマに暴露すると、ＦＳＧ薄膜内に窒素が混入される。ＦＳＧ薄膜内の窒素は、水素と遊離フッ素の両者に対してスカベンジャー／ゲッター剤（不純物除去剤）として働き、こうしてフッ化水素酸の形成を抑制すると信じられている。
【００１２】
更に窒素は、環境からのその後の水分吸収の可能性を減少させて薄膜を安定化するが、この態様は、窒素プラズマ処理の後に真空を開放しないで研磨窒化済みのＦＳＧ表面に後続の層が堆積される実施形態では重要でない。ある特定の実施形態では、化学的機械的に研磨されたＦＳＧ薄膜で被覆された基板の表面を約４００℃の温度にまで加熱するためにソースプラズマ高周波電力と共にバイアスプラズマ高周波電力が使われる。これらの条件下で、ＦＳＧ薄膜は、妥当な時間内でほぼ「バイア深さ」にまで窒化される（ＦＳＧ層の化学的機械的に研磨された表面とこのＦＳＧ層の表面下の導電層との間の距離は、その導電層との電気的接続を行うために引き続いてバイアが開けられて充填される深さを決定する。これが「バイア深さ」である。）窒素をＦＳＧ薄膜の少なくともバイア深さにまで添加すると、このバイア領域でのＨＦの形成が抑制される。そうでない場合は、このようなＨＦ形成はバイア充填材料その他の構造物に関して腐食、層間剥離あるいは粘着といった問題を引き起こす可能性がある。
【００１３】
ＩＩ．例示的基板処理システム
図１Ａは、本発明によるハロゲンドープされた誘電体層が堆積され、それから化学的機械的に研磨された後に引き続いて窒化処理工程を施される高密度プラズマ化学気相堆積（ＨＤＰ−ＣＶＤ）システム１０の一実施形態を示す。システム１０は、チャンバ１３と真空システム７０とソースプラズマシステム８０Ａとバイアスプラズマシステム８０Ｂとガス供給システム３３と遠隔プラズマ洗浄システム５０とを含んでいる。
【００１４】
チャンバ１３の上部は、酸化アルミニウムまたは窒化アルミニウムといったセラミック誘電体材料で作られたドーム１４を持っている。ドーム１４は、プラズマ処理領域１６の上部境界を画定している。プラズマ処理領域１６は、基板１７の上面と基板支持部材１８とによって底部で境界が作られている。
【００１５】
ヒータプレート２３とコールドプレート２４とがドーム１４の上に置かれ、ドーム１４に熱的に連結されている。ヒータプレート２３とコールドプレート２４は、ドーム温度が約１００℃から２００℃の範囲に亘って±約１０℃以内に制御できるようにしている。これによって種々のプロセスに関してドーム温度を最適化することが可能になる。例えば洗浄プロセスやエッチングプロセスでは、堆積プロセスよりも高い温度にドームを維持することが望ましい。ドーム温度の精密な制御はまた、チャンバ内のフレーク（薄片）や粒子の数を減らし、堆積された層と基板との間の密着性を向上させる。
【００１６】
チャンバ１３の下部は、チャンバを真空システムに結合する本体部材２２を持っている。基板支持部材１８のベース部分２１は、本体部材２２に取り付けられ、これと連続する内部表面を形成している。基板は、ロボットブレード（図示せず）によってチャンバ１３からチャンバ１３の側面の挿入排出口（図示せず）を通して搬出入される。昇降ピン（図示せず）は、電動機（これも図示せず）の制御下で上昇し、それから下降して、基板を上部積載位置５７のロボットブレードから下方の処理位置５６に移動させられ、そこで基板は基板支持部材１８の基板受け部１９上に置かれる。基板受け部１９は、所望であれば基板処理中、基板支持部材１８に基板を選択的に固定することができる静電チャック２０を持っている。好適な実施の形態では基板支持部材１８は、酸化アルミニウムまはたアルミニウムセラミック材料で作られている。
【００１７】
真空システム７０は、ツインブレード（２枚羽根）絞り弁（スロットルバルブ）２６を収納していてゲートバルブ２７に取り付けられている絞り弁体２５と、ターボ分子ポンプ２８とを含んでいる。絞り弁体２５は、参考のためにここに組み入れてある、１９９５年１２月１２日に出願された同時係属同時譲渡中の米国特許出願第０８／５７４，８３９号に記載されているように、ガス流に対する障害を最小にし、また対称なポンプ動作を可能にするということに留意すべきである。ゲートバルブ２７は、絞り弁体２５からポンプ２８を隔離でき、また絞り弁２６が全開の時に排気流量を制限することによってチャンバ圧を制御することもできる。絞り弁とゲートバルブとターボ分子ポンプとの配置は、約１ｍＴｏｒｒから約２Ｔｏｒｒまでの間でチャンバ圧の精密で安定な制御を可能にしている。
【００１８】
ソースプラズマシステム８０Ａは、ドーム１４に取り付けられた上部コイル２９と側面コイル３０とを持っている。対称なグランドシールド（図示せず）が、これらのコイル間の電気的結合を小さくしている。上部コイル２９は、上部ソース高周波（ＳＲＦ）発生器３１Ａによって付勢され、これに対して側面コイル３０は、側面ＳＲＦ発生器３１Ｂによって付勢されており、各コイルに関して独立した電力レベルと動作周波数とを可能にしている。この二重コイルシステムは、チャンバ１３内の放射イオン密度の制御を可能にし、それによってプラズマの均一性を向上させている。側面コイル３０と上部コイル２９は、一般に誘導的に駆動され、これは補助電極を必要としない。ある特定の実施形態では上部ソース高周波発生器３１Ａは、公称２ＭＨｚで最大２，５００ワットまでの高周波電力を供給し、側面ソース高周波発生器３１Ｂは、公称２ＭＨｚで最大５，０００ワットまでの高周波電力を供給する。上部および側面高周波発生器の動作周波数は、プラズマ発生効率を向上させるために公称動作周波数から（例えばそれぞれ１．７から１．９ＭＨｚと１．９から２．１ＭＨｚに）ずらすことができる。
【００１９】
バイアスプラズマシステム８０Ｂは、バイアス高周波（ＢＲＦ）発生器３１Ｃとバイアス整合ネットワーク３２Ｃとを持っている。このバイアスプラズマシステム８０Ｂは、基板部１７を、補助電極として働く本体部材２２に容量的に結合している。バイアスプラズマシステム８０Ｂは、ソースプラズマシステム８０Ａによって生成されたプラズマ種（例えばイオン）の基板表面への搬送を向上させるために役立っている。ある特定の実施形態ではバイアス高周波発生器は、１３．５６ＭＨｚで最大５，０００ワットまでの高周波電力を供給する。
【００２０】
高周波発生器３１Ａ、３１Ｂは、ディジタル制御の合成器を持っており、約１．８ＭＨｚから２．１ＭＨｚまでの周波数範囲に亘って動作する。各発生器は、チャンバとコイルから反射して発生器に戻る電力を測定する高周波制御回路（図示せず）を持っており、同業者によって理解されるように、反射電力を最小にするように動作周波数を調整する。高周波発生器は一般に、５０オームの特性インピーダンスを有する負荷で作動するように設計されている。高周波電力は、発生器からよりも異なる特性インピーダンスを有する負荷から反射される可能性がある。これは、負荷に伝達される電力を減少させる。更に負荷から発生器に反射されて発生器に戻る電力は、発生器を過負荷にして損傷を与える可能性がある。プラズマのインピーダンスは、プラズマイオン密度によって、他の要因の間でも５オーム未満から９００オームを超える範囲に亘っているため、また反射電力は周波数の関数であるから、反射電力にしたがって発生器の周波数を調整することにより、高周波発生器からプラズマに伝達される電力が増加し、発生器も保護される。反射電力を減らして効率を向上させる他の方法は、整合ネットワークによるものである。
【００２１】
整合ネットワーク３２Ａ、３２Ｂは、それぞれのコイル２９、３０を有する発生器３１Ａ、３１Ｂの出力インピーダンスを整合させる。高周波制御回路は、負荷が変化するにつれて発生器を負荷に整合させるように整合ネットワーク内のコンデンサの値を変化させることによって両整合ネットワークを調整（チューニング）する。高周波制御回路は、負荷から反射して発生器に戻る電力がある一定の限界を超えたときに整合ネットワークを調整することができる。一定の整合を与えて、整合ネットワークの調整から高周波制御回路を効率的に不作動にする一つの方法は、反射電力限界を反射電力の如何なる期待値よりも上に設定することである。これは、整合ネットワークを最も新しい条件で一定に保持することによって、幾つかの条件下でプラズマを安定にする助けとなる。
【００２２】
他の測定もプラズマ安定化に役立つ可能性がある。例えば高周波制御回路は、負荷（プラズマ）に送られる電力を決定するために使用でき、またある層の堆積中は供給される電力を実質的に一定に保持するように発生器出力電力を増減することもできる。
【００２３】
ガス供給システム３３は、数個のガス源３４Ａ−３４Ｆからガス供給ライン３８（その一部だけ図示されている）を経由して基板を処理するチャンバにガスを供給する。同業者によって理解されるように、ガス源３４Ａから３４Ｆのために使われる実際のガス源とチャンバ１３へのガス供給ライン３８の実際の接続とは、チャンバ１３内で実行される堆積プロセスや洗浄プロセスによって変わる。ガスは、ガスリング３７および／または上部ノズル４５を介してチャンバ１３内に導入される。図１Ｂは、ガスリング３７の更に細部を示すチャンバ１３の単純化された部分断面図である。
【００２４】
一実施形態では、第１、第２のガス源３４Ａ、３４Ｂと第１、第２のガス流コントローラ３５Ａ’、３５Ｂ’は、ガス供給ライン３８（その一部だけ図示されている）を経由してガスリング３７内のリングプレナム（リング空間）３６にガスを供給する。ガスリング３７は、基板上に均一なガス流を供給する複数のソースガスノズル３９（説明のためにその一つだけが図示されている）を持っている。ノズル長とノズル角は、個々のチャンバ内の特定のプロセスのために均一性プロファイルの適応化とガス利用の効率化を可能にするように変えることができる。好適な一実施の形態では、ガスリング３７は、酸化アルミニウムセラミック製の１２本のソースガスノズルを持っている。
【００２５】
ガスリング３７はまた、複数の酸化剤ガスノズル４０（その一つだけが図示されている）を持っており、これは好適な実施の形態では、ソースガスノズルと同一平面上にあって、これより短くなっており、また一実施の形態では、本体プレナム４１からガスを受け取る。幾つかの実施の形態では、ソースガスと酸化剤ガスとをチャンバ１３内に注入する前にこれらのガスを混合しないことが望ましい。他の実施の形態では、酸化剤ガスとソースガスは、本体プレナム４１とガスリングプレナム３６との間に窓（図示せず）を設けることによって、これらのガスをチャンバ１３内に注入する前に混合できる。一実施形態では、第３、第４のガス源３４Ｃ、３４Ｄと第３、第４のガス流コントローラ３５Ｃ’、３５Ｄ’は、ガス供給ライン３８を経由して本体プレナムにガスを供給する。窒素源３４Ｆは、窒素プラズマを利用する処理工程のために、ガスリングの酸化剤ノズルへの窒素ガス（Ｎ2）をチャンバに供給する。その代替として窒素ガスは、上部ノズルといった他のあるいは追加の導入口を経由してチャンバに供給することもできる。４３Ｂといった追加のバルブ（図示してない他のバルブ）は、ガス流コントローラからチャンバへのガスを遮断することができる。
【００２６】
可燃性、有毒あるいは腐食性ガスが使用される実施形態では、堆積後にガス供給ライン内に残留するガスを除去することが望ましい。これは、チャンバ１３を供給ライン３８Ａから隔離するため、また例えば供給ライン３８Ａを真空フォアライン４４に連通させるために、バルブ４３Ｂといった３ウェイバルブを使って達成できる。図１Ａに示すように、４３Ａ、４３Ｃといった他の類似のバルブを他のガス供給ラインに組み入れることもできる。このような３ウェイバルブは、連通口のないガス供給ラインの体積（３ウェイバルブとチャンバ間の）を最小にするように、できるだけチャンバ１３の近くに配置することができる。更に２ウェイ（オンオフ）バルブ（図示せず）をマスフローコントローラ（「ＭＦＣ」）とチャンバとの間、またはガス源とＭＦＣとの間に置いてもよい。
【００２７】
再び図１Ａを参照すれば、チャンバ１３はまた、上部ノズル４５と上部通気孔４６とを持っている。上部ノズル４５と上部通気孔４６は、上方ガス流と側方ガス流とを独立に制御することを可能にしており、これが薄膜の均一性を向上させ、薄膜の堆積とドーピングパラメータの微調整を可能にしている。上部通気孔４６は、上部ノズル４５の周りの環状開口部である。一実施の形態では、第１のガス源３４Ａは、ソースガスノズル３９と上部ノズル４５とにソースガスを供給する。ソースノズルＭＦＣ３５Ａ’は、ソースガスノズル３９に供給されるガスの量を制御し、上部ノズルＭＦＣ３５Ａは、上部ノズル４５に供給されるガスの量を制御する。同様に二つのＭＦＣ３５Ｂ、３５Ｂ’は、ガス源３４Ｂといった単一の酸素源から上部通気孔４６と酸化剤ガスノズル４０との両者への酸素の流れを制御するために使用することができる。上部ノズル４５と上部通気孔４６とに供給されるガスは、チャンバ１３内に流し込む前に分離しておいてもよく、あるいはこれらのガスをチャンバ１３内に流し込む前に上部プレナム４８内で混合してもよい。チャンバの種々の部分に供給するために同一ガスの別々のガス源を使ってもよい。
【００２８】
チャンバコンポーネントから堆積残留物を定期的に洗浄除去するために、遠隔マイクロ波発生プラズマ洗浄システム５０が設けられている。この洗浄システムは、反応器空洞５３内で洗浄ガス源３４Ｅ（例えば分子状フッ素、三フッ化窒素、その他のフッ化炭化水素または同等物）からプラズマを発生させる遠隔マイクロ波発生器５１を持っている。このプラズマから生成される反応種は、アプリケータチューブ（供給管）５５を通って洗浄ガス供給口５４を経てチャンバ１３に運ばれる。洗浄プラズマを収納するために使用される材料（例えば空洞５３、供給管５５）は、プラズマからの攻撃に耐えなくてはならない。反応器空洞５３と供給口５４との間の距離は、所望のプラズマ種の濃度が反応器空洞５３からの距離にしたがって減少するので、できるかぎり短くしておくべきである。遠隔の空洞内で洗浄プラズマを発生させることによって、効率的なマイクロ波発生器の使用が可能となり、チャンバコンポーネントは、インシトゥに形成されるプラズマ内に存在し得るグロー放電の温度や放射やボンバードメントを受けなくなる。その結果、静電チャック２０といった比較的敏感なコンポーネントでも、ダミーウェハでカバーすることも、本来のプラズマ洗浄プロセスで必要とされるように保護することも必要なくなる。
【００２９】
システムコントローラ６０は、システム１０の動作を制御する。好適な実施の形態では、コントローラ６０は、プロセッサ６１に連結されたハードディスク駆動装置、フロッピーディスク駆動装置（図示せず）、カードラック（図示せず）といったメモリ６２を持っている。カードラックは、シングルボードコンピュータ（ＳＢＣ）（図示せず）と、アナログディジタル入出力ボード（図示せず）と、インタフェースボード（図示せず）と、パルスモータコントローラボード（図示せず）とを含むことができる。システムコントローラは、ボードとカードケージとコネクタの寸法とタイプとを定義しているＶｅｒｓａ Ｍｏｄｕｌａｒ Ｅｕｒｏｐｅａｎ（ＶＭＥ）規格に準拠している。ＶＭＥ規格はまた、１６ビットデータバスと２４ビットアドレスバスとを有するようなバス構造も定義している。システムコントローラ３１は、ハードディスク駆動装置に記憶されたコンピュータプログラムの制御下で、あるいは取り外し可能ディスクに記憶されたプログラムといった他のコンピュータプログラムを介して動作する。このコンピュータプログラムは例えば、ある特定のプロセスのタイミング、ガスの混合、高周波電力のレベル、その他のパラメータを指示する。ユーザとシステムコントローラとの間のインタフェースは、図１Ｃに示すような陰極線管（ＣＲＴ）６５といったモニターとライトペン６６とを介して行われる。
【００３０】
図１Ｃは、図１Ａの例示的ＣＶＤプロセスチャンバと共に使用される例示的システムユーザインタフェースの一部分の説明図である。システムコントローラ６０は、コンピュータ読取り可能メモリ６２に接続されたプロセッサ６１を持っている。メモリ６２は、ハードディスク駆動装置６２であることが好ましいが、ＲＯＭ、ＰＲＯＭ等といったその他の種類のメモリであってもよい。
【００３１】
システムコントローラ６０は、メモリ６２内にコンピュータ読取り可能フォーマットで記憶されたコンピュータプログラム６３の制御下で動作する。このコンピュータプログラムは、ある特定のプロセスのタイミング、温度、ガス流、高周波電力のレベル、その他のパラメータを指示する。ユーザとシステムコントローラとの間のインタフェースは、図１Ｃに示すようなＣＲＴモニター６５とライトペン６６とを介して行われる。好適な実施の形態では、二つのモニター６５、６５Ａと二つのライトペン６６、６６Ａが使用され、一方はオペレータ用にクリーンルームの壁（６５）に取り付けられており、他方はサービス技術者用にその壁の後ろ（６５Ａ）に取り付けられている。両モニターは同一情報を同時に表示するが、ライトペンは１本（例えば６６）だけが使用できる。特定の画面あるいは機能を選択するために、オペレータは表示画面のある領域にタッチしてペンのボタン（図示せず）を押す。タッチされた領域は、例えばそのカラーを変えるか、新しいメニューを表示することによってライトペンによる選択を確認する。
【００３２】
コンピュータプログラムのコードは、６８０００アセンブリー言語、Ｃ、Ｃ＋＋、またはパスカルといったどのような従来のコンピュータ読取り可能プログラミング言語で書かれていてもよい。適当なプログラムコードは、通常のテキストエディタを使って、単一ファイルか複数ファイルに入れられ、コンピュータのメモリシステムといったコンピュータの使用可能な媒体に記憶され、あるいは組み入れられる。もし入力されたコードテキストが高級言語で書かれていれば、そのコードはコンパイルされ、それからその結果得られたコンパイラコードはプリコンパイルされたウィンドウズライブラリルーチンのオブジェクトコードにリンクされる。リンクされたコンパイル済みオブジェクトコードを実行するために、システムユーザは、そのオブジェクトコードを呼び出してコンピュータシステムにメモリ内にそのコードをロードさせる。ＣＰＵは、メモリからコードを読み取って、プログラムで識別されるタスクを行うようにそのコードを実行する。
【００３３】
図１Ｄは、コンピュータプログラム１００の階層的制御構造の例示的ブロック図を示す。ユーザは、ライトペンインタフェースを使用することによってＣＲＴモニター上に表示されたメニューまたは画面に応答してプロセスセレクタサブルーチン１０２内にプロセスセット番号とプロセスチャンバ番号とを入力する。プロセスセットとは、指定されたプロセスを実行するために必要なプロセスパラメータの予め決められたセットのことであり、予め決められたセット番号によって識別される。プロセスセレクタサブルーチン１０２は、（ｉ）マルチチャンバシステム内の所望のプロセスチャンバと、（ｉｉ）所望のプロセスを実行するためのプロセスチャンバを操作するために必要なプロセスパラメータの所望のセットとを識別する。特定のプロセスを実行するためのプロセスパラメータは、プロセスガスの組成および流量と温度と圧力と高周波電力レベルのようなプラズマ条件とチャンバドーム温度と、などといった諸条件に関係しており、レシピ（処方箋）の形でユーザに提供される。このレシピによって指定されたパラメータは、ライトペン／ＣＲＴモニターインタフェースを利用して入力される。
【００３４】
プロセスを監視するための信号は、システムコントローラ６０のアナログディジタル入力ボードによって与えられ、プロセスを制御するための信号は、システムコントローラ６０のアナログディジタル出力ボード上に出力される。
【００３５】
プロセスシーケンササブルーチン１０４は、プロセスセレクタサブルーチン１０２から、識別されたプロセスチャンバとプロセスパラメータのセットとを受け入れて、種々のプロセスチャンバの動作を制御するためのプログラムコードを持っている。多数のユーザがプロセスセット番号とプロセスチャンバ番号とを入力することができ、あるいは一人のユーザが多数のプロセスセット番号とプロセスチャンバ番号とを入力することができ、またシーケンササブルーチン１０４は、選択されたプロセスを所望の順序にスケジューリングすることができる。シーケンササブルーチン１０４は、（ｉ）チャンバが使用中であるかどうかを決定するためにプロセスチャンバの動作を監視する工程と、（ｉｉ）使用中のチャンバ内でどんなプロセスが実行されているかを決定する工程と、（ｉｉｉ）実行すべきプロセスのプロセスチャンバの利用可能性とプロセスのタイプとに基づいて所望のプロセスを実行する工程とを実行するためのプログラムコードを含んでいる。
ポーリングといったプロセスチャンバを監視する従来の方法が使用可能である。
どのプロセスを実行すべきかをスケジューリングするときシーケンササブルーチン１０４は、各特定のユーザ入力の要求の「年齢」とか、選択されたプロセスに関する所望プロセス条件と比較した使用中プロセスチャンバの現在の条件とか、スケジューリングの優先順位を決定するためにシステムプログラマが含ませたいと考えるその他関連の任意の要因とかを考慮に入れるように設計することができる。
【００３６】
シーケンササブルーチン１０４がどのプロセスチャンバとプロセスセットとの組合せを次に実行すべきかを決定した後に、このシーケンササブルーチン１０４は、特定のプロセスセットパラメータをチャンバマネージャサブルーチン１０６ＡからＣに渡すことによってそのプロセスセットの実行を開始し、これがシーケンササブルーチン１０４から送られたプロセスセットにしたがってチャンバ１３と、あるいは他のチャンバ（図示せず）との多数の処理タスクを制御する。
【００３７】
チャンバコンポーネントサブルーチンの例としては、基板位置決めサブルーチン１１０と、プロセスガス制御サブルーチン１１２と、圧力制御サブルーチン１１４と、プラズマ制御サブルーチン１１６とがある。同業者であれば、どのプロセスがチャンバ１３内で実行するように選択されたかに依存して、他のチャンバ制御サブルーチンを含ませることができるということは理解されるであろう。運転時にチャンバマネージャサブルーチン１０６Ａは、実行中の特定のプロセスチャンバにしたがってプロセスコンポーネントサブルーチンを選択的にスケジューリングするか、呼び出す。チャンバマネージャサブルーチン１０６Ａは、シーケンササブルーチン１０４が実行すべきプロセスチャンバとプロセスセットとをスケジューリングするのと同じ仕方で、プロセスコンポーネントサブルーチンをスケジューリングする。一般にチャンバマネージャサブルーチン１０６Ａは、種々のチャンバコンポーネントを監視する工程と、実行すべきプロセスセットに関するプロセスパラメータに基づいてどのコンポーネントを動作させる必要があるかを決定する工程と、これら監視する工程と決定する工程とに応じてチャンバコンポーネントサブルーチンを実行させる工程とを含んでいる。
【００３８】
さて特定のチャンバコンポーネントサブルーチンの動作について図１Ａ、１Ｄを参照しながら説明する。基板位置決めサブルーチン１１０は、基板を基板支持部材１８上に積載するために使われるチャンバコンポーネントを制御するためのプログラムコードを持っている。基板位置決めサブルーチン１１０はまた、他のプロセスが完了した後にマルチチャンバシステムの例えばＣＭＰチャンバ、その他のチャンバからチャンバ１３内への基板の移動を制御することもできる。
【００３９】
プロセスガス制御サブルーチン１１２は、プロセスガスの組成と流量とを制御するためのプログラムコードを持っている。サブルーチン１１２は、安全遮断弁の開閉位置を制御し、また所望のガス流量を得るためにマスフローコントローラを立ち上げたり、立ち下げたりする。プロセスガス制御サブルーチン１１２を含むすべてのチャンバコンポーネントサブルーチンは、チャンバマネージャサブルーチン１０６Ａによって呼び出される。サブルーチン１１２は、所望のガス流量に関してチャンバマネージャサブルーチン１０６Ａからプロセスパラメータを受け取る。
【００４０】
一般にプロセスガス制御サブルーチン１１２は、ガス供給ラインを開いて、（ｉ）必要なマスフローコントローラを読取り、（ｉｉ）その読みをチャンバマネージャサブルーチン１０６Ａから受け取った所望の流量と比較し、（ｉｉｉ）必要に応じてガス供給ラインの流量を調整するという動作を繰り返す。更にプロセスガス制御サブルーチン１１２は、危険流量に関してガス流量を監視する工程と、危険状態が検出されたときに安全遮断弁を作動させる工程とを含むこともある。
【００４１】
幾つかのプロセスでは、反応性のプロセスガスを導入する前にチャンバ内の圧力を安定化するために、アルゴンといった不活性ガスをチャンバ１３内に流し込む。これらのプロセスに関してプロセスガス制御サブルーチン１１２は、チャンバ１３内の圧力を安定化するために必要な時間だけ不活性ガスをチャンバ１３内に流し込む工程を含むようにプログラムされる。このようにして上述の工程は実行することができる。
【００４２】
プロセスガス制御サブルーチン１１２はまた、独立したヘリウム制御（ＩＨＣ）サブルーチン（図示せず）によってウェハチャックの内外の通路を通してヘリウム（Ｈｅ）などの熱伝導性ガスの流れを制御することもできる。ガス流は、基板をチャックに熱的に連結する。典型的なプロセスでは、ウェハは、プラズマと層を形成する化学反応とによって加熱され、またＨｅが水冷のチャックを介して基板を冷却する。これにより基板は、基板上に予め存在していたフィーチャに損傷を与える可能性のある温度より低い温度に維持される。
【００４３】
圧力制御サブルーチン１１４は、チャンバの排気部分の絞り弁２６の開口のサイズを調整することによってチャンバ１３内の圧力を制御するためのプログラムコードを含んでいる。絞り弁を有するチャンバを制御する基本的方法は、少なくとも二つある。第１の方法は、チャンバ圧が特に全プロセスガス流量とプロセスチャンバのサイズとポンピング容量とに関係するので、チャンバ圧を特性化することに依存している。この第１の方法は、絞り弁２６を一定の位置にセットする。絞り弁２６を一定の位置にセットすることは、結果的に結局は定常状態圧力をもたらすことができる。
【００４４】
その代替として、チャンバ圧は、例えばマノメータで測定することもでき、また絞り弁２６の位置は、制御点がガス流と排気容量とによって設定される境界内に入っていると仮定して、圧力制御サブルーチン１１４にしたっがって調整することもできる。前者の方法は、後者の方法に関連する測定値と比較値と計算値とが呼び出されないので、結果的にチャンバ圧をより迅速に変化させることができる。チャンバ圧の精密な制御が要求されない場合には前者の方法が望ましいこともあるが、層の堆積中のように正確で再現性があって安定な圧力が欲しい場合には後者の方法が望ましい。
【００４５】
圧力制御サブルーチン１１４が呼び出されると、チャンバマネージャサブルーチン１０６Ａからのパラメータとして、所望の、または目標の圧力レベルが受信される。圧力制御サブルーチン１１４は、チャンバに接続された一つ以上の通常の圧力マノメータを読み取ってチャンバ１３内の圧力を測定し、その測定値を目標圧力と比較し、記憶された圧力テーブルからこの目標圧力に対応する比例、積分、微分（ＰＩＤ）値を取得し、この圧力テーブルから取得されたＰＩＤ値にしたがって絞り弁２６を調整する。その代替として圧力制御サブルーチン１１４は、所望の圧力または圧力範囲にチャンバ１３内の圧力を調整するために特定の開口サイズに絞り弁２６を開く、または閉じることもできる。
【００４６】
プラズマ制御サブルーチン１１６は、高周波発生器３１Ａ、３１Ｂの周波数出力と電力出力の設定を制御するための、また整合ネットワーク３２Ａ、３２Ｂを調整するためのプログラムコードを含んでいる。プラズマ制御サブルーチン１１６は、前述のチャンバコンポーネントサブルーチンと同様にチャンバマネージャサブルーチン１０６Ａによって呼び出される。
【００４７】
上述のサブシステムとルーチンの一部またはすべてを組み入れることができるシステムの例は、本発明を実現するように構成された、カリフォルニア州サンタクララのＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣ．製のＵＬＴＩＭＡ（登録商標名）システムであろう。このようなシステムの詳細は、Ｆｒｅｄ Ｃ．ＲｅｄｅｋｅｒとＦａｒｈａｄ ＭｏｇｈａｄａｍとＨｉｒｏｇｉ ＨａｎａｗａとＴｅｔｓｕｙａ ＩｓｈｉｋａｗａとＤａｎ ＭａｙｄａｎとＳｈｉｊｉａｎＬｉとＢｒｉａｎ ＬｕｅとＲｏｂｅｒｔ ＳｔｅｇｅｒとＹａｘｉｎ ＷａｎｇとＭａｎｕｓ ＷｏｎｇとＡｓｈｏｋ Ｓｉｎｈａとが共同発明者として列挙されている、「Ｓｙｍｍｅｔｒｉｃ Ｔｕｎａｂｌｅ Ｉｎｄｕｃｔｉｖｅｌｙ−Ｃｏｕｐｌｅｄ ＨＤＰ−ＣＶＤ Ｒｅａｃｔｏｒ（対称的調整可能な誘導的に連結されたＨＤＰ−ＣＶＤ反応器）」と題する、１９９６年７月１５日出願の米国特許出願第０８／６７９，９２７号に開示されており、この開示は参考のためにここに組み入れてある。ここに記述したシステムは、単に例示目的のためである。本技術に精通した人が本発明の方法を実現するために適当な従来の基板処理システムとコンピュータ制御システムとを選択することは、通常のスキルの問題であろう。
【００４８】
図１Ｅは、本発明の幾つかの実施の形態においてハロゲンドープされた酸化シリコン層が研磨されて平滑化され得る例示的なＣＭＰチャンバ８０の単純化された断面図である。ＣＭＰチャンバ８０は、その上面に研磨パッド８４を配置した回転テーブル８２を持っている。回転する基板保持具８６は、基板がパッド８４によって研磨される間、半導体ウェハといった基板８８を保持する。研磨中、基板８８とパッド８４との間には適当なスラリーが供給され、基板には予め決められた圧力がパッドによって掛けられる。
【００４９】
チャンバ１３、８０は、多数の基板が中央ロボットの周りに配置され、ロボットによって用意されるクラスタツールシステムの一部であることもある。このようなクラスタツールシステム１２０の一例を図１Ｆに示す。その代替として、チャンバ１３はクラスタツールシステム１２０の一部であり、ＣＭＰチャンバ８０は多数の研磨ステーションまたはチャンバを有する分離型ＣＭＰツールの一部であることもある。基板は、システム１２０と分離型ＣＭＰチャンバ８０との間を人手で移されてもよく、あるいは同業者に知られているようにコンベヤーベルトおよび／または適当なロボットシステムを使って自動的に移されてもよい。このような多数ステーションＣＭＰ装置とその関連手法との一例は、ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ，Ｉｎｃ．に共通に譲渡された、Ｔｏｌｌｅｓ等による、「ＣＯＮＴＩＮＵＯＵＳ ＰＲＯＣＥＳＳＩＮＧ ＳＹＳＴＥＭ ＦＯＲ ＣＨＥＭＩＣＡＬ ＭＥＣＨＡＮＩＣＡＬ ＰＯＬＩＳＨＩＮＧ（化学的機械的研磨のための連続処理システム）」と題する米国特許第５、７３８、５７４号に開示されており、あらゆる目的で参考のためここに組み入れてある。本発明に関してハロゲンドープされた層を平滑にするために使用できる分離型クラスタツールである商業的に入手可能な多数ステーションＣＭＰ装置は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．製のｍｉｒｒａ（登録商標名）ＣＭＰシステムである。
【００５０】
図１Ｆにおいてクラスタツールシステム１２０は、真空積荷固定チャンバ１２５、１３０を持っている。積荷固定チャンバ１２５、１３０は、基板がシステム１２０に入って出てくる間中、内側チャンバ１３５の内部を真空状態に維持する。ロボット１４０は、基板処理チャンバ１４５と加熱チャンバ１５０に対して積荷固定チャンバ１２５、１３０から／へ基板を供給する。処理チャンバ１４５は、ＣＶＤ、エッチング等といった多数の基板処理動作を実行するように装備しておくことができる。加熱チャンバ１５０は、アニール工程といった加熱処理工程に使用できる。
【００５１】
パススルー（通過）チャンバ１５５は、基板がロボット１３５からロボット１６５に積み替えられることを可能にしている時に内部チャンバ１６０内の超高真空状態を維持するために使われる。ロボット１６５は、パススルーチャンバ１５５から基板処理チャンバ１７０から１８５に基板を供給する。処理チャンバ１４５と同様に、処理チャンバ１７０から１８５は、種々の基板処理動作を実行するように装備できる。ある場合には処理チャンバ１７０は、ＣＭＰ動作を実行するように装備され、処理チャンバ１７５は、本発明にしたがって窒化処理を行うように装備され、処理チャンバ１８０は、ＦＳＧ堆積を行う。
【００５２】
動作中、基板は、システムコントローラ６０によって実行されるコンピュータプログラムの制御下で動作するコンベヤーベルトまたはロボットシステム（図示せず）によって真空積荷固定チャンバに搬送される。またロボット１４０、１６５は、システムコントローラ６０上で実行するコンピュータプログラムの制御下で動作して、クラスタツール１２０の種々の処理チャンバ間で基板を移動させる。
【００５３】
ＩＩＩ． 例示的プロセスの流れ
図２は、本発明によるプロセス２００の一例を表す単純化された流れ図である。図２で、基板上にＦＳＧ層が堆積される（工程２０２）。それからＦＳＧ層は、薄膜を平滑化するために化学的機械的に研磨され（工程２０４）、その後このＦＳＧ層の表面は、本出願で後述するように窒化される（工程２０６）。同業者であれば、ＣＭＰ後の洗浄といった追加の処理工程が実行されることもあることを認めるであろう。それから基板は、この基板上での集積回路の製造を完了させるために更に処理される可能性がある（図示せず）。
【００５４】
本発明のある特定の例示的応用では、堆積されたＦＳＧ層は、約７アトミックパーセント（原子％）のフッ素濃度と約１６，０００Åの堆積厚さとを持っている。ＦＳＧ堆積順序の例は、１９９７年６月３日に出願された、Ｏｒｅｚｙｋ等による、「ＳＥＱＵＥＮＣＩＮＧ ＴＨＥ ＲＥＣＩＰＥ ＳＴＥＰＳ ＦＯＲＴＨＥ ＯＰＴＩＭＡＬ ＬＯＷ−ＤＩＥＬＥＣＴＲＩＣ ＣＯＮＳＴＡＮＴＨＤＰ−ＣＶＤ ＰＲＯＣＥＳＳＩＮＧ（最適な低誘電率ＨＤＰ−ＣＶＤ処理のためのレシピ工程の順序づけ）」と題する米国特許出願第０８／８６８，２８６号に見ることができる。この第０８／８６８，２８６号出願は、本出願の譲受人であるＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．に譲渡されており、あらゆる目的で参考のためにここに組み入れてある。米国特許出願第０８／８６８，２８６号に記述された堆積順序は、ＦＳＧ層を堆積する前にＵＳＧライナー層を堆積することを含む順序を記述している。いかなる薄膜の堆積にも先立って、ウェハはプラズマに印加される高周波バイアスなしの（すなわちソース高周波電力だけを使用した）プラズマによって加熱される。この加熱シーケンスは、引き続いて誘電体層が堆積される金属配線のコーナーといった微細パターンのスパッタエッチングを回避する。このシーケンスでは後で、金属配線のコーナーをカバーする薄いライナー層を含む微細なフィーチャのスパッタエッチングあるいはフッ素エッチングを避けるために諸条件が維持される。同業者であれば、ＦＳＧ層を堆積するために他のプロセスを使用することもできることを理解するであろう。例えば最初の材料を堆積する前に高周波ソース電力とバイアス電力の両者を使用してウェハを加熱することは可能である。また幾つかの応用ではＵＳＧライナー層を含むことある。この方法は、ソース高周波電力だけを使用するよりも迅速にウェハを加熱するので、ある場合には処理量を増加させ、好ましいものである。
【００５５】
この例示的応用では、ＦＳＧ層は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．製のＭｉｒｒａ（登録商標名）ＣＭＰシステムを使用して約９，０００から１０，０００Åの厚さに化学的機械的に研磨される。同業者であれば、この厚さとドーピング濃度は単に例として示されているもので、ＦＳＧ薄膜のこの他の厚さとドーピング濃度も使用可能であることは理解するであろう。ＦＳＧ層の表面の窒化に関するプロセスの例と更に詳細なことは、セクションＶで以下に説明される。
【００５６】
ＩＶ． 例示的素子構造
図３Ａは、本発明のフィーチャを組み込んだ集積回路３００の単純化された断面図を示す。集積回路３００は、シリコンウェハ、ガリウム砒素ウェハ、その他のウェハといった半導体ウェハ上に製造することができる。図３Ａに示すように、集積回路３００は、フィールド酸化物領域３０７によって互いに分離され、電気的に絶縁されているＮＭＯＳトランジスタ３０３とＰＭＯＳトランジスタ３０６とを含んでいる。各トランジスタ３０３、３０６は、ソース領域３０８とゲート領域３０９とドレイン領域３１０とを持っている。
【００５７】
プリメタル誘電体層３１１は、接点３１２によって作られる金属層Ｍ１と各トランジスタとの間の接続部よって、トランジスタ３０３、３０６を金属層Ｍ１から分離している。金属層Ｍ１は、集積回路３００に含まれる４層の金属層Ｍ１からＭ４の一つである。各金属層Ｍ１からＭ４は、それぞれのインターメタル誘電体（ＩＭＤ）層３１３ＡからＣによって、隣接する金属層から分離されている。
隣接する金属層は、選択された開口部でバイア３１４によって接続されている。
金属層Ｍ４の上は、プレーナパッシベーション層３１５が覆っている。
【００５８】
本発明の実施形態は、ＩＭＤ層に関して特に有用であるが、集積回路３００に示された誘電体層の各々にも用途を見い出すことができる。この集積回路３００は単に説明のためのものであることを理解すべきである。同業者であれば、マイクロプロセッサ、特定用途向け集積回路、メモリ素子等といった他の集積回路の製造のために本方法を実施できるであろう。本発明の方法は、ＢｉＣＭＯＳ、ＮＭＯＳ、バイポーラその他といった他のテクノロジーを使用する集積回路の製造に使うことができる。更に本発明の方法は、０．２５μｍ以下のフィーチャサイズを有する素子を製造するために一般に使用されるダマシン（金属象嵌）および二重ダマシンプロセス手法によって使用可能である。
【００５９】
図３Ｂは、本発明の一実施の形態による窒化されたＦＳＧ層とその関連構造を示す電子装置３２０の一部の単純化された断面である。金属層３２２は、誘電体層３２４上に形成されてパターニングされており、この誘電体層は基板３２６によって支持されており、また介在層あるいは材料（図示せず）を持つことも持たないこともある。第１の誘電体層は、シリコンガラスかドーピングされたシリコンガラスの層か、窒化物その他の誘電体材料の層か、あるいは層および／または材料の組合せであろう。ＦＳＧ層３２８は、パターニングされた金属層３２２と誘電体層３２４との上に形成されている（図２、工程２０２）。化学的機械的研磨（図２、工程２０４）は、ＦＳＧ層３２８の比較的平らで滑らかな表面３３０を作りだしており、その上に厚さ約２，０００Åのオプションのドーピングされていないシリコンガラス（「ＵＳＧ」）層３３２が堆積されている。シリコンガラス層３３２もまた、一般にその下の層に順応するので比較的平らで滑らかであり、これは後続の層を製造するときに望ましいことである。
【００６０】
ドーピングのないシリコンガラス層を堆積する前に、ＦＳＧ層の化学的機械的に研磨された表面は、選択された深さにまでＦＳＧ層内に窒素を混入するために十分な時間と温度で窒素含有プラズマにＦＳＧ層の表面を暴露することによって窒化された（図２、工程２０６）。この場合、選択された深さはほぼ、ＦＳＧ層を通るバイア深さ３３４であって、典型的には約５，０００から９，０００Åの間である。このバイアは、通常のリソグラフィとエッチングの手法を使って形成でき、また一般には実質的に、パターニングされた金属層を後続の金属層（図示せず）に電気的に接続するために、チタン／窒化チタンアルミニウム、タングステン、および／または銅といった導電性材料で充填される。この充填材料は後続の金属層と同じでも異なっていてもよい。
【００６１】
窒化処理、ＦＳＧ層内にチッ化されたＦＳＧ領域３３６を形成する。同業者であれば、この窒化領域全体に亘って、一般に窒化領域の表面で約０．４０原子％から窒化領域と非窒化領域（堆積されたままのＦＳＧ）との間の境界面で約０．０１原子％以下にまで減少していくように、窒素濃度が変化し得るということと、この境界面の位置は主として所望の窒素濃度の限度の定義の問題であるということとを認めるであろう。
Ｖ． 窒化処理工程の順序
本発明によるＦＳＧ層の化学的機械的に研磨された表面の窒化処理プロセスは、種々のプロセス条件を使用して達成できる。これは、ユーザが材料（基板）や素子設計に最も適したプロセス条件を選択することを可能にする。例えば一般に、製造設備への大きな投資と、製品の競争力ある価格付けと、それら両者の要求する高い処理量とのために、半導体素子の製造時にいかなるプロセスでも最短時間内にプロセス結果を達成することが望まれている。したがってある状況ではより高いプロセス温度と、より短いプロセス時間とが選択される。本技術に精通する人々は、中でも時間、温度、プラズマ窒素濃度といった数個のプロセス変数にしたがって最終結果が達成されることを理解するであろう。同業者はまた、時間、電力レベルおよび以下に述べる他のパラメータが特定の基板処理システムに関係しているということと、これらのプロセスパラメータは下記のプロセス、あるいは他の類似のプロセスを実行するために他の処理システムに適応するように修正し得るということとを理解するであろう。
【００６２】
しかしながら一般に、本発明が、５，０００から９，０００Åのバイアを形成すべき化学的機械的に研磨されたＦＳＧ層に窒素を添加するために使用されると、窒化工程は、約４０から７０秒間、この層を窒素プラズマに曝すことになるであろう。ウェハは、この時間中、約３８０から４００℃に加熱されるであろう。
このようなプロセス条件は、最低でバイア深さまでの間ずっとＦＳＧ層内に窒素を混入するために使用される可能性がある。選択された深さ（例えばバイア深さ）にまで薄膜内に混入される窒素の量は、少なくとも１ｘ１０19原子／ｃｍ3であることが好ましく、また少なくとも５ｘ１０19原子／ｃｍ3と１ｘ１０20原子／ｃｍ3との間であることは更に好ましい。
【００６３】
本発明の窒化工程を更に説明するために、単なる例として下記のプロセスを示す。この例では、窒化すべき基板は、その基板上に化学的機械的に研磨されたＦＳＧ層を形成した後に、セクションＩＩで述べたＵＬＴＩＭＡ（登録商標名）システムチャンバ内に入れられる。積載動作の時、ターボポンプがチャンバを排気し、アルゴンが１２６ｓｃｃｍの流量でチャンバ内に流れ込み、上部ノズルを通して１６ｓｃｃｍで流れ出ている間中、絞り弁は全開になっている。積載が完了した後、絞り弁を閉じて、チャンバ圧が５０ｍＴｏｒｒを超えるまで上昇するのを１０秒以下の間、待機することによって、プラズマを発生させるための適当な圧力が達成され、その待機時間後に、１０００Ｗのソース高周波電力が上部コイルに１秒間、印加されてチャンバ内にプラズマを発生させる。次に絞り弁が１００工程の一定位置にまで開いている間にソース電力の１０００Ｗが側面コイルに印加され、これは約１秒ほどかかる。これで、窒素源がチャンバ内に流される前に十分なソース電力を持った安定なプラズマが確立される。
【００６４】
窒素ガス（Ｎ2）は、絞り弁が４００工程の位置にまで開いている間に３０ｓｃｃｍの初期流量で３秒間、プラズマに加えられる。以下に示すように、基板がこれらのレベルのソース電力を受けるプラズマに曝されているこの５秒間に基板の最小の加熱が行われる。窒素が３秒間流れた後にアルゴンの流れが停止されて窒素の流れが８０ｓｃｃｍに増やされ、その間、高周波ソース電力の２，０００Ｗに加えて３５０Ｗの高周波バイアス電力が印加され、絞り弁は、５０秒間、全開となる。基板が達成すべき所望の温度にしたがって多少とも高周波バイアス電力が印加されることがある。
【００６５】
上記の工程と同様にこの窒化プロセス工程の間、電子チャックはオフとなっていて背面のヘリウム冷却ガスは、流れていない。プラズマは、基板を約４００℃直下にまで加熱する。ＦＳＧ層が堆積された温度よりも低くしておくことが望ましく、この温度はこの場合、隣接材料とのＦＳＧ境界面での剥離を防止し、ＦＳＧ層内での他の好ましくない変化を避けるために約４１０℃から４２０℃の間にあることが望ましい。更に低い温度に維持されることを必要とする温度に敏感な構造物が基板上に存在するといった場合には、更に低い温度制限が適切であるかもしれない。これに対して、ＦＳＧ薄膜が４２０℃を超える高温で堆積されたような場合、もし素子歩留りとか信頼性の点で許容できない結果にならなければ、より高い温度と、したがってより短いプロセス時間とを採用することができる。
同様に、窒化されたＦＳＧの所望の深さによっては、異なる時間と温度とが採用されることもある。
【００６６】
この例では窒化処理は、基板を迅速に加熱してスループット時間を短縮するために、背面ヘリウム冷却なしで行われる。したがって基板の温度対時間の関係は、テストウェハを使って特性化されて検証されている。この場合、基板は、１．５オーム−ｃｍのバルク抵抗率を有する８”シリコンウェハである。シリコンウェハの加熱速度は、ウェハのバルク抵抗率に依存する。一般に、低いバルク抵抗率（高い電気伝導率）を有するウェハほど、高い熱伝導率を有し、プラズマで表面領域を加熱するのに、それだけ長時間かかる。
【００６７】
図４は、同一の時間と条件下で窒素プラズマに曝されたシリコンウェハの窒素処理工程の終了時のウェハ温度対バルク抵抗率の関係を示す。図４は、抵抗率が約０．０１オーム−ｃｍから１．００オーム−ｃｍまで変化するにつれてウェハ温度が約６０℃上昇することを示している。
【００６８】
ウェハをウェハ支持具にチャック固定することによってウェハの背面を放熱することは、ウェハから熱を逃がして所定の電力レベルでの加熱プロセスを更に遅らせることになろう。ウェハの背面とウェハ支持具との間にヘリウムガスといった冷却剤を流すことは、ウェハからの熱伝導を向上させて加熱プロセスを遅くするであろうが、しかしながら、より低いプロセス温度が欲しいとき、および／またはプロセスのスループットが重要でないとき、または変化する抵抗率を有する一連のウェハのための標準的な窒化処理が欲しいとき、および／または温度制御されたフィードバックシステムが使われているとき等といった状況下では、ウェハをチャック固定して冷却剤を流すことが適切であることもある。
【００６９】
上記の窒化処理の結果、約３９０℃のウェハ表面温度と約３ｍＴｏｒｒのチャンバ圧とが得られる。得られた窒化ＦＳＧ領域はＦＳＧ層の表面近くで約０．４０原子％の窒素濃度を持っており、ＦＳＧ層内に約８，０００Åまで拡散している。約０．４０原子％は、この温度におけるこのタイプの材料内への窒素の溶解度の限界と信じられている。同様のウェハに対する同様のプロセスは、約５，０００から９，０００Åの間の窒化深さを作り出している。本技術に精通する人々は、溶解度限界がＦＳＧ層の組成、構造、温度を含む多くの変数によって影響され得ることと、ＦＳＧ層内への窒素拡散の範囲が少なくとも、ＦＳＧ層の表面近傍の窒素濃度とＦＳＧ層が窒素に曝されている時の時間温度積との関数であることとを認めるであろう。
【００７０】
前述のように、窒素が少なくともバイア深さにまで拡散するように、多くの変数の中でも温度と圧力とガス流量と時間とを含むプロセス条件を選択することは、非常に望ましいことである。窒化処理は、バイア領域でのＨＦの形成を抑制し、その深さまでの薄膜の安定性を向上させる。他の実施の形態では、バイア深さでのより高い窒素濃度を確保するために、窒素は少なくともバイア深さより深い一定距離あるいはパーセント距離だけ浸透することが好ましい。本発明者らは、浸透がバイア深さより低い場合、窒素はＦＳＧ層の下の導電性のフィーチャに悪影響を与えないと判定した。
【００７１】
窒化されたＦＳＧは、約３．５という誘電率を持っており、これはＦＳＧの誘電率に匹敵する。窒化処理はまた、ＦＳＧ薄膜の圧縮応力を２倍だけ増加させる。例えば圧縮応力は、窒化処理前のＦＳＧ薄膜内の約６．０ｘ１０8ダイン／ｃｍ2から窒化処理後の約１．２ｘ１０9ダイン／ｃｍ2に増加した。この増加した圧縮応力は、一般に引張り応力を持っていて、窒化されたＦＳＧに囲まれ、あるいは部分的に囲まれているパターニングされた金属層のクラッキング（ひび割れ）を減らすという点で有用である。増加した圧縮応力は、特に約０．２５ミクロン未満の形状構造を有する多金属層の電子装置（素子）の「より高い」金属層には特に望ましい。
【００７２】
化学的機械的に研磨されたＦＳＧ薄膜を窒化した後に、所望であれば、その窒化ＦＳＧの上にキャップ層、バリア層、接着層、その他の層が形成されることがあり、あるいは基板は、その他の処理を施されることもある。キャップ層は、例えばドーピングされていないシリコンガラスの比較的薄い（例えば厚さ２，０００Åの）層である。
【００７３】
ＶＩ． テスト結果
図５は、セクションＶで前に説明したＵＬＴＩＭＡ（登録商標名）チャンバＨＤＰにおける本発明の一実施の形態によって製造された１，０００枚のウェハついての粒子数を示すチャートである。平均粒子密度は、０．２ミクロンより大きな粒子について約１１である。その代替の窒素プラズマ処理が評価された。特に、高周波バイアス電力を持たない、すなわち高周波ソース電力だけによって付勢された窒素プラズマが評価された。高周波ソース電力のみ（高周波バイアス電力なし）のプロセスでは、２，５００Ｗの電力が上部コイルに供給された一方、３，５００Ｗの電力が側面コイルに供給された。酸化シリコンの層でシーズニングされたチャンバ内では、高周波ソース電力のみの窒化処理によって添加された０．２ミクロンを超える粒子の数は、２５から７，０００にまで広がっており、平均添加粒子数は約３，５００であった。実験を通して、ソース電力のみの窒化処理の間に添加された粒子の数は、シーズニング層の厚さとかシーズニング層の組成（例えばＦＳＧ対ＵＳＧ）とか、あるいはチャンバをシーズニングした後に処理されたウェハの数とかを含む多数のパラメータに余り敏感ではないと判定された。しかしながら、添加された粒子の数は、プラズマに印加される高周波ソース電力には敏感であると判定された。
【００７４】
図６Ａは、上部コイルに供給される２，５００Ｗと側面コイルに供給される３，５００Ｗとの高周波ソース電力によって付勢された窒素含有プラズマに曝された基板に関するウェハ温度対時間の関係を示すグラフである。図６Ｂは、上部コイルに供給される１，０００Ｗと側面コイルに供給される１，０００Ｗとの高周波ソース電力と、４００Ｗの高周波バイアス電力とによって付勢された窒素含有プラズマに曝された、同様の条件下の基板に関するウェハ温度対時間の関係を示すグラフである。加熱カーブは似ており、化学的機械的に研磨されたＦＳＧ薄膜の窒化は両プロセスによって達成された。したがってウェハを加熱するために高周波ソース電力と共に高周波バイアス電力を使用することは、ウェハ加熱の効率的な方法であり、過度の粒子汚染を発生させないと判定された。
【００７５】
高周波バイアス電力を使わない加熱は、より単純なプロセスであり、したがって、できればソース電力のみのプロセスが望ましい。しかしながら約４００℃の温度に基板を加熱するために十分に高いソース電力によって付勢されるプラズマは、シーズニング被膜（この場合は、基板の汚染を最小にするために処理チャンバの内部を被覆するために与えられる酸化シリコンの層）をスパッタリングする傾向がある。基板を加熱するために高周波バイアス電力を使用することの代替として、ウェハ支持台内のヒータといった他の加熱源を使用して、本質的に同じ温度を達成することができ、あるいはより低い温度（より長い時間）とより低い窒素濃度が許容される場合には中間的なソース電力が使用できる。同様に、選択された基板温度を達成するために高周波ソース電力の適当な調整によって、中間的な高周波電力（１００から４００Ｗの間）が使用できる。
【００７６】
図７Ａは、Ｕｌｔｉｍａ ＨＤＰチャンバ内で堆積された堆積されたままのＦＳＧ層のＳＩＭＳスペクトルである。このグラフは、ＦＳＧ層内の窒素のバックグラウンド濃度レベルが約１ｘ１０18原子／ｃｍ3であり得ることを示している。これと比較して図７Ｂは、上部コイルに対して２，５００Ｗ、側面コイルに対して３，５００Ｗの高周波ソース電力により窒素ベースのプラズマ内で６０秒間窒化した後のＦＳＧ層のＳＩＭＳスペクトルである。このデータは、窒素濃度がバックグラウンドレベルにまで急速に減少する前に、ＦＳＧが窒素を約０．９ミクロンの深さにまで混入させていることを示している。図７Ｃは、高周波バイアス電力なしで、上部コイルに印加される１，０００Ｗと側面コイルに印加される１，０００Ｗの高周波ソース電力による窒素ベースのプラズマ内で６０秒間、窒化した後のＦＳＧ層のＳＩＭＳスペクトルである。横軸のスケールが異なっていることと、窒素は表面から約０．１ミクロンの深さまでしかＦＳＧ層内に混入されていないこととに留意すべきである。図７Ｄは、高周波バイアス電力なしで、上部コイルに印加される１，０００Ｗと側面コイルに印加される１，０００Ｗの高周波ソース電力による窒素ベースのプラズマ内で１２０秒間窒化した後のＦＳＧ層のＳＩＭＳスペクトルである。この暴露時間でＦＳＧは、窒素を表面から約０．１５ミクロンの深さに混入させた。図７Ｅは、上部コイルに印加される１，０００Ｗと側面コイルに印加される１，０００Ｗの高周波ソース電力と、４００Ｗの高周波バイアス電力とによる窒素ベースのプラズマ内で６０秒間、窒化した後のＦＳＧ層のＳＩＭＳスペクトルである。図７Ｅと図７Ｂとを比較すると、バイアス高周波電力はウェハ温度とＦＳＧ層内への窒素の拡散とを増加させる効率的な方法であることが分かる。
【００７７】
本発明の方法は、前述の特定のパラメータによって限定されることを意図していない。同業者であれば、本発明の精神から逸脱せずに異なるプロセス条件と、異なる反応体源とが使用可能であることを理解するであろう。例えばプラズマは、Ｎ2Ｏ、アンモニア、その他の窒素源から発生できるであろうし、また窒素源に加えてヘリウムや水素といった他の元素をプラズマに加えることもできるであろう。同業者であれば、このような添加物は、許容可能なプロセスパラメータにしたがってプラズマの加熱特性やスパッタリング特性を変える可能性があることを理解するであろう。また本出願は主として、ＣＭＰ処理後のＦＳＧ層の窒化について論じたが、これは、他のハロゲンドープされたシリコンガラスをＣＭＰ後に窒化するためにも使用できる。
【００７８】
更に前述の実施の形態はＵｌｔｉｍａ ＨＤＰ−ＣＶＤシステムを使用しているが、ハロゲン化されたシリコンガラス表面に窒素種を与えるために、平行平板型プラズマシステム、ＥＣＲプラズマシステム、あるいは遠隔プラズマシステムといった他のプラズマシステムを使用することも可能である。同様にウェハを所望の温度に加熱するために、赤外線ランプまたは抵抗加熱台でウェハを加熱するといった他の加熱方法も使用できる。加熱方法は、アクティブな温度制御機能を含んでもよいであろう。研磨された面に窒素を注入するといった、本発明によるハロゲン化された化学的機械的に研磨された表面を窒化する他の同等な、または代替の方法は、同業者にとって明らかであろう。これらの同等また代替の方法は、本発明の範囲内に含まれると意図されている。他の変形体も、同業者には明らかであろう。したがって付属のクレームに記載の事項を除いて本発明を限定することは意図されていない。
【図面の簡単な説明】
【図１Ａ】本発明の方法を実施するために使用できる例示的な高密度化学気相堆積（ＣＶＤ）システムの単純化された概略図である。
【図１Ｂ】図１Ａの例示的なＣＶＤプロセスチャンバと共に使われるガスリングの単純化された断面図である。
【図１Ｃ】図１Ａの例示的なＣＶＤプロセスチャンバと共に使われるモニタとライトペンの単純化された概略図である。
【図１Ｄ】図１Ａの例示的なＣＶＤプロセスチャンバを制御するために使われる例示的プロセス制御コンピュータプログラム製品の流れ図である。
【図１Ｅ】本発明の幾つかの実施の形態でハロゲンドープされた層を平滑化するために使用できる例示的な化学的機械的研磨チャンバの単純化された概略図である。
【図１Ｆ】本発明の方法を実施するために使用できる例示的なクラスタツール基板処理システムの単純化された概略図である。
【図２】本発明の一実施の形態による集積回路素子を製造するためのプロセスを表す単純化された流れ図である。
【図３Ａ】本発明の一実施の形態によって製造された集積回路の一部の単純化された断面図である。
【図３Ｂ】図３Ａに示す集積回路のその部位の一部の単純化された断面図である。
【図４】本発明の一実施の形態による窒素処理工程の終了時における、約１分間、標準のプラズマ状態に曝されたシリコンウェハのウェハ温度対バルク抵抗率の関係を表す線図である。
【図５】本発明の方法の一実施の形態にしたがって製造された１０００枚のウェハに関する粒子数を示す線図である。
【図６Ａ】比較的高いソース高周波電力によって付勢されたプラズマ内に置かれたウェハに関するウェハ温度対時間の関係を示す線図である。
【図６Ｂ】比較的高いソース高周波電力とバイアス高周波電力とによって付勢されたプラズマ内に置かれたウェハに関するウェハ温度対時間の関係を示す線図である。
【図７Ａ】高周波バイアス電力なしで比較的低い選択された高周波ソース電力によって付勢された窒素プラズマ内で処理された後の堆積ＦＳＧ薄膜の、選択された分離原子状元素の近似的濃度対表面からの深さの関係を表す線図である。
【図７Ｂ】高周波バイアス電力なしで比較的高い高周波ソース電力によって付勢された窒素プラズマ内で１分間処理された後のＦＳＧ薄膜の、窒素濃度対表面からの深さの関係を表す線図である。
【図７Ｃ】高周波バイアス電力なしで比較的低い高周波ソース電力によって付勢された窒素プラズマ内で１分間処理された後のＦＳＧ薄膜の、窒素濃度対表面からの深さの関係を表す線図である。
【図７Ｄ】高周波バイアス電力なしで比較的低い高周波ソース電力によって付勢された窒素プラズマ内で２分間処理された後のＦＳＧ薄膜の、窒素濃度対表面からの深さの関係を表す線図である。
【図７Ｅ】比較的低い高周波ソース電力と高周波バイアス電力とによって付勢された窒素プラズマ内で１分間処理された後のＦＳＧ薄膜の、窒素濃度対表面からの深さの関係を表す線図である。
Claims (15)
- 複数の導電配線を有する基板上に誘電体層を形成する方法であって、前記複数の導電配線は前記基板上に形成されており、当該方法は、
（ａ）前記基板と前記複数の導電配線との上にハロゲンドープされたシリコンガラス層を堆積する工程と、
（ｂ）研磨面を形成するために前記ハロゲンドープされたシリコンガラス層を研磨する工程と、
（ｃ）前記ハロゲンドープされたシリコンガラス層を窒化する工程であって、前記ハロゲンドープされたシリコンガラス層の窒素濃度は、該ハロゲンドープされたシリコンガラス層の上面から前記複数の導電配線の上面までにおいて、１ｘ１０ 19 原子／ｃｍ 3 を超える濃度である工程と
を含む、基板上に誘電体層を形成する方法。 - 前記ハロゲンドープされたシリコンガラス層は、フッ素ドープされたシリコンガラス層を含む、請求項１に記載の方法。
- 前記ハロゲンドープされたシリコンガラス層は、化学的機械的研磨手法を使用して研磨される、請求項１に記載の方法。
- 前記窒化する工程は、前記ハロゲンドープされたシリコンガラスに少なくとも２０００Åだけ少なくとも１ｘ１０20原子／ｃｍ3の窒素濃度を形成することを含む、請求項１に記載の方法。
- 前記ハロゲンドープされたシリコンガラス層は、インターメタル（合金）誘電体層として堆積される、請求項１に記載の方法。
- 前記ハロゲンドープされたシリコンガラス層を窒化する工程後に、下層のフィーチャとのバイア接続を形成するために前記ハロゲンドープされたシリコンガラス層にパターニングとエッチングを行う工程を更に含む、請求項５に記載の方法。
- 前記バイアは、ある深さを持っており、前記窒化する工程は、少なくとも１ｘ１０20原子／ｃｍ3の窒素濃度を少なくとも前記バイアの深さにまで形成することを含む、請求項６に記載の方法。
- 前記フッ素ドープされたシリコンガラス層の少なくとも初めの部分は、高周波ソース電極と高周波バイアス電極とを有する高密度プラズマ化学気相堆積（ＣＶＤ）チャンバ内でソース高周波電力だけを使用して堆積される、請求項２に記載の方法。
- 前記窒化する工程は、前記基板を窒素含有プラズマに暴露することによって当該基板を加熱することを含む、請求項１に記載の方法。
- 前記窒素含有プラズマは、高密度プラズマ処理チャンバ内でソース高周波電力のみから形成される、請求項９に記載の方法。
- 前記窒素含有プラズマは、高密度プラズマ処理チャンバ内で、ソース高周波電力とバイアス高周波電力との両者から形成される、請求項９に記載の方法。
- 前記窒素含有プラズマは、窒素ガスから形成される、請求項９に記載の方法。
- 複数の導電配線を有する基板上に誘電体層を形成する方法であって、前記複数の導電配線は前記基板上に形成されており、当該方法は、
（ａ）前記基板と前記複数の導電配線との上にフッ素ドープされたシリコンガラス（「ＦＳＧ」）層を堆積する工程と、
（ｂ）研磨面を形成するために化学的機械的研磨手法を使用して前記ＦＳＧ層を研磨する工程と、
（ｃ）前記ＦＳＧ層を窒化する工程であって、少なくとも窒素ガスから形成されたプラズマに前記研磨面を暴露することによって、前記ＦＳＧ層の上面から前記複数の導電配線の上面まで、少なくとも約５ｘ１０19原子／ｃｍ3の窒素濃度を前記ＦＳＧ層内に形成する工程と
を含む方法。 - 前記プラズマは、基本的に分子状窒素からなるガスから形成される、請求項１３に記載の方法。
- 前記プラズマは、基本的に分子状窒素からなるガスから形成される、請求項９に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/337983 | 1999-06-22 | ||
| US09/337,983 US6413871B2 (en) | 1999-06-22 | 1999-06-22 | Nitrogen treatment of polished halogen-doped silicon glass |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135635A JP2001135635A (ja) | 2001-05-18 |
| JP4575552B2 true JP4575552B2 (ja) | 2010-11-04 |
Family
ID=23322893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000188190A Expired - Fee Related JP4575552B2 (ja) | 1999-06-22 | 2000-06-22 | 研磨されたハロゲンドープシリコンガラスの窒素処理 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6413871B2 (ja) |
| JP (1) | JP4575552B2 (ja) |
| KR (1) | KR100696037B1 (ja) |
| TW (1) | TWI238151B (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040679A (ja) | 1998-07-24 | 2000-02-08 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US6524969B2 (en) * | 2000-10-05 | 2003-02-25 | Applied Materials, Inc. | High density plasma chemical vapor deposition (HDP-CVD) processing of gallium arsenide wafers |
| US6589868B2 (en) * | 2001-02-08 | 2003-07-08 | Applied Materials, Inc. | Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput |
| US6740601B2 (en) | 2001-05-11 | 2004-05-25 | Applied Materials Inc. | HDP-CVD deposition process for filling high aspect ratio gaps |
| US6596653B2 (en) | 2001-05-11 | 2003-07-22 | Applied Materials, Inc. | Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD |
| US6815007B1 (en) * | 2002-03-04 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company | Method to solve IMD-FSG particle and increase Cp yield by using a new tougher UFUN season film |
| US6723634B1 (en) * | 2002-03-14 | 2004-04-20 | Advanced Micro Devices, Inc. | Method of forming interconnects with improved barrier layer adhesion |
| JP3504940B2 (ja) * | 2002-05-17 | 2004-03-08 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP2004103971A (ja) * | 2002-09-12 | 2004-04-02 | Hitachi High-Technologies Corp | ダマシン処理方法、ダマシン処理装置および、ダマシン構造 |
| US6774012B1 (en) * | 2002-11-08 | 2004-08-10 | Cypress Semiconductor Corp. | Furnace system and method for selectively oxidizing a sidewall surface of a gate conductor by oxidizing a silicon sidewall in lieu of a refractory metal sidewall |
| US6808748B2 (en) * | 2003-01-23 | 2004-10-26 | Applied Materials, Inc. | Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology |
| US6830996B2 (en) * | 2003-03-24 | 2004-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device performance improvement by heavily doped pre-gate and post polysilicon gate clean |
| US6958112B2 (en) | 2003-05-27 | 2005-10-25 | Applied Materials, Inc. | Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation |
| US6903031B2 (en) | 2003-09-03 | 2005-06-07 | Applied Materials, Inc. | In-situ-etch-assisted HDP deposition using SiF4 and hydrogen |
| US6933157B2 (en) * | 2003-11-13 | 2005-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer manufacturing methods employing cleaning delay period |
| US7229931B2 (en) | 2004-06-16 | 2007-06-12 | Applied Materials, Inc. | Oxygen plasma treatment for enhanced HDP-CVD gapfill |
| US7183227B1 (en) | 2004-07-01 | 2007-02-27 | Applied Materials, Inc. | Use of enhanced turbomolecular pump for gapfill deposition using high flows of low-mass fluent gas |
| KR100589046B1 (ko) * | 2004-09-23 | 2006-06-12 | 삼성전자주식회사 | 박막 형성 방법 |
| US7722719B2 (en) * | 2005-03-07 | 2010-05-25 | Applied Materials, Inc. | Gas baffle and distributor for semiconductor processing chamber |
| US7557043B2 (en) * | 2005-06-15 | 2009-07-07 | United Microelectronics Corp. | Method of fabricating the stacked structure and damascene process |
| CN100477117C (zh) * | 2005-06-24 | 2009-04-08 | 联华电子股份有限公司 | 金属镶嵌用的堆栈结构、其形成方法及金属镶嵌方法 |
| JP4597792B2 (ja) * | 2005-06-27 | 2010-12-15 | 東京エレクトロン株式会社 | 処理ガス供給構造およびプラズマ処理装置 |
| US7877895B2 (en) | 2006-06-26 | 2011-02-01 | Tokyo Electron Limited | Substrate processing apparatus |
| US8252640B1 (en) | 2006-11-02 | 2012-08-28 | Kapre Ravindra M | Polycrystalline silicon activation RTA |
| US7740706B2 (en) * | 2006-11-28 | 2010-06-22 | Applied Materials, Inc. | Gas baffle and distributor for semiconductor processing chamber |
| US7758698B2 (en) * | 2006-11-28 | 2010-07-20 | Applied Materials, Inc. | Dual top gas feed through distributor for high density plasma chamber |
| US20080124944A1 (en) * | 2006-11-28 | 2008-05-29 | Applied Materials, Inc. | Gas baffle and distributor for semiconductor processing chamber |
| US20080121177A1 (en) * | 2006-11-28 | 2008-05-29 | Applied Materials, Inc. | Dual top gas feed through distributor for high density plasma chamber |
| US7678715B2 (en) | 2007-12-21 | 2010-03-16 | Applied Materials, Inc. | Low wet etch rate silicon nitride film |
| KR100953016B1 (ko) * | 2008-01-22 | 2010-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US8252653B2 (en) * | 2008-10-21 | 2012-08-28 | Applied Materials, Inc. | Method of forming a non-volatile memory having a silicon nitride charge trap layer |
| US8198671B2 (en) * | 2009-04-22 | 2012-06-12 | Applied Materials, Inc. | Modification of charge trap silicon nitride with oxygen plasma |
| US8980767B2 (en) * | 2012-01-13 | 2015-03-17 | Applied Materials, Inc. | Methods and apparatus for processing a substrate |
| US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
| DE102016101197A1 (de) * | 2016-01-25 | 2017-07-27 | Hella Kgaa Hueck & Co. | Verfahren zum Oberflächenbeschichten eines Bauteils unter Vakuum und Vakuumbeschichtungsanlage hierzu |
| US20210087106A1 (en) * | 2018-03-05 | 2021-03-25 | Agc Glass Europe | Anti-glare glass sheet |
| GB201906840D0 (en) * | 2019-05-15 | 2019-06-26 | Spts Technologies Ltd | Method of deposition |
| CN114724945A (zh) * | 2022-05-18 | 2022-07-08 | 北京屹唐半导体科技股份有限公司 | 等离子体氮化掺杂方法和装置及半导体器件 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183278A (ja) * | 1993-12-22 | 1995-07-21 | Sony Corp | ウエハ表面の平坦化方法 |
| JP3979687B2 (ja) * | 1995-10-26 | 2007-09-19 | アプライド マテリアルズ インコーポレイテッド | ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法 |
| US5738574A (en) | 1995-10-27 | 1998-04-14 | Applied Materials, Inc. | Continuous processing system for chemical mechanical polishing |
| US5869149A (en) * | 1997-06-30 | 1999-02-09 | Lam Research Corporation | Method for preparing nitrogen surface treated fluorine doped silicon dioxide films |
| JPH11111845A (ja) * | 1997-10-03 | 1999-04-23 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5908672A (en) | 1997-10-15 | 1999-06-01 | Applied Materials, Inc. | Method and apparatus for depositing a planarized passivation layer |
| US6300672B1 (en) * | 1998-07-22 | 2001-10-09 | Siemens Aktiengesellschaft | Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication |
-
1999
- 1999-06-22 US US09/337,983 patent/US6413871B2/en not_active Expired - Fee Related
-
2000
- 2000-04-27 TW TW089108052A patent/TWI238151B/zh not_active IP Right Cessation
- 2000-06-22 JP JP2000188190A patent/JP4575552B2/ja not_active Expired - Fee Related
- 2000-06-22 KR KR1020000034497A patent/KR100696037B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6413871B2 (en) | 2002-07-02 |
| KR100696037B1 (ko) | 2007-03-15 |
| US20010033900A1 (en) | 2001-10-25 |
| TWI238151B (en) | 2005-08-21 |
| JP2001135635A (ja) | 2001-05-18 |
| KR20010049597A (ko) | 2001-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4575552B2 (ja) | 研磨されたハロゲンドープシリコンガラスの窒素処理 | |
| US5937323A (en) | Sequencing of the recipe steps for the optimal low-k HDP-CVD processing | |
| US6713390B2 (en) | Barrier layer deposition using HDP-CVD | |
| US6079354A (en) | Thermal post-deposition treatment of halogen-doped films to improve film stability and reduce halogen migration to interconnect layers | |
| US6633076B2 (en) | Methods and apparatus for producing stable low k FSG film for HDP-CVD | |
| US6559026B1 (en) | Trench fill with HDP-CVD process including coupled high power density plasma deposition | |
| US6468927B1 (en) | Method of depositing a nitrogen-doped FSG layer | |
| JP3568895B2 (ja) | 誘電層の堆積およびエッチングのための方法および装置 | |
| US6323119B1 (en) | CVD deposition method to improve adhesion of F-containing dielectric metal lines for VLSI application | |
| US6228781B1 (en) | Sequential in-situ heating and deposition of halogen-doped silicon oxide | |
| US6803325B2 (en) | Apparatus for improving barrier layer adhesion to HDP-FSG thin films | |
| JPH1167746A (ja) | Ｈｄｐ−ｃｖｄ装置内の粒子特性を改善するシーズニングプロセスにおける酸素対シランの比の制御 | |
| US6667248B2 (en) | Low-bias-deposited high-density-plasma chemical-vapor-deposition silicate glass layers | |
| EP1071833B1 (en) | Method and apparatus for modifying the profile of high-aspect-ratio gaps using differential plasma power | |
| EP1146142A2 (en) | Process for forming fluorosilicate glass layers using high density plasma, for copper damascene integrated circuits | |
| JP2002353215A (ja) | Ｈｄｐｃｖｄ処理によるトレンチ充填 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100820 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |