KR100696037B1 - 폴리싱된 할로겐 도프 실리콘 유리의 질소 처리 방법 및 장치 - Google Patents

폴리싱된 할로겐 도프 실리콘 유리의 질소 처리 방법 및 장치 Download PDF

Info

Publication number
KR100696037B1
KR100696037B1 KR1020000034497A KR20000034497A KR100696037B1 KR 100696037 B1 KR100696037 B1 KR 100696037B1 KR 1020000034497 A KR1020000034497 A KR 1020000034497A KR 20000034497 A KR20000034497 A KR 20000034497A KR 100696037 B1 KR100696037 B1 KR 100696037B1
Authority
KR
South Korea
Prior art keywords
plasma
substrate
nitrogen
fsg
chamber
Prior art date
Application number
KR1020000034497A
Other languages
English (en)
Other versions
KR20010049597A (ko
Inventor
하이켐 엠사드
데렉알. 위티
마노즈 벨라이칼
린 장
야신 왕
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20010049597A publication Critical patent/KR20010049597A/ko
Application granted granted Critical
Publication of KR100696037B1 publication Critical patent/KR100696037B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C03C15/02—Surface treatment of glass, not in the form of fibres or filaments, by etching for making a smooth surface
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/006—Other surface treatment of glass not in the form of fibres or filaments by irradiation by plasma or corona discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/31—Pre-treatment

Abstract

불소로 도핑된 실리콘 유리("FSG") 필름은 FSG 필름의 일부분을 질화시키기 위해 질소 함유 플라즈마에 노출된다. 일실시예에서, FSG 필름은 질화 단계 이전에 화학적 기계적으로 폴리싱된다. 질화 공정은 FSG 필름으로부터 수분 및 유리 불소를 제거하는 것으로 여겨진다. 플라즈마는 거의 1 마이크론의 깊이로 약 0.4 원자% 질소를 포함시키기 위해 약 1분동안 약 400℃로 FSG 필름을 가열시킬 수 있다. 따라서, 질화 공정은 비아 깊이보다 더 깊게 FSG 필름을 패시베이트(passivate)할 수 있다.

Description

폴리싱된 할로겐 도프 실리콘 유리의 질소 처리 방법 및 장치{METHOD AND DEVICE FOR NITROGEN TREATMENT OF POLISHED HALOGEN-DOPED SILICON GLASS}
도 1a는 본 발명에 따른 방법을 수행하기 위해 이용가능한 예시적인 고밀도 화학 기상 증착 시스템을 개략적으로 도시한 도면.
도 1b는 도 1a의 CVD 처리 챔버와 결합하여 이용될 수 있는 가스 링을 개략적으로 도시한 단면도.
도 1c는 도 1a의 CVD 처리 챔버와 결합하여 사용될 수 있는 모니터 및 라이트펜을 개략적으로 도시한 단면도.
도 1d는 도 1a의 CVD 처리 챔버와 결합하여 사용될 수 있는 공정 제어 컴퓨터 프로그램의 흐름도.
도 1e는 본 발명의 소정 실시예에서 할로겐 도프층을 평탕화하기 위해 이용가능한 예시적 화학적 기계적 폴리싱 부재를 개략적으로 도시한 도면.
도 1f는 본 발명에 따른 방법을 수행하기 위해 이용될 수 있는 예시적 클러스터 툴 기판 처리 시스템을 개략적으로 도시한 도면.
도 2는 본 발명의 일실시예에 따른 집적 회로 장치를 제조하기 위한 공정을 도시한 흐름도.
도 3a는 본 발명의 일실시예에 따라 생성된 집적 회로의 일부분을 개략적으 로 도시한 단면도.
도 3b는 도 3a에 도시된 집적회로의 일부분을 개략적으로 도시한 단면도.
도 4는 본 발명의 일실시예에 따른 질소 처리 단계의 종료시 웨이퍼 온도 대 약 1분동안 표준 플라즈마 조건에 노출된 실리콘 웨이퍼의 벌크 저항을 도시한 그래프.
도 5는 본 발명에 따른 방법의 일실시예에 따라 제조된 1000개의 웨이퍼에 대한 입자 수를 도시한 도면.
도 6a는 비교적 높은 RF 소오스 전력에 의해 활성된 플라즈마의 존재하에서 웨이퍼에 대한 시간 대 웨이퍼 온도를 도시한 그래프.
도 6b는 비교적 높은 RF 소오스 전력 및 RF 바이어스 전력에 의해 활성된 플라즈마의 존재하에서 웨이퍼에 대한 시간 대 웨이퍼 온도를 도시한 그래프.
도 7a는 RF 바이어스 전력없이 비교적 낮게 선택된 RF 소오스 전력에서 질소 플라즈마에서 처리되어진 후에 비소 증착 FSG 필름의 표면으로부터의 깊이 대 선택된 원자 요소의 농도를 도시한 그래프.
도 7b는 RF 바이어스 전력없이 비교적 높은 RF 소오스 전력에서 1 분동안 질소 플라즈마에서 처리되어진 후에 FSG 필름의 표면으로부터의 깊이 대 질소 농도를 도시한 그래프.
도 7c는 RF 바이어스 전력없이 비교적 낮은 RF 소오스 전력에서 1 분동안 질소 플라즈마에서 처리되어진 후에 FSG 필름의 표면으로부터의 깊이 대 질소 농도를 도시한 그래프.
도 7d는 RF 바이어스 전력이 인가되지 않고 비교적 낮은 RF 소오스 전력에서 2 분동안 질소 플라즈마에서 처리되어진 후에 FSG 필름의 표면으로부터의 깊이 대 질소 농도를 도시한 그래프.
도 7e는 RF 바이어스 전력이 인가되고 비교적 낮은 RF 소오스 전력에서 1 분동안 질소 플라즈마에서 처리되어진 후에 FSG 필름의 표면으로부터의 깊이 대 질소 농도를 도시한 그래프.
*도면의 주요 부분에 대한 부호의 설명*
10 : 화학 기상 증착 시스템 13 : 챔버
16 : 플라즈마 처리 영역 17 : 기판
18 : 기판 지지 부재 20 : 정전기 척
23 : 히터 플레이트 24 : 냉각 플레이트
32A,32B : 정합 네트워크 33 : 가스 전달 시스템
70 : 진공 시스템 80A :소오스 플라즈마 시스템
80B : 바이어스 플라즈마 시스템 110 : 기판 위치선정 서브루틴
112 : 공정 가스 제어 서브루틴 114 : 압력 제어 서브루틴
본 발명은 집적 회로의 제조에 관한 것이다. 보다 상세히 설명하면, 본 발명은 개선된 절연층을 갖는 장치를 제조하기 위한 방법 및 장치에 관한 것이다.
집적 회로는 계속해서 개선되어, 보다 복잡한 구조를 갖게 되었다. 이러한 복잡성은 집적 회로가 위에 제조되는 반도체 칩에 보다 많은 용량, 즉 고도로 집적하고자 하는 요구에 따라 야기되었다. 예를 들어, 집적된 장치의 회로 부품(트랜지스터, 캐패시터 등)을 보다 소형화하고, 부품들을 보다 근접하게 배치하며, 칩의 단위 면적당 보다 많은 부품이 배치되도록 하고자 하는 많은 노력이 있었다.
집적 회로 내의 장치의 피쳐 사이즈가 보다 작아짐에 따라, 집적 회로의 성능에 대한 새로운 관심사가 부각되었다. 이는 신세대 장치에서 다르게 처리될 필요가 있다. 예를 들어, 작동 속도 및 전력 소모는 금속 트레이스 등의 도전성 구조를 전기적으로 절연시키기 위해 이용되는 재료의 절연 상수에 대한 집적 회로의 감도에 의해 영향을 받을 수 있다. 실리콘 산화물 또는 실리콘 산화물계 유리의 다양한 형태는 집적 회로의 제조에서 절연 재료로서 종종 이용된다. 실리콘 산화물은 일부 분야에서는 허용가능한 낮은 절연 상수를 갖지만, 여러 형태의 회로에 대해서는 보다 낮은 절연 상수가 요구된다.
소위 불소 도프 실리콘 유리("FSG:fluorine-doped silicon glass")를 제조하기 위해 실리콘 산화물에 불소를 첨가하면 절연 재료의 절연 상수를 낮출 수 있다. 그러나, 실리콘 산화물에 대한 불소의 첨가는 일반적으로 플라즈마 강화 CVD("PECVD")공정 등의 화학 기상 증착("CVD") 공정 중에 행해지며, 제조 공정시 새로운 문제를 발생시킨다. 예를 들어, 유리된(구속되지 않은) 불소가, 대기 수증기를 포함하는, 물과 결합하여 불화수소산을 형성할 수 있다. 불화수소산은 부식될 수 있으며, 그렇지 않으면 알루미늄 금속 트레이스 등의 집적 회로의 제조에 이용되는 일부 재료를 화학적으로 공격할 수 있다. 또한, FSG 필름에 의해 흡수된 물은 필름의 절연 상수를 증가시키며, 이는 불소가 먼저 하강하도록 한다.
유리 불소 및 불화수소산으로 인해 발생할 수 있는 문제점을 해소하기 위하여 다양한 기술이 개발되었다. 그 중 하나의 기술은 FSG-USG층 위에서 또 다른 필름에 의해 집적 회로가 더 처리될 수 있을 때까지, 주위 대기로부터 FSG를 밀봉하기 위해 FSG 위에 도프되지 않은 실리콘 유리("USG:Undoped Silicon Glass")로 이루어진 캡을 형성하는 것이다. 웨이퍼의 표면 가열 또는 베이킹 등의 또 다른 기술이 FSG 필름을 안정화시키기 위해 개발되었다.
신규한 집적 회로 제조 방법의 응용예는 일부 제조 공정에서 통상의 FSG 안정화 기술의 이용성을 제한하고 있다. 예를 들어, 화학적 기계적 폴리싱("CMP") 기술은 다양한 집적 회로 제조업자의 제조 공정에 현재 포함된다. CMP는 일반적으로 집적회로 웨이퍼로부터 선택된 재료의 양을 제거하여 웨이퍼의 표면을 평탄화시킨다. 예를 들어, 절연 재료층이 트레이스 등의 패턴화된 도전성 재료층 위로 증착된다면, 패턴화된 층의 적어도 일부분이 증착된 층의 표면 상에 종종 존속하게 된다. 다양한 평탄화 기술이 개발되었다. 그러나, CMP 공정에 의해 생성된 편평하고 매끈한 표면 때문에, 이는 일부 분야에 대해 가장 바람직한 평탄화 기술이다. 일반적으로, CMP는 웨이퍼의 표면 상의 고점(high spot)을 제거하고 표면을 편평한 평면으로 폴리싱하기 위해 폴리싱 패드와 특수한 폴리싱 화합물을 사용한다. CMP에 의해 제공된 편평한 표면은, 후속층이 증착되어 패턴화될 때, 특히 매우 소형의 피쳐가 후속층에 형성될 때, 가장 바람직하다. 그러나, CMP가 일반적으로 층 표면의 상부면을 제거하기 때문에, 이 공정은 FSG 필름이 폴리싱될 때 FSG 필름 상에서 사용되는 안정화 기술과 상충될 수 있다.
따라서, CMP 공정과 양립가능한 FSG 안정화 기술이 요구된다. 또한 표준 집적 회로 재료와 양립가능하고 집적 회로 제조 환경에서 수행가능한 FSG 안정화 기술이 요구된다.
본 발명은 FSG층이 CMP 처리 단계로 평탄화될 수 있고 후속 처리 단계중에 안정성을 유지할 수 있도록 하는, 기판(예를 들어, 실리콘 웨이퍼)상에 집적 회로 장치를 제조하기 위한 방법 및 장치에 관한 것이다.
일실시예에서, FSG 필름이 기판 상에 증착되고 화학적 기계적으로 폴리싱된다. 그 다음, FSG 필름의 폴리싱된 표면을 질소에 노출시킴으로써, 상기 폴리싱된 표면은 질화된다. 예를 들어, 기판은 FSG 필름 내부로 질소의 확산을 용이하게 하기 위해 가열되며, 기판은 질소 가스로부터 주로 형성된 플라즈마에 노출된다. 또 다른 실시에에서, 기판은 소정의 표면 온도를 얻는데 필요한 소오스 플라즈마 전력을 줄이기 위해 바이어스 RF 성분을 포함하는 플라즈마를 이용하여 가열되며, 따라서 기판 표면의 미립자 오염을 줄이게 된다. 이러한 질화 공정에서, 질소를 FSG 필름 내부로 5000Å 이상의 깊이 또는 하기된 비아(via) 깊이 이상으로 침투시키는 것이 바람직하다.
본 발명의 목적 및 잇점을 보다 용이하게 이해하기 위하여, 첨부 도면과 함께 이하의 상세한 설명을 참조하라.
I. 서론
본 발명은 CMP 공정 단계 이후에 FSG 필름의 표면을 질화시킴으로써 폴리싱된 FSG 필름을 안정화시키는 것이다. CMP 공정은 일반적으로 습식 공정으로서, FSG 필름을 수화시킬 수 있다. 화학적 기계적으로 폴리싱된 FSG 필름의 표면을 선택된 조건하에서 질소 플라즈마에 노출시키면, FSG 필름에 질소가 침투된다. FSG 필름 내의 질소는 수소 및 유리 불소에 대한 세정제/게터(scavenging/gettering agent)로서 작용하여, 불화수소산의 형성을 억제하는 것으로 여겨진다.
부가적으로, 질소는 FSG 필름을 안정화시키며, 주변으로부터 차후 수분을 흡수할 가능성을 감소시킨다. 그러나, 이는 질소 플라즈마 처리 이후에 진공을 유지한 채, 상기 폴리싱되고 질화된 FSG 표면상에 후속층이 증착되는 실시예에서는 그다지 중요하지 않다. 특정 실시예에서, 화학적 기계적으로 폴리싱된 FSG 필름으로 피복된 기판을 표면을 약 400℃의 온도로 가열시키기 위해, 바이어스 플라즈마 RF 전력이 소오스 플라즈마 RF 전력과 함께 사용된다. 이러한 조건하에서, FSG 필름은 적당한 시간 주기 내에 거의 "비아 깊이"(via depth)로 질화된다. (FSG층의 화학적 기계적으로 폴리싱된 표면과 FSG층의 표면 아래의 도전성 층 사이의 거리는 후속하여 비아가 개방되고 충진됨으로써 도전성 층과 전기적으로 접속하는 깊이를 결정한다. 이것이 "비아 깊이"이다.) 질소를 FSG 필름의 비아 깊이 이상으로 첨가하면, 비아 영역 내에서의 HF 형성을 억제하게 된다. HF 형성은 부식, 박리 또는 비아 충진재료 또는 다른 구조물과의 부착 문제를 유발한다.
II. 기판 처리 시스템
도 1a는 고밀 플라즈마 화학 기상 증착(HDP-CVD) 시스템(10)의 실시예를 도시한 것으로서, 본 발명에 따른 할로겐 도프 절연층이 증착될 수 있으며, 그에 후속하여, 화학적 기계적으로 폴리싱된 이후에 질화 처리 단계를 거치게 된다. 시스템(10)은 챔버(13), 진공 시스템(70), 소오스 플라즈마 시스템(80A), 바이어스 플라즈마 시스템(80B), 가스 전달 시스템(33) 및 원격 플라즈마 클리닝 시스템(80)을 포함한다.
챔버(13)의 상부는 알루미늄 산화물 또는 알루미늄 질화물 등의 세라믹 절연 재료로 제조된 천장(14)을 포함한다. 천장(14)은 플라즈마 처리 영역(16)의 상부 경계를 형성한다. 플라즈마 처리 영역(16)은 기판(17)의 상부면과 기판 지지 부재(18)에 의해 바닥 경계를 갖는다.
히터 플레이트(23) 및 냉각 플레이트(24)는 천장(14) 위에 장착되어 열 결합된다. 히터 플레이트(23) 및 냉각 플레이트(24)는 천장의 온도를 약 100 내지 200℃의 범위에서 약 ±10℃ 내외로 제어한다. 이는 다양한 공정에 대한 천장 온도를 최적화시킨다. 예를 들어, 증착 공정 보다 클리닝 또는 에칭 공정에 대해 천장을 보다 고온으로 유지하는 것이 바람직하다. 천장 온도의 적확한 제어는 챔버 내의 플레이크 또는 입자의 수를 감소시키며, 증착된 층과 기판간의 부착을 개선한다.
챔버(13)의 하부는 챔버를 진공 시스템에 결합시키는 몸체 부재(22)를 포함한다. 기판 지지 부재(18)의 기저부(21)는 몸체 부재(22) 상에 장착되어, 상기 몸체 부재(22)와 연속하는 내면을 형성한다. 기판은 챔버(13) 측면의 (도시되지 않은) 삽입/제거 개구를 통해 (도시되지 않은) 로봇 블레이드에 의해 챔버(13) 안밖으로 이송된다. (도시되지 않은) 리프트 핀은 로봇 블레이드로부터 기판을 상부 로딩 위치(57)에서 기판이 기판 지지 부재(18)의 기판 수용부(19) 상에 놓여지는 하부 처리 위치(56)로 이동시키기 위해 (도시되지 않은) 모터의 제어하에서 상승 및 하강된다. 기판 수용부(19)는 기판 처리 중에 기판 지지 부재(180)에 기판을 선택적으로 고정할 수 있는 정전 척(20)를 포함한다. 바람직한 실시예에서, 기판 지지 부재(18)는 알루미늄 산화물 또는 알루미늄 세라믹 재료로 제조된다.
진공 시스템(70)은, 두개의 블레이드 트로틀 밸브(26)를 내장하고 게이크 밸브(27) 및 터보 분자 펌프(28)에 부착된 트로틀 몸체(25)를 포함한다. 트로틀 몸체(25)는 현재 계류중이며 양도된 1995년 12월 12일 출원된 미국 특허 출원 번호 제08/574,839호에 개시된 바와 같이, 가스 유동을 최소로 차단하며 대칭적 펌핑을 허용한다. 게이트 밸브(27)는 트로틀 몸체(25)로부터 펌프(28)를 격리시킬 수 있으며, 트로틀 밸브(26)가 완전히 개방될 때 배출 유동 용량을 제한함으로써 챔버 압력을 제어할 수 있다. 트로틀 밸브, 게이트 밸브 및 터보 분자 펌프의 배열은 챔버 압력을 약 1 mTorr 내지 2 mTorr 사이로 정확하고 안정되게 제어할 수 있다.
소오스 플라즈마 시스템(80A)은 천장(14) 위에 장착된 상부 코일(29) 및 측면 코일(30)을 포함한다. (도시되지 않은)대칭 접지된 차폐물은 코일 사이의 전기 결합을 감소시킨다. 상부 코일(29)은 상부 소오스 RF(SRF) 발생기(31A)에 의해 작동되는 반면, 측면 코일(30)은 측면 SRF 발생기(31B)에 의해 작동되며, 이는 각 코일에 대한 독립적인 전력 레벨 및 작동 주파수를 허용한다. 이러한 이중 코일 시스템은 챔버(13) 내의 방사상 이온 밀도를 제어할 수 있도록 하며, 따라서 플라즈마 균일도를 개선시킨다. 측면 코일(30) 및 상부 코일(29)은 일반적으로 유도 구동되며, 보조 전극을 필요로 하지 않는다. 특정 실시예에서, 상부 소오스 RF 발생기(31A)는 공칭 2 MHz에서 최대 2,500 와트의 RF 전력을 제공하며, 측면 소오스 RF 발생기(31B)는 공칭 2 MHz에서 최대 5,000 와트의 RF 전력을 제공한다. 상부 및 측면 RF 발생기의 작동 주파수는 플라즈마 발생 효율을 개선하기 위해 공칭 작동 주파수로부터 (예를 들어, 각각 1.7-1.9 MHz 및 1.9-2.1 MHz로) 오프셋될 수 있다.
바이어스 플라즈마 시스템(80B)은 바이어스 RF(BRF) 발생기(31C) 및 바이어스 정합 네트워크(32C)를 포함한다. 바이어스 플라즈마 시스템(80B)은 몸체 부재(22)에 기판 부분(17)을 정전 결합시키며, 이는 보조 전극으로서 작용한다. 바이어스 플라즈마 시스템(80B)은 기판 표면에 대한 소오스 플라즈마 시스템(80A)에 의해 발생된 플라즈마 종(예를 들어, 이온)의 전달을 강화시키는 역할을 한다. 특정 실시예에서, 바이어스 RF 발생기는 13.56MHz에서 최대 5,000와트의 RF 전력을 제공한다.
RF 발생기(31A,31B)는 디지털 제어식 합성 장치를 포함하며, 약 1.8 내지 약 2.1 MHz 사이의 주파수 범위로 작동한다. 각각의 발생기는 챔버 및 코일로부터 발생기로 역반사된 전력을 측정하고, 당업자들에게 이해될 수 있는 바와 같이, 최저 반사 전력을 얻기 위해 작동 주파수를 조절하는 RF 제어 회로(도시되지 않음)를 포함한다. RF 발생기는 일반적으로 50오옴의 특징적 임피던스를 갖는 부하로 작동하도록 설계되어져 있다. RF 전력은 발생기와는 상이한 임피던스를 갖는 부하로부터 반사될 수 있다. 이는 부하로 전달되는 전력을 감소시킬 수 있다. 부가적으로, 부하로부터 발생기로 역반사된 전력은 과부하일 수 있으며, 발생기를 손상시킬 수 있다. 플라즈마의 임피던스가 다른 요인들중에서 플라즈마 이온 밀도에 따라 5Ω 이하로부터 900 Ω이상의 범위를 가질 수 있고, 반사된 전력이 주파수의 함수일 수 있기 때문에, 반사된 전력에 따른 발생기 주파수의 조절은 RF 발생기로부터 플라즈마로 전달되는 전력을 증가시키며 발생기를 보호한다. 반사된 전력을 감소시키고 효율을 개선하기 위한 또 다른 방법은 정합 네트워크이다.
정합 네트워크(32A,32B)는 각각의 코일(29,30)과 발생기(31A,31B)의 출력 임피던스를 정합시킨다. RF 제어 회로는 부하가 변할 때 부하에 발생기를 정합시키기 위해 정합 네트워크 내에서 캐패시터의 수치를 변경시킴으로써 모든 정합 네트워크를 튜닝할 수 있다. RF 제어 회로는 부하로부터 발생기로 역반사된 전력이 소정의 한계치를 초과할 때 정합 네트워크를 튜닝할 수 있다. 일정한 정합을 제공하고, RF 제어 회로가 정합 네트워크를 효과적으로 튜닝할 수 없도록 하기 위한 하나의 방법은 반사된 전력 한계치를 반사된 전력의 임의의 예상 수치 이상으로 설정하는 것이다. 이는 가장 최근의 조건으로 정합 네트워크 상수를 유지함으로써 일부 조건하에서 플라즈마를 안정화시킬 수 있다.
다른 방법으로도 플라즈마를 안정화시킬 수 있다. 예를 들어, RF 제어 회로는 부하(플라즈마)에 전달되는 전력을 측정하기 위해 이용될 수 있으며, 층의 증착 중에 전달된 전력을 실질적으로 일정하게 유지하기 위해 발생기 출력 전력을 증가시키거나 감소시킬 수 있다.
가스 전달 시스템(33)은 수개의 소오스(34A-34F)로부터 가스 이송 라인(38:그 중 일부 만이 도시되어 있음)을 거쳐 기판 처리 챔버로 가스를 제공한다. 당업자가 알 수 있는 바와 같이, 소오스(34A-34F)로 이용되는 실제 소오스 및 챔버(13)에 대한 이송 라인(38)의 실제 접속은 챔버(13) 내에서 실행되는 증착 및 클리닝 공정에 따라 변형된다. 가스는 가스 링(37) 및/또는 상부 노즐(45)을 통해 챔버(13)로 도입된다. 도 1b는 가스 링(37)의 부가적인 세부를 도시한 챔버(13)의 개략 단면도이다.
일실시예에서, 제 1 및 제 2 가스 소오스(34A,34B), 및 제 1 및 제 2 가스 유동 제어기(35A',35B')는 가스 이송 라인(38: 그 중 일부만이 도시되어 있음)을 거쳐 가스 링(37)의 링 플레넘(36)에 가스를 제공한다. 가스 링(37)은 기판 위로 균일한 가스 유동을 제공하는 다수의 소오스 가스 노즐(39)(예시를 위해 그 중 하나만이 도시되어 있음)을 갖추고 있다. 노즐 길이 및 노즐 각도는 개별 챔버내에서의 특정 공정을 위하여 균일도 프로파일 및 가스 이용 효율의 조절이 가능하도록 변형될 수 있다. 바람직한 실시예에서, 가스 링(37)은 알루미늄 산화물 세라믹으로 제조된 12개의 소오스 가스 노즐을 갖는다.
가스 링(37)은 다수의 산화제 가스 노즐(40: 그 중 하나만이 도시되어 있음)을 갖추고 있으며, 바람직한 실시예에서, 이들은 소오스 가스 노즐(39)과 동일 평면상에 위치하며 그보다 더 짧고, 일부 실시예에서, 몸체 플레넘(41)으로부터 가스를 수용한다. 일부 실시예에서, 챔버(13) 내부로 가스를 분사하기 이전에 소오스 가스와 산화제 가스를 혼합하는 것은 바람직하지 않다. 다른 실시예에서, 산화제 가스 및 소오스 가스는 몸체 플레넘(41)과 가스 링 플레넘(36) 사이에 통공(도시되지 않음)을 제공함으로써 챔버(13) 내부로 가스를 분사하기 이전에 혼합될 수 있다. 일실시예에서, 제 3 및 제 4 가스 소오스(34C,34D)와 제 3 및 제 4 가스 유동 제어기(35C',35D')는 가스 이송 라인(38)을 거쳐 몸체 플레넘에 가스를 제공한다. 질소 소오스(34F)는 질소 플라즈마를 이용하는 공정 단계중에 가스 링의 산화제 노즐을 통해 질소 가스를 챔버에 제공한다. 선택적으로, 질소 가스는 상부 노즐 등의 다른 또는 부가 유입구를 통해 챔버로 전달될 수 있다. 도면 부호'43B' 등의 부가적인 밸브(다른 밸브들은 도시되어 있지 않음)가 유동 제어기로부터 챔버로의 가스를 차단할 수 있다.
가연성, 독성, 또는 부식성 가스가 이용되는 실시예에서, 증착 이후에 가스 이송 라인 내에 남아있는 가스를 제거하는 것이 바람직하다. 이는 이송 라인(38A)으로부터 챔버(13)를 격리시키고, 예를 들어 진공 전방 라인(44)에 대해 이송 라인(38A)을 배기시키는 밸브(43B) 등의 3-웨이 밸브를 이용하여 이루어진다. 도 1a에 도시된 바와 같이, '43A','43C'등의 다른 유사 밸브가 다른 가스 이송 라인 상에 통합될 수 있다. 이러한 3-웨이 밸브는 배기되지 않은 가스 이송 라인의 체적(3-웨이 밸브와 챔버 사이의 체적)을 감소시키기 위해 실질적으로 챔버(13)에 근접하여 위치될 수 있다. 부가적으로, 2-웨이(온-오프) 밸브(도시되지 않음)는 질량 유동 제어기("MFC")와 챔버 사이, 또는 가스 소오스와 MFC 사이에 위치될 수 있다.
도 1a를 다시 참조하면, 챔버(13)는 상부 노즐(45) 및 상부 배출구(46)를 또한 갖추고 있다. 상부 노즐(45) 및 상부 배출구(46)는 가스의 상부 또는 측면 유동에 대한 독립적인 제어를 가능하게 하며, 이는 필름의 균일도를 개선하며, 필름 증착 및 도핑 변수의 미세한 제어를 가능하게 한다. 상부 배출구(46)는 상부 노즐(45)을 둘러싼 환형 개구이다. 일실시예에서, 제 1 가스 소오스(34A)는 소오스 가스 노즐(39) 및 상부 노즐(45)에 대해 공급한다. 소오스 노즐 질량 유동 제어기(35A')는 소오스 가스 노즐(39)로 전달되는 가스의 량을 제어하며, 상부 노즐 질량 유동 제어기(35A)는 상부 가스 노즐(45)로 전달되는 가스의 양을 제어한다. 유사하게, 두개의 질량 유동 제어기(35B,35B')는 소오스(34B) 등의 단일 산소 공급원으로부터 상부 배출구(46)와 산화제 가스 노즐(45) 모두에 대한 산소 유동을 제어하기 위해 이용될 수 있다. 상부 노즐(45) 및 상부 배출구(46)에 공급된 가스는 챔버(13) 내부로 가스가 유동되기 이전에 독립적으로 유지되거나, 챔버(13) 내부로 유동되기 이전에 상부 플레넘(48)에서 혼합될 수 있다. 동일한 가스의 독립된 소오스가 챔버의 다양한 부분에 대한 공급을 위해 이용될 수 있다.
원격 마이크로파 발생 플라즈마 클리닝 시스템(50)은 챔버 부품으로부터 증착 잔류물을 주기적으로 세정하기 위해 제공된다. 클리닝 시스템은 반응기 캐비티(53)에서 클리닝 가스 소오스(34E)(예를 들어, 분자 불소, 질소 트리플루오라이드, 다른 탄화불소 또는 그 동등물)로부터 플라즈마를 발생시키는 원격 마이크로파 발생기(51)를 포함한다. 플라즈마에 기인한 반응종은 어플리케이터 튜브(55)를 거쳐 클리닝 가스 공급 포트(54)를 통해 챔버(13)로 이송된다. 클리닝 플라즈마를 수용하기 위해 이용되는 재료(예를 들어, 캐비티(53) 및 어플리케이터 튜브(55))는 플라즈마에 의한 공격에 대해 저항성을 가지고 있어야 한다. 반응기 캐비티(53)와 공급 포트(54) 사이의 거리는, 소정의 플라즈마 종의 농도는 반응기 캐비티(53)로부터의 거리에 따라 감소하기 때문에, 실질적으로 짧게 유지되어야 한다. 원격 캐비티에서의 클리닝 플라즈마의 발생은 효율적인 마이크로파 발생기의 이용이 가능하게 하고, 인시츄에서 형성된 플라즈마에 존재할 수 있는 글로우 방전의 온도, 복사 또는 충돌에 대해 챔버 부품이 노출되지 않는다. 결과적으로, 정전 척(20) 등의 상대적으로 민감한 부품이 인시츄 플라즈마 클리닝 공정에서 필요한 바와 같이 더미 웨이퍼로 덮히거나 달리 보호될 필요가 없다.
시스템 제어기(60)는 시스템(10)의 작동을 제어한다. 바람직한 실시예에서, 제어기(60)는 하드 디스크 드라이브, 플로피 디스크 드라이브(도시되지 않음) 및 프로세서(61)에 결합된 카드 랙(도시되지 않음) 등의 메모리(62)를 포함한다. 카드 랙은 싱글-보드 컴퓨터(SBC:도시되지 않음), 아나로그 및 디지털 입력/출력 보드(도시되지 않음), 인터페이스 보드(도시되지 않음) 및 스테퍼 모터 제어기 보드(도시되지 않음)를 포함할 수 있다. 이러한 시스템 제어기는 보드, 카드 케이지 및 커넥터 치수 및 유형 등을 규정하는 Versa Modular European(VME) 표준을 따른다. VME 표준은 16-비트 데이터 버스 및 24-비트 어드레스 버스를 갖는 버스 구조를 규정한다. 시스템 제어기(31)는 하드 디스크 드라이브 상에 저장된 컴퓨터 프로그램 또는 제거가능한 디스크 상에 저장된 다른 컴퓨터 프로그램의 제어하에서 작동한다. 컴퓨터 프로그램은 예를 들어, 타이밍, 가스 혼합, RF 전력 레벨, 및 특정 공정의 다른 변수를 지정한다. 사용자와 시스템 제어기 사이의 인터페이스는 도 1c에 도시된 바와 같이, 음극선관(CRT:65) 및 라이트 펜(66) 등의 모니터를 거쳐 이루어진다.
도 1c는 도 1a의 예시적 CVD 처리 챔버와 결합하여 이용되는 예시적 시스템 사용자 인터페이스의 일부분을 도시하고 있다. 시스템 제어기(60)는 컴퓨터로 판독가능한 메모리(62)에 접속된 프로세서(61)를 포함한다. 바람직하게, 메모리(62)는 하드 디스크 드라이브일 수 있으나, 메모리(62)는 ROM, PROM, 및 또 다른 종류의 메모리일 수 있다.
시스템 제어기(60)는 메모리(62) 내에서 컴퓨터로 판독가능한 포맷으로 저장된 컴퓨터 프로그램(63)의 제어하에서 작동된다. 컴퓨터 프로그램은 특정 공정의 타이밍, 온도, 가스 유동, RF 전력 레벨 및 다른 변수들을 지정한다. 사용자와 시스템 제어기 사이의 인터페이스는 도 1c에 도시된 바와 같이, CRT 모니터(65) 및 라이트 펜(66) 등을 거쳐 이루어진다. 바람직한 실시예에서, 두개의 모니터(65,65A)과 두개의 라이트 펜(66,66A)이 사용되며, 하나는 작업자를 위해 클리닝 룸 벽(65)에 장착되고, 다른 하나는 서비스 기술자들을 위해 벽(65A) 뒤에 장착된다. 두개의 모니터는 동일한 정보를 동시에 디스플레이하지만, 단지 하나의 라이트 펜(66)만이 사용가능하다. 특정 스트린 또는 기능을 선택하기 위해, 작업자는 디스플레이 스크린의 영역을 접촉하고 펜의 버튼(도시되지 않음)을 누른다. 접촉된 영역은 예를 들어, 새로운 메뉴를 디스플레이하거나 그 색상을 변화시킴으로써 라이트 펜에 의해 선택중임을 확인시킨다.
컴퓨터 프로그램 코드는 68000 어셈블리 언어, C, C++, 또는 파스칼 등의 통상의 컴퓨터 판독가능한 프로그래밍 언어로 기록될 수 있다. 적합한 프로그램 코드가 통상의 텍스터 편집기를 이용하여 단일 파일 또는 복수 파일로 입력되며, 컴퓨터의 메모리 시스템 등의 컴퓨터 이용가능한 매체 내에서 저장 또는 내장된다. 입력된 코드 텍스트가 고 레벨의 언어인 경우, 코드는 컴파일링되며, 최종적인 컴파일러 코드는 예비 컴파일링된 윈도우 라이브러리 루틴의 오브젝트 코드와 링크된다. 링크된 컴파일링 오브젝트 코드를 실행하기 위하여, 시스템 사용자는 오브젝트 코드를 불러냄으로써 컴퓨터 시스템이 메모리에 코드를 로딩하도록 한다. CPU는 메모리로부터 코드를 판독하여 프로그램 내에 확인된 업무를 수행하기 위해 코드를 실행한다.
도 1d는 컴퓨터 프로그램(100)의 계급 제어 구조를 도시한 블록선도이다. 사용자는 라이트 펜 인터페이스를 이용하여 CRT 모니터 상에 표시된 메뉴 또는 스크린에 응답하여 공정 셀렉터 서브루틴(102)에 공정 세트 번호와 공정 챔버 번호를 입력한다. 공정 세트는 특정 공정을 수행하기 위해 필요한 미리지정된 공정 변수 세트이며 미리규정된 세트 번호에 의해 확인된다. 공정 셀렉터 서브루틴(102)은 (i) 다중 챔버 시스템 내에 소정의 공정 챔버, 및 (ii) 소정의 공정을 수행하기 위하여 공정 챔버를 작동시키기 위해 필요한 소정의 공정 변수 세트를 식별한다. 특정 공정을 수행하기 위한 공정 변수는 예를 들어 공정 가스 조성과 유량, 온도, 압력, RF 전력 레벨 등의 플라즈마 상태 및 챔버 천장 온도 등의 조건과 관련되어 있으며, 레시피(recipe)의 형태로 사용자에게 제공된다. 레시피에 의해 특정된 변수는 라이트 펜/CRT 모니터 인퍼페이스를 이용하여 입력된다.
공정을 모니터링하기 위한 신호는 시스템 제어기(60)의 아나로그 입력 및 디지털 입력 보오드에 의해 제공되며, 공정을 제어하기 위한 신호는 시스템 제어기(60)의 아나로그 출력 및 디지털 출력 보오드 상에 출력된다.
공정 시퀀서 서브루틴(104)은 공정 셀렉터 서브루틴(102)으로부터 공정 변수 세트 및 식별된 공정 챔버를 수용하고 다양한 공정 챔버의 작동을 제어하기 위한 프로그램 코드를 포함한다. 복수의 사용자가 공정 세트 번호 및 공정 챔버 번호를 입력할 수 있거나, 단일의 사용자가 복수의 공정 챔버 번호를 입력할 수 있음으로써, 시퀀서 서브루틴(104)은 선택된 공정을 소정의 시퀀스로 스케쥴링한다. 바람직하게, 시퀀서 서브루틴(104)은 (i) 챔버의 사용 여부를 결정하기 위해 공정 챔버의 작동을 모니터링 하는 단계; (ii) 사용중인 챔버내에서 어떠한 공정이 수행되는 지를 결정하는 단계; 및 (iii) 공정 챔버의 가용성 및 수행되어질 공정의 유형에 기초하여 소정의 공정을 실행하는 단계;를 수행하기 위한 프로그램 코드를 포함한다. 공정 챔버를 모니터링하기 위하여, 폴링(polling) 등의 통상의 방법이 이용될 수 있다. 수행될 공정을 스케쥴링할 때, 시퀀서 서브루틴(104)은 선택된 공정에 대한 소정의 공정 조건과 비교하여 사용중인 공정 챔버의 현재 조건 또는 리퀘스트를 입력한 각각의 특정 사용자의 "연령" 또는 스케쥴링 우선순위를 결정하기 위해 시스템 프로그래머가 포함시키기를 희망하는 기타 다른 관련 변수를 고려하도록 설계될 수 있다.
시퀀서 서브루틴(104)이 어떠한 공정 챔버 및 공정 세트 조합이 다음에 실행될 것인가를 결정하였다면, 시퀀서 서브루틴(104)은 챔버 매니저 서브루틴(106A-106C)에 특정 공정 세트 변수를 전송함으로써 공정 세트가 실행되도록 하며, 상기 챔버 매니저 서브루틴은 시퀀서 서브루틴(104)에 의해 전송된 공정 세트에 따라 반응기(13) 및 가능한 다른 챔버(도시되지 않음)내에서의 복수의 처리 작업을 제어한다.
챔버 구성요소 서브루틴의 예는 기판 위치선정 서브루틴(110), 공정 가스 제어 서브루틴(112), 압력 제어 서브루틴(114) 및 플라즈마 제어 서브루틴(116)이다. 당업자들은 챔버(13) 내에서 수행되어질 공정에 따라 다른 챔버 제어 서브루틴이 포함될 수 있음을 용이하게 이해할 수 있을 것이다. 작동에 있어서, 챔버 매니저 서브루틴(106A)은 실행되는 특정 공정 세트에 따라 공정 구성요소 서브루틴을 선택적으로 스케쥴링하거나 불러낸다. 챔버 매니저 서브루틴(106A)은 시퀀서 서브루틴(104)이 어떠한 공정 세트 및 챔버가 실행될지를 스케쥴링하는 방식과 유사하게 공정 구성요소 서브루틴을 스케쥴링한다. 일반적으로, 챔버 매니저 서브루틴(106A)은 다양한 챔버 구성요소를 모니터링하는 단계, 실행되어질 공정 세트에 대한 공정 변수에 따라 작동되어질 필요가 있는 구성요소를 결정하는 단계, 및 상기 모니터링 및 결정 단계에 응답하여 챔버 구성요소 서브루틴의 실행을 유발하는 단계를 포함한다.
이하, 특정 챔버 구성요소 서브루틴의 작동을 도 1a 및 도 1d를 참조하여 설명한다. 기판 위치선정 서브루틴(1100)은 기판 지지부재(18) 상에 기판을 로딩하기 위해 이용되는 챔버 구성요소를 제어하기 위한 프로그램 코드를 포함한다. 기판 위치선정 서브루틴(140)은 다른 공정이 완료된 이후에 예를 들어 CMP 챔버 또는 다중 챔버 시스템 내의 다른 챔버 등으로부터 챔버(13)로의 기판의 이송을 또한 제어할 수 있다.
공정 가스 제어 서브루틴(112)은 공정 가스 조성 및 유량을 제어하기 위한 프로그램 코드를 갖는다. 공정 가스 제어 서브루틴(112)은 안전 차단 밸브의 개방 및 폐쇄 위치를 제어하며, 소정의 가스 유량을 얻기 위해 질량 유동 제어기를 상승 및 하강시킨다. 공정 가스 제어 서브루틴(112)을 포함하여 모든 챔버 구성요소 서브루틴은 챔버 매니저 서브루틴(106A)에 의해 작동된다. 공정 가스 제어 서브루틴(112)은 소정의 가스 유량과 관련된 공정 변수를 챔버 매니저 서브루틴(106A)으로부터 수신한다.
일반적으로, 공정 가스 제어 서브루틴(112)은 가스 공급 라인을 개방하며, 반복적으로 (i) 필요한 질량 유동 제어기를 판독하고, (ii) 상기 판독 사항을 챔버 매니저 서브루틴(106A)으로부터 수신한 소정의 유량과 비교하며, 그리고 (iii) 필요에 따라 가스 공급 라인의 유량을 조절한다. 더욱이, 공정 가스 제어 서브루틴(112)은 위험 속도에 대한 가스 유량을 모니터링하는 단계와, 위험한 상태가 탐지될 때 안전 차단 밸브를 작동시키는 단계를 포함한다.
일부 공정에서, 아르곤 등의 비반응성 가스는, 반응성 공정 가스가 챔버로 도입되기 이전에, 챔버의 압력을 안정화시키기 위해 챔버(13)로 유입된다. 이러한 공정에 있어서, 공정 가스 제어 서브루틴(112)은 챔버 압력을 안정화시키기 위해 필요한 시간동안 챔버(13)로 비활성 가스를 유입시키는 단계를 포함하도록 프로그래밍된다. 그 다음, 전술한 단계들이 실행될 수 있다.
공정 가스 제어 서브루틴(112)은 독립 헬륨 제어(IHC) 서브루틴(도시되지 않음)으로 웨이퍼 척의 내부 및 외부 통로를 통해 헬륨(He) 등의 열 전달 가스의 유동을 제어할 수 있다. 가스 유동은 기판을 척에 열 결합시킨다. 일반적인 공정에서, 웨이퍼는 층을 형성하는 플라즈마 및 화학 반응에 의해 가열되며, He는 수냉식의 척을 통해 기판을 냉각시킨다. 이는 기판 상에 이미 존재하고 있는 피쳐를 손상시키는 온도 이하로 기판을 유지시킨다.
압력 제어 서브루틴(114)은 챔버 배기부의 트로틀 밸브(26)의 개구 크기를 조절함으로써 챔버(13) 내의 압력을 제어하기 위한 프로그램 코드를 포함한다. 트로틀 밸브로 챔버를 제어하는 두가지의 기본적인 방법이 있다. 첫째 방법은 전체 공정 가스 유량, 공정 챔버의 크기 및 펌프 용량과 관련하여 챔버 압력에 의존한다. 상기 제 1 방법은 트로틀 밸브(26)를 고정된 위치에 설정한다. 트로틀 밸브(26)의 고정된 위치로 설정함으로써, 결국 정상 상태 압력을 도출해낼 수 있다.
선택적으로, 챔버 압력은 예를 들면 나노미터로 측정될 수 있으며, 제어 지점이 가스 유량 및 배기 용량에 의해 설정된 경계부 내에 있는 것으로 가정하고, 트로틀 밸브(26)의 위치가 압력 제어 서브루틴(114)에 따라 조절될 수 있다. 전자의 방법은, 후자의 방법과 관련된 측정, 비교 및 계산이 실시되지 않을 때, 보다 신속한 챔버 압력의 변화를 초래한다. 전자의 방법은 챔버 압력의 정확한 제어가 필요없는 경우에 바람직한 반면, 후자의 방법은 층의 증착중과 같이 정확하고 반복가능하고 안정된 압력이 필요한 경우에 바람직하다.
압력 제어 서브루틴(114)이 실행될 때, 소정의 또는 타겟 압력 레벨이 챔버 매니저 서브루틴(106A)으로부터 변수로서 수신된다. 압력 제어 서브루틴(114)은 챔버에 연결된 하나 이상의 통상의 압력 나노미터를 판독함으로써 챔버(13) 내의 압력을 측정하고, 측정된 수치를 타겟 압력과 비교하며, 타겟 압력에 상응하는 저장된 압력 표로부터 PID(proportional, integral, differential:비례, 적분 및 미분) 수치를 얻고, 압력 표로부터 얻어진 PID 수치에 따라 트로틀 밸브를 조절하도록 작동된다. 선택적으로, 압력 제어 서브루틴(114)은 챔버(13)를 소정의 압력 또는 압력 범위로 조절하기 위해 트로틀 밸브(26)를 특정 개구 크기로 개방 또는 밀폐할 수 있다.
플라즈마 제어 서브루틴(116)은 RF 발생기(31A,31B)의 주파수 및 전력 출력 설정을 제어하고 정합 네트워크(32A,32B)를 튜닝하기 위한 프로그램 코드를 포함한다. 전술한 챔버 구성요소 서브루틴과 유사하게, 플라즈마 제어 서브루틴(116)은 챔버 매니저 서브루틴(106A)에 의해 실행된다.
전술한 서브시스템 및 루틴의 일부 또는 전부를 통합할 수 있는 시스템의 예는 본 발명을 실시하기 위해 구성된 미국 캘리포니아 산타 클라라 소재의 어플라이드 머티어리얼스 인코포레이티드에 의해 제조된 ULTIMATM 시스템일수 있다. 상기 시스템에 대한 보다 상세한 설명은 공동 발명자 프레드 씨. 레데커, 파해드 모가담, 히로지 하나와, 테츄야 이시카와, 단 메이단, 시지안 리, 브라이언 뤼, 로버트 스테거, 야심 완, 매너스 웡, 및 아속 신하 등에 의해 1996년 7월 15일 출원된 "Symmetric Tunable Inductively-Coupled HDP-CVD Reactor"에 개시되어 있으며, 본 명세서에 참조되었다. 전술한 시스템은 단지 예시를 위한 것이다. 당업자들은 본 발명의 방법을 실시하기 위해 적절한 종래의 가판 처리 시스템 및 컴퓨터 제어 시스템을 선택할 수 있을 것이다.
도 1e는 할로겐 도프 실리콘 산화물층이 본 발명의 소정 실시예에서 폴리싱되고 평탄화될 수 있는 예시적 CMP 챔버(80)를 개략적으로 도시한 단면도이다. CMP 챔버(80)는 상면에 폴리싱 패드(84)가 배치된 회전 테이블(82)을 포함한다. 회전 기판 홀더(86)는 반도체 웨이퍼 등의 기판(88)을 고정하며, 기판은 패드(84)에 의해 폴리싱된다. 폴리싱중에, 적절한 슬러리가 기판(88)과 패드(84) 사이에 제공되며, 미리정해진 압력이 패드에 의해 기판 상에 가해진다.
챔버(13,80)는 다중 기판 처리 챔버가 주변에 배치되고 중앙 로봇에 의해 작동되는 클러스터 툴 시스템의 일부분일 수 있다. 이러한 클러스터 툴 시스템(120)의 예가 도 1f에 도시되어 있다. 선택적으로, 챔버(13)는 클러스터 툴 시스템(120)의 일부분이며, CMP 챔버(80)는 다중 폴리싱 스테이션 또는 챔버를 갖는 개별 CMP 툴의 일부분일 수 있다. 기판은 시스템(120)과 개별 CMP 툴 사이에서 수동으로 이송될 수 있으며, 당업자들에게 공지된 바와 같이 컨베이어 벨트 및/또는 적절한 로봇 시스템을 이용하여 자동으로 이송될 수 있다. 이러한 다중 스테이션 CMP 장치 및 그 관련 기술은 톨 등에 의해 어플라이드 머티어리얼스 인코포레이티드에 양도된 미국 특허 제5,738,574호에 개시되어 있으며, 본 명세서에 참조되었다. 본 발명을 위하여 할로겐 도프층을 평탄화시키기 위해 이용가능한 개별 클러스터 툴인 상업적으로 이용가능한 다중 스테이션 CMP 장치는 어플라이드 머티어리얼스 인코포레이티드에 의해 제조된 mirraTM CMP 시스템이다.
도 1f에서, 클러스터 툴 시스템(120)은 진공 로드 로크 챔버(125,130)을 포함한다. 로드 로크 챔버(125,130)는 기판이 시스템(120)으로 유입되고 유출되는 중에 내부 챔버(135)의 진공 상태를 유지한다. 로봇(140)은 로드 로크 챔버(125,130)로부터/로 기판 처리 챔버(145) 및 가열 챔버(150)에 기판을 제공한다. 처리 챔버(145)는 CVD, 에칭 등 많은 기판 처리 작업을 수행하기 위해 제공된다. 가열 챔버(150)는 어닐링 단계 등의 열 처리 단계에서 이용될 수 있다.
관통 챔버(155)는 기판이 로봇(135)으로부터 로봇(165)으로 이송될 수 있도록 내부 챔버(160)내에서 초고진공 상태를 유지하는데 이용될 수 있다. 로봇(165)은 관통 챔버(155)로부터 기판 처리 챔버(170 내지 185)로 기판을 제공한다. 처리 챔버(145)와 유사하게, 처리 챔버(170 내지 185)는 다양한 기판 처리 작업을 수행하기 위해 제공될 수 있다. 한 경우에서, 처리 챔버(170)는 CMP 작업을 수행하기 위해 제공되며, 처리 챔버(175)는 본 발명에 따른 질화 공정을 수행하기 위해 제공되며, 처리 챔버(180)는 FSG 증착을 수행한다.
작동중에, 기판은 시스템 제어기(60)에 의해 실행되는 컴퓨터 프로그램의 제어하에서 작동하는 컨베이어 벨트 또는 로봇 시스템(도시되지 않음)에 의해 진공 로드 로크 챔버(125,130)로 전달된다. 또한, 로봇(140,165)은 클러스터 툴(120)의 다양한 처리 챔버 사이에서 기판을 전달하기 위해 시스템 제어기(60)에 의해 실행되는 컴퓨터 프로그램의 제어하에서 작동한다.
Ⅲ. 예시적 공정 흐름
도 2는 본 발명에 따른 공정(200)의 실시예를 도시한 흐름도이다. 도 2에서, FSG층은 기판 상에 증착된다(단계:202). 그 다음, FSG층은 필름을 평탄화시키기 위해 화학적 기계적으로 폴리싱되며, 그 후, FSG층의 표면은 하기된 바와 같이 질화된다(단계:206). 당업자들은 포스트 CMP 클리닝 등의 추가 공정 단계가 수행될 수 있음을 이해할 수 있을 것이다. 그 다음, 기판은 기판 상의 집적 회로 제조를 완료하기 위해 더 처리될 수 있다(도시되지 않음).
본 발명에 따른 특정 실시예에서, 증착된 FSG층은 약 7 원자%의 불소 농도와 약 16,000Å의 비소 증착 두께를 갖는다. FSG 증착 시퀀스의 예는 Orczyk 등에 의해 "SEQUENCING THE RECIPE STEPS FOR THE OPTIMAL LOW-DIELECTRIC CONSTANT HDP-CVD PROCESSING"란 명칭으로 1997년 6월 3일 출원된 미국 특허 출원 번호 제08/868,286호에 개시되어 있다. 상기 출원은 본 출원의 양수인인 어플라이드 머티어리얼스 인코포레이티드에 양도되어 있으며, 본 명세서에 참조되었다. 미국 특허출원 제08/868,286에 개시된 증착 시퀀스는 FSG층의 증착 이전에 USG 라이너층의 증착을 포함하는 시퀀스를 기술하고 있다. 임의의 필름을 증착하기 이전에, 웨이퍼는 플라즈마에 인가되는 RF 바이어스 없이 (즉, 소오스 RF 전력만을 이용하여)플라즈마에 의해 가열된다. 이러한 가열 시퀀스는 절연층이 차후 증착되는 금속 트레이스의 코너와 같은 미세한 패턴의 스퍼터 에칭을 방지한다. 시퀀스 후반에, 금속 트레이스의 코너를 덮는 얇은 라이너층을 포함하여 미세한 피쳐의 스퍼터 에칭 또는 불소 에칭을 방지하기 위한 상태가 유지된다. 당업자들은 FSG층을 증착하기 위해 다른 공정이 이용될 수 있음을 이해할 수 있을 것이다. 예를 들어, 초기 재료를 증착하기 이전에 RF 소오스 전력 및 바이어스 전력을 모두 이용하여 웨이퍼를 가열하는 것이 가능하다. 또한, 일부 분야에서는 USG 라이너층을 포함할 수 있다. 이러한 방법은 소오스 RF 전력만을 이용한 것보다 더 신속하게 웨이퍼를 가열하고, 따라서 수율을 개선하며, 일부 경우에서 바람직하다.
이 실시예에서, FSG층은 어플라이드 머티어리얼스 인코포레이티드에 의해 제조된 MirraTM CMP 시스템을 이용하여 약 9,000-10,000Å의 두께로 화학적 기계적으로 폴리싱된다. 당업자들은 상기 두께 및 도프 농도가 단지 예시를 위해 제공되었으며, 다른 두께 또는 다른 도프 농도의 FSG 필름이 이용될 수도 있음을 이해할 수 있을 것이다. FSG층의 표면을 질화시키기 위한 공정의 예 및 상세한 설명은 하기의 섹션 V에 기술되어 있다.
IV. 예시적 장치 구조
도 3a는 본 발명의 피쳐를 포함한 집적 회로(300)를 개략적으로 도시한 단면도이다. 집적 회로(300)는 실리콘 웨이퍼, 갈륨-비화물 웨이퍼 또는 다른 웨이퍼 등의 반도체 웨이퍼 상에서 제조될 수 있다. 도 3a에 도시된 바와 같이, 집적 회로(300)는 NMOS 및 PMOS 트랜지스터(303,306)를 포함하며, 이들은 필드 산화물 영역(307)에 의해 서로 분리되고 전기적으로 절연된다. 각각의 트랜지스터(303,306)는 소오스 영역(308), 게이트 영역(309) 및 드레인 영역(310)를 포함한다.
프리메탈 절연층(311)은 콘택트(312)에 의해 제조된 트랜지스터와 금속층(M1)사이의 접속부로 트랜지스터(303,306)를 금속층(M1)으로부터 분리시킨다. 금속층(M1)은 집적 회로(300)에 포함된 4개의 금속층(M1 내지 M4)중 하나이다. 각각의 금속층(M1 내지 M4)은 각각의 금속간 절연(IMD)층(313A 내지 313C)에 의해 인접한 금속층으로부터 분리된다. 인접한 금속층은 비아(314)에 의해 선택된 개구에서 연결된다. 평면 패시베이션층(315)이 금속층(M4)을 덮고 있다.
본 발명의 실시예는 IMD층에 특히 유용하지만, 집적 회로(300) 내에 도시된 각각의 절연층에서 용도를 찾을 수 있다. 개략적으로 도시된 집적 회로(300)는 단지 예시를 위한 것임을 이해하여야 한다. 당업자들은 마이크로프로세서, 특정용도 집적회로, 메모리 디바이스 등의 다른 집적회로를 제조하기 위하여 본 방법을 실시할 수 있음을 알 수 있을 것이다. 본 발명의 방법은 BiCMOS, NMOS, 바이폴라 등의 다른 기술을 이용한 집적회로의 제조에 이용될 수 있다. 부가적으로, 본 발명의 방법은 0.25㎛ 이하의 피쳐 크기를 갖는 장치를 제조하기 위해 통상적으로 이용되는 다마신 및 이중 다마신 공정(dual damascene process)기술과 함께 이용될 수 있다.
도 3b는 본 발명의 실시예에 따른 질화된 FSG층 및 관련 구조를 도시한 전자 장치(320)의 일부분을 도시한 단면도이다. 절연층(324)상에 금속층(322)이 형성되어 패턴화되고, 상기 절연층은 기판(326)에 의해 지지되며 중간층 또는 재료(도시되지 않음)를 갖거나 갖지 않는다. 제 1 절연층은 실리콘 유리, 도프 실리콘 유리, 질화물 또는 다른 절연 재료층, 또는 층 및/또는 재료의 조합일 수 있다. FSG층(328)은 패턴화된 금속층(322) 및 절연층(324) 위에 형성된다(도 2, 단계 202). 화학적 기계적 폴리싱(도 2, 단계 204)은 FSG층(328)의 비교적 편평하고 매끄러운 표면(330)을 생성하며, 상기 FSG층 위에 약 2,000Å의 두께를 갖는 선택적인 도프되지 않은 실리콘 유리("USG")층(332)이 증착된다. 실리콘 유리층(332)은 비교적 편평하고 매끄러우며, 일반적으로 하부 표면과 정합되기 때문에, 후속층을 제조할 때 바람직하다.
도프되지 않은 실리콘 유리층을 증착하기 이전에, FSG층의 화학적 기계적으로 폴리싱된 표면은 FSG층에 질소를 선택된 깊이로 침투시키기에 충분한 온도와 시간동안 FSG층의 표면을 질소 함유 플라즈마에 노출시킴으로써 질화된다(도 2, 단계 206). 이 경우에서, 상기 선택된 깊이는 FSG층을 통과하는 비아 깊이(334)이며, 일반적으로 약 5,000 내지 9,000Å이다. 비아는 통상의 리소그래피 및 에칭 기술을 이용하여 형성될 수 있으며, 그 후, 패턴화된 금속층을 후속 금속층(도시되지 않음)에 전기적으로 연결하기 위해 티타늄/티타늄 질화물 알루미늄, 텅스텐 및/또는 구리 등의 도전성 재료로 충진 또는 플러깅된다. 플러그 재료는 후속 금속층과 동일하거나 상이할 수 있다.
질화 공정은 FSG층 내에 질화된 FSG 영역(336)을 형성한다. 당업자들은 질소 농도가 질화된 영역에서 변할 수 있으며, 일반적으로 질화된 영역의 표면에서의 약 0.40 원자%로부터 질화된 영역과 질화되지 않은 영역 사이의 계면에서의 약 0.01 원자% 이하로 감소될 수 있으며, 계면의 위치가 소정의 질소 농도의 한계를 주로 규정함을 이해할 수 있을 것이다.
V. 질화 처리 단계 시퀀싱
본 발명에 따라 FSG층의 화학적 기계적으로 폴리싱된 표면에 대한 질소 처리 공정은 다양한 공정 조건을 이용하여 구현될 수 있다. 이는 사용자가 재료(기판) 또는 장치 설계에 가장 적합한 공정 조건을 선택할 수 있도록 한다. 예를 들어, 높은 수율을 강제하기 위한 제조 설비에 대한 대자본 투자 및 제품의 경쟁 가격 등으로 인하여, 반도체 장치를 제조할 때 최단 시간내에 임의의 공정 결과를 얻는 것이 바람직하다. 따라서, 보다 높은 공정 온도와 보다 짧은 공정 시간이 일부 환경에서 선택될 수 있다. 당업자들은 최종 결과가 여러 요인중에서 시간, 온도 및 플라즈마 질소 농도 등 수개의 공정 변수에 따라 구현됨을 이해할 수 있을 것이다. 또한, 당업자들은 시간, 전력 레벨 및 하기된 다른 변수가 특정 기판 처리 시스템과 연관되며, 상기 공정 변수들이 하기된 공정 또는 다른 유사한 공정을 수행하기 위해 다른 처리 시스템에 부합되도록 변경될 수 있음을 이해할 수 있을 것이다.
그러나, 일반적으로, 본 발명은 5,000 내지 9,000Å의 비아가 형성되는 화학적 기계적으로 폴리싱된 FSG층에 질소를 첨가하기 위해 이용되며, 질화 단계는 상기 층을 약 40 내지 70초 동안 질소 플라즈마에 노출시키게 된다. 웨이퍼는 이 시간동안 약 380 내지 400℃의 온도로 가열된다. 이러한 처리 조건은 비아 깊이까지 FSG층 내부로 질소를 침투시키기 위해 이용될 수 있다. 바람직하게, 선택된 깊이(예를 들어, 비아 깊이)까지 필름에 침투한 질소의 양은 1x1019 원자/cm3 이상이며, 보다 바람직하게는 5x1019 원자/cm3 내지 1x1020 원자/cm3이다.
본 발명의 질화 단계를 보다 상세히 설명하기 위하여, 하기된 공정이 단지 예로서 제시되어 있다. 이 실시예에서, 질화될 기판은, 기판 표면상에 화학적 기계적으로 폴리싱된 FSG층이 형성된 이후, 섹션 II에서 전술한 ULTIMATM시스템 챔버내에 배치된다. 로딩 작업중, 트로틀 밸브는 완전히 개방되며, 터보 펌프는 챔버를 펌프 다운시키고, 아르곤은 126sccm의 유량으로 챔버로 유입되며, 16sccm로 상부 노즐을 통과한다. 로딩이 완료된 후, 트로틀 밸브를 차단하고 챔버 압력이 50 mTorr 이상으로 상승하도록 10초 미만 동안 대기함으로써, 플라즈마를 타격하기 위한 적당한 압력에 도달하며, 그 시간 이후에, 1000W의 소오스 RF 전력이 챔버 내의 플라즈마를 타격하기 위해 1초동안 상부 코일에 인가된다. 그 다음, 1000W의 소오스 전력이 측면 코일에 인가되며, 트로틀 밸브는 단계 100의 고정 위치로 개방되며, 이는 약 1초가 소요된다. 이는 질소 소오스가 챔버로 유입되기 이전에 충분한 소오스 전력으로 안정된 플라즈마를 발생시킨다.
질소 가스(N2)가 3초동안 30 sccm의 초기 속도로 플라즈마에 첨가되며, 트로틀 밸브는 단계 400의 위치로 개방된다. 하기된 바와 같이, 기판이 상기 레벨의 소오스 전력을 수용하는 플라즈마에 노출되는 5초동안 기판의 최소 가열이 이루어진다. 질소가 3초동안 유입된 후, 아르곤의 유동은 차단되고 질소의 유동은 80sccm로 증가되며, 350W의 RF 바이어스 전력이 2,000W의 RF 소오스 전력에 추가하여 인가되며, 트로틀 밸브는 50초동안 완전히 개방된다. 기판이 도달하게 되는 소정의 온도에 따라, 다소의 RF 바이어스 전력이 인가될 수 있다.
이러한 질화 공정 단계중에, 전술한 단계에서와 같이, 전자 척이 오프되고, 이면 헬륨 냉각제 가스가 유동하지 않는다. 플라즈마는 기판을 약 400℃ 이하로 가열한다. 근접 재료와 FSG 계면에서의 박리를 방지하고, FSG층에서의 다른 바람직하지 않은 변화를 방지하기 위하여, FSG층이 증착되는 온도 이하로 유지하는 것이 바람직하며, 이 경우에는 약 410 내지 420℃이다. 저온으로 유지되어야 하는 온도 민감성 구조가 기판상에 존재하는 경우와 같이, 더 낮은 온도 하한이 일부 환경에서 적절할 수 있다. 역으로, FSG 필름이 420℃ 이상의 온도에서 증착되는 경우에서와 같이, 허용할 수 없는 장치의 수율 및 신뢰도를 도출해낼 수 없다면, 고온 및 그에 따른 더 짧은 공정 시간이 이용될 수 있다. 유사하게, 질화된 FSG의 소정의 깊이에 따라 상이한 시간 및 온도가 이용될 수 있다.
본 실시예에서. 기판을 신속하게 가열하고 처리 시간을 감소시키기 위해, 이면 헬륨 냉각없이 질화가 수행된다. 따라서, 시간에 대한 기판 온도는 테스트 웨이퍼를 이용하여 특정되며 검증된다. 이 경우에 있어서, 기판은 1.5 오옴-cm의 벌크 저항을 갖는 8인치 실리콘 웨이퍼이다. 실리콘 웨이퍼의 가열 속도는 웨이퍼의 벌크 저항에 따라 좌우된다. 일반적으로, 낮은 벌크 저항(높은 전기 전도율)을 갖는 웨이퍼는 큰 열 전도율을 가지며, 플라즈마로 표면 영역을 가열하는데 장시간이 소요된다.
도 4는 동일한 조건 및 시간에서 질소 플라즈마에 노출된 실리콘 웨이퍼의 벌크 저항에 대한 질소 처리 단계 종료시 웨이퍼 온도를 도시하고 있다. 도 4는 벌크 저항이 약 0.01오옴-cm로부터 1.00 오옴-cm로 변할 때 웨이퍼의 온도가 약 60℃ 상승함을 도시하고 있다.
웨이퍼를 웨이퍼 지지부로 척킹(chucking)함으로써, 웨이퍼의 이면을 탈열하면, 웨이퍼로부터 열을 전도하고, 주어진 전력 레벨에서 가열 공정을 더 지연시키게 된다. 웨이퍼의 이면과 웨이퍼 지지부 사이로 헬륨 가스 등의 냉각제를 유동시키면, 웨이퍼로부터의 열 전도를 개선하며 가열 공정을 느리게 한다. 그러나, 낮은 공정 온도가 요구되는 경우 및/또는 공정 수율이 중요하지 않거나 가변 저항을 갖는 일련의 웨이퍼에 대한 표준 질화 공정이 요구되는 경우 및/또는 온도 제어식 피드백 시스템이 이용되는 경우 등의 일부 환경에서는 웨이퍼의 척킹 및 냉각제의 유동이 적절할 수 있다.
전술한 질화 공정은 약 390℃의 웨이퍼 표면 온도 및 약 3mTorr의 챔버 압력을 유발한다. 최종적으로 질화된 FSG 영역은 FSG층의 표면 부근에서 약 0.40 원자%의 질소 농도를 가지며, FSG층 내부로 약 8,000Å 연장한다. 상기 약 0.40 원자%는 상기 온도에서 이러한 종류의 재료에서의 질소 용해 한계치인 것으로 여겨진다. 유사한 웨이퍼에 대한 유사한 공정이 약 5,000 내지 9,000Å의 질화 깊이를 생성하였다. 당업자들은 용해 한계치가 FSG층의 조성, 구조 및 온도를 포함하는 다수의 변수에 의해 영향을 받으며, FSG층 내부로의 질소 확산량은 FSG층이 질소에 노출될 때 시간과 온도의 곱 그리고 적어도 FSG층의 표면 부근의 질소 최소 농도의 함수임을 이해할 수 있을 것이다.
전술한 바와 같이, 질소가 적어도 비아 깊이로 연장하도록, 다른 변수들중 온도, 압력, 가스 유량 및 시간을 포함하는 공정 조건을 선택하는 것이 매우 바람직하다. 질화는 비아 영역에서의 HF 형성을 억제하고, 비아 깊이에 대한 필름 안정성을 개선한다. 다른 실시예에서, 비아 깊이에서 보다 높은 질소 농도를 보장하기 위하여, 질소가 비아 깊이 보다 더 먼 적어도 고정 거리 또는 퍼센트 거리만큼 침투하는 것이 바람직하다. 본 발명자는 비아 깊이 아래로 침투하는 경우 질소는 FSG층 아래의 도전성 피쳐에 악영향을 미치지 않음을 확인하였다.
질화된 FSG는 약 3.5의 절연 상수를 가지며, 이는 FSG의 절연 상수와 유사하다. 또한, 질화 공정은 FSG 필름의 압축 응력을 약 2배 증가시킨다. 예를 들어, FSG 필름의 압축 강도는 질화 공정 이전 약 6.0 x 108 dynes/cm2로부터 질화 공정 이후 약 1.2 x 108 dynes/cm2으로 증가한다. 증가된 압축 응력은 질화된 FSG에 의해 둘러싸이거나 또는 부분적으로 둘러싸이는, 일반적으로 인장 응력을 갖는 패턴화된 금속층에서의 균열을 감소시키는데 유용하다. 증가된 압축 응력은 약 0.25 마이크론 미만의 기하학적 형태를 갖는 다중 금속층 전자 장치의 "상위" 금속층에서 특히 바람직하다.
화학적 기계적으로 폴리싱된 FSG 필름을 질화한 이후, 캡층, 방벽층, 부착층 또는 다른 층이 질화된 FSG 상에 도포되며, 필요한 경우, 상기 기판은 다르게 처리될 수 있다. 캡층은 예를 들어 비교적 얇은(예를 들어, 두께가 2,000Å인) 도프되지 않은 실리콘 유리층이다.
VI. 테스트 결과
도 5는 섹션 V에서 전술한 바와 같이 ULTIMATM 챔버 HDP에서 본 발명의 실시예에 따라 제조된 1000개의 웨이퍼에 대한 입자 수를 도시한 흐름도이다. 평균 입자 밀도는 0.2 마이크론 이상의 입자에 대해 약 11이다. 선택적 질소 플라즈마 처리가 평가된다. 특히, RF 바이어스 전력 없이, 즉 RF 소오스 전력만이 인가된 질소 플라즈마가 평가된다. (RF 바이어스 전력 없는) RF 소오스 전력 단독 공정에서, 2,500W의 전력이 상부 코일에 제공되며, 3,500W의 전력이 측면 코일에 제공된다. 실리콘 산화물층으로 시즈닝된(seasoned) 챔버에서, RF 소오스 전력 단독 질화 공정에 의해 추가된 0.2 마이크론 이상의 입자 수는 25 내지 7,000 이상이며, 추가된 입자의 평균 수는 약 3,500이다. 테스트를 통하여, 소오스 전력 단독 질화 공정 중에 추가된 입자의 수는 시즈닝 층(seasoning layer)의 두께, 시즈닝 층의 조성(예를 들어, FSG 대 USG) 또는 챔버 시즈닝 이후에 처리된 웨이퍼의 수를 포함하는 많은 변수에 매우 민감하지 않음을 확인하였다. 그러나, 추가된 입자의 수는 플라즈마에 인가된 RF 소오스 전력에 민감함을 확인하였다.
도 6a는 상부 코일에 제공된 2,500W의 RF 소오스 전력 및 측면 코일에 제공된 3,500W의 RF 소오스 전력에 의해 활성화되는 질소 함유 플라즈마에 기판이 노출된 시간에 대한 웨이퍼 온도를 도시한 그래프이다. 도 6b는 상부 코일에 제공된 1,000W의 RF 소오스 전력, 측면 코일에 제공된 1,000W의 RF 소오스 전력, 400W의 RF 바이어스 전력에 의해 활성화되는 유사한 조건하의 질소 함유 플라즈마에 기판이 노출된 시간에 대한 웨이퍼 온도를 도시한 그래프이다. 가열 곡선은 유사하며, 화학적 기계적으로 폴리싱된 FSG 필름의 질화가 양 공정에 의해 구현되었다. 따라서, 웨이퍼를 가열시키기 위해 RF 소오스 전력과 함께 RF 바이어스 전력을 이용하는 것이 웨이퍼 가열에 효과적인 방법이며, 과다 입자 오염물을 생성하지 않음을 확인하였다.
RF 바이어스 전력 없이 가열하는 것이 보다 간단한 방법이며, 따라서, 가능하다면, 소오스 전력 단독 공정이 바람직하다. 그러나, 약 400℃의 온도로 기판을 가열시키기에 충분히 높은 소오스 전력으로 활성화된 플라즈마는 시즈닝 코팅을 스퍼터링하는 경향이 있다(이 경우, 기판의 오염을 최소화하기 위해 처리 챔버의 내부에 라이닝을 형성하도록 실리콘 산화물층이 도포된다). 기판을 가열하기 위해 RF 바이어스 전력을 이용하는 대안으로서, 웨이퍼 지지 페데스탈 내의 가열기 등의 다른 가열 소오스가 본질적으로 동일한 온도를 달성하기 위해 이용될 수 있으며, 또는 저온(장시간) 및 낮은 질소 농도가 허용된다면, 중간 소오스 전력이 이용될 수 있다. 유사하게, 선택된 기판 온도를 달성하기 위해 RF 소오스 전력을 적절하게 조절하며, 중간 RF 전력(100 내지 400W)이 이용될 수 있다.
도 7a는 Ultima HDP 챔버 내에 증착된 비소 증착 FSG의 SIMS 스펙트럼을 도시하고 있다. 그래프는 FSG층 내의 질소의 바탕 농도 레벨이 약 1x 1018 원자/cm3일 수 있음을 도시하고 있다. 이에 비해, 도 7b는 상부 코일에 대해 2,500W의 RF 소오스 전력이 인가되고 측면 코일에 3,500W의 RF 소오스 전력이 인가되는 질소계 플라즈마에서 60초동안 질화된 후, FSG층의 SIMS 스펙트럼을 도시하고 있다. 이 데이터는 질소 농도가 바탕 레벨로 급격하게 감소되기 전에 FSG에 약 0.9 마이크론의 깊이로 질소가 침투하였음을 나타낸다. 도 7c는 RF 바이어스 전력 없이 상부 코일에 1,000W의 RF 소오스 전력이 인가되고 측면 코일에 1,000W의 RF 소오스 전력이 인가되는 질소계 플라즈마에서 60초동안 질화된 후, FSG층의 SIMS 스펙트럼이다. 수평축의 단위가 상이하며, 질소가 표면으로부터 단지 약 0.1 마이크론의 깊이로 FSG에 침투하였음을 주목하여야 한다. 도 7d는 RF 바이어스 전력 없이 상부 코일에 1,000W의 RF 소오스 전력이 인가되고 측면 코일에 1,000W의 RF 소오스 전력이 인가되는 질소계 플라즈마에서 120초동안 질화된 후, FSG층의 SIMS 스펙트럼이다. 이 노출 시간에서, FSG에는 표면으로부터 약 0.15 마이크론의 깊이로 질소가 침투하였다. 도 7e는 400W의 RF 바이어스 전력과, 상부 코일에 1,000W의 RF 소오스 전력이 인가되고 측면 코일에 1,000W의 RF 소오스 전력이 인가되는 질소계 플라즈마에서 60초동안 질화된 후, FSG층의 SIMS 스펙트럼이다. 도 7e와 7b를 비교하면, 바이어스 RF 전력이 웨이퍼의 온도 및 FSG층에 대한 질소의 확산을 증대시키는 효과적인 방법임을 알 수 있다.
본 발명에 따른 방법은 전술한 특정 변수에 의해 제한되지 않는다. 당업자들은 본 발명의 범주로부터 벗어남없이 다른 공정 조건 및 다른 반응 소오스가 이용될 수 있음을 알 수 있을 것이다. 예를 들어, 플라즈마는 N2O, 암모니아 또는 다른 질소 소오스로부터 발생될 수 있으며, 헬륨 또는 수소 등의 다른 성분이 질소 소오스에 부가하여 플라즈마에 첨가될 수 있다. 또한, 당업자들은 이러한 첨가가 하용가능한 처리 변수에 따라 플라즈마의 가열 또는 스퍼터링 특성을 변화시킬 수 있음을 알 수 있을 것이다. 또한, 본 발명은 CMP 공정 이후의 FSG층의 질화에 대해 주로 논의하였으나, 본 발명은 CMP 이후에 다른 할로겐 도프 실리콘 유리층을 질화시키기 위해 이용될 수도 있다.
부가적으로, 전술한 실시예는 Ultima HDP-CVD 시스템을 이용하였지만, 할로겐화된 실리콘 유리 표면에 질소종을 제공하기 위해 평행판 플라즈마 시스템, ECR 플라즈마 시스템 또는 원격 플라즈마 시스템 등의 다른 플라즈마 시스템이 이용될 수 있다. 이와 유사하게, 적외선 램프에 의한 웨이퍼의 가열 또는 저항 가열된 페데스탈상에서의 웨이퍼 가열 등 다른 가열 방법이 웨이퍼를 소정 온도로 가열하기 위해 이용될 수 있다. 폴리싱된 표면으로 질소를 주입하는 방법 등, 본 발명에 따른 할로겐화된 화학적 기계적으로 폴리싱된 표면을 질화시키기 위한 다른 등가의 방법 또는 선택적 방법들이 당업자들에게는 명백할 것이다. 이러한 등가의 방법 및 선택적 방법들은 본 발명의 범주에 속한다. 다른 변형도 당업자들에게는 명백할 것이다. 따라서, 이는 본 발명은 특허청구범위에 제시된 것을 제외하고 본 발명을 제한하지 않는다.
상기 설명에서는 본 발명의 바람직한 실시예를 참조하여 본 발명을 상세하게 설명하였지만, 본 기술 분야의 숙련된 당업자들은 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명에 따르면, FSG층이 CMP 처리 단계로 평탄화되고 연속적인 처리 단계중에 안정성을 유지하는 기판상에 집적 회로 장치를 제조할 수 있다.

Claims (20)

  1. 도전성 라인들이 상부에 형성된 기판상에 절연층을 형성하는 방법으로서,
    (a) 상기 기판과 상기 전도성 라인들 상부에 할로겐 도프 실리콘 유리층을 증착하는 단계;
    (b) 상기 할로겐 도프 실리콘 유리층을 폴리싱하여 폴리싱된 표면을 형성하는 단계; 및
    (c) 그 후, 상기 할로겐 도프 실리콘 유리층에 있는 질소의 농도가 상기 할로겐 도프 실리콘 유리층의 상부 표면에서 1x1018 원자/cm3 이상이 되도록 상기 폴리싱된 표면을 질화시키는 단계;를 포함하는,
    절연층 형성 방법.
  2. 제 1 항에 있어서,
    상기 할로겐 도프 실리콘 유리층이 불소 도프 실리콘 유리층을 포함하는
    절연층 형성 방법.
  3. 제 1 항에 있어서,
    상기 할로겐 도프 실리콘 유리층이 화학적 기계적 폴리싱 기술을 이용하여 폴리싱되는,
    절연층 형성 방법.
  4. 제 1 항에 있어서,
    상기 질화 단계가 상기 할로겐 도프 실리콘 유리에 2000Å 이상으로 1x1020 원자/cm3 이상의 농도의 질소를 침투시키는 단계를 포함하는,
    절연층 형성 방법.
  5. 제 1 항에 있어서,
    상기 할로겐 도프 실리콘 유리층이 금속간 절연층으로서 증착되는,
    절연층 형성 방법.
  6. 제 5 항에 있어서,
    상기 할로겐 도프 실리콘 유리층의 폴리싱된 표면을 질화시킨 후, 하부 피쳐에 대한 비아 접속부를 형성하기 위해 상기 할로겐 도프 실리콘 유리층을 패턴화하고 에칭하는 단계;를 더 포함하는,
    절연층 형성 방법.
  7. 제 6 항에 있어서,
    상기 비아는 깊이를 가지며, 상기 질화 단계는 비아 깊이 이상으로 1x1020 원자/cm3 이상의 농도의 질소를 침투시키는 단계를 포함하는,
    절연층 형성 방법.
  8. 제 2 항에 있어서,
    상기 불소 도프 실리콘 유리층의 적어도 초기 부분이 RF 소오스 전극 및 RF 바이어스 전극을 가진 고밀도 플라즈마 화학 기상 증착 챔버에서 소오스 RF 전력만을 이용하여 증착되는,
    절연층 형성 방법.
  9. 제 1 항에 있어서,
    상기 질화 단계가 상기 기판을 질소 함유 플라즈마에 노출시킴으로써 기판을 가열하는 단계를 포함하는,
    절연층 형성 방법.
  10. 제 9 항에 있어서,
    상기 질소 함유 플라즈마가 단지 소오스 RF 전력으로부터 고밀도 플라즈마 처리 챔버내에 형성되는,
    절연층 형성 방법.
  11. 제 9 항에 있어서,
    상기 질소 함유 플라즈마가 소오스 RF 전력 및 바이어스 RF 전력 모두로부터 고밀도 플라즈마 처리 챔버내에 형성되는,
    절연층 형성 방법.
  12. 제 9 항에 있어서,
    상기 질소 함유 플라즈마가 질소 가스로부터 형성되는,
    절연층 형성 방법.
  13. 도전성 라인들이 상부에 형성된 기판상에 절연층을 형성하는 방법으로서,
    (a) 상기 기판과 상기 전도성 라인들 상부에 불소 도프 실리콘 유리("FSG")층을 증착하는 단계;
    (b) 상기 FSG 층을 화학적 기계적 폴리싱 기술을 이용하여 폴리싱하여 폴리싱된 표면을 형성하는 단계; 및
    (c) 그 후, 상기 폴리싱된 표면을 적어도 질소 가스로부터 형성된 플라즈마에 노출시킴으로써, 상기 폴리싱된 표면으로부터 5,000Å 이상의 깊이로 상기 FSG층에 약 5x1019 원자/cm3 이상의 농도의 질소가 침투하도록 상기 폴리싱된 표면을 질화시키는 단계;를 포함하는,
    절연층 형성 방법.
  14. 제 13 항에 있어서,
    상기 플라즈마가 본질적으로 분자 질소를 포함하는 가스로부터 형성되는,
    절연층 형성 방법.
  15. 제 9 항에 있어서,
    상기 플라즈마가 본질적으로 분자 질소를 포함하는 가스로부터 형성되는,
    절연층 형성 방법.
  16. 도전성 라인들이 상부에 형성된 기판상에 있는 불소 도프 실리콘 유리(FSG)층의 압축 응력을 증대시키는 방법으로서,
    (a) 기판상에 FSG 필름을 증착하는 단계;
    (b) 상기 FSG 필름을 폴리싱하는 단계; 및
    (c) 그 후, 상기 FSG 필름의 상부 표면으로부터 상기 다수의 전도성 라인들의 상부 표면까지 약 1x1020 원자/cm3 이상의 농도의 질소가 상기 FSG 필름으로 침투하기에 충분한 온도 및 시간 주기 동안 질소 소스 가스로부터 형성된 플라즈마에 상기 FSG 필름을 노출시킴으로써, 상기 FSG 필름을 질화시키는 단계;를 포함하는,
    압축 응력 증대 방법.
  17. 제 16 항에 있어서,
    상기 FSG 필름이 상기 (c) 질화 단계 이전에 초기 압축 응력을 갖고, 상기 (c) 질화 단계 이후에 후속 압축 응력을 가지며, 상기 초기 압축 응력이 상기 후속 압축 응력의 약 절반인,
    압축 응력 증대 방법.
  18. 삭제
  19. 제 16 항에 있어서,
    상기 기판이 반도체 웨이퍼와 상기 FSG 필름 사이에 위치된 패턴화된 금속층을 포함하며, 상기 FSG 필름이 상기 패턴화된 금속층에 근접하여 상기 금속층 위에 증착되는,
    압축 응력 증대 방법.
  20. 기판상의 할로겐 도프 실리콘 유리층을 질화시키는 기판 처리 장치로서,
    (a) 플라즈마 처리 챔버;
    (b) 상기 플라즈마 처리 챔버에 질소 함유 소오스 가스를 전달하도록 구성된 가스 전달 시스템;
    (c) 상기 처리 챔버 내에 플라즈마를 형성하도록 구성된 RF 플라즈마 시스템;
    (d) CMP 처리 챔버;
    (e) 상기 CMP 챔버 및 상기 플라즈마 CVD 챔버 사이로 기판을 전달하도록 구성된 기판 전달 시스템;
    (f) 상기 가스 전달 시스템, 상기 RF 플라즈마 시스템 및 상기 기판 전달 시스템을 제어하도록 구성된 제어기; 및
    (g) 상기 제어기에 연결되고, 상기 기판 처리 장치의 작동을 지시하기 위한 컴퓨터 판독가능한 프로그램이 내장된 컴퓨터 판독가능한 매체를 포함하는 메모리;를 포함하며,
    상기 컴퓨터 판독가능한 프로그램이,
    (i) 상기 CMP 챔버로부터 상기 플라즈마 처리 챔버로 폴리싱된 할로겐 도프 실리콘 유리층이 상면에 형성된 기판을 전달하도록 상기 기판 전달 시스템을 제어하는 컴퓨터 명령;
    (ii) 상기 플라즈마 처리 챔버로 질소 함유 소오스 가스를 유입시키도록 상기 가스 전달 시스템을 제어하는 컴퓨터 명령; 및
    (iii) 상기 폴리싱된 할로겐 도프 실리콘 유리층을 질화시키기 위해 상기 질소 함유 소오스 가스로부터 플라즈마를 형성하도록 상기 플라즈마 시스템을 제어하는 컴퓨터 명령;을 포함하는,
    기판 처리 장치.
KR1020000034497A 1999-06-22 2000-06-22 폴리싱된 할로겐 도프 실리콘 유리의 질소 처리 방법 및 장치 KR100696037B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/337,983 1999-06-22
US9/337,983 1999-06-22
US09/337,983 US6413871B2 (en) 1999-06-22 1999-06-22 Nitrogen treatment of polished halogen-doped silicon glass

Publications (2)

Publication Number Publication Date
KR20010049597A KR20010049597A (ko) 2001-06-15
KR100696037B1 true KR100696037B1 (ko) 2007-03-15

Family

ID=23322893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000034497A KR100696037B1 (ko) 1999-06-22 2000-06-22 폴리싱된 할로겐 도프 실리콘 유리의 질소 처리 방법 및 장치

Country Status (4)

Country Link
US (1) US6413871B2 (ko)
JP (1) JP4575552B2 (ko)
KR (1) KR100696037B1 (ko)
TW (1) TWI238151B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
US6524969B2 (en) * 2000-10-05 2003-02-25 Applied Materials, Inc. High density plasma chemical vapor deposition (HDP-CVD) processing of gallium arsenide wafers
US6589868B2 (en) * 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
US6815007B1 (en) * 2002-03-04 2004-11-09 Taiwan Semiconductor Manufacturing Company Method to solve IMD-FSG particle and increase Cp yield by using a new tougher UFUN season film
US6723634B1 (en) * 2002-03-14 2004-04-20 Advanced Micro Devices, Inc. Method of forming interconnects with improved barrier layer adhesion
JP3504940B2 (ja) * 2002-05-17 2004-03-08 沖電気工業株式会社 半導体装置の製造方法
JP2004103971A (ja) * 2002-09-12 2004-04-02 Hitachi High-Technologies Corp ダマシン処理方法、ダマシン処理装置および、ダマシン構造
US6774012B1 (en) * 2002-11-08 2004-08-10 Cypress Semiconductor Corp. Furnace system and method for selectively oxidizing a sidewall surface of a gate conductor by oxidizing a silicon sidewall in lieu of a refractory metal sidewall
US6808748B2 (en) * 2003-01-23 2004-10-26 Applied Materials, Inc. Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US6830996B2 (en) * 2003-03-24 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device performance improvement by heavily doped pre-gate and post polysilicon gate clean
US6903031B2 (en) * 2003-09-03 2005-06-07 Applied Materials, Inc. In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
US6933157B2 (en) * 2003-11-13 2005-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer manufacturing methods employing cleaning delay period
KR100589046B1 (ko) * 2004-09-23 2006-06-12 삼성전자주식회사 박막 형성 방법
US7722719B2 (en) * 2005-03-07 2010-05-25 Applied Materials, Inc. Gas baffle and distributor for semiconductor processing chamber
US7557043B2 (en) * 2005-06-15 2009-07-07 United Microelectronics Corp. Method of fabricating the stacked structure and damascene process
JP4597792B2 (ja) * 2005-06-27 2010-12-15 東京エレクトロン株式会社 処理ガス供給構造およびプラズマ処理装置
US7877895B2 (en) * 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
US8252640B1 (en) 2006-11-02 2012-08-28 Kapre Ravindra M Polycrystalline silicon activation RTA
US20080121177A1 (en) * 2006-11-28 2008-05-29 Applied Materials, Inc. Dual top gas feed through distributor for high density plasma chamber
US7758698B2 (en) * 2006-11-28 2010-07-20 Applied Materials, Inc. Dual top gas feed through distributor for high density plasma chamber
US20080124944A1 (en) * 2006-11-28 2008-05-29 Applied Materials, Inc. Gas baffle and distributor for semiconductor processing chamber
US7740706B2 (en) * 2006-11-28 2010-06-22 Applied Materials, Inc. Gas baffle and distributor for semiconductor processing chamber
US7678715B2 (en) 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
KR100953016B1 (ko) * 2008-01-22 2010-04-14 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8252653B2 (en) * 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
US8198671B2 (en) * 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
US8980767B2 (en) * 2012-01-13 2015-03-17 Applied Materials, Inc. Methods and apparatus for processing a substrate
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
DE102016101197A1 (de) * 2016-01-25 2017-07-27 Hella Kgaa Hueck & Co. Verfahren zum Oberflächenbeschichten eines Bauteils unter Vakuum und Vakuumbeschichtungsanlage hierzu
JP2021515739A (ja) * 2018-03-05 2021-06-24 エージーシー グラス ユーロップＡｇｃ Ｇｌａｓｓ Ｅｕｒｏｐｅ アンチグレアガラス板
GB201906840D0 (en) * 2019-05-15 2019-06-26 Spts Technologies Ltd Method of deposition
CN114724945A (zh) * 2022-05-18 2022-07-08 北京屹唐半导体科技股份有限公司 等离子体氮化掺杂方法和装置及半导体器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869149A (en) * 1997-06-30 1999-02-09 Lam Research Corporation Method for preparing nitrogen surface treated fluorine doped silicon dioxide films

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3979687B2 (ja) * 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
US5738574A (en) 1995-10-27 1998-04-14 Applied Materials, Inc. Continuous processing system for chemical mechanical polishing
US5908672A (en) 1997-10-15 1999-06-01 Applied Materials, Inc. Method and apparatus for depositing a planarized passivation layer
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869149A (en) * 1997-06-30 1999-02-09 Lam Research Corporation Method for preparing nitrogen surface treated fluorine doped silicon dioxide films

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
05869149 *

Also Published As

Publication number Publication date
KR20010049597A (ko) 2001-06-15
TWI238151B (en) 2005-08-21
JP4575552B2 (ja) 2010-11-04
US20010033900A1 (en) 2001-10-25
JP2001135635A (ja) 2001-05-18
US6413871B2 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
KR100696037B1 (ko) 폴리싱된 할로겐 도프 실리콘 유리의 질소 처리 방법 및 장치
US5937323A (en) Sequencing of the recipe steps for the optimal low-k HDP-CVD processing
US6079354A (en) Thermal post-deposition treatment of halogen-doped films to improve film stability and reduce halogen migration to interconnect layers
US7109114B2 (en) HDP-CVD seasoning process for high power HDP-CVD gapfil to improve particle performance
US6559026B1 (en) Trench fill with HDP-CVD process including coupled high power density plasma deposition
US7132134B2 (en) Staggered in-situ deposition and etching of a dielectric layer for HDP CVD
US6713390B2 (en) Barrier layer deposition using HDP-CVD
US6624064B1 (en) Chamber seasoning method to improve adhesion of F-containing dielectric film to metal for VLSI application
US6323119B1 (en) CVD deposition method to improve adhesion of F-containing dielectric metal lines for VLSI application
US6633076B2 (en) Methods and apparatus for producing stable low k FSG film for HDP-CVD
US6468927B1 (en) Method of depositing a nitrogen-doped FSG layer
JPH1167746A (ja) Ｈｄｐ−ｃｖｄ装置内の粒子特性を改善するシーズニングプロセスにおける酸素対シランの比の制御
KR20010062663A (ko) 고밀도 플라즈마 반응로내의 질화 실리콘의 인시튜 증착및 집적화
US20010020447A1 (en) Sequential in-situ heating and deposition of halogen-doped silicon oxide
EP1071833B1 (en) Method and apparatus for modifying the profile of high-aspect-ratio gaps using differential plasma power
EP1146142A2 (en) Process for forming fluorosilicate glass layers using high density plasma, for copper damascene integrated circuits
JP2002353215A (ja) Ｈｄｐｃｖｄ処理によるトレンチ充填

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee