TWI237323B - Method of manufacturing electronic device - Google Patents

Method of manufacturing electronic device Download PDF

Info

Publication number
TWI237323B
TWI237323B TW092106647A TW92106647A TWI237323B TW I237323 B TWI237323 B TW I237323B TW 092106647 A TW092106647 A TW 092106647A TW 92106647 A TW92106647 A TW 92106647A TW I237323 B TWI237323 B TW I237323B
Authority
TW
Taiwan
Prior art keywords
wiring
layer
aqueous solution
insulating film
electronic device
Prior art date
Application number
TW092106647A
Other languages
English (en)
Other versions
TW200403742A (en
Inventor
Ikuo Uematsu
Naoya Hayamizu
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200403742A publication Critical patent/TW200403742A/zh
Application granted granted Critical
Publication of TWI237323B publication Critical patent/TWI237323B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S134/00—Cleaning and liquid contact with solids
    • Y10S134/902—Semiconductor wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

1237323 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於一種電子裝置的製造方法；詳細地I兌， 本發明係關於一種改良半導體裝置、液晶顯示裝置之製造 上之反應性離子餓刻（RIE )後之處理製程之電子裝置的 製造方法。 【先前技術】 例如在半導體裝置，作爲金屬配線係使用鋁或銅。鋁 配線係產生所謂施加至裝置之電流引起鋁原子移動之電遷 移。爲了防止該電遷移，因此’作爲配線，係使用添加少 量銅之鋁合金。 此外，爲了使得在接觸孔之電尖波之發生，變得最小 ’因此，前述配線係使用在鋁添加少量矽或鈦之鋁合金。 但是’前述半導體裝置之金屬配線係藉由以下之各種 製程所形成。 1)首先’在半導體基板上之絕緣膜，形成包含鋁之 金屬層。接著，在前述金屬層，被覆阻劑膜，對於該阻劑 膜’進行所謂曝光•顯影處理之照相蝕刻，形成阻劑圖案 。以該阻劑圖案作爲罩幕，藉由反應性離子蝕刻（RIE ) 而選擇性地除去前述金屬層之露出部分，形成包含鋁之配 線。然後’剝離及除去殘留之阻劑圖案。 在藉由前述1 )方法所造成之使用阻劑圖案和RIE而 -選擇性地蝕刻包含鋁之金屬層來形成金屬配線後，於前述 -6- (2) 1237323 金屬配線之表面及側壁，附著由於金屬、阻劑所造成之聚 合物及變質層等之殘渣物。此種殘渣物係降低半導體裝置 之可靠性。因此，向來在金屬配線之形成後，進行藉由羥 胺之鹼水溶液而處理其表面來除去前述殘渣物。 但是，前述配線係包含兩性之鋁，因此，在羥胺之鹼 水溶液下而進行蝕刻，則產生例如配線變細而電阻値增大 等之問題。 2)首先，在半導體基板上之第1層絕緣膜，形成包 含鋁之金屬層，在該金屬層，被覆阻劑膜，對於該阻劑膜 ，進行照相飩刻，形成阻劑圖案。以該阻劑圖案作爲罩幕 ，藉由RIE而選擇性地除去前述金屬層之露出部分，形成 第1層配線。接著，在剝離及除去前述阻劑圖案後，於包 含前述第1層配線之前述第1層絕緣膜，形成第2層絕緣 膜。接著，在前述第2層絕緣膜上，被覆阻劑膜，對於該 阻劑膜，進行照相蝕刻，形成通孔形成預定部呈開口狀之 阻劑圖案，以該阻劑圖案作爲罩幕，藉由RIE而選擇性地 除去前述第2層絕緣膜之露出部分，使得通孔，成爲開口 狀。在包含該通孔之第2層絕緣膜上，堆積導電性障蔽膜 、鎢之金屬膜，至少在前述通孔內面，形成導電性障蔽膜 ，同時，藉由前述金屬膜而埋入至形成該導電性障蔽膜之 通孔內。然後，對於前述金屬膜、導電性障蔽膜，施加化 學機械硏磨（Chemical Mechanical Polishing ; CMP )處 理，而在前述第2層絕緣膜，形成連接於前述第1層配線 之塡孔。 (3) 1237323 接著，在包含前述塡孔之前述第2層絕緣膜上，形成 金屬層，在該金屬層，被覆阻劑膜。對於該阻劑膜，進行 照相蝕刻，形成阻劑圖案，以該阻劑圖案作爲罩幕，藉由 利用反應性離子蝕刻（RIE )而選擇性地除去前述金屬層 之露出部分，以便於形成第2層配線。 在藉由前述2 )方法所造成之使用阻劑圖案和RIE而 選擇性地蝕刻第2層絕緣膜來形成通孔後，於通孔之內面 ~ ’附著由於阻劑所造成之聚合物以及由於阻劑和絕緣膜之 材料所造成之變質層等之殘渣物。在殘留這些殘渣物之狀 態下，於通孔內面形成導電性障蔽膜時，則在後面金屬膜 對於通孔內之埋入過程中，剝離前述導電性障蔽膜，妨礙 其障蔽功能。因此，向來係進行藉由羥胺之鹼水溶液而處 理通孔內面來除去前述殘渣物。 但是，由通孔底部所露出之前述第1層配線係包含兩 性之鋁，因此，在羥胺之鹼水溶液下，進行蝕刻。結果， 產生例如第1層配線之厚度減少而電阻値增大、在極端之 狀態使得第1層配線消失或斷線等之問題。 此外，在藉由前述2 )方法所造成之使用阻劑圖案和 - RIE而選擇性地蝕刻第2層金屬層來形成第2層配線後， . 於前述第2層配線之表面及側壁，附著由於金屬、阻劑所 造成之聚合物及變質層等之殘渣物。該殘渣物係降低半導 體裝置之可靠性。因此，向來在第2層配線之形成後，進 行藉由羥胺之鹼水溶液而處理該第2層配線表面來除去前 述殘渣物。 -8- (4) 1237323 但是’在隨著半導體裝置之高度積體化而使得前述第 2層配線之幅寬成爲微細化時，前述塡孔係在和第2層配 線間之接點部’不藉由則述第2層配線所覆蓋，來進行露 出。因此，在前述塡孔具有以鎢作爲主體之材料之狀態下 ，於藉由羥胺之鹼水溶液而進行第2層配線之處理時，會 產生所謂該鹼水溶液也接觸到以前述鎢（W )作爲主體之 材料所構成之塡孔而進行溶解之問題。該鎢之溶解，係主 要起因於前述接點部之前述鹼水溶液之存在下之第2層配 線（例如A1 )和鎢間之大離子化傾向差（電位差）。 另一方面，在日本特開2001-247986，揭示：在對於 鋁或鋁合金之零件、製品進行電鍍前，包含過氧二硫酸銨 之氧化劑、硫酸、磷酸之酸及氟化氫酸之含有鹵化物之化 合物之污垢除去用組成物。可以藉由利用此種污垢除去用 組成物而處理鋁或鋁合金之零件、製品，以便於除去妨礙 電鍍製程之金屬、氧化物（污垢）。 本發明係企圖提供一種在使用反應性離子蝕刻（RIE )而形成由鋁或鋁合金所構成之配線之後處理、不會導致 由於該配線之蝕刻所造成之變細等並且能夠除去由於附著 在前述配線之表面及側壁上之金屬殘渣物、阻劑所造成之 聚合物和變質層之電子裝置的製造方法。 本發明係企圖提供一種在使用RIE而使得由鋁或鋁合 金所構成之用以連接於底層配線之塡孔之通孔形成在絕緣 膜上之後處理、不會導致由於該底層配線之蝕刻所造成之 厚度減少等並且能夠除去由於附著在前述通孔內面上之阻 1237323 (5) 劑所造成之聚合物和變質層之電子裝置的製造方法。 本發明係企圖提供一種在形成以鎢作爲主體之塡孔之 絕緣膜 '使用RIE而形成在和前述塡孔間之接點部來露出 這個之微細配線之後處理、不會導致前述所露出之塡孔之 鎢之溶解等並且能夠除去由於附著在前述配線之表面及側 壁上之金屬殘渣物、阻劑所造成之聚合物和變質層之電子 ~ 裝置的製造方法。 【發明內容】 在藉由本發明時，則提供一種電子裝置的製造方法， 包含：在基板上之絕緣膜表面形成由鋁或鋁合金所構成之 配線材料層之製程、以阻劑圖案作爲罩幕並且藉由反應性 離子蝕刻來對於前述配線材料層進行圖案化而形成配線之 製程、以及藉由包含過氧硫酸鹽、含氟化合物和pH値調 整用酸並且pH値爲0〜3之蝕刻殘渣除去用水溶液而處 理包含前述配線之絕緣膜表面之製程。 此外，在藉由本發明時，則提供一種電子裝置的製造 方法，包含：在基板上之第1層絕緣膜表面形成由鋁或鋁 -合金所構成之第1層配線之製程、在包含前述第1層配線 -之前述第1層絕緣膜形成第2層絕緣膜之製程、以阻劑圖 案作爲罩幕並且藉由反應性離子蝕刻而對於前述第2層絕 緣膜來進行到達至前述第1層配線表面之通孔之開口之製 程、藉由包含過氧硫酸鹽、含氟化合物和P Η値調整用酸 並且pH値爲〇〜3之蝕刻殘渣除去用水溶液而處理包含 (6) 1237323 前述通孔之第2層絕緣膜表面之製程、至少在前述通孔內 面形成導電性障蔽層之製程、在包含於內面形成前述障蔽 層之前述通孔內之第2層絕緣膜表面形成導電材料膜之製 程、以及藉由化學機械硏磨而除去前述導電材料膜和導電 性障蔽層來形成塡孔之製程。 此外，在藉由本發明時，則提供一種電子裝置的製造 ~ 方法，包含：在基板上之絕緣膜形成以鎢作爲主體之塡孔 — 之製程、在包含前述塡孔之前述絕緣膜形成配線材料層之 製程、以阻劑圖案作爲罩幕並且藉由反應性離子蝕刻來對 於前述配線材料層進行圖案化而在和前述塡孔間之接點部 形成幅寬更加狹窄之配線之製程、以及藉由包含過氧硫酸 鹽、含氟化合物和pH値調整用酸並且pH値爲0〜3之蝕 刻殘渣除去用水溶液而處理包含前述配線之絕緣膜表面之 製程。 發明之其他目的及優點係顯示在下面敘述，部分係淸 楚地揭示於該敘述中，或者是可以根據發明之實施而得知 ° ®明之其他目的及優點係可以藉由以下之手段方法和指 示特定組合而瞭解及得到。 . 【實施方式】 以下，詳細地說明本發明。 〈第1實施形態> -(第1製程） -11 - (7) 1237323 在基板上之絕緣膜，形成由鋁或鋁合金所構成之配線 材料層。 作爲前述基板，係可以例如在所製造之電子裝置爲半 導體裝置之狀態下，使用例如矽之半導體基板，在所製造 之電子裝置爲液晶顯示裝置之狀態下，使用玻璃基板。 作爲前述絕緣膜，係可以使用例如氧化矽膜，添加硼 之玻璃膜（BPSG膜）、添加磷之玻璃膜（PSG膜）等。 此外，作爲前述絕緣膜，係可以使用例如由SiOF、有機 旋轉玻璃（SOG)、聚醯亞胺、添加氟之聚醯亞胺、聚四 氟乙烯、氟化聚烯丙基醚、添加氟之2 -磺胺- 5—甲嘧 啶等之比介電係數爲3.5以下之絕緣材料所構成之膜。 作爲前述鋁合金，係可以使用例如 A1 - S i合金、A1 —Cu合金、A1 - Cu— Si合金等。 (第2製程） 在前述配線材料層上，被覆阻劑膜，對於該阻劑膜， 進行所謂曝光•顯影處理之照相蝕刻，形成阻劑圖案。接 著’以該阻劑圖案作爲罩幕，藉由使用氯系、氟系之反應 氣體之反應性離子蝕刻（RIE )而選擇性地除去前述配線 材料層之露出部分，形成由鋁或鋁合金所構成之配線。然 後’例如藉由硏磨處理等而剝離及除去殘留之阻劑圖案。 (第3製程） 藉由包含過氧硫酸鹽、含氟化合物和p Η値調整用酸 -12- (8) 1237323 並且pH値爲0〜3之蝕刻殘渣除去用水溶液，而處理包 含前述配線之絕緣膜表面。 在以下，說明前述蝕刻殘渣除去用水溶液之各種成分 之作用等。 1)過氧硫酸鹽 做爲該過氧硫酸鹽，係可以列舉過氧一硫酸鹽、過氧 二硫酸鹽。作爲過氧二硫酸鹽，係可以列舉例如過氧二硫 酸銨。 前述過氧硫酸鹽，係具有：分解及除去由於成爲蝕刻 殘渣之阻劑所造成之聚合物和變質層等之有機物同時保護 由鋁或鋁合金所構成之配線避免受到由於含氟化合物所造 成之蝕刻之作用。 在作爲前述過氧硫酸鹽而使用過氧二硫酸銨之狀態下 ，該過氧二硫酸錢係最好在前述蝕刻殘渣除去用水溶液中 ，含有0.01莫爾/ L〜20莫爾/ L。 在前述過氧二硫酸銨量成爲未滿0.01莫爾/ L時， 則恐怕不容易達到有機物之分解除去及蝕刻之保護作用。 另一方面，在前述過氧二硫酸銨量超過20莫爾/ L時， 則恐怕配線表面之氧化過度地進行而損害到表面之導電性 。更加理想之前述蝕刻殘渣除去用水溶液中之過氧二硫酸 銨量之含有量係0.1莫爾/ L〜0.5莫爾/ L。 2 )含氟化合物 -13- 1237323 (9) 作爲該含氟化合物，係可以列舉例如氟氫酸、氟氫酸 銨等。 前述含氟化合物係具有除去成爲蝕刻殘渣之金屬、氧 化物之作用。 以氟氫酸（HF )作爲例子，而在下面，說明前述除 去金屬、氧化物之作用。 ' 氟氫酸係在水之存在下，正如下列化學式（1 ) 、 （2 _)而進行解離。但是，該解離反應係平衡反應。 HF 每 H+ + F— ( 1 ) F' + HF^HF2' ( 2 ) 前述化學式（1 )之解離前之HF係對於金屬、氧化 物之蝕刻作用微弱，前述化學式（2 )之解離前之HF厂係 對於金屬、氧化.物之蝕刻作用強烈。因此，在前述HF厂 多量地存在於蝕刻殘渣除去用水溶液中之時，則不僅是蝕 刻Si 02之絕緣膜，或者是也會使得藉由前述過氧硫酸鹽 所造成之保護由鋁或鋁合金所構成之配線避免含氟化合物 之蝕刻之作用呈降低。由於此種狀況，因此，藉由後面所 敘述之pH値調整用酸，來進行pH値調整，而抑制前述 蝕刻殘渣除去用水溶液中之HF厂之生成。 .前述含氟化合物係最好在前述蝕刻殘渣除去用水溶液 中，含有5xl(T6莫爾/ L〜5x10」莫爾/ L。在前述含氟 化合物量成爲未滿5 X 1 (Γ6莫爾/ L時，則恐怕不容易除 去成爲蝕刻殘渣之金屬、氧化物。另一方面，在前述含氟 化合物量超過5 X 1 (Γ 1莫爾/ L時，則恐怕蝕刻殘渣除去 -14- (10) 1237323 用水溶液中之HF2 -之生成量變多，產生絕緣膜之蝕刻除 5 '配線之触刻和變細。更加理想之前述蝕刻殘渣除去用 水溶液中之含氟化合物之含有量，係ιχ；[(Γ4莫爾/ L〜1 X 1 〇_2 莫爾 / L。 3 ) P Η値調整用酸 作爲該ρ Η値調整用酸，係可以使用例如硫酸、硝酸 、鹽酸、磷酸之無機酸、或者是例如乙酸、草酸之有機酸 。特別最好是硫酸。 藉由前述pH値調整用酸，而調整蝕刻殘渣除去用水 溶液之pH値，成爲〇〜3。像這樣，藉由使得蝕刻殘渣除 去用水溶液，成爲強酸性，而使得該水溶液中之氫離子（ Η + )濃度變高，使得前述化學式（丨）之HF平衡反應， 轉移至左側，也就是轉移至使得HF變多。苛以藉此而抑 制前述化學式（2 )之平衡反應轉移至右側，減少在水溶 液中之所生成之HF2_量，成爲適當化。 前述蝕刻殘渣除去用水溶液之更加理想之ρ Η値係0 1 〇 前述蝕刻殘渣除去用水溶液係最好在20〜30 °C之液 溫而進行使用。 具有前述組成之蝕刻殘渣除去用水溶液，係具有使得 以鋁（A1 )作爲基準而對於鎢（W )或鈦（Ti )、氮化鈦 (TiN )之離子化傾向差（電位差）變小之作用。 此外，在前述第1實施形態之電子裝置之製造’於藉 -15- (11) 1237323 由前述蝕刻殘渣除去用水溶液所造成之處理後，還容許藉 由例如酒精之水溶性有機溶媒或純水而進行漂洗處理。 以上，如果藉由第1實施形態的話，則在基板上之絕 緣膜表面形成由鋁或鋁合金所構成之配線材料層並且使用 阻劑圖案和反應性離子蝕刻（RIE )而對於該配線材料層 進行圖案化來形成配線後，藉由包含過氧硫酸鹽、含氟化 合物和pH値調整用酸並且pH値爲0〜3之蝕刻殘渣除去 用水溶液，而進行處理。可以藉由此種處理，而不會導致 因爲前述由錦或銘合金所構成之配線之鈾刻所造成之變細 等，並且，能夠除去由於在RIE附著於前述配線之表面及 側壁上之金屬、阻劑所造成之聚合物和變質層等之殘渣物 〇 也就是說，能夠在藉由蝕刻殘渣除去用水溶液所造成 之處理時，藉由過氧硫酸鹽之氧化作用而除去由於阻劑所 造成之聚合物和變質層。 此外，可以藉由同一水溶液中之含氟化合物（例如氟 化氫酸），以便於除去附著在前述配線之表面及側壁上而 成爲殘渣物之金屬。此時，可以藉由利用同一水溶液中之 pH値調整用酸而調整其pH値成爲0〜3，以便於抑制來 自同一水溶液中之含氟化合物（例如氟化氫酸）之鈾刻力 強烈之HF厂之生成，使得HF2-量成爲適當化。因此’可 以藉由蝕刻力微弱之HF及適當量之HF2 —，而抑制例如 由氧化物所構成之絕緣膜之蝕刻，並且’效率良好地除去 金屬殘渣物。 -16- 1237323 (12) 在藉由前述蝕刻殘渣除去用水溶液所造成之處理時， 由鋁或鋁合金所構成之配線係也曝露在該水溶液中，承受 由於同一水溶液中之含氟化合物（例如氟化氫酸）所造成 之蝕刻作用。此時，可以藉由過氧硫酸鹽之氧化作用，而 保護前述配線表面等，來避免氟化氫酸，同時，正如前面 敘述，可以藉由抑制蝕刻力強烈之 HF2 —之生成，使得 H F2 -量成爲適當化，以便於解決前述配線被蝕刻而變細 等之意外。 此外，承受由於前述過氧硫酸鹽所造成之氧化作用之 前述由鋁或鋁合金所構成之配線，係在其表面等，顯示相 當高之電導電性。 因此，如果藉由第1實施形態的話，則能夠藉由利用 前述組成之蝕刻殘渣除去用水溶液而形成配線後，進行處 理’以便於不會導致因爲由鋁或鋁合金所構成之配線之蝕 刻所造成之變細等，並且，能夠除去由於在RIE附著於前 述配線之表面及側壁上之金屬、阻劑所造成之聚合物和變 質層等之殘渣物。 特別是能夠藉由包含0.01莫爾/ L〜20莫爾/ L之過 氧二硫酸銨、5χ1〇·6莫爾/ L〜5X10·1莫爾/ L之含氟化 合物和pH値調整用酸並且ρΗ値爲〇〜3之蝕刻殘渣除去 用水溶液而進行處理，以便於不蝕刻前述配線，可以更加 確實地除去附著在前述配線之表面及側壁上之殘渣物。 結果’可以製造維持前述配線所設計之電阻値並且提 高可靠性之電子裝置。 -17- (13) 1237323 此外，可以在藉由前述蝕刻殘渣除去用水溶液而進行 處理後，還藉由利用例如酒精之水溶性有機溶媒或純水， 來施加漂洗處理，以便於不蝕刻前述配線，能夠由前述絕 緣膜表面開始而流洗前述蝕刻殘渣除去用水溶液。 也就是說，在藉由習知之羥胺水溶液之鹼水溶液而處 理由鋁或鋁合金所構成之配線後，在藉由純水而進行漂洗 處理時，則在藉由純水而稀釋鹼水溶液之過程中，前述配 線之蝕刻係急劇地進行。相對於此，在本發明所使用之蝕 刻殘渣除去用水溶液，係可以防止在前述漂洗處理時之稀 釋過程中而蝕刻前述配線。 <第2實施形態> (第1製程） 在基板上之第1層絕緣膜表面，形成由鋁或銘合金所 構成之配線材料層。接著，在該配線材料層上，被覆阻劑 膜，對於該阻劑膜，進行照相蝕刻，形成阻劑圖案。以該 阻劑圖案作爲罩幕，藉由利用蝕刻而選擇性地除去前述配 線材料層之露出部分，以便於形成第1層配線。 作爲前述基板、前述絕緣膜及前述鋁合金，係可以使 用相同於第1實施形態所說明者。 (第2製程） 在藉由例如硏磨處理等而剝離及除去前述阻劑圖案後 ，在包含前述第1層配線之前述第1層絕緣膜上，形成第 -18- (14) 1237323 2層絕緣膜。接著，在第2層絕緣膜上，被覆阻劑膜，對 於該阻劑膜，進行照相鈾刻，形成通孔形成預定部成爲開 口狀之阻劑圖案。以該阻劑圖案作爲罩幕，藉由反應性離 子蝕刻（RIE )而選擇性地除去前述第2層絕緣膜之露出 部分，使得通孔成爲開口狀。 作爲前述絕緣膜，係可以使用相同於第1實施形態所 說明者。 (第3製程） 藉由包含過氧硫酸鹽、含氟化合物和pH値調整用酸 並且p Η値爲0〜3之蝕刻殘渣除去用水溶液，而處理包 含前述通孔之前述第2層絕緣膜表面。 前述蝕刻殘渣除去用水溶液之各種成分之作用等，係 相同於第1實施形態所說明者。 (第4製程） 在包含前述通孔之第2層絕緣膜上，堆積導電性障蔽 膜和金屬膜，至少在前述通孔內面，形成導電性障蔽膜， 同時，在形成該導電性障蔽膜之通孔內，埋入前述金屬膜 。然後，對於前述金屬膜、導電性障蔽膜，施加化學機械 硏磨（CMP )，而在前述第2層絕緣膜，形成連接於前述 第1層配線之塡孔。 前述導電性障蔽膜係可以由例如Ta、TaN、Ti、TiN 所選出之至少1種導電材料而製作，使用在單層膜或2層 -19- (15) 1237323 以上之層積膜之形態。 作爲前述金屬膜，係可以使用例如鎢膜、Cu膜、 Cu— Si 合金、Cu—Al 合金、Cu— Si— A1 合金、Cu - 合金等之Cu合金膜等。 此外，在前述第2實施形態之電子裝置之製造，於 由前述蝕刻殘渣除去用水溶液而進行處理後，還容許藉 例如酒精之水溶性有機溶媒或純水而進行漂洗處理。 以下，如果藉由第2實施形態的話，則在基板上之 1層絕緣膜表面，形成由鋁或鋁合金所構成之第1層配 ’在包含該第1層配線之前述第1層絕緣膜，形成第2 絕緣膜，還以阻劑圖案作爲罩幕，藉由反應性離子蝕刻 使得該第2層絕緣膜，開口成爲到達至前述第1層配線 面之通孔後，藉由包含過氧硫酸鹽、含氟化合物和p Η 調整用酸並且pH値爲0〜3之蝕刻殘渣除去用水溶液 而進行處理。可以藉由此種處理，以便於不會導致由前 通孔底部所露出並且由鋁或鋁合金所構成之第1層配線 厚度減少等，並且，能夠除去由於在RIE附著於前述通 內面上之阻劑所造成之聚合物以及由於阻劑和絕緣膜材 所造成之變質層等之殘渣物。
也就是說，可以在利用蝕刻殘渣除去用水溶液而進 處理時，藉由過氧硫酸鹽之氧化作用和含氟化合物（例 氟化氫酸），而除去由於附著在前述通孔內面上之阻劑 造成之聚合物以及由於阻劑和絕緣膜材料所造成之變質 等之殘渣物。此時，可以藉由利用同一水溶液中之PH
Ag 藉 由 第 線 層 而 表 値 述 之 孔 料 行 如 所 層 値 -20 - (16) 1237323 調整用酸而調整其pH値成爲〇〜3，以便於抑制來自同一 水溶液中之含氟化合物（例如氟化氫酸）之蝕刻力強烈之 HF2 —之生成，使得HF2 —量成爲適當化。因此，可以藉由 蝕刻力微弱之HF及適當量之HF2 —，而抑制例如由氧化 物所構成之第2層絕緣膜之蝕刻，並且，效率良好地除去 附著在微細之前述通孔內面上之殘渣物。 在藉由前述蝕刻殘渣除去用水溶液所造成之處理時， 由前述通孔所露出並且由鋁或鋁合金所構成之第1層配線 係也曝露在該水溶液中，承受由於同一水溶液中之含氟化 合物（例如氟化氫酸）所造成之蝕刻作用。此時，可以藉 由過氧硫酸鹽之氧化作用，而保護前述第1層配線表面， 來避免前述氟化氫酸，同時，正如前面敘述，可以藉由抑 制蝕刻力強烈之HF2_之生成，使得HF2_量成爲適當化， 因此，能夠解決前述第1層配線被蝕刻而厚度減少等之意 外。 因此，如果藉由第2實施形態的話，則可以在藉由利 用具有前述組成之蝕刻殘渣除去用水溶液而使得前述通孔 成爲開口狀後，進行處理，以便於不會導致因爲由前述通 孔所露出並且由鋁或鋁合金所構成之第1層配線之蝕刻而 造成之厚度減少等，能夠在RIE，除去附著在前述通孔內 面上之殘渣物。 特別是能夠藉由包含0.01莫爾/ L〜20莫爾/ L之過 氧二硫酸銨、5xl(T6莫爾/ L〜5X10·1莫爾/ L之含氟化 合物和pH値調整用酸並且pH値爲0〜3之蝕刻殘渣除去 (17) 1237323 用水溶液而進行處理，以便於不蝕刻由前述通孔所露出之 第1層配線，可以更加確實地除去附著在前述通孔內面上 之殘渣物。 可以在包含此種內面成爲潔淨化之通孔之第2層絕緣 膜上堆積導電性障蔽膜而埋入金屬膜時，防止前述導電性 障蔽膜剝離。結果，對於前述金屬膜、導電性障蔽膜，施 加化學機械硏磨（C Μ P )處理，而製造在前述第2層絕緣 膜具有形成連接於前述第1層配線之可靠性高之塡孔之電 子裝置。 此外，承受由於前述過氧硫酸鹽所造成之氧化作用之 前述由鋁或鋁合金所構成之第1層配線，係在由通孔所露 出之表面，顯示相當高之電導電性，因此，可以在前述塡 孔之形成後，得到良好於該塡孔之歐姆接點。 此外，可以在藉由前述蝕刻殘渣除去用水溶液而進行 處理後，還藉由利用例如酒精之水溶性有機溶媒或純水， 來施加漂洗處理，以便於使得由前述通孔所露出之第1層 配線，在其水溶液之稀釋過程中，不受到蝕刻，能夠由前 述第2層絕緣膜表面開始而流洗前述蝕刻殘渣除去用水溶 液。 <第3實施形態> (第1製程） 在基板上之絕緣膜，被覆阻劑膜，對於該阻劑膜，進 行照相蝕刻，形成通孔形成預定部成爲開口狀之阻劑圖案 -22- (18) 1237323 。以該阻劑圖案作爲罩幕，藉由蝕刻而選擇性地除去前述 絕緣膜之露出部分，使得通孔成爲開口狀。接著，在包含 前述通孔之絕緣膜上，堆積導電性障蔽膜和鎢膜，至少在 前述通孔內面，形成導電性障蔽膜，同時，在形成該導電 性障蔽膜之通孔內，埋入前述鎢膜。然後，對於前述鎢膜 、導電性障蔽膜，施加化學機械硏磨（CMP )，而在前述 絕緣膜，形成塡孔。 作爲前述基板和前述絕緣膜，係可以使用相同於第1 實施形態所說明的。 作爲前述導電性障蔽膜，係可以使用相同於第2實施 形態所說明的。 前述塡孔係可以形成在對應於基板（半導體基板）之 源極區域、汲極區域之擴散層之絕緣膜，也可以形成在位 處於第1層、第2層配線間或第2層、第3層配線間之絕 緣膜。 (第2製程） 在包含前述塡孔之前述絕緣膜，形成配線材料層。接 著’以阻劑圖案作爲罩幕’藉由反應性離子蝕刻而對於該 配線材料層，進行圖案化，在和前述塡孔間之接點部，形 成幅寬更加狹窄之配線。然後，例如藉由硏磨處理等而剝 離及除去前述阻劑圖案。 作爲前述配線材料層’係例如由鋁或鋁合金、Ti、 TiN、Mo、Mo合金、W、W合金等所構成。 (19) 1237323 (第3製程） 藉由包含過氧硫酸鹽、含氟化合物和pH値調整用酸 並且pH値爲0〜3之蝕刻殘渣除去用水溶液，而對於包 含前述配線之絕緣膜表面，進行處理。 前述蝕刻殘渣除去用水溶液之各種成分之作用等，係 相同於第1實施形態所說明的。 此外，在前述第3實施形態之電子裝置之製造，於藉 由前述蝕刻殘渣除去用水溶液而進行處理後，還容許藉由 例如酒精之水溶性有機溶媒或純水而進行漂洗處理。 以上，如果藉由第3實施形態的話，則在基板上之絕 緣膜，形成以鎢作爲主體之塡孔，在包含該塡孔之前述絕 緣膜，形成配線材料層，並且，還以阻劑圖案作爲罩幕， 藉由反應性離子蝕刻而對於該配線材料層，進行圖案化， 在和前述塡孔間之接點部，形成幅寬更加狹窄之配線後， 藉由包含過氧硫酸鹽、含氟化合物和pH値調整用酸並且 pH値爲0〜3之蝕刻殘渣除去用水溶液，而對於包含前述 配線之絕緣膜表面，進行處理。可以藉由此種處理，以便 於不會溶解由前述配線所露出之塡孔之鎢，並且，能夠除 去由於在RIE附著於前述配線之表面及側壁上之金屬、阻 劑所造成之聚合物以及變質層等之殘渣物。 也就是說，可以在利用蝕刻殘渣除去用水溶液而進行 處理時，藉由過氧硫酸鹽之氧化作用，而除去由於阻劑所 造成之聚合物及變質層。 -24- 1237323 (20) 此外，可以藉由同一水溶液中之含氟化合物（例如氟 化氫酸），以便於除去附著在前述配線之表面及側壁上之 金屬殘渣物。此時，可以藉由利用同一水溶液中之pH値 調整用酸而調整其pH値成爲0〜3，以便於抑制來自同一 水溶液中之含氟化合物（例如氟化氫酸）之蝕刻力強烈之 HF2—之生成，使得HF2—量成爲適當化。因此，可以藉由 ~ 蝕刻力微弱之HF及適當量之HF2 -，而抑制例如由氧化 物所構成之絕緣膜之蝕刻，並且，效率良好地除去成爲殘 渣物之金屬。 在藉由前述蝕刻殘渣除去用水溶液而進行處理時，所 露出之塡孔之鎢（W )係也曝露在該水溶液中。前述蝕刻 殘渣除去用水溶液，係正如已經敘述的，具有使得以 A1 作爲基準而對於鎢或Ti、TiN之離子化傾向差（電位差） 變小之作用，因此，能夠解決所露出之前述塡孔之鎢溶解 在和配線（例如A1系配線）間之接點部等之意外。 因此，如果藉由第3實施形態的話，則可以在藉由利 用前述組成之蝕刻殘渣除去用水溶液而形成配線後，進行 處理，以便於不溶解由前述配線所露出之塡孔之鎢，能夠 ~ 除去由於在RIE附著於前述配線之表面及側壁上之金屬、 •阻劑所造成之聚合物以及變質層等之殘渣物。 特別是能夠藉由包含0.01莫爾/ L〜20莫爾/ L之過 氧二硫酸銨、5xl(T6莫爾/ L〜5X1CT1莫爾/ L之含氟化 合物和pH値調整用酸並且pH値爲0〜3之蝕刻殘渣除去 .用水溶液而進行處理，以便於可以更加確實地防止由前述 -25· 1237323 (21) 配線所露出之塡孔之鎢之溶解，同時，可以除去附著在前 述配線之表面及側壁上之殘渣物。 結果，能夠製造對於前述塡孔而良好地連接前述配線 並且提高可靠性的電子裝置。 此外，可以在藉由前述蝕刻殘渣除去用水溶液而進行 處理後，還藉由利用例如酒精之水溶性有機溶媒或純水， ~ 來施加漂洗處理，以便於在其水溶液之稀釋過程中，防止 •離子傾向差之增大。因此，不溶解由前述配線所露出之塡 孔之鎢，能夠由前述絕緣膜表面開始而流洗前述蝕刻殘渣 除去用水溶液。 【實施例】 以下，參照圖式而詳細地說明本發明之實施例。 (實施例1 ) 首先，正如第1 A圖所示，在形成例如源極區域、汲 極區域之擴散層（並未圖示）之矽基板1上而藉由CVD 法來形成例如由Si02所構成之絕緣膜2後，形成由A1-Cii合金所構成之配線材料層3。接著，正如第1 B圖所示 ，在前述配線材料層3上，被覆阻劑膜，對於該阻劑膜， 進行曝光•顯影處理之所謂照相蝕刻，形成阻劑圖案4。 接著，正如第1 C圖所示，以該阻劑圖案4作爲罩幕，藉 由例如使用氟系反應氣體之反應性離子蝕刻（RIE )而選 擇性除去前述配線材料層3之露出部分，形成由 A1 - Si -26- (22) 1237323 所構成之配線5。 接著，除去前述阻劑圖案4。此時，正如第2圖所示 ，在前述配線5之表面及側壁，附著由於阻劑所造成之聚 合物及變質層等之殘渣物6。然後，藉由包含0.2莫爾/ L之過氧二硫酸銨、5 X 1 (T4莫爾/ L之氟化氫酸和pH値 調整用酸並且P Η値爲0.2 0之蝕刻殘渣除去用水溶液，而 對於包含前述配線5之前述絕緣膜2，進行處理。 藉由利用此種蝕刻殘渣除去用水溶液所造成之處理， 而正如第3圖所示，除去前述配線5之表面及側壁之殘渣 物6。此外，前述配線5係完全並無發現到由於蝕刻所造 成之開孔、變細。 此外，可以在藉由前述蝕刻殘渣除去用水溶液而進行 處理後，還藉由純水而施加漂洗處理。此時，並無蝕刻由 Α1 - Cu合金所構成之配線5，能夠由前述絕緣膜2表面開 始而流洗前述蝕刻殘渣除去用水溶液。 然後，按照常法而製造半導體裝置。 (比較例1 ) 爲了取代蝕刻殘渣除去用水溶液，因此，使用1 0 wt %之羥胺水溶液，相同於實施例1，處理包含配線之絕緣 膜。結果，能夠除去前述配線之表面及側壁之殘渣物，藉 由羥胺水溶液而蝕刻A1 - C11合金，以致於變細。 此外’在藉由羥胺水溶液所進行之處理後，還藉由純 水而施加漂洗處理來流洗羥胺水溶液時，前述由 AI - Cu -27- 1237323 (23) 合金所構成之配線之融刻係還急劇地進行。 (實施例2 ) 首先，正如第4 A圖所示，在形成例如源極區域、汲 極區域之擴散層（並未圖示）之5夕基板11上而藉由CVD 法來形成例如由S i 0 2所構成之第1層絕緣膜1 2後，形成 由A1 - Cii合金所構成之配線材料層。接著，在該配線材 '料層上，被覆阻劑膜，對於該阻劑膜，進行照相蝕刻，形 成阻劑圖案。藉由以該阻劑圖案作爲罩幕，利用蝕刻而選 擇性除去前述配線材料層之露出部分，以便於形成第1層 配線1 3。在剝離及除去前述阻劑圖案後，在包含前述第1 層配線13之前述第1層絕緣膜12上，藉由CVD法而形 成由Si02所構成之第2層絕緣膜14。 接著，正如第4B圖所示，在前述第2層絕緣膜14上 ，被覆阻劑膜，對於該阻劑膜，進行照相蝕刻，形成通孔 形成預定部成爲開口狀之阻劑圖案1 5。以該阻劑圖案1 5 作爲罩幕，藉由例如使用氟系反應氣體之RIE而選擇性除 去前述第2層絕緣膜1 4之露出部分，使得通孔1 6成爲開 口狀。接著，除去前述阻劑圖案15。此時，正如第4C圖 所示，在前述通孔16之內面，附著由於阻劑所造成之聚 合物以及由於阻劑和絕緣膜之材料所造成之變質層等之殘 渣物1 7。 然後，藉由包含0.2莫爾/ L之過氧二硫酸銨、5x 1〇_4莫爾/ L之氟化氫酸和pH値調整用酸並且pH値爲 (24) 1237323 〇 . 2 0之蝕刻殘渣除去用水溶液’而對於包含前述通孔1 6 之前述第2層絕緣膜1 4，進行處理。藉由利用此種蝕刻 殘渣除去用水溶液所造成之處理’而正如第4 D圖所示， 除去附著在前述通孔1 6內面之殘渣物1 7。此外，完全並 無發現由前述通孔16所露出並且由Α1 - Cu合金所構成之 第1層配線1 3之蝕刻所造成之膜厚減少。接著，藉由純 水而施加漂洗處理。此時，並無蝕刻由A1 - Cu合金所構 成之第1層配線1 3，能夠由前述第2層絕緣膜1 4表面開 始而流洗前述蝕刻殘渣除去用水溶液。 接著，正如第4E圖所示，在包含前述通孔16之第2 層絕緣膜1 4上，堆積成爲導電性障蔽膜之Ti膜及鎢膜， 在前述通孔16之內面，形成Ti膜18，同時，藉由前述 鎢膜19而埋入至形成該Ti膜18之通孔16內。然後，藉 由對於前述鎢膜19、Ti膜18，施加化學機械硏磨（CMP )處理，而正如第4F圖所示，在前述第2層絕緣膜14， 形成連接於前述第1層配線1 3之塡孔20。 所形成之塡孔2 0係並無發生Ti膜1 8之部分剝離， 呈低電阻地連接於第1層配線1 3。 然後，按照常法而製造半導體裝置。 (比較例2 ) 爲了取代蝕刻殘渣除去用水溶液，因此，使用1 Owt %之羥胺水溶液，相同於實施例2，處理包含通孔之第2 層絕緣膜。結果，能夠除去附著在前述通孔內面之殘渣物 -29- (25) 1237323 ’藉由羥胺水溶液而蝕刻由前述通孔所露出之 A1 - Cu合 金之第1層配線，產生膜厚之減少。此外，在藉由羥胺水 溶液所進行之處理後，還藉由純水而施加漂洗處理來流洗 羥胺水溶液時，前述由A1 - Cu合金所構成之第1層配線 之蝕刻係還急劇地進行。 (實施例3 ) 首先，正如第5 A圖所示，在形成例如源極區域、汲 極區域之擴散層（並未圖示）之矽基板21上而藉由CVD 法來形成例如由Si02所構成之第1層絕緣膜22後，形成 例如由A1 - Cu合金所構成之配線材料層。接著，在該配 線材料層上，被覆阻劑膜，對於該阻劑膜，進行照相蝕刻 ’形成阻劑圖案。藉由以該阻劑圖案作爲罩幕，利用蝕刻 而選擇性除去前述配線材料層之露出部分，以便於形成第 1層配線2 3。在剝離及除去前述阻劑圖案後，在包含前述 第1層配線23之前述第1層絕緣膜22上，藉由CVD法 而形成由Si02所構成之第2層絕緣膜24。接著，在前述 第2層絕緣膜24上，被覆阻劑膜，對於該阻劑膜，進行 照相蝕刻，形成通孔形成預定部成爲開口狀之阻劑圖案， 以該阻劑圖案作爲罩幕，藉由例如使用氟系反應氣體之 RIE而選擇性除去前述第2層絕緣膜24之露出部分，使 得通孔2 5成爲開口狀。 接著，正如第5B圖所示，在包含前述通孔25之第2 層絕緣膜24上，堆積成爲導電性障蔽膜之Ti膜及鎢膜， -30- (26) 1237323 在前述通孔25之內面，形成Ti膜26，同時，藉由 鎢膜27而埋入至形成該Ti膜26之通孔25內。然後 由對於前述鎢膜27、Ti膜26，施加化學機械硏磨（ )處理，而正如第5 C圖所示，在前述第2層絕緣膜 形成連接於前述第1層配線23之塡孔28。 接著，正如第5D圖所示，在包含前述塡孔28 述第2層絕緣膜24上，形成例如由A1 - Cu合金所構 配線材料層2 9。接著，正如第5 E圖所示，在該配線 層2 9上，被覆阻劑膜，對於該阻劑膜，進行照相蝕 形成阻劑圖案3 0。以該阻劑圖案3 0作爲罩幕，藉由 使用氟系反應氣體之RIE而選擇性除去前述配線材 29之露出部分，此外，正如第5F圖及第6圖所示， 剝離及除去阻劑圖案3 0，而在和前述塡孔2 8間之接 ，形成幅寬更加窄於該塡孔2 8之第2層配線3 1。也 說，前述塡孔2 8係在和前述第2層配線3 1間之接點 露出於其配線3 1之兩側。此時，在前述第2層配線： 表面及側壁，附著由於金屬、阻劑所造成之聚合物及 層之殘渣物（並未圖示）。
然後，藉由包含0.2莫爾/ L之過氧二硫酸銨’ 10“莫爾/ L之氟化氫酸和pH値調整用酸並且pH 〇. 2 0之蝕刻殘渣除去用水溶液，而對於包含前述第2 線3 1之前述第2層絕緣膜2 4 ’進行處理。此外’該 殘渣除去用水溶液、其有關於離子化傾向之A1 一 W 電位差係顯示〇.2V，Al — Ti間之電位差係顯示0.35V X人 、卜 則述 ，藉 CMP 24， 之前 成之 材料 刻， 例如 料層 藉由 點部 就是 部， Π之 變質 値爲 層配 蝕刻 間之 (27) 1237323 藉由利用此種蝕刻殘渣除去用水溶液所造成之處理， 而除去附著在前述第2層配線3 1之表面及側壁上之殘渣 物。此外，完全並無發現由於和前述蝕刻殘渣除去用水溶 液間之接觸而溶解由前述第2層配線3 1兩側所露出之前 述塡孔2 8之鎢。此外，完全並無發現由A1 - C 11合金所構 成之第2層配線3 1也由於和前述蝕刻殘渣除去用水溶液 間之接觸而造成開孔、變細。 此外，可以在藉由前述蝕刻殘渣除去用水溶液而進行 處理後，還藉由純水而施加漂洗處理，但是，並無溶解所 露出之前述塡孔28之鎢，能夠由前述第2層絕緣膜24表 面開始而流洗前述蝕刻殘渣除去用水溶液。 然後，按照常法而製造半導體裝置。 (比較例3 ) 爲了取代蝕刻殘渣除去用水溶液，因此，使用1 0 wt%之羥胺水溶液，相同於實施例3，處理第2層配線以 及包含所露出之塡孔之第2層絕緣膜。結果，能夠除去前 述第2層配線之表面及側壁之殘渣物，藉由和羥胺水溶液 間之接觸而溶解由前述第2層配線兩側所露出之塡孔之鎢 ，A1 — Cu合金之第2層配線係也被蝕刻而變細。 此外，在藉由羥胺水溶液所進行之處理後，還藉由純 水而施加漂洗處理來流洗羥胺水溶液時，前述所露出之塡 孔之鎢之溶解並且由A1 - Cu合金所構成之第2層配線之 蝕刻係還急劇地進行。 -32- (28) 1237323 (實施例4 ) 首先，在玻璃基板4 1上，於基板溫度4 2 0 °C之條件 下，藉由減壓CVD法而堆積厚度50nm之非結晶質矽（a 一 Si )薄膜。接著，以TFT之臨限値控制，作爲目的，而 在前述a - S i膜，摻雜不純物（例如硼）。接著，藉由在 摻雜硼之a - S i膜，施加準分子雷射退火，進行結晶化， 而成爲摻雜硼之多結晶矽（P — S i )薄膜。此外，可以爲 了取代該準分子雷射退火而施加燈退火。藉由在前述p -S i薄膜表面，被覆阻劑膜，對於該阻劑膜，進行照相蝕 刻，而形成阻劑圖案（並未圖示）。藉由以該阻劑圖案， 作爲罩幕，利用使用 CF4及 02氣體之 CDE ( Chemical Dry Etching :化學乾式蝕刻），而選擇性地除去前述p -Si薄膜，以便於形成島狀p - Si薄膜42。在灰化及除去 前述阻劑圖案後，於包含島狀P - Si薄膜42之玻璃基板 41上，藉由使用TEOS (原矽酸四乙酯）作爲原料氣體之 減壓電漿CVD法，而堆積厚度200nm之作爲閘極絕緣膜 之Si02薄膜43。接著，在該Si02薄膜43上，形成MoW 膜44。藉由在該M〇W膜44上，被覆阻劑膜，對於該阻 劑膜，進行照相蝕刻，而正如第7A圖所示，形成阻劑圖 案45 〇 接著，正如第7B圖所示，以前述阻劑圖案45，作爲 罩幕，藉由例如使用氧及氟系反應氣體之RIE，而選擇性 地除去前述MoW膜44，形成閘極電極46。 -33- (29) 1237323 接著，剝離及除去前述阻劑圖案4 5。此時，在前述 閘極電極4 6之表面及側壁，附著由於金屬、阻劑所造成 之聚合物及變質層之殘渣物（並未圖示）。然後，藉由包 含0.2莫爾/ L之過氧二硫酸銨、5xl(T4莫爾/ L之氟化 氫酸和pH値調整用酸並且pH値爲0.20之蝕刻殘渣除去 用水溶液，而對於包含前述閘極電極46之前述Si02薄膜 43，進行處理。藉由利用此種蝕刻殘渣除去用水溶液所造 成之處理，而正如第7C圖所示，除去前述閘極電極46之 表面及側壁之殘渣物。此外，可以在藉由前述蝕刻殘渣除 去用水溶液而進行處理後，還藉由純水而施加漂洗處理， 但是，並無溶解由Μ 〇 W所構成之閘極電極4 6，能夠由前 述第2層絕緣膜24表面開始而流洗前述蝕刻殘渣除去用 水溶液。然後，以閘極電極46作爲罩幕，在前述島狀ρ 一 Si薄膜42，呈選擇性地摻雜不純物、例如磷，在島狀 P - Si薄膜42，形成n +型源極、汲極區域47、48及ρ型 通道區域4 9。 接著，正如第7D圖所示，在整個面上，藉由減壓 CVD法而堆積成爲層間絕緣膜之Si02膜50。接著，藉由 在前述Si02膜50上，被覆阻劑膜，對於該阻劑膜，進行 照相蝕刻，而形成接觸孔預定部成爲開口狀之阻劑圖案 5 1。接著，藉由以該阻劑圖案5 1，作爲罩幕，利用使用 例如氟系反應氣體之RIE，而選擇性地除去前述Si02膜 50及Si02薄膜43，以便於正如第7E圖所示，使得底部 分別到達至前述源極、汲極區域4 7、4 8之接觸孔5 2，成 -34- (30) 1237323 爲開口狀。 接著，剝離及除去前述阻劑圖案5 1。此時，在前述 接觸孔5 2之內側壁，附著由於阻劑所造成之聚合物及變 質層之殘渣物（並未圖示）。然後，藉由包含〇.2莫爾/ L之過氧二硫酸銨、5xl(T4莫爾/ L之氟化氫酸和pH値 調整用酸並且p Η値爲0.2 0之鈾刻殘渣除去用水溶液，而 對於包含前述接觸孔52之前述Si 02膜50，進行處理。藉 由利用此種蝕刻殘渣除去用水溶液所造成之處理，而除去 前述接觸孔5 2內側壁之殘渣物。此外，可以在藉由前述 蝕刻殘渣除去用水溶液而進行處理後，還藉由純水而施加 漂洗處理，以便於能夠由前述前述Si02膜50表面開始而 流洗前述蝕刻殘渣除去用水溶液。然後，正如第7F圖所 示，在包含前述接觸孔52之前述Si 02膜50表面上，蒸 鍍A1膜53 。 接著，藉由在前述A1膜5 3上，被覆阻劑膜，對於該 阻劑膜，進行照相蝕刻，而形成阻劑圖案5 4。接著，藉 由以該阻劑圖案5 4，作爲罩幕，利用使用例如氯系反應 氣體之RIE，而選擇性地除去前述A1膜53，以便於正如 第7G圖所示，在前述源極、汲極區域47、48，形成通過 前述接觸孔52所連接之源極、汲極之電極55、56。
接著，剝離及除去前述阻劑圖案5 4。此時，在前述 源極、汲極之電極5 5、5 6之表面及側壁，附著由於阻劑 所造成之聚合物及變質層之殘渣物（並未圖示）。然後， 藉由包含0.2莫爾/ L之過氧二硫酸銨、5xl0·4莫爾/ L -35- (31) 1237323 之氟化氫酸和p Η値調整用酸並且p Η値爲Ο . 2 0之蝕刻殘 渣除去用水溶液，而對於包含前述源極、汲極之電極5 5 、56之前述Si 02膜50，進行處理。藉由利用此種蝕刻殘 渣除去用水溶液所造成之處理，而除去前述源極、汲極之 電極5 5、5 6之表面及側壁之殘渣物。此外，可以在藉由 前述蝕刻殘渣除去用水溶液而進行處理後，還藉由純水而 施加漂洗處理，但是，並不溶解由 A1所構成之源極、汲 極之電極55、56，能夠由前述前述Si02膜50表面開始而 流洗前述蝕刻殘渣除去用水溶液。然後，正如第7H圖所 示，在包含前述源極、汲極之電極55、56之前述Si02膜 5 0上，形成例如氮化矽之鈍化膜5 7之薄膜。 然後，按照常法而製造具有薄膜電晶體之液晶顯示裝 置。 如果藉由此種本實施例4的話，則可以製造一種在使 用反應性離子蝕刻（RIE )而形成由 MoW所構成之閘極 電極46以及由鋁所構成之源極、汲極之電極55、56之後 處理、不會導致由於該閘極電極4 6和源極、汲極之電極 5 5、5 6之蝕刻所造成之變細等、除去附著在前述閘極電 極4 6和源極、汲極之電極5 5、5 6之表面及側壁上之由於 金屬殘渣物、阻劑所造成之聚合物和變質層並且可靠性高 的液晶顯示裝置。 其他優點和修正係預先出現而優於先前技術。因此’ 更廣泛方面之發明係並無限定於特殊細節，並且’在此顯 示及描述代表之實施例。所以，各種修正係可以完成’不 -36- (32) 1237323 違反附件申請專利範圍及其同樣意義所定義之全部發明槪 念之精神或範圍。 【圖式簡單說明】 附件圖式係合倂及設立一部分明細，舉例說明現在發 明之較佳實施例、以及上述之全部敘述和下列較佳實施例 之細節描述，以便於解釋發明之原理。 第1A〜1C圖係顯示本發明之實施例1之半導體裝置 之製造製程之剖面圖； · 第2圖係顯示在本發明之實施例1之半導體裝置之製 造製程而剝離及除去阻劑圖案後之A1 - Cu合金配線之立 體圖， 第3圖係顯示在本發明之實施例1之半導體裝置之製 造製程來剝離及除去阻劑圖案而藉由蝕刻殘渣除去用水溶 液來進行處理後之Al- Cu合金配線之立體圖； 第4A〜4F圖係顯示本發明之實施例2之半導體裝置 之製造製程之剖面圖； ® 第5A〜5F圖係顯示本發明之實施例3之半導體裝置 之製造製程之剖面圖； 第6圖係顯示第5F圖之第2層絕緣膜表面之塡孔及 第2層配線之擴大俯視圖； 第7A〜7H圖係顯示本發明之實施例4之液晶顯示裝 置之製造製程之剖面圖。 -37 - (33)1237323 〔圖號說明〕 1 5夕基板 2 絕緣層 3 配線材料層 4 阻劑圖案 5 配線 6 殘渣物 11 矽基板 1 2 第1層絕緣膜 13 第1層配線 14 第2層絕緣膜 15 阻劑圖案 16 通孔 17 殘渣物 18 Ti膜 19 鎢膜 20 塡孔 2 1 矽基板 22 第1層絕緣膜 23 第1層配線 24 第2層絕緣膜 25 通孔 26 Ti膜 27 鎢膜
-38- (34)1237323 28 塡孔 29 配線材料層 3 0 阻劑圖案 3 1 第2層配線 4 1 玻璃基板 42 P-Si薄膜 43 Si02薄膜 44 MoW膜 45 阻劑圖案 46 閘極電極 47 源極區域 48 汲極區域 49 通道區域 50 Si02薄膜 5 1 阻劑圖案 52 接觸孔 53 A1膜 54 阻劑圖案 55 源極電極 56 汲極電極 57 鈍化膜
-39 -

Claims (1)

  1. (1) 1237323 拾、申請專利範圍 1. 一種電子裝置的製造方法，其特徵爲包含： 在基板上之絕緣膜表面，形成由鋁或鋁合金所構成之 配線材料層之製程； 以阻劑圖案作爲罩幕，藉由反應性離子蝕刻，來對於 前述配線材料層，進行圖案化，而形成配線之製程；以及 藉由包含過氧硫酸鹽、含氟化合物和pH値調整用酸 並且pH値爲0〜3之飩刻殘渣除去用水溶液，而處理包 含前述配線之絕緣膜表面之製程。 2. 如申請專利範圍第1項所記載之電子裝置的製造 方法，其中，前述過氧硫酸鹽係過氧二硫酸銨，在前述蝕 刻殘渣除去用水溶液中，含有〇. 〇 1莫爾/ L〜2 0莫爾/ L 〇 3. 如申請專利範圍第1項所記載之電子裝置的製造 方法，其中，前述含氟化合物係氟化氫酸或氟化氫酸銨。 4 .如申請專利範圍第1項所記載之電子裝置的製造 方法，其中，前述含氟化合物係在前述蝕刻殘渣除去用水 溶液中，含有5xl0·6莫爾/ L〜5xlO_1莫爾/ L。 5 .如申請專利範圍第1項所記載之電子裝置的製造 方法，其中，前述pH値調整用酸係硫酸。 6.如申請專利範圍第1項所記載之電子裝置的製造 方法，其中，在前述蝕刻殘渣除去用水溶液之處理後，還 藉由水溶性有機溶媒或純水而進行漂洗處理。 -40- (2) 1237323 7. 一種電子裝置的製造方法’其特徵爲包含： 在基板上之第1層絕緣膜表面，形成由鋁或鋁合金所 構成之第1層配線之製程； 在包含前述第1層配線之前述第1層絕緣膜，形成第 2層絕緣膜之製程； 以阻劑圖案作爲罩幕，藉由反應性離子蝕刻，而對於 前述第2層絕緣膜，進行到達至前述第1層配線表面之通 孔之開口之製程； 藉由包含過氧硫酸鹽、含氟化合物和pH値調整用酸 並且pH値爲0〜3之蝕刻殘渣除去用水溶液，而處理包 含前述通孔之第2層絕緣膜表面之製程； 至少在前述通孔內面，形成導電性障蔽層之製程； 在包含於內面形成前述障蔽層之前述通孔內之第2層 絕緣膜表面，形成導電材料膜之製程；以及， 藉由化學機械硏磨而除去前述導電材料膜和導電性障 蔽層，來形成塡孔之製程。 8 ·如申請專利範圍第7項所記載之電子裝置的製造 方法，其中，前述過氧硫酸鹽係過氧二硫酸銨，在前述蝕 刻殘渣除去用水溶液中，含有0.01莫爾/ L〜20莫爾/ L 〇 9.如申請專利範圍第7項所記載之電子裝置的製造 方法，其中’前述含氟化合物係氟化氫酸或氟化氫酸銨。 10·如申請專利範圍第7項所記載之電子裝置的製造 方法，其中’前述含氟化合物係在前述蝕刻殘渣除去用水 -41 - (3) 1237323 溶液中，含有5xlCT6莫爾/ L〜5xlO_1莫爾/ L。 11. 如申請專利範圍第7項所記載之電子裝置的製造 方法，其中，前述pH値調整用酸係硫酸。 12. 如申請專利範圍第7項所記載之電子裝置的製造 方法，其中，在前述蝕刻殘渣除去用水溶液之處理後，還 藉由水溶性有機溶媒或純水而進行漂洗處理。 • 13. —種電子裝置的製造方法，其特徵爲包含： ， 在基板上之絕緣膜，形成以鎢作爲主體之塡孔之製程 在包含前述塡孔之前述絕緣膜，形成配線材料層之製 程； 以阻劑圖案作爲罩幕，藉由反應性離子蝕刻，來對於 前述配線材料層，進行圖案化，而在和前述塡孔間之接點 部，形成幅寬更加狹窄之配線之製程；以及， 藉由包含過氧硫酸鹽、含氟化合物和pH値調整用酸 並且pH値爲0〜3之蝕刻殘渣除去用水溶液，而處理包 含前述配線之絕緣膜表面之製程。 1 4 ·如申請專利範圍第1 3項所記載之電子裝置的製 • 造方法，其中，前述過氧硫酸鹽係過氧二硫酸銨，在前述 • 蝕刻殘渣除去用水溶液中，含有0.0 1莫爾/ L〜2 0莫爾 / L。 1 5 ·如申請專利範圍第1 3項所記載之電子裝置的製 造方法，其中，前述含氟化合物係氟化氫酸或氟化氫酸銨 •42- (4) 1237323 1 6 ·如申請專利範圍第1 3項所記載之電子裝置的製 造方法，其中，前述含氟化合物係在前述蝕刻殘渣除去用 水溶液中，含有5xl〇·6莫爾/ L〜5x10」莫爾/ L。 1 7 ·如申請專利範圍第1 3項所記載之電子裝置的製 造方法，其中，前述pH値調整用酸係硫酸。 1 8 .如申請專利範圍第1 3項所記載之電子裝置的製 " 造方法，其中’在前述蝕刻殘渣除去用水溶液之處理後， ， 還藉由水溶性有機溶媒或純水而進行漂洗處理。
    -43-
TW092106647A 2002-03-26 2003-03-25 Method of manufacturing electronic device TWI237323B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002087050A JP3688650B2 (ja) 2002-03-26 2002-03-26 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
TW200403742A TW200403742A (en) 2004-03-01
TWI237323B true TWI237323B (en) 2005-08-01

Family

ID=28786130

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092106647A TWI237323B (en) 2002-03-26 2003-03-25 Method of manufacturing electronic device

Country Status (4)

Country Link
US (2) US7018552B2 (zh)
JP (1) JP3688650B2 (zh)
KR (1) KR100752827B1 (zh)
TW (1) TWI237323B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183407A (ja) * 2003-11-26 2005-07-07 Seiko Instruments Inc 半導体装置とその製造方法
EP1628336B1 (en) * 2004-08-18 2012-01-04 Mitsubishi Gas Chemical Company, Inc. Cleaning liquid and cleaning method
JP2007207930A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 残渣処理システム、残渣処理方法及び半導体装置の製造方法
KR20100056537A (ko) * 2007-08-20 2010-05-27 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 이온-주입된 포토레지스트를 제거하기 위한 조성물 및 방법
JP5581005B2 (ja) * 2008-12-26 2014-08-27 株式会社東芝 半導体装置の製造方法
JP6416158B2 (ja) 2016-07-19 2018-10-31 株式会社東芝 Ｌｅｄデバイスの製造方法
US12046511B2 (en) 2021-11-19 2024-07-23 International Business Machines Corporation Selective metal residue and liner cleanse for post-subtractive etch

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61231188A (ja) * 1985-04-04 1986-10-15 Nippon Paint Co Ltd アルミニウム表面洗浄剤の管理方法
JPS63172799A (ja) * 1987-01-12 1988-07-16 日本パ−カライジング株式会社 アルミニウムの表面洗浄剤
US5254156A (en) * 1989-05-09 1993-10-19 Hitachi Chemical Company, Ltd. Aqueous solution for activation accelerating treatment
JP3270196B2 (ja) 1993-06-11 2002-04-02 川崎マイクロエレクトロニクス株式会社 薄膜形成方法
US6630074B1 (en) 1997-04-04 2003-10-07 International Business Machines Corporation Etching composition and use thereof
JP2000082739A (ja) 1998-03-28 2000-03-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2000277522A (ja) 1999-03-29 2000-10-06 Nec Corp 半導体装置とその製造方法
JP4169896B2 (ja) * 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
US6407047B1 (en) 2000-02-16 2002-06-18 Atotech Deutschland Gmbh Composition for desmutting aluminum
JP2001308054A (ja) 2000-04-27 2001-11-02 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100752827B1 (ko) 2007-08-29
US7018552B2 (en) 2006-03-28
US7347951B2 (en) 2008-03-25
US20050277291A1 (en) 2005-12-15
TW200403742A (en) 2004-03-01
US20030192859A1 (en) 2003-10-16
KR20030077441A (ko) 2003-10-01
JP2003282531A (ja) 2003-10-03
JP3688650B2 (ja) 2005-08-31

Similar Documents

Publication Publication Date Title
KR101024813B1 (ko) 반도체 공정의 금속 하드 마스크 재료를 에칭하기 위한 구성
US8080475B2 (en) Removal chemistry for selectively etching metal hard mask
KR101082993B1 (ko) 레지스트용 박리제조성물 및 반도체장치의 제조방법
JP2012119686A (ja) 金属含有犠牲材料及びダマシン配線形成の方法
US7347951B2 (en) Method of manufacturing electronic device
JP4075228B2 (ja) 半導体装置の製造方法
TW200525583A (en) Method of manufacturing semiconductor device
JP2008544524A (ja) 半導体素子における銅の層剥離の回避
US6624086B1 (en) Effective solution and process to wet-etch metal-alloy films in semiconductor processing
JP2004214663A (ja) 金属電極を有するキャパシター製造方法
JP2001036066A (ja) 半導体装置の製造方法
JP2010205782A (ja) 半導体装置の製造方法
TWI238925B (en) Resist stripping composition and method of producing semiconductor device using the same
CN103021930A (zh) 一种金属互连层刻蚀方法
JP2701773B2 (ja) エッチング方法
US6713397B2 (en) Manufacturing method of semiconductor device
TWI343078B (en) Wet cleaning process and method for fabricating semiconductor device using the same
JP4408830B2 (ja) 半導体装置の製造方法
JP4086567B2 (ja) 半導体装置の製造方法
TWI229917B (en) Interconnect process and method for removing silicide
JP3298628B2 (ja) 半導体装置の製造方法
JPH09298188A (ja) 半導体装置の製造方法
JP2004247416A (ja) 洗浄用処理液および電子デバイスの製造方法
JPH0864580A (ja) 半導体装置の製造方法
JP2001217246A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent