TWI236762B - Semiconductor device having voltage feedback circuit therein, and electronic apparatus using the same - Google Patents
Semiconductor device having voltage feedback circuit therein, and electronic apparatus using the same Download PDFInfo
- Publication number
- TWI236762B TWI236762B TW092127258A TW92127258A TWI236762B TW I236762 B TWI236762 B TW I236762B TW 092127258 A TW092127258 A TW 092127258A TW 92127258 A TW92127258 A TW 92127258A TW I236762 B TWI236762 B TW I236762B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- feedback
- voltage
- pad
- semiconductor device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
1236762 玖、發明說明: 【發明所屬之技術領域】 本;明係關於其中具有將輸出電壓反饋之電壓反饋電 路的半導體裝置,並且同樣係關於應用此些半導體裝置的 電子裝置。 【先前技術】 例如日本專利申請案公開第2001-274332號揭露一種 ^用β又有固定電壓輸出電路之積體電路(ic)晶片的半導體 ,置’在該襄置中’除了輸出焊塾以外’尚有反饋焊塾安籲 裝在該1C晶片上,而且這些焊墊會經由它們各自的焊接線 路而連接到該半導體裝置的輸出接腳,以改善該負載調整 (輸出電壓-輸出電流特性)。 在此習知的半導體裝置 的輸出電壓係當作反饋電塵 於是,在將1C晶片之輸出焊 中’該反饋電壓並沒有包括 藉由電壓降量而改善。 中,在半導體裝置之輸出接腳 地反饋到固定電壓輸出電路。 墊連接到輸出接腳的焊接線路 電壓降,以致使該負載調整會 η
Ic晶片的輸出焊 而且因此假如反 · 連接或線路斷路 · 不過,在這些習知的半導體裝置中, 塾與反饋焊墊係分別連接到該輸出接腳, 饋¥墊與輸出接腳之間的連接由於缺陷的 而分離的話,那麼反饋則將無法進行。 、, 刦疋輸出電壓A多 亚且起作用以提高輸出電壓。結果,曰古 局; 取同的輸出電壓g 攸半導體裝置輸出,該電壓可損壞負載 、 315085 5 1236762 當從半導體裝置供應到該負載的電流很大,或者從該 半V體裳置到該負載的距離很長時,則最終的電壓降將使 在該負載之輸入端的負載調整惡化。 【發明内容】 本發明乃鑑於先前的情況而發明,而且其目標乃在提 供一種半導體裝置,該半導體裝置包括反饋電路以避免因 反饋電路的缺陷連接所造成輸出電壓的不正常升高,並且 改善該負載調整,以及提供包括設有此半導體裝置的電子 裝置。 很像本發明而設計的一種半導體裝置 丄、"日日片 該晶片包括:控制電路,依據輸入信號與其中有輪出電 反饋的反饋信號,該控制電路控制著該輸出電壓;輪出 墊,用來輸出該輸出電壓;以及反饋焊墊,用來輪2該 饋信號;以及保護性電阻器,連接於該輸出焊墊與兮^ 焊墊之間。 … 根據本發明而設計的電子裝置包含:⑴半導 該半導體裝置包括··拕晶片’包括:控制電路,依據 信號與其中有輸出電壓反饋的反饋信號,控制 中 壓;輸出焊墊’用來將該輸出電壓輸出;反饋焊墊⑴ 將該反饋信號輸人;以及保護性電阻器,連接於該= t與該反饋焊塾之間;以及包括連接到該輸出焊塾的輸 端,以及連接到該反饋焊墊的反饋端;(2)負栽裝置别 輸入端;(3)輸出互連件,該互連件連接該輸出端盘= 裝置的輸人端,並且將該半導體裝置的輪出供應^負 315085 6 1236762 2 U及⑷反饋互連件,該互連件連接該反饋端與該負 、置的輸人端或者該輸出互連件,並且將供應到該負載 哀置的電壓反饋到該半導體裝置。 “康本毛月另具體貫施例而設計的電子裝置包含·· =半導體裳置’該裝置包括:IC晶片,包括:依據輸入信 :”中有輸出電壓反饋的反饋信號,該控制電路控制著 詈:出B [,以及反饋焊墊,用來輸人該反饋信號;該裝 m匕括連接到錢出焊墊的輸出% ;以及連接到該反 二:墊的反饋端;⑺負載袭置,該裝置包括輸入端;(3) :互連件’該互連件連接該負載裝置的該輸出端與該輸 並且將β亥半導體装置的輸出供應到該負載裝置;⑷ 件,該互連件連接該反饋端與該負載裝置的該輪 ^ »亥輸出互連件’並且將供應到該負載裝置的 = ::Γ體裝置;以及(5)保護性電阻器,連接於該輪 出互連件與該反饋互連件之間。 :象本I A仍另-較佳具體實施例而設計的半導體裝 晶片,該晶片包括第-焊塾與第二焊塾;以及, “的==焊墊與第二焊墊兩者,其中連接到第〜 所耦合。 ]弟一乜虓係由一極體 當造成線路開路故障時, 路則會停止在Μ片中運1 ^ ^二信號的電 μm ψ , ,, ^ 作。同樣地,當將藉由低供應電 的降低電壓測試或者測試實施時,誤差則會 一極肖豆的Μ向電壓降吱去 ^ 次者Vf而比正常情況更早出現,因 315085 7 1236762 此此夠榀測出故P早。一個二極體或者諸二極體的使用合允 許該測試甚至以弱電流來實施。 曰 f在此半導體裝置中的端子是輸人端時,該半導體裝 置可能進-步包括:控制電4,在將該電源供應電壓施加 到該輸入端時,該控制電路會從電源供應電壓產生桿的. 壓;以及輸出端,該輪出端會將如此產生的標的電壓輸出, 而且該控制電路可能如此構成以便使該電源供應電壓能夠 由第L唬14第一仏號的兩系統所收到’以便能藉由該兩 系統產生標的電壓。 當在此半導體裝置裡的 佳具體實施例而設計的半導 加以預定電源供應電壓的輸 生標的電壓的控制電路,而 第一信號或第二信號。 端子是輸出端時,根據另一較 體裝置則可能進一步包括:施 入端;以及從電源供應電壓產 且該標的電壓有可能會施加到 根據本發明仍另一較佳具 置包括:施加以電源供應電壓 路從該電源供應電壓產生標的 端會將因而產生的標的電壓輸 上,設有連同輸入端與輸出端 複數個焊墊,以致於能夠具有 一者所用的複製信號輸送路徑 複製彳§ 5虎輸送路徑之間。 體實施例而設計的半導體裝 的輸入端;控制電路,該電 電壓;以及輸出端,該輸出 出,而且在一個1C晶片側 之至少其中一者一起使用的 輸入端與輸出端之至少其中 ,而且一個二極體係耦合於 m诹尽發明而設計的仍另 …… 丁人比穴版1犯例你關 種電子裝置。此電子裝置係裝設有半導體裝置與負載 315085 8 1236762 置。該半導體裝置包括 〃、、 •也加以電源供應電厣· 從該電源供應電壓產 。的輸入ir而, “的毛壓的控制電路; 產生之標的電壓輸出的輸出 ' 輸入端與輸出端之至少复中t C日曰片側上,設有連同 以致於能夠起使肖的複數個焊墊, 有輸入知與輸出端之至少复 製信號輸送路徑,而曰兮、〃 、 者所用的複 置内或者爷半導”"妓衣信號輸送路徑則由半導體裝 置内或者料導體裝置與該負载 所耦合。 间居點上的一極體 要注意的是,在方法、襄 錤介蓉笠々L 系統、電腦程式、記錄 某"4 4之間改變的上述結構性 入妁右崎α丄 讦興表不的任何任意組 口句有效並且由本具體實施例所包含。 更者,本發明的此概述並不_ 特m n太丄 个疋肐夠說明所有的必要 符被,以致使本發明亦同 文 合。 j俅此夠疋廷些說明特徵的次組 【實施方式】 本發明現將依據以下的具體告 每# ^ 4 立 貝轭例而說明,該些具體 早。* # L 圍,但卻將本發明當作例 在疏i具體實施例中所說明 m & 吓乃的戶斤有特徵及其組合並不 疋為本發明所必要。
第1圖顯示根據本發明第—I / 、體貫施例而設計的半導 肢I置(1C裝置)結構。在第1圖中 牛¥ 市敕IC日日片11組成串聯 為I為。複數個焊墊形成於此Ic a i壬畝, 曰日片11上,該些焊墊包 輪入焊墊Pi 1,用來輸入來自電 I源的輸入電壓Vi,輸出 315085 1236762 焊墊Po 1,用來輪出 .DP1 』出凋正电壓的輪出電壓Vo,以及反饋焊 電麼wb用來將已經輸出的輪出電應ν〇反饋,以當作反饋 ^ M D周i几件的P型M〇s電晶體0,係連接於輸 接二Pl1與輪出焊墊p。1之間。保護性電阻器¥則連 於輸出;塾〜與反饋焊塾Pfl之間。保護性電阻器叫 係如此地架構,以致使ZC曰 饋焊墊pn相連接。因此:内的輸出焊塾P〇1與反 性則非常低。連接因此’由於其斷接而導致故障的可能( 為輸入信號的參考雷懕v ^ Vref輸入到運算放大器0P1 =相輸入端㈠,而且為分壓電阻器R1 饋電壓Vfb的分壓反饋電 u 反饋電…之差異 j包&玦是置,係從運算放 =!出广供應到電晶體”閘極。控制電路係;這 二運异放大器0P1、雷曰雕 所組成。 …Qi以及分壓電阻器…2 · 半導體裝置21係由1c晶片1]以及複數個外部端子所 組成’該些外部端子包括輸入端(下文稱為輸入 及輸出端(下文稱為輸出接腳)Pg2,該兩者皆㈣ ^輸入接腳=係經由焊接線路而而連接到該輸 ',而且輸出接腳?。2則經由焊接線路_而連 出谇墊Pol。该輸出接腳p〇2同樣經由焊接線路呢二 接到該反饋焊墊ΡΠ。這些焊接線路正常下由薄金線所形 315085 10 1236762 成,而且它們的電阻值大約是5〇至1〇〇毫歐姆。 如第1圖的虛線所示,將為電源的電池bat連接到 入接腳Pi2,並且供應輸入„ %(例如(π)。從 别 腳Μ,將輸出電塵Vo(例如,3·〇ν)供應到負載裝置& 在此半導體裝置21中,以使參考電麼Vref與分壓失 考電壓Vfb,彼此相等的此插太彳— 多 寻的此種方式,實施固定電壓控制。 了輸出焊墊P〇 ][以外 承 乂外,5又置有反饋焊墊Pfl,而且該反 焊墊Pfl會經由焊接绩1 Wf 接線路Wfl而連接到該輸出接腳P〇2, 以致於能夠使在該輸出接腳po2的輸出電壓v〇反饋以 當作反饋電壓Vfb。结果,太、卢拉⑶ ° 在知接線路Wo 1的電壓降(例 如,100mV)不會影響到該輪 調整特性。 "輸出㈣%’從而改善該負載 在根據本發明而設計的進-步排列中,保護性電阻哭
Rp 1係連接於ic曰Η η〜 又丨王包丨且杰 夕„ 曰曰片11内的輸出谭墊Pol與反饋焊塾Pfl 之間。沒有此予以連接的保 逻接的保濩性電阻器Rpl,假如 焊墊Pfl或輸出接腳p〇2 貝 將烊接線路Wfl未接定位的 治,该負載裝置31則將受損 ^ π ^ ^ ^ _ 谓4者知壞。此乃因為由此所導 致的缺陷接觸或分離會使 壓V。幾乎楛斗# 一务違仃,並且會將輸出電 土 vo成十挺升到輸入電壓Vi ο 不過,由於所提供的保護性電阻器¥ 少干接線路Wfl上發生缺p 4立ώ 吾至田在 χ 缺fe接觸或分離時,在輸Λ 上的輸出電壓V。則會藉著Τ *輸出坏墊Ρ。1 器1…2…η護性電阻器RP1與分壓電阻 ,_ 因此,輸出電壓Vo的升高仍會维持 在預疋極限值以下,而且自藝牡w 、 且負載叙置3 1的損害與故障則可 π 315085 1236762 避免。 、將此保護性電阻器Rpl的電阻值設定成滿足某些情 :,包括:⑴必須實質地將反饋點上的輪出電壓v〇(在此 ’丨:形中的輸出接腳Po2)準確地反饋’⑺當正常的反饋故障 日守,負載裝置31並不會產生任何的損害或者其它的困難, 、()應A s务生的正常反饋故障,其係可從輸出電壓 =又化(升阿)而檢測出來。較佳的是,將相關於分壓電阻 =R1與R2之電阻值而實際決定出的保護性電阻器㈣ 電阻值設定,以便能夠將輸出電壓v〇提高大約1〇至2〇 個百分點。 此-正常反饋的故障可能藉著用來比較輸出焊墊ρ〇ι 上的輸出電壓V。與參考電壓Vref之設置在1(:晶片"上 的=較裝置’或者藉由設置來簡單監視在輸出焊墊pol上 之輸出電壓Vo的監满雖罢%认… ^ 視衣置所核測。或者,該配置可能是 使得在該輸出接腳p〇2上監視該輸出電壓v〇。 、 弋不顧連接輸出焊墊Pol與輸出接腳p〇2之 焊接線路Wo 1的 壬你+阿、攸 任仃电壓降,可將該負載調整予以改盖, 而且可避免起因於電塵反饋路徑之缺陷連接的輸出電;
Vo中的不正常提升。 ^士弟2圖鮮員不根據本發明第三具體實施例而設計之半導 衣置的結構。第3圖顯示根據本發明第三具體實施例所 设計之:吏用第2圖中所示半導體裝置的電子設備結構。 在弟2圖所示的丰遭雕 牛%^豆4置22中,赭由焊接線路 315085 12 1236762
Wfl,將反饋端(下文稱為反饋接腳)pf2設置並且連接到反 饋焊墊ΡΠ。因此,在該半導體裝置22外面,反饋接腳pf2 係連接到與輸出接腳P〇2相連的輸出線路,以便將反饋電 壓vfb反饋。在形成反饋路徑的方式中,半導體裝置 會與第i圖所示的半導體裝置21不同。否則,其結構則會 與第1圖所示的結構相同。 在第3圖所示的電子設備40中’半導體裝置22盥負 載裝置3〗係設置在印刷電路板(下文稱為pcB)4〗上。半 導體裝置22的輸出接腳Po2與負载裝置3ι的輸入端係藉 由輸出線路Lo而彼此連接,該線路[〇係為形成於pCB4i 上的圖案線路。半導體裝置22的反饋接腳m以及靠近輸 ::路L。之負載裝置31的鄰近fiN,其係藉由為圖案線 路的反饋線路Lf而彼此連接。將在此鄰近點 電麼%反饋到反饋焊墊Pfl。在此 的勒出 w ^ 仕此要/主思的是,反饋線路 二:能連接到該負載裝置31的輸入端,而非鄰近 ^腳Μ係藉由圖案線路而連接到輸入電壓%的供應· 之於在!3圖所示的電子設備40中,將靠近負載裝置3] :輸…鄰近點N上的輸出電壓V。反饋,以致使在鄰 近點N上的輸出電壓v〇會 ¥ ^ ^ , 又]牛¥體裝置22與負載裝 至火半"出線^。的任何電壓降所料。於是,甚 ==…與負載裝置31之間的距離很長 甚至二導體裝置22供應到負載裝置”的電流很大 m電壓可能會供應到負載裝置3],而不會 315085 13 1236762 調整惡化。 在將輸出電懕Vn P m . 廿 攸負載衣置3 1的鄰近點N反饋之 處,不僅由於半導辨壯 貝之 V體衣置22與類似物内焊接線路Wfl夕 分離的缺陷連接,、罗古 之 埂接,還有起因於反饋接腳pf2與反
的缺陷焊接所迕点5私狄 貝、、泉路L 。成反饋路徑的缺陷連接,或者用於反饋 路Lf之圖案線路的分 、、’ 、 刀哪具白具有非常大的可能性。 不過’根據本發明, 保δ又性電阻裔Rp 1係連接於 晶片12内的輪屮、度執^ 曰 01 14反饋焊墊ΡΠ之間,因此遂合 有:j可月“生的麻煩’譬如保護性電阻器㈣的分離。亦 即是’甚至當起因於任何反饋路徑之缺陷接觸或分離的缺 陷連接已經發生時,在輪ψ 輸出知墊Ρ ο 1的輸出電壓Vo則合 以相同於第1圖半導體穿 曰 丁守版表置裡的方式,由保護性電阻器
Rp 1以及分壓電姐哭…# °° 1 14 R2所反饋,因此輸出電壓Vo 的提升則仍會維持於子g宁& # 子万、預疋極限植以下。因此,負載裝置3 1 的損害與故障則可避免。 如上述,負載調整的改善以及免於反饋路徑之缺陷連 接的有效保護’係可藉由將輸出電壓V。的反饋點靠近負 載裝置3 1地放置(亦即,郫 UJ P ^近點N)並且同時將保護性電阻
器Rp 1设置在反讀路徑之批生I 明纷仏夂控制電路側上而得到。 第四與第五具 第4圖顯示根據本發明第四具體實施例而設計的半導 紐衣置、.’。構。帛5圖顯不根據本發明第五具體實施例而設 計’:吏用第4圖所示之半導體裝置之電子設備的結構。 第4圖所不半導體裴置23不同於第2圖所示半導體裝 14 315085 1236762 不設置於輸出焊墊pol 其結構會與第2圖所示 置22的是,保護性電阻器Rp丨並 與反饋焊墊Pfl之間。除此之外, 的結構相同。 第5圖所不的電子設備4GA不同於第3圖所示電子謂 備40的是,有保護性電阻器Rpl連接於pcB4^的輸出 線路L〇與反饋線路Lf之間。除此之外,其結構會與第3 圖所示的結構相同。 在第5圖中,從保護性的觀點上,該保護性電阻哭Rpl 實質上儘可能线輸线^。與反料路“之时導體 裝置地連接。更者,兮彳里4丨 — 、 文考忒保護性電阻器Rpl可能連接到輸出 接腳Po2與反饋接腳pf2。 〃在第5圖所示的電子設備40A巾,保護性電阻器Rpl 係·^半導體裝置23外面,以致於無法抗禦焊接線路卵 ㈣陷或者開路連接。不過,即使無法處理用作保護性電 P °。Rp 1的1C Ba片1 3,而若需要的話該保護性電阻器Rp i 可連接在PCB42上’以避免於半導體設備23外之反饋路 徑中的開路連接。 口此可用與第3 ®電子設備相同的方式來達到免於 反饋路徑中缺陷連接之負載調整的改善以及有效保護。 襄·右具體f施1 第6圖顯不根據本發明第六具體實施例所設計之電子 设備的結構。第6同一 ^ 再弟6圖頦不施加到折疊型電子設備之本發明 的實例,譬如可折疊可攜式電話。 又 在折§型的電子設備50中,包括第2圖所示之半導體 315085 15 1236762 裝置22的PCB 43係設置於一半的可折疊結構中,包括負 載裝置31的PCB44則設置於其另一半中,而且pcB43 與44則藉由折疊接合51而可折疊地彼此接合。參考數字 5 2顯示為天線。 更者’以與第3圖電子設備相同的方式,半導體裝置 22與負載裝置31係'經由輸出線路L。與反饋線路Lf而彼 此連接。在折疊接合處51上的連接係由連接器Ο、可挽 線路FLX與連接器C2所完成。 田於折豐結構的雷子梦晉$ 于展置50,從半導體裝置22至j 戟裝置31的饋送距離合栽炎相 離曰越來越長’更者’在折疊接合處 51的機械結構常常會造成雷+ 一 ㈢仏戚電性連接可靠度的損耗。 就此種型態的可折疊電 a 眞 又備5〇而言,本發明的應) .,、、員不出月匕更有效地得到負載調 饋路徑的缺陷連接。 ’文。並且有效地免方” 在目w說明的較佳具體實施例中,ic 1 3的控制電路已經以串聯敕哭 本發明不僅τ & - ^正-為例來說明。不管怎名 S月不僅可能應用在口如 調整哭,丝士切抬 爭聯5周正益,逛可能應用在其节 σσ S如切換調整哭盥 ,, ^ 正时舁電何泵型調整器。更者,# 月J贋泛地應用在音訊於 ^ ^ 的其它設備。“輸出放大器以及包括電麼反饋f 第7圖顯示根據本發 (橋式推挽放士+ /、月豆貫施例而設計之 、q、摧挽放大電路)結 ^ 在第7圖中,1C晶片】/、 出設備結構。 代表B TL結構的輸出敌大 3】5085 16 1236762 複數個焊塾係形成於此IC晶片1 4 μ 輸入輸入信號Si的輸入焊塾Psl,用來=塾包括用來 的輸出焊墊-,用來將已經輸出二 =正側輸出信號 c ^ 外部的正側輸出作鲈 反:的反饋焊㈣’用來輸出負側輪出信號的輸出二 反0饋;;7來將已經輸出於外部的負側輸出信號反饋的
魏電㈣Rp2係連接於❹料PG3與反饋焊塾 之間’而且保護性電阻哭R3 與反饋焊塾Pf5之間。torp3則連接於輸出焊塾W 輸人㈣Si係輸人到運算放大器〇p2的非反相輸入 之門6Γ·且在反饋焊墊Pf3 _反饋電壓與參考偏電屬Vb 二電壓由電阻器们與尺4分壓以後所得到的電壓,係 2輸入到運算放大器⑽的反相輸人端㈠。對應輸入信 分壓電壓之間之差的電壓誤差量則從運算放大器 所輸出並且供應到輸出焊墊po3。 ⑴參考偏電麼V4輸人到運算放大器〇p3的非反相輸 ()而且,在反饋焊墊Pf5的反饋電壓與運算放大器 〜纟輸出甩麼之間的電廢由電阻器R5與R6分壓以後所 ㈣的電Μ ’係予以輸人到運算放大器〇p3的反相輸入端 ㈠0 ,此、‘體茗置24係包含1C晶片1 4與複數個外部端子, :一 ^子包括引線端子的信號輸入接腳Ps2、正側輸出接 二 正側反饋接腳Pf4、負側輸出接腳p〇6與負側反 、丨' 6 而且堵接腳卩32、卩〇4、卩『4、?〇6與卩£6藉由 315085 1236762 它們個自的焊接線路Wsl、wo2、Wf2、w〇3與wf3而分 別連接到諸焊墊Psl、P〇3、Pf3、p〇5與pf5。 或者,正側反饋接腳Pf4與負側反饋接腳pf6可予以 移除,而且焊墊pf3與Pf5可能藉由焊接線路wf2與Wf3 而分別連接到接腳p〇4與p〇6。 在BTL結構的此音訊輸出設備中,如第7圖虛線所 示’擴音器SP係連接到正側輸出接腳p〇4與負側輸出接 腳Po6 ’其係並且予以BTL驅動。 保護性電阻器RP2與Rp3並沒有 假如如第7圖所示 設置於音訊輸出設備中,那麼例如由焊接線路體的分離 所導致之反饋路徑的斷路,係會使運算放大器肥與〇p3 的輸出電壓分別抵銷成上限與下限。結果,最大電流則將 持續地流到擴音ϋ SP,該擴音器係連接於正側輸出接腳 Ρο4與負側輸出接腳ρ〇6之間。 不官怎樣,根據本具體實施例,設置保護性電阻器Rp2 /、 P以致方;’又有任何斷路會發生在反饋路徑裡,而且 在AC增益中,將只有一種改變。因此,將沒有任何大電 流會流動而來損壞擴音器Sp。 藉由貫施根據本具體實 電子没備,負載調整可不顧 與輸出線路裡的任何電壓降 壓反饋路徑之缺陷連接之輸 弟八具體f綠例 施例而設計的半導體裝置或者 連接輸出焊墊與輸出端之線路 而改善,而且可避免起因於電 出電壓的不正常提升。 本發明第八具體實 施例不同於上述其它具體實施例的 315085 】8 1236762 2,二極體係用來有效地檢測雙線路之一條線路的開路故 ^曰本專利申請案公開平成11 ·111 785號揭露出檢測起 因於連接於焊墊間之電阻器的故障所造成之電阻值改變所 、技術不管怎樣,根據該技術,除非電壓降是藉由供 應相虽大的測試電流所產生’否則無法決定是否故障。然 而有些測試者卻無法供應大的電流,而且較佳的是,可 將弱電流使用在檢測故障上,以避免測試電流所造成線路 上任何大置的負載。另一方面,根據本具體實施例,設有 甚至以弱測試電流而可得到故障判斷的半導體裝置。 ( 姊第8圖顯示根據本發明第八具體實施例而設計之半導 的電路。第八具體實施例不同於第一具體實施例電 路的疋,該保護性電阻器是由二極體所替代。pM〇… s曰體Q1係連接於輸人焊塾pil與輸出料Μ之間。連电 輸出料PG1與反饋焊塾pfl之間 前者到後者的第一二極體D1,以对甘士a 门為攸 ^ ^及其方向相反的第二二極 月立2。在此應該注意的是,因為將於稍後說明的,第二二 ^體D2不使用來檢測線路開路故障,所以則可予以省略。« 下文中第與第二二極體E)likD2亦 、、二極體"。 /、D2亦共冋間早地稱為 第^顯示線路開路故障的檢測原理。在該測試中, 以、、你主、> 文中%為測試輸入電壓"並且 ^、係施加到輸入端Pi2,而同時出現在輸出端 。2(方;下文稱為、、測試輸出電壓並且以、 而 電壓加以觀察。當受到 戈表)的 衣置正$日可,該圖則以厚實 315085 19 1236762 顯示出Vto對Vti關係的行為,當輸出線路w〇 i斷路 日守以虛線(b)表示,而且當反饋線路Wfl斷路時以鏈線(< ::。在任何兩線重疊之處’為了清楚起見,則以兩分隔 線來顯示。 (1) 在該裝置正常之處:
Vt0並不會實際地出現’直到vti=v〇為止。當開始操 作電晶體Q1時,V0相等源極·沒極電壓或者Vds。然後, vt〇會線性地增加直到VtQ=Vfb。之後,%。則㈣ 在 Vto = Vfb。 、,何 (2) 在輸出線路Wol斷路之處:
Vto並不會實際地出現,直到ν“ = ν〇谓為止。因為 b自電晶體Q1的汲極出來’通過第一電晶體D1與反饋 =路的=並且出現於輪出端Pg2上,所以Vf則為電晶體 ㈣。㈣W龜㈣賴中將故障 (3) 在反饋線路Wfl斷路之處: 當Vtl = V〇時,Vt〇會實際地出現。此後,Vto會以盘 上述⑽同的方式而線性地增加。不過,%。並不在 Vfb上知止’但卻會持續地增加直到w〇=vfb+v 開始二因為當輸出電壓已經通過第—電晶體D1時,: 以電壓顯現,所 〇 s在相同位準上持續不變。因此, 亦可在此降低電壓測試中將故障檢測出來。 除了上述以外,還可能會導致輸 障。在此情形中,因為Vt。並沒有隨著vti的改變而: 315085 20 1236762 所以能夠簡易地進行檢測。 如以上所述,藉著執 所實施的結構,線路門二極體之第八具體實施例 μ…,路故障的檢測則可藉由使用二極體 弱电 的測試而實施。 卩士 _ k祕 首甚至在其中一條線路斷路 守’ 一極脰則將輸出電壓盘巧許恭 ,,,,,.y /、反饋%壓維持在彼此相當接近 的數值,以便將過大輸出 关、 低。 & & °負載裝置3 1的可能性降 JL九具體實 第10圖顯示根據本發 導體裝置電m 貫施例所設計的半 構會由相同的參考=二::質相等第八具體實施例的結 斤才示不,而其說明將會適當地予以
名各弟九具體實施例不同於篦八且神者P 、第乂 /、體貫施例的是,會有 兩個电晶體使用當作一 n认發 θ 凋正态。苐一電晶體Q1會以相 冋於第八具體實施例的古々十 、式來配置。額外的第二電晶體Q2 的問極、源極與汲極亦 ^ ^ ^ 第一電晶體Q1的閘極、源 極契〉及極,並且相連接。 ^ ^ , ’第一電晶體Q2的作用方 式έ如同第~雷a雕JL. 雷曰^ h㈣Q 此第九具體實施例中,縱使各 电日日體的尺寸相去小,^ 驅動性能。根插二 體的位置仍可確保必要的 \ *九具體貫施例之結構所實施的線路開路 :湯測’其係與第八具體實施例相同。 .具體 第®u員不根據本發明第+具體實施 導體裝置電路。在下々Φ — 姐A 在下文中’貫質相等第九具體實施例έ 構會由相同的參考數字所標示,而其說明將會適當地: 315085 2] 1236762 :略。第十具體實施例不同於第九具體實施例的是,有兩 丈予墊。又置在該輸入側上,而不是輸出側上,而二極體則設 ,在孩側上。於疋,第十具體實施例的結構是控制電路會 藉由兩系、、統或者兩焊墊而收到電池電壓以產生標的電壓。 ,考第11圖,將第二輸入嬋墊Pila重新設置並且藉由線 路而連接到輸入端Pi2。另一方面,將反饋焊墊pfi廢棄、, 並且同樣地將第一與第二二極體D1與D2廢棄,而且第一 :第二電晶It Q1肖Q2兩者的汲極則會直接地連接到輸出 :墊P〇:。雖然第一電晶體Q1的源極與第九具體實施例相 同γ但是第二電晶體Q2的源極則能連接到重新安裝的輸 、事墊Wila連接於第二電晶體q2與第一電晶體qi之 及極之間的係為前進方向是從前者到後者的第三二極體 以及則進方向相反的第四二極體。在根據本具體 實施例所設計的本配置中,將線路開路故障如下地檢視·· ⑴在新安裝的輸入線路Wila斷路之處: 卿口為第一電晶體Q2的源極電壓從Vti下降與第四二才 、'月j向電壓差Vf 一樣多的量,所以第二電晶體 勺啟通(ON)部份則會變得更小。、结果,整體晶片 11的驅動能力科' -T- ’ b下降’而且籍著監視在輸出端Ρο2的J 動包:可將線㈣路故障檢測出來。甚至當線路Β中_ /卞乍第一兒晶體Q2達一定程度,可避免過度的負章 在第一電晶體Ql上起作用。 (2)在一開始就存在的輸人線路WU中斷之處: 々路開路故障可由類似上述(1)的方式來檢測。 22 315085 1236762 (3)在原始線路w〇l中斷之處: 口為Vto並,又有因為vti的改變而顯現,所以可輕易 地檢測。 簋十一具體眚施例 第12圖顯示根據本發明第十一具體實施例而設計的 半導體裝置電路。在此第十一具體實施例中,在第九與第 三具體實施例合併之處,有兩焊塾設置在輸人側與輸出側 的各側上。亦即是,在輸人側上的結構與第十具體實施例 ^相同,而且在輸出側上的結構與第九具體實施例的相 同。因此,在輸入側上的線路開路故障則可用與第十具體 :施例的相同方式來檢測’而且在輸出側上的線路開路故 障可用與第九具體實施例的相同方式來檢測。 第十一具體實施例具有與第九與第三具體實施例相同 的^利效果。首先’根據本具體實施例而設計的結構以弱 電机來進订線路開路故障的檢測。更者,甚至當輸出側上 的,路中斷之時,簡直很難使負載裝置3ι受損。更者,甚 ^當輪入側上的線路中斷之時,兩電晶體極不可能會遭受 過“載。在輪入與輸出兩側上,具有複製路徑的第十一 具體實施例適合大電流驅動。 >第13圖係為顯示設有根據第八具體實施例所設計之 +導體裝置之電子設備40之概念性結構圖。在此,設置 :據第八具體實施例所設計之半導體裝置2"里面的二桮 虹現在則设置於半導體裝置2 i外面。更者,雖然在第八 315085 23 1236762
體實施例中,輸出接胳p p ? A P Po2亦吾作反饋接腳,但是在此第 十二具體實施例中,反饋接 久傾按腳Pf2則予以重新設置。 半導體裝置21與負載f詈3系 月戟忒置3 1係女裝在電子設備4〇 裡的印刷電路板41上。半導 千衣置21的輪出端p〇2與負 載裝置3 1的輸入端传葬由^ 係错由形成於印刷電路板4丨上的輸出 線路Lo而彼此連接。车邋 牛¥體爰置21的專屬反饋接腳Pf2 以及輸出線路Lo上的一點N係藉由反饋線路而彼此連 接。輸入電麼Vi係經由圖案化線路而施加在輸入端pi。 輸入電壓Vi則經由圖案化線路而施加在輪入端m。在從 輸出線路L。朝反饋線路Lf的方向中,二極體^係 連接於印刷電路板41上,第__ _ 阳弟--極體D2則在相反方向 中連接於其上。 藉由μ %上述結構,甚至在沒有將二極體設置於半導 體裝置21内的時候’與第八具體實施例中相同的有利效 果,亦即是負載裝置31的保護與開路故障的檢測則能輕易 地完成。根據本具體實施例,不僅是在PCB封裝測試制 中半導體裝置21内的線路開路故障’而且還有在將半導體 裝置2 1安裝在印刷電路板4丨時輸出接腳p〇2或者專用反 饋接腳Pf2之缺陷焊接所造成的開路故障亦可檢測出來。 本發明已經依據僅為實例的具體實施例而來說明。為 那些熟諳該技藝者所能理解的是,對上述各元件與製程的 結合存在著其它種種的修改,而且此些修改係由本發明範 圍所包含。 ^ ^ 在上述的具體實施例中,M0S電晶體係當作一個實 315085 24 1236762 在上述的… 可能為雙極型態。 串聯調整器。不讽 &利電路已經予以描述為一 不過,控制電路可鈣姑 者充電泵型調整哭、▲ 此放設以像切換調整器或 门正杰足樣的其它調整 雖然本發明已經藉由^目正益。 應該理解的是,,夕a &體貫施例而來說明,但是 。〒夕的改變盥替 該技藝者所著手, _ 一 代可能進一步由那些熟諳 的本發明範圍。 不會背離由附加申請專利範圍所界定 【圖式簡單說明】 弟1圖顯示出和4疮 導體裝置結構。x發明第—具體實施例而設計的半 弟2圖顯示出扣 導體裳置結構。 第二具體實施例而設計的半 第3圖顯示出和 工壯 ^據本♦明第三具體實施例而設計的電 子裝置結構。 弟4圖顯示出炸祕 很艨本發明第四具體實施例而設計的半 導體裝置結構。 、 第5圖顯示出碎 很據本發明第五具體實施例而設計的電 子裝置結構。 、 第囷”、、員示出根據本發明第六具體實施例而設計的電 子裴置結構。 ' 第7圖頒示根據本發明第七具體實施例而設計之橋式 推挽放大電路(BTLU日能—* 、 ^ )組怨之音訊輸出裝置的結構。 第图”、、員示出根據本發明第八具體實施例而設計的半 25 315085 1236762 導體裝置結構。 …圖頒不在根據本發明第八具體實施例所設計之半 導體裝置中的於 、 ^ 甲、'泉路開路故障的檢測原理。 弟ι〇圖顯示根據本發明第九具體實施例而設計的半 導體裝置結構。 、 1 \ 圖顯示根據本發明第十具體實施例而設計的半 導體裝置結構。 第12圖顯示根據本發明第十一具體實施例而設計的 半導體裝置結構。 第13圖顯示根據本發明第十二具體實施例而設計的 電子裝置結構。 11 、 12 、 13 、 14 1C 晶片 31 負載裝置 41、42、43、44印刷電路板 5 1 折疊接合
Cl、C2連接器 D2 第二二極體 D4 第四二極體 L f 反饋線路 0P1、0P2、0P3運算放大器
Pf2 反饋接腳
Pf6 負側反饋接腳
Pi 1 a 第二輸入焊墊 21、22、23、24半導體裝置 40、40A電子設備 5 0 可折疊電子設備 52 天線 D 1 第一二極體 D3 第三二極體 FLX 可撓線路
Lo 輸出線路
Pfl、Pf3、Pf5反饋焊塾 Pf4 正側反饋接腳
Pil、Psl、Wila輸入焊塾 Pi2 輸入接腳 26 315085 1236762
Pol、Po3、Po5 輸出焊墊 Po2 Po4 正側輸出接腳 P〇6
Ps2 信號輸入接腳 Q1 Q2 第二電晶體 R1、R2
Rp1 、 Rp2 、 Rp3 Si 輸入信號 SP
Vb 參考偏壓 Vfb
Vfb’ 分壓反饋電壓 Vi
Vo 輸出電壓 Vref
Wfl、Wf2、Wf3、Wil、Wol、 Wo2、Wo3、Wsl 輸出接腳 負側輸出接腳 第一電晶體 、R3與R4電阻器 保護性電阻器 擴音器 反饋電壓 輸入電壓 參考電壓 焊接線路 27 315085
Claims (1)
- 第92127258號專利申請案 申請專利範圍修正本 , (93年11月23曰、 I一種半導體裝置,包括: , 積體電路(1C)晶片,包括: 控制電路,該控制電路依據輸入信號與其中有輪出略 壓反饋的反饋信號而控制著該輸出電壓; 免 輸出;tp塾,用來輸出該輸出電壓;以及 反饋焊墊,用來輪入該反饋信號;以及 保瘦性電阻器,連接於該輪出焊墊反饋 2. —種半導體裝置,包括: 間。 積體電路(iCJ)晶片」包括: 控制電路’該控制電路依據輸入信號與其中有輪出電 壓反饋的反饋信號而控制著該輸出電壓; 輸出焊墊,用來輪出該輸出電壓;以及 反饋焊墊,用來輸入該反饋信號; 輸出端,連接到該輸出焊墊;以及 反饋端,連接到該反饋焊墊, 其中保護性電阻器連接於該輸出焊墊與該反饋焊墊之 間。 3· 一種電子裝置,包含: 半導體裝置,包括: 積體電路(1C)晶片,包括: 控制電路,該控制電路依據輸入信號與其中有輸出 1 (修正本)3] 5085琶堅反饋的反饋信號而控制著該輪出電壓; 輪出焊墊,用來輪出該輸出電壓,· 反饋焊墊,用來輸入該反饋信號;以及 保護性電阻器,連接於該輸出料與該反饋 間;以及 輸出端,連接到該輪出焊墊;以及 反饋端,連接到該反饋焊塾; 負載裝置,該負載裝置包括輸入端; 輪出互連件,該輪出互連件遠 逯件連接6亥輸出端與該負載裝3 的該輪入端,並且將該本道; u ㈣半V體裝置的輪出供應到該負. 裝置;以及 反饋互連件,該反饋互連件遠接铁 逆仟遷接忒反饋端與該負截裝】 之輪入端或該輸出互連件,並且 亚且反饋互連件將供應到II 員戟裝置的電壓反饋到該半導體裝置。 4.一種電子裝置,包含:半導體裝置,包括: 積體電路(1C)晶片,包括: 控制電路,該控制電路依據輸入信號與其中有輸出 私壓反饋的反饋信號而控制著該輸出電壓丨 輸出焊墊,用來輸出該輸出電壓;以及 反饋焊墊,用來輸入該反饋信號,· 輸出端,連接到該輸出焊墊;以及 反饋端’連接到該反鎖焊墊,· 負載裝置,包括輸入端; (修正本)3] 5085 二:二連:’該輪出互連件連接該輸出端與該負載裝置 至該::置並且該輪出互連件供應半導體裝置的輪出 連接該反_該_置 該_叫===將供- 保護性電阻器,诔垃 „ 連接於該輸出互連件與該反饋互連件之 間0 5. 一種半導體裝置,包括·· 包括第一焊墊與第 積體電路(1C)晶片,該IC晶片 二焊墊;以及 端子,連接到該第一焊塾與該第二焊鲞兩者, /、中連接到該第一焊墊的第一信號與連接到該第 二焊墊的第二信號係由二極體所。 6·如申請專利範圍第5項的半導體裝;,其中該端子係為 輸入端,該半導體裝置進一步包括: 控制電路,當將電源供應電壓施加到該輸入端時, 該控制電路會從電源供應電壓產生標的電壓;以及 輸出*而10亥輸出立而會輸出從而產生的標的電麼, 其中忒控制電路係架構成,使得該電源供應電壓會 由兩;r、統的第一信號與第二信號收到,以便藉由該兩系 統而產生標的電壓。 7·如申請專利範圍第5項的半導體裝置,其中該端子是輸 出令而’ δ玄半導體裝置則進一步包括·· (修正本)315085 .JL.:_ Η n 7. 轭加預疋兒源供應電壓的輪入端,·以及 從該電源供應電壓產生標的電壓的控制電路, 其中·該標的電壓係施加到第一信號或者第二信 8. 一種半導體裝置,包括: 輸入端,施加以電源供應電壓; 控制電路,從該電源供應電壓產生標的電壓;以2 輸出端,該輸出端將從而產生的標 盘該=積體電路⑽晶片側上,設有連二 δΛ端之至J其中一個一起使用的複數個焊墊,〇 =具有該輪人端與該輸出端之至少其中—個所用的複 衣信號輪送路徑,而且直中右一 送路徑之間。 ,、中有―極…於複製信號賴 9· 號 一種電子裝置,包括: 半導體裝置,包括·· 輸入端,施加以電源供應電壓; 控制電路,從該電源供應電壓產生標的電壓;以及 輸出端,該輸出端將從而產生的標的電壓輸出.以及 負載裝置, 其t在積體電路(IC)晶片側上設有複數個焊墊與該輸 入端與該輪出端至少盆φ —去_ 4 起使用,以便具有複製 的仏唬輸迗路徑,用於該輸入端與該輸出端的至少其中 一者,而且其中該複製信號輸送路徑則由該半導體裝置 裡面或者該半導體裝置與該負載裝置之間的諸點如^二 極體所耦合D 〇 一 (修正本)3] 5085 4
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292513A JP2004128329A (ja) | 2002-10-04 | 2002-10-04 | 電圧帰還回路を有する半導体装置及びそれを用いた電子装置 |
JP2003322295A JP3759135B2 (ja) | 2003-09-12 | 2003-09-12 | 半導体装置および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200411900A TW200411900A (en) | 2004-07-01 |
TWI236762B true TWI236762B (en) | 2005-07-21 |
Family
ID=32095398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092127258A TWI236762B (en) | 2002-10-04 | 2003-10-02 | Semiconductor device having voltage feedback circuit therein, and electronic apparatus using the same |
Country Status (4)
Country | Link |
---|---|
US (1) | US20040075488A1 (zh) |
KR (1) | KR100594872B1 (zh) |
CN (1) | CN1278423C (zh) |
TW (1) | TWI236762B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3759135B2 (ja) * | 2003-09-12 | 2006-03-22 | ローム株式会社 | 半導体装置および電子装置 |
US20050248358A1 (en) * | 2004-05-07 | 2005-11-10 | The Lubrizol Corporation, A Corporation Of The State Of Ohio | Method for on-line monitoring of condition of non-aqueous fluids |
US7514911B2 (en) * | 2004-05-13 | 2009-04-07 | Marvell World Trade Ltd. | Voltage regulator feedback protection method and apparatus |
US7259575B2 (en) * | 2005-04-08 | 2007-08-21 | The Lubrizol Corporation | Method for on-line fuel-dilution monitoring of engine lubricant |
KR20080064564A (ko) * | 2007-01-05 | 2008-07-09 | 삼성전자주식회사 | 인쇄 회로 기판 및 그를 포함하는 액정 표시 장치 |
JP5405785B2 (ja) | 2008-09-19 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6056299B2 (ja) * | 2012-09-13 | 2017-01-11 | 富士電機株式会社 | 半導体装置とワイヤオープン不良の検出方法 |
TWI566347B (zh) * | 2014-03-24 | 2017-01-11 | 智原科技股份有限公司 | 積體電路 |
TWI634340B (zh) * | 2016-12-30 | 2018-09-01 | 友達光電股份有限公司 | 積體電路結構、顯示器件模組及其檢測方法 |
TWI701443B (zh) * | 2019-09-11 | 2020-08-11 | 佑華微電子股份有限公司 | 可偵測不同電壓之電壓偵測電路架構 |
CN112309995B (zh) * | 2019-10-30 | 2023-05-30 | 成都华微电子科技股份有限公司 | 电压调整器陶瓷管壳、封装结构及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022456A (ja) * | 1998-06-26 | 2000-01-21 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
US6674304B1 (en) * | 1999-02-26 | 2004-01-06 | Motorola Inc. | Output buffer circuit and method of operation |
-
2003
- 2003-10-01 KR KR1020030068288A patent/KR100594872B1/ko not_active IP Right Cessation
- 2003-10-02 US US10/677,791 patent/US20040075488A1/en not_active Abandoned
- 2003-10-02 TW TW092127258A patent/TWI236762B/zh not_active IP Right Cessation
- 2003-10-04 CN CNB2003101198401A patent/CN1278423C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1501499A (zh) | 2004-06-02 |
TW200411900A (en) | 2004-07-01 |
KR100594872B1 (ko) | 2006-06-30 |
KR20040031600A (ko) | 2004-04-13 |
US20040075488A1 (en) | 2004-04-22 |
CN1278423C (zh) | 2006-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI236762B (en) | Semiconductor device having voltage feedback circuit therein, and electronic apparatus using the same | |
US6833626B2 (en) | Multichip module structure | |
TW200952306A (en) | Charge-controlling semiconductor integrated circuit | |
US20090079457A1 (en) | Connection testing apparatus and method and chip using the same | |
TWI362495B (en) | Detection circuit for variation of electrostatic capacitance and semiconductor device | |
TW200805617A (en) | Semiconductor device | |
CN102569290A (zh) | 多电源集成电路的静电放电保护电路 | |
CN106663938B (zh) | 用于接地平面隔离的方法及系统 | |
JP2013033981A (ja) | 基板導通を利用した積重ねダイ式の構成をもつ集積回路 | |
TWI336519B (en) | Semiconductor device and electronic apparatus capable of detecting open wire using weak current | |
TW201115920A (en) | Interfacing between differing voltage level requirements in an integrated circuit system | |
TWI440272B (zh) | 用於限制非鏡像電流的方法及其電路 | |
JP2011077073A5 (zh) | ||
US8368247B2 (en) | Semiconductor body and method for voltage regulation | |
EP1678594A1 (en) | A method and a system for powering an integrated circuit, and an integrated circuit especially designed to be used therein | |
CN100501630C (zh) | 具有电压反馈电路的半导体器件 | |
JPWO2009144948A1 (ja) | 試験用ユニットおよび試験システム | |
US9194912B2 (en) | Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking | |
TWI821977B (zh) | 具有反接保護功能的直流電源傳輸電路 | |
JPH09199672A (ja) | 半導体集積回路装置及びその検査方法 | |
TWI259945B (en) | Multiple return terminal power supply method and apparatus | |
JPH08201474A (ja) | ショート検出端子付き半導体集積回路、実装基板、及びショート検出方法 | |
TW567565B (en) | Chip-on-board module, and method of manufacturing the same | |
TWI234894B (en) | Battery device and power supply system thereof | |
TWI399035B (zh) | 阻抗設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |