TWI234846B - Method of forming multi layer conductive line in semiconductor device - Google Patents

Method of forming multi layer conductive line in semiconductor device Download PDF

Info

Publication number
TWI234846B
TWI234846B TW091136433A TW91136433A TWI234846B TW I234846 B TWI234846 B TW I234846B TW 091136433 A TW091136433 A TW 091136433A TW 91136433 A TW91136433 A TW 91136433A TW I234846 B TWI234846 B TW I234846B
Authority
TW
Taiwan
Prior art keywords
conductive line
barrier layer
lower conductive
etched
insulating film
Prior art date
Application number
TW091136433A
Other languages
English (en)
Other versions
TW200401398A (en
Inventor
Dong-Joon Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200401398A publication Critical patent/TW200401398A/zh
Application granted granted Critical
Publication of TWI234846B publication Critical patent/TWI234846B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Description

1234846 ⑴
發明說明 (發明說明應敘明··發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 發明背景 發明領域： 本發明一般而言係關於一種在半導體裝置中形成一複 數層導電線之方法，更特定而言，係關於一種形成複數層 導電線之方法，其可改善該半導體裝置之可靠性，其係藉 由防止由於銅雜質造成的污染問題，以及防止由於在一雙 重金屬鑲嵌圖案中銅的重新沉積造成的導電線到導電線 之漏電。 相關技藝說明： 一般而言，在一半導體裝置、電子裝置或類似者中，使 用導電薄膜的技術，像是鋁（A1)、鎢（W)或類似者，其係 沉積在一絕緣膜上，然後該導電膜即由常用的微影製程及 乾蝕刻製成來圖案化來形成·一導電線，其已經廣泛地使用 為一種形成導電線的技術。特別是，對於努力要來降低需 要高速的半導體裝置之邏輯裝置中的RC延遲時間，最近 亦在研究使用具有低阻抗的金屬，例如銅（Cu)，來取代鋁 (A1)或鎢（W)來做為導電線。 但是在使用銅（Cu)來形成導電線的製程中，因為銅的圖 案化製程相較於鋁或鎢的製程較困難，一種形成溝渠，然 後將該溝渠埋入來形成該線的製程即被應用，其稱之為金 屬鑲嵌製程。該金屬鑲嵌製程可分類成單一金屬鑲嵌製 程，其中形成一介層窗孔，該介層窗孔係對於一介層穿填 入一導電材料，然後該導電線的溝渠則形成來埋入該導電 1234846 (2) 線，及一雙重金屬鑲嵌製程，其中該介層窗孔及該溝渠即 形成，且該導電線的介層冒孔及溝渠即同時填入該導電線 的材料。 如果在一構成該雙重金屬鑲嵌製程的一單元製程中使 用雙重金屬鑲嵌製程來形成該·複數層導電線，當執行一化 學機械研磨（CMP)製程來形成一下方導電線，及一雙頻率 蝕刻製程來預先清洗該下方導電線及一上方導電線之間 的接點部份，該下方導電線的污染物，例如在使用銅來形 成下方導電線時的銅（Cu)污染物，其會停留在該層間絕緣 膜的表面上，並在該雙重金屬鑲嵌圖案内的側壁上（即包 含一介層窗孔及一溝渠）。這些銅雜質可降低該半導體裝 置的漏電特性。因此，為了製造出一可靠的半導體裝置， 有非常需要一有效的製程控制。再者，因為該半導體裝置 的層間絕緣膜係由在一密集Si02串列中具有多孔性的低 介電常數之薄膜所取代，由於銅雜質造成半導體裝置的可 靠性降低之問題變得更加地重要。因此，為了解決上述的 問題，已經提出一清洗製程及一形成抗擴散膜的製程成為 製造該複數層導電線之製程中的重要問題。 發明概要 本發明係用來解決以上的問題，而本發明的目的係要改 善半導體裝置的可靠性，以防止由於銅雜質造成的污染問 題，以及由於在該雙重金屬鑲嵌圖案中銅的重新沉積造成 的導電線到導電線之漏電。 本發明另一目的係要防止當形成一複數層導電線時增
1234846 (3) 加的介電常數而增加了 RC延遲。 本發明又另一目的係要抑制一介層窗孔的良率降低，藉 由當形成該複數層導電線時防止在該介層窗孔内產生空 洞。 本發明又另一目的係要改善該銅導電線之良率，藉由抑 制該介層窗孔之良率降低，亦防止銅原子的擴散。 本發明的另一目的為防止由於一後續退火製程之銅原 子的穿透，其藉由防止在習用氬（Ar)濺鍍製程期間重新沉 積銅原子在該介層窗孔的内侧壁上。 為了達到以上的目的，根據本發明之形成該複數層導電 線之方法之特徵在於，其包含在一其中形成有一下方層的 半導體基板上形成一下方導電線之步驟，執行一濕式清洗 製程來移除遺留在整個結構上的雜質並蝕刻該下方導電 線之曝光的部份、執行一選擇性成長製程來在該下方導電 線的蝕刻部份處形成一犧牲阻障層，其係在執行該濕式清 洗製程的步騾中蝕刻，形成一層間絕緣膜在整個結構上， 藉由一雙重金屬鑲嵌製程來蝕刻該層間絕緣膜，所以可曝 光該犧牲阻障層，以形成一雙重金屬鑲嵌圖案，並沉積一 電鍍膜來埋入該雙重金屬鑲嵌圖案，然後執行一化學機械 沉積製程來形成一上方導電線。 圖式簡單說明 本發明的前述觀點與其他特徵將配合隨附圖式說明如 下，其中： 圖1到圖1 0所示為用以解釋根據本發明一較佳具體實施 1234846 (4) 例之形成一複數層導電線之方法的半導體裝置 圖；及 圖1 1所示為根據本發明一較佳具體實施例來 式清洗製程的方法。 較佳具體實施例詳細說明 本發明將利用一較佳具體實施例並參考隨附 細說明，其中相似的參考號碼可用來代表相同或 件。 圖1到圖1 0所示為用以解釋根據本發明一較佳 例之形成一複數層導電線之方法的半導體裝置 圖。 現在請參考圖1，一絕緣膜（以下稱之為「第一 膜」）104做為一低介電常數的絕緣膜，其係沉 導體基板102上，其中使用碳、含氟低介電氧化 者來形成一給定的下方層（未示出）。舉例而言， 可為一線層、一絕緣層及一阻障層中任何一個， 中至少兩個或更多的堆疊結構。 接著，一硬光罩（以下稱之為「第一硬光罩」 用一密集薄膜來形成在該第一層間絕緣膜104上 未曝光該第一層間絕緣膜1 04。此時，考慮到與 二層間絕緣膜114 (參見圖5·)之黏結力，並藉以防 後序H2電漿處理造成該低介電常數的第一層間I 之劣化（參見圖3)，該第一硬光罩106使用具有 有保護能力的薄膜所形成。 的橫截面 執行一濕 圖式來詳 相似的零 具體實施 的橫截面 層間絕緣 積在一半 $夕或類似 該下方層 或具有其 )1 0 6 gp ^ ，所以並 後續的第 止由於一 L緣膜104 一對於h2 1234846 (S) 然後，一光阻覆蓋在整個結構上。然後一光阻圖案（未 示出）即藉由使用一光罩的一曝光製程及一顯影製程來形 成。接下來，該第一層間絕緣膜104藉由使用該光阻圖案 做為一光罩的蝕刻製程來蝕刻，藉此形成一接觸孔（未示 出），透過其來曝光該下方層，或由該雙重金屬鑲嵌製程 及該單一金屬鑲嵌製程中的一種來形成一金屬鑲嵌圖 案。然後該光阻圖案藉由一剝離製程來移除。 然後，一種具有防止銅擴散之功能的阻障層1 0 8 (以下 稱之為「第一阻障層」）即形成在整個結構上，包含該接 觸孔的一内表面（即包含一内侧及一下方側）。此時，該第 一阻障層 108可使用 Ta、TaN、TaAIN、TaSiN、TaSi2、Ti、 TiN、TiSiN、WN、Co及CoSi]中任何一個來形成。 接著，一種子層（未示出）（以下稱之為「第一種子層」） 即沉積在該第一阻障層108上。此時該第一種子層可使用 Cu、Pt (鉑）、Pd (鈀）、Ru (铷）、St (鳃）、Rh (铑）及 Co (鈷） 中任一個來形成。 然後，一電鍍製程（EP)或一化學氣相沉積（Cvd)製程即 對於整個結構來執行，所以該接觸孔，藉此即形成一銅電 鍍膜（以下稱之為「第一電鍍膜」）（未示出）。 然後’對於該第一電鍍膜執行一熱處理製程，例如一退 火製程’以結晶化該第一電_鍍膜。形成在該第一硬光罩1 〇6 及遠第一電鍍膜之上的第一阻障層1〇8即藉由一化學機械 研磨（CMP)製程來移除，藉此形成一下方導電線11〇。 4參考圖2’為了移除遺留在該第一硬光罩1〇6的上表面
I234846(6) 之上的銅雜質（參見圖u)，並蝕刻該下方導電線110 一給 定的厚度，其執行如圖11之濕式清洗製程。 如圖11所示，該濕式清洗製程由沉浸該晶圓（也就是形 成該下方導電線之半導體基板）到一清洗容器200中，其中 填有一硝酸溶液3 00。此時’對於該硝酸蝕刻溶液3 00，一 溶液係以比例2 : 1: 1 0來混合HN〇3、HF及H20，一溶液係有 比例1: 1 0來混合HF及H2〇，及一溶液以比例1 : 5來混合 hno3及H20，其依序來使用。此時，該濕式清洗製程可藉 由沉浸該晶圓到含有一溶液的該清洗容器200 ,其中 HNO3、HF及HaO之混合比例為2: 1: 10，或首先沉浸該晶圓 到含有一溶液的清洗容器200，其中HF及H2〇之混合比例 為1 : 1 0 ’其次沉浸該晶圓到含有一溶液的清洗容器2 〇 〇， 其中HN〇3及H20之混合比例為1:5。 雖然該濕式清洗製程中，該下方導電線1 1 〇的上方部份 之一部份係蝕刻/移除一給定厚度，如‘ A，所示。此時，其 較佳地是孩清洗製程即執行來蝕刻該下方導電線1丨〇之上 方部份約50到100A之厚度。 印參考圖3，為了藉由曝光及移除不需要的材料等來移 除遺留在該下方導電線110的上表面上的一氧化鋼（cu〇) 薄膜，例如遗留在該整個結構上的污染物及粒予，執行使 用H2電漿之預清洗製程。~ 請參考圖4,在該處理室中於該下方導電線11〇上的原處 形成一犧牲阻障層112，其中執行該預清洗製程。 这犧牲阻障層η2形成在_部份中’其中該下方導電線 -10,
1234，) i i 〇的部份即由圖2的清洗製程來蝕刻。為此，在沉積該犧 牲陴障層112之七’孩下方導電線11 〇的上表面即經歷使用 Η2或SiH4氣體t表面處理製程，其溫度為25 0到400°C，所 以矸啟動該下方導電線110。因此，因為啟動該下方導電 線11〇，而非加速該第一硬光罩1〇6，該犧牲阻障層112僅 在/後續的選擇性成長製程中形成在該下方導電線1 i 〇 處。 同時，該犧牲阻障層Π2即在原處在該處理室中使用化 學氣相沉積（CVD)的選擇性成長製程，其中執行該表面處 理製程，其係在執行該表面處理製程之後。一般而言，一 種在該半導體製程中可靠地形成該選擇性阻障層之方 法，如果其使用藉由CVD製程的鎢（w)_列的阻障時即有 可能。因此，鎢（w)係成長在該下方導電線ιι〇上，以形 成該犧牲阻障層112。除了鶴之外，因為所有可以執行選 擇性成長製程的金屬材料皆可使用，而可能有許多類型的 阻障。 現在請參考圖5，一絕緣膜（以下稱之為「第二層間絕緣 膜」）114係使$低介電常數的絕緣膜來沉積於整個結 構上，其使用例如氧化矽、含氟氧化矽、含氟的氧化物等。 -般而言，碳或含氟的氧化矽之介電常數比氧化矽要低。 碳或含氟的氧化矽之介電常-數可藉由調整碳或氟的量來 控制。此時，因為圖2所示的八部份係由該犧牲阻障層i 12 所隔離，用於防止銅的擴散之絕緣膜（例如—介電阻障）， 其在當後績沉積絕緣膜時並不需要。因此，因為在該習用 -11 -
1234846 ⑻ 製程中插入的絕緣膜並不需要，其可降低整體的介電常 數。 同時，最佳地是該第二層間絕緣膜114使用一低介電常 數的單一絕緣膜所形成，其係視為整體的介電常數，如圖 5所示。但是，考慮到一後續的雙重金屬鑲嵌製程，該第 二層間絕緣膜1 14包含定義一後續的介層窗孔（參見圖6中 的11 8 )之低介電常數的下方絕緣膜，定義一後續溝渠（參 見圖6中的120)之低介電常數的上方絕緣膜，及在一低介 電常數的下方絕緣膜及一低介電常數的上方絕緣膜之間 形成溝渠之蝕刻中止層。 接著，一硬光罩（以下稱之為「第二硬光罩」）1 1 6即使 用一密集薄膜來形成在該第二層間絕緣膜114上，所以並 未曝光該第二層間絕緣膜1 1 4。此時，該第二硬光罩1 1 6 可使用例如用於第一硬光罩1 06之相同的材料。 請參考圖6，該第二硬光罩1 1 6及該第二層間絕緣膜11 4 由該雙重金屬鑲嵌製程來蝕刻。然後該介層窗孔1 1 8及該 溝渠120藉由該雙重金屬鑲嵌圖案所形成。此時，在該雙 重金屬鑲嵌製程中，其可使用一預介層窗模式，其中首先 形成該介層窗孔118，然後形成該溝渠120，以及一厚介層 窗模式，其中首先形成該溝渠120，然後形成該介層窗孔 11 8。一般而言，其較佳地是該雙重金屬鑲嵌製程係在該 預介層窗模式中執行，而非在該後介層窗模式，藉以得到 具有下方導電線110之穩固介面。 請參考圖7，為了降低一接觸阻抗，對於該犧牲阻障層1 1 2 -12- 1234846 (9) 執行使用氬（Α〇之濺鍍製程，其可在該蝕刻製程或在空 氣中氧化其間被氧化。該犧牲阻障層11 2的一部份藉由Ar 賤鐘製程來蝕刻。藉此蝕刻的該犧牲阻障層1 i 2的該部份 之材料即重新沉積在該介層窗孔1丨8的内側壁（‘ B，部份） 上’做為讀介層窗孔118的保護膜。藉由此方法，不僅可 以防止由於習用之產生銅沉積在該介層窗孔的侧壁上所 造成的該裝置中的劣化，亦可控制該犧牲阻障層i 12之厚 度來具有一目標厚度。藉此原因，其有可能最小化在該接 觸區域處的絕緣膜之劣化及阻抗值的增加。 現在請參考圖8，一阻障層122(以下稱之為「第二阻障 層」），其具有一功能來防止鋼的擴散形成在整個結構上， 其包含該介層窗孔118及該溝渠120之内表面（即包含一内 侧及一下方侧此時，該第二阻障層〗22可使用Ta、TaN、
TaAIN、TaSiN、TaSi2、Ti、TiN、TiSiN ' WN、Co 及 CoSi2 中任一個來形成。 接著，一種子層124(以下稱之為「第二種子層」）即沉 積在該第二阻障層122上。此時該第二種子層124可使用 Cu、Pt (銘）、Pd (免）、RU (鈿）、St (鳃）、Rh (錯）及 c〇 (鈷） 中任一個來形成。 请參考圖9，該電鍍製程係對於整個結構來執行，所以 埋入有遠介層窗孔Π8及該溝-渠12〇，藉此形成一銅電鍍膜 (以下稱之為「第二電鍍膜」）126<ϊ然後該第二電鍍膜126 即由一熱處理製程結晶化，例如一退火製程。 請參考圖10，該第二電鍍膜126經歷該CMP製程來侬序 • 13 - (10) 1234846
地移除謗第二電鍍膜126、該第二種子層124及該第二阻障 層122，其係沉積在該第二層間絕緣膜114，藉此形成一上 方導電線128。 如上所述，根據本發明，於形成該上方導電線之前，該 犧牲阻障層形成在該下方導電線，以降低做為一習用介電 阻障之絕緣膜。因此，本發明具有的較佳效杲，其可降低 =絕緣材料之整體介電常數。同時，在該預清洗期間，在 居接觸區域形成一自我對準的阻障。本發明可防止在該接 點上的橫向擴散。 —再者，在本發明中，由於該介層窗孔的誤對準之下方導 電線之蝕刻即可藉由形成該犧牲阻障層來事先防止。因 本發明具有一優越的效果為，其可當該下方導電線的 材料由於孩下万導電線的蝕刻而重新沉積在該層間絕緣 •時即可防止在該層間絕緣膜的絕緣特性發生劣化。 ;、同時，在本發明中，於形成該犧牲阻障層之前，遺留在 ^方導包線的上方表面上及該第一層間絕緣膜的上方 表面上 < 銅雜質即藉由執行該下方導電線之清洗製程來 移除。因此，本發明具有一優越的好處為，其可降低該上 方及下方導電線之間所產生的漏電流。 此外，根據本發明，該下方導電線之上方部份的一部份 即蝕刻一給定厚度，然後執彳手一選擇性成長製程來在該下 万導電線《蝕刻的部份處選擇性地形成該犧牲阻障層。因 此本發明I有利的效果為其可排除額外的微影及蝕刻製 程。 -14- 123.4846
再 該下 下方 同 牲阻 的厚 附 蝕刻 新沉 利的 蓋。 同 層窗 該電 本 以說 了解 因 何與 圖式 CMP CVD 102 〇1) 者，於本發明中，於形成該犧牲阻障層之前，即對於 方導電線執行一私電漿製程。因此，本發明可改善該 導電線及該犧牲阻障層之間的介面特性。 時，在本發明中，於該雙重金屬鑲嵌製程之後，該犧 障層藉由一氬濺鍍製程來蝕刻，以變薄該犧牲阻障層 度。因此，本發明可降低整體介電常數。 帶地，根據本發明，該犧牲阻障層即蝕刻，而構成該 的犧牲阻障層之材料可藉由該氬濺鍍製程來同時重 積在該介層窗孔的内侧壁上。因此，本發明具有一有 效果為其可改進在該介層窗孔内該阻障層之梯級覆 時，本發明具有一有利的效果為，其由於改進了該介 孔内的梯級覆蓋來在使用電鍍之沉積製程時而改進 鍍膜之間隙填入能力。 發明已配合參考一特定應用與一特定具體實施例加 明。對於取得本發明說明之熟知本技藝人士而言，應 本發明範疇内的其他修改與應用。 此隨附申請專利範圍係用來涵蓋本發明範疇内的任 所有此類應用、修改以及具體實施例。 代表符號說明 化學機械研磨 - 化學氣相沉積 半導體基板 第一層間絕緣膜 -15· 104
1234846 (12) 106 第 *^ 硬 光 罩 108 阻 障 層 110 下 方 導 電 線 112 犧 牲 阻 障 層 114 層 間 絕 緣 膜 118 介 層 窗 孔 120 溝 渠 124 種 子 層 126 電 鍍 膜 128 上 方 導 電 線 200 清 洗 容 器 300 硝 酸 蝕 刻 溶液 -16-

Claims (1)

1234846 拾、申讀專利範圍 1. 一種形成複數層導電線之方法，其包含以下步騾： (a) 在一半導體基板上形成一下方導電線，其中形成 一下方層； (b) 執行一濕式清洗製程來移除遺留在該整個結構 上的雜質，並蝕刻該下方導電線之曝光的部份； (c) 執行一選擇性成長製程來在該下方導電線的蝕 刻部份處形成一犧牲阻障層，其係在步騾（b)中蝕刻； (d) 在該整個結構上形成一層間絕緣膜； (e) 藉由一雙重金屬鑲嵌製程來钱刻該層間絕緣 膜，因而該犧牲阻障層曝光了，以形成一雙重金屬鑲 嵌圖案；及 (f) 沉積一電鍍膜，以埋入該雙重金屬鑲嵌圖案，然 後執行一化學機械研磨製程來形成一上方導電線。 2·如申請專利範圍第1項之方法，進一步包含在該步驟（c) 之前的步驟，其形成該下方導電線之上方部份的一表 面處理製程，藉以活化該下方導電線，其中形成該犧 牲阻障層。 3·如申請專利範圍第2項之方法，其中該表面處理製程係 使用H2或SiH4氣體來執行，其溫度在250到400°C。 4·如申請專利範圍第2項之方法，其中該表面處理及選擇 性成長製程係在相同處理室内之原處來執行。 5·如申請專利範圍第1項之方法，其中該選擇性成長製程 係使用一化學氣相沉積來執行。 1234846
6. 如申請專利範圍第1項之方法，其中該犧牲阻障層使用 鎢來形成。 7. 如申請專利範圍第1項之方法，進一步包含在該步騾（e) 之後的步騾，對於該犧牲阻障層執行一氬濺鍍製程， 所以即蝕刻該犧牲阻障層的一部份，然後該蝕刻掉之 犧牲阻障層的材料即重新被沉積在該雙重金屬鑲嵌圖 案的内侧壁上。 8. 如申請專利範圍第1項之方法，其中該下方導電線及該 上方導電線為銅導電線。
TW091136433A 2002-07-02 2002-12-17 Method of forming multi layer conductive line in semiconductor device TWI234846B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037882A KR100475931B1 (ko) 2002-07-02 2002-07-02 반도체 소자의 다층 배선 형성방법

Publications (2)

Publication Number Publication Date
TW200401398A TW200401398A (en) 2004-01-16
TWI234846B true TWI234846B (en) 2005-06-21

Family

ID=36597961

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091136433A TWI234846B (en) 2002-07-02 2002-12-17 Method of forming multi layer conductive line in semiconductor device

Country Status (4)

Country Link
US (1) US6656841B1 (zh)
KR (1) KR100475931B1 (zh)
CN (1) CN1258216C (zh)
TW (1) TWI234846B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043484B1 (en) 2001-03-13 2011-10-25 Novellus Systems, Inc. Methods and apparatus for resputtering process that improves barrier coverage
US7186648B1 (en) 2001-03-13 2007-03-06 Novellus Systems, Inc. Barrier first method for single damascene trench applications
US7781327B1 (en) * 2001-03-13 2010-08-24 Novellus Systems, Inc. Resputtering process for eliminating dielectric damage
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
US20050176237A1 (en) * 2004-02-05 2005-08-11 Standaert Theodorus E. In-situ liner formation during reactive ion etch
KR101068126B1 (ko) * 2004-06-14 2011-09-28 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US7282802B2 (en) * 2004-10-14 2007-10-16 International Business Machines Corporation Modified via bottom structure for reliability enhancement
JPWO2006049225A1 (ja) * 2004-11-08 2008-05-29 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
KR100690881B1 (ko) * 2005-02-05 2007-03-09 삼성전자주식회사 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
US7846832B2 (en) * 2005-07-07 2010-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
US7737556B2 (en) * 2005-09-30 2010-06-15 Taiwan Semiconductor Manufacturing Co., Ltd Encapsulated damascene with improved overlayer adhesion
US20070082477A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Integrated circuit fabricating techniques employing sacrificial liners
US20070099417A1 (en) 2005-10-28 2007-05-03 Applied Materials, Inc. Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop
KR100729126B1 (ko) * 2005-11-15 2007-06-14 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그 형성 방법
KR100720487B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 다마신 공정을 이용한 구리 금속 배선의 형성 방법
KR100744248B1 (ko) * 2005-12-28 2007-07-30 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7435674B2 (en) * 2006-03-27 2008-10-14 International Business Machines Corporation Dielectric interconnect structures and methods for forming the same
US7855147B1 (en) 2006-06-22 2010-12-21 Novellus Systems, Inc. Methods and apparatus for engineering an interface between a diffusion barrier layer and a seed layer
US7645696B1 (en) 2006-06-22 2010-01-12 Novellus Systems, Inc. Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer
US7510634B1 (en) 2006-11-10 2009-03-31 Novellus Systems, Inc. Apparatus and methods for deposition and/or etch selectivity
US7682966B1 (en) 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
US7897516B1 (en) 2007-05-24 2011-03-01 Novellus Systems, Inc. Use of ultra-high magnetic fields in resputter and plasma etching
US7922880B1 (en) 2007-05-24 2011-04-12 Novellus Systems, Inc. Method and apparatus for increasing local plasma density in magnetically confined plasma
JP2009027048A (ja) * 2007-07-23 2009-02-05 Panasonic Corp 半導体装置の製造方法
KR100881517B1 (ko) * 2007-07-25 2009-02-05 주식회사 동부하이텍 반도체 소자의 구리배선 형성 방법
US7659197B1 (en) 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
WO2009079657A2 (en) * 2007-12-18 2009-06-25 Byung Chun Yang High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability
US8703605B2 (en) * 2007-12-18 2014-04-22 Byung Chun Yang High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability
KR100924865B1 (ko) * 2007-12-27 2009-11-02 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
US20090179328A1 (en) * 2008-01-14 2009-07-16 International Business Machines Corporation Barrier sequence for use in copper interconnect metallization
US8017523B1 (en) 2008-05-16 2011-09-13 Novellus Systems, Inc. Deposition of doped copper seed layers having improved reliability
CN102270571B (zh) * 2011-08-26 2016-03-30 上海华虹宏力半导体制造有限公司 半导体器件的制作方法
JP2014236192A (ja) * 2013-06-05 2014-12-15 東京エレクトロン株式会社 酸化マンガン膜の形成方法
US20150235953A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
US11398406B2 (en) * 2018-09-28 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective deposition of metal barrier in damascene processes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6974766B1 (en) * 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
JP3974284B2 (ja) * 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
US6323125B1 (en) * 1999-03-29 2001-11-27 Chartered Semiconductor Manufacturing Ltd Simplified dual damascene process utilizing PPMSO as an insulator layer
US6465345B1 (en) 1999-05-28 2002-10-15 Advanced Micro Devices, Inc. Prevention of inter-channel current leakage in semiconductors
US6436302B1 (en) 1999-08-23 2002-08-20 Applied Materials, Inc. Post CU CMP polishing for reduced defects
US6114243A (en) * 1999-11-15 2000-09-05 Chartered Semiconductor Manufacturing Ltd Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
KR100367734B1 (ko) * 2000-01-27 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 배선형성 방법
JP2001284449A (ja) * 2000-03-31 2001-10-12 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1258216C (zh) 2006-05-31
KR20040003232A (ko) 2004-01-13
US6656841B1 (en) 2003-12-02
CN1466191A (zh) 2004-01-07
KR100475931B1 (ko) 2005-03-10
TW200401398A (en) 2004-01-16

Similar Documents

Publication Publication Date Title
TWI234846B (en) Method of forming multi layer conductive line in semiconductor device
JP4647184B2 (ja) 半導体装置の製造方法
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
US7977235B2 (en) Method for manufacturing a semiconductor device with metal-containing cap layers
US20030207560A1 (en) Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
US7799681B2 (en) Method for forming a ruthenium metal cap layer
JP2003017496A (ja) 半導体装置及びその製造方法
US10008448B2 (en) Dielectric/metal barrier integration to prevent copper diffusion
TW201005906A (en) Semiconductor device and method for fabricating semiconductor device
JP2009194195A (ja) 半導体装置及びその製造方法
US7977791B2 (en) Selective formation of boron-containing metal cap pre-layer
TW200400590A (en) Method for forming copper metal line in semiconductor device
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
JP2007180496A (ja) 金属シード層の製造方法
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
US7732326B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US7018921B2 (en) Method of forming metal line in semiconductor device
US20070007654A1 (en) Metal line of semiconductor device and method for forming thereof
KR20100011799A (ko) 반도체 소자의 제조방법
US7297630B2 (en) Methods of fabricating via hole and trench
JP2007027177A (ja) 半導体装置の製造方法
JP2007194566A (ja) 半導体装置およびその製造方法
KR100265342B1 (ko) 물리증착 방식을 사용한 반도체 장치의 금속배선 공정
KR100859951B1 (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees