1232037 玖、發明說明： 【發明所屬之技術領域】 本發明係關於雜訊抑制電路，其能夠抑制導電線上所傳 導的雜訊。 【先前技術】 眾所週知，開關電源等電子機器，從1 0 0 k Η Z左右的低 頻到數百MHz的高頻廣泛範圍内都常常發生雜訊干擾。由 電子機器所發生的雜訊，經由交流電源線而傳導至其他電 子機器，對其他電子機器恐有造成不良影響之虞。因此， 各國對於由電子機器經由交流電源線而向外部放出的雜 訊，也就是對於雜訊端子電壓，都多有設定種種管制的情 形。各國對於雜訊端子電壓的管制中，對於從1 5 0 k Η z或者 4 5 0 kHz開始，到30MHz之間的頻率範圍，多視為管制對象 的頻率範圍。3 0 Μ Η z以上的頻率範圍，則成為輻射干擾的 管制對象。 於此，以圖2 1和圖2 2表示，在並未實施任何防止雜訊 對策的情形下，開關電源的雜訊端子電壓的頻率特性之一 例。圖2 1表示0〜1 Μ Η ζ頻率範圍的特性，圖2 2則表示0 〜2 0 0 Μ Η ζ頻率範圍的特性。此外，圖2 1和圖2 2中也表示 有雜訊端子電壓的尖峰值。在圖21和圖2 2中，符號2 0 1 顯示共模雜訊所存在的頻率範圍。在圖21中，符號2 0 2 顯示常模雜訊問題存在的頻率範圍。另外，在圖2 1和圖 2 2中，符號2 0 3顯示成為雜訊端子電壓管制對象的頻率範 圍之一例。在圖2 1中，符號2 0 4顯示對應C I S P R (國際無 6 312/發明說明書(補件)/92-08/92113565 1232037 線障礙特別委員會）規格的歐洲規格E N 5 5 0 2 2的雜訊端子 電壓之容許範圍。此外，在圖21中，符號2 0 5顯示對應 F C C (美國聯邦通訊委員會）規格C 1 a s s Β的雜訊端子電壓 之容許範圍。如圖2 1和圖2 2所示，開關電源所產生的雜 訊，包含雜訊端子電壓相關規定的管制對象頻率範圍 1 5 0 k Η z〜3 Ο Μ Η z、以及輻射雜訊相關規定的管制範圍3 Ο Μ Η z 以上的頻率範圍，存在於廣泛的頻率範圍中。 在圖21中，雜訊端子電壓出現較大尖峰值大約75kHz 的頻率，即為開關電源的開關頻率。從圖21可得知，對於 開關頻率所發生的多組高頻波成為較大雜訊。 為防止以上所述之雜訊發生不良影響，以往多將如圖2 3 所示之濾波電路，設置與產生雜訊的電子機器和電源線之 間。於此，就圖2 3所示之濾波電路加以說明。該濾波電路 具備：連接與電源線的兩個端子1 0 1 a和1 0 1 b、以及連接 於雜訊源之電子機器的兩個端子1 0 2 a、1 0 2 b。並且，濾波 電路也具備：以一端連接於端子101a，另一端連接於端子 101b的電容器111;設於端子101a、101b和端子102a、 1 Ο 2 b之間的共模扼流線圈1 1 2 ; —端連接於端子1 Ο 2 a、另 一端接地的電容器113; —端連接於端子102b、另一端接 地的電容器1 1 4 ;以及一端連接於端子1 0 2 a、另一端連接 於端子1 0 2 b的電容器1 1 5。共模扼流線圈1 1 2也具有一個 磁芯1 1 2 a和捲於該磁芯1 1 2 a上的兩線圈1 1 2 b、1 1 2 c。線 圈112b之一端連接於端子101a、另一端連接於端子102a。 線圈112c的一端連接於端子101b、另一端連接於端子 7 312/發明說明書(補件)/92-08/92113565 1232037 1 0 2 b。線圈1 1 2 b和1 1 2 C捲於磁芯1 1 2 a上的方向，係在常 模電流流通於線圈1 1 2 b、1 1 2 c上之時，使流通於各該線圈 112b、1 1 2 c上的電流於磁芯1 1 2 a所引起的電磁束可互相 抵銷的方向。 圖2 3所不的滤波電路的各構成要件當中’共模扼流線 圈1 1 2和電容器1 1 3、1 1 4，都具有減少共模雜訊的功能。 一般而言，電容器113、114合稱為Y電容。此外，電容器 1 1 1、1 1 5，都具有減少常模雜訊的功能。電容器1 1 1、1 1 5， 一般而言，分別被稱為X電容或者跨線電容（c r 〇 s s -the-line capacitor) 〇 以下，就圖2 3所示的濾波電路之問題加以說明。 首先，就該濾波電路在對共模雜訊對策上的問題加以說 明。對於在圖2 3中通過電容器1 1 3、1 1 4流通的漏電流， 在各國都從確保安全性的觀點，也就是由防止觸電的觀點 而言，多將其限制在所規定的規格數值之下。該漏電電流 和電容器1 1 3、1 1 4的電容量成比例。從而，電容器1 1 3、 1 1 4的電容量也被限制在所規定的數值以下。漏電電流的 規格數值，隨各國情形和電源電壓而有所不同，不過一般 而言，電容器1 1 3、1 1 4的電容量都被限制在數千p F以下。 於此，圖2 4中，以一例顯示包含電容器1 1 3、1 1 4的Y 電容的阻抗之頻率特性。在圖2 4中，分別表示電容器1 1 3、 114 的容量數值分別在 330pF、 680pF、 lOOOpF、 2200pF、 4 7 0 0 p F、或者1 0 0 0 0 p F時的特性。 在圖2 1中所示的開關電源的雜訊端子電壓頻率特性例 8 312/發明說明書(補件)/92-08/92113565 1232037 中，5 0 0 k Η z以下的頻率範圍内，雜訊變得較大。但是，如 圖2 4所示在5 0 0 k Η z以下的頻率範圍内，Y電容的阻抗較 大，在該頻率範圍内無法期待Υ電容對於減少共模雜訊的 貢獻能力。從而，圖21所示的濾波電路中，在500kHz以 下的頻率範圍内，造成無法充分減少共模雜訊的問題。 接著，就圖2 3所示的濾波電路之在常模雜訊對策上的 問題加以說明。在圖2 3所示的濾波電路中，因為共模扼流 線圈112的電磁束外漏而造成的漏電感（leak inductance) 發生。圖2 5表示在圖2 3中加入假線圈的電路，具有相等 於圖23所示濾波電路的漏電感之電感值。圖25所示的電 路，係在圖2 3所示的電路中，共模扼流線圈1 1 2的線圈 1 1 2 b和端子1 0 2 a之間，設置假線圈1 1 6，而在共模扼流線 圈1 1 2的線圈1 1 2 c和端子1 0 2 b之間設置假線圈1 1 7。 在圖2 5所示的電路中，具有減少常模雜訊功能的元件， 係電容器1 1 1、1 1 5、和線圈1 1 6、1 1 7。由此等構成；τ型濾 波器。但是，線圈1 1 6、1 1 7的電感，也就是共模扼流線圈 1 1 2中的漏電感，隨著共模扼流線圈1 1 2的電感、和線圈 1 1 2的線圈1 1 2 b、1 1 2 c之間的結合係數而改變。因此，一 般而言，漏電感不但較難取較大值，並且也較難設計為能 取得任意數值。 此外，一般而言，常模雜訊在1 MHz以下的低頻範圍内 造成問題。在這樣的頻率範圍中，頻率設為f，則線圈阻 抗的絕對值即可以2 7Γ f L來表示。從而，在1 Μ Η z以下的 低頻範圍内，為了能夠將線圈阻抗的絕對值放大而充分減 9 312/發明說明書(補件)/92-08/92113 565 1232037 少常模雜訊，即需要具有更大電感的線圈。因此，在圖2 3 所示的濾波電路中，即發生無法充分減少常模雜訊的問題。 於此，實際的濾波電路，多為如圖2 6所示的結構。圖 2 6所示的濾波電路，具備：連接與電源線的兩個端子1 0 1 a 和1 0 1 b、以及連接於雜訊源電子機器的兩個端子1 0 2 a、 102b。並且’濾·波電路也具備：一端連接於端子101a的保 險絲1 2 1 ;以一端連接於保險絲1 2 1的另一端，另一端連 接於端子101b的電容器111;以及連接於電容器111兩端 的共模扼流線圈1 1 2。共模扼流線圈1 1 2具有一個磁芯1 1 2 a 和捲於該磁芯1 1 2 a上的兩線圈1 1 2 b、1 1 2 c。線圈1 1 2 b之 一端連接於保險絲1 2 1的另一端、而線圈1 1 2 c的一端連接 於端子1 0 1 b。 圖2 6所示的濾波電路，並且也具備：以一端連接於線 圈112b另一端，而另一端連接於線圈112c另一端的電容 器1 2 2 ; —端連接於線圈1 1 2 b的另一端，而另一端接地的 電容器1 2 3 ; —端連接於線圈1 1 2 c另一端，另一端接地的 電容器124;設於電容器123、124和端子102a、102b之 間的共模扼流線圈1 2 5。共模扼流線圈1 2 5具有一個磁芯 1 2 5 a和捲繞於該磁芯1 2 5 a上的兩線圈1 2 5 b、1 2 5 c。線圈 125b之一端連接於電容器123的一端、另一端連接於端子 102a。線圈125c的一端連接於電容器124的一端、另一端 連接於端子1 0 2 b。 圖2 6所示的濾波電路，其實就是圖2 3的濾波電路加上 共模扼流線圈1 2 5所構成的。如依照圖2 6所示的濾波電 10 312/發明說明書(補件)/92-08/92113565 1232037 路，藉由共模扼流線圈1 2 5，即可補充圖2 3所示濾波 的共模雜訊減少功能不足以及常模雜訊減少功能不足 題。但是，圖2 6所示的濾波電路，因為具有兩個共模 線圈1 1 2、1 2 5，不但使得電路結構複雜，並且造成濾 路更大型化的問題。 此外，在圖26所示的濾波電路中，為了在1 MHz i 的低頻範圍内充分減少常模雜訊，必須使各共模扼流 1 1 2、1 2 5的漏電感加大。因此，必須增加各線圈1 1 2 的線圈數目。各線圈1 1 2、1 2 5的圈數目增加的話，線 間的浮游電容也增加，造成在高頻範圍中的雜訊減少 降低等問題。而且，為了減少各線圈1 1 2、1 2 5的浮游1 可將各線圈1 1 2、1 2 5的構造，將線圈分離成多數個部 構造。但是如此一來，另外又會造成各線圈1 1 2、1 2 5 增力口的問題。 【發明内容】 本發明之目的在於，提供雜訊抑制電路，其能夠抑 泛範圍中的雜訊。 本發明之雜訊抑制電路，其係插入於連接在雜訊發 源上的兩條導電線途徑中，藉以抑制雜訊發生來源所 而傳導於導電線上的雜訊，具備：主要用來減少第一 範圍内雜訊的第一雜訊減低電路；以及主要用來減少 比第一頻率範圍内頻率更低頻率的第二頻率範圍内雜 第二雜訊減低電路，其中第一雜訊減低電路具有：檢 置，配置於導電線上所規定位置，用來檢測出傳導於 312/發明說明書(補件)/92-08/92113565 電路 的問 扼流 波電 乂下 線圈 、125 圈之 效果 ί容， 分的 成本 制廣 生來 產生 頻率 包含 訊的 測裝 導電 11 1232037 線上的雜訊；逆相信號產生裝置，用來產生和檢測裝 檢測出的雜訊相反相信號的逆相信號；以及雜訊抵消 置，配置在導電線和檢測裝置不同位置上，對導電線 由逆相信號產生裝置所產生的逆相信號，藉以將導電 的雜訊抵消。 在本發明的雜訊抑制電路中，在以第一雜訊減低電 低第一頻率範圍内的雜訊之同時，也能以第二雜訊減 路，能夠減低包含比第一頻率範圍内頻率更低的頻率 的第二頻率範圍内的雜訊。 本發明的雜訊抑制電路中，第一雜訊減低電路，也 低共模雜訊。 此外，在本發明的雜訊抑制電路中，第二雜訊減低 路，也可減低常模雜訊。 此外，在本發明的雜訊抑制電路中，第二雜訊減低 路，也可包含在所規定共振頻率下共振的並聯共振電 能夠減低包含共振頻率的頻率範圍内的雜訊。 在第二雜訊減低電路包含有並聯共振電路的情形下 二雜訊減低電路所減低雜訊的頻率範圍，也可設定為 訊發生來源所產生的雜訊的大小取其尖峰值時的頻率 在内。 本發明的雜訊抑制電路中，第二雜訊減低電路，也 有插入其中一導電線途徑中的線圈、以及對線圈並聯 的電容器’線圈和電容器構成並聯共振電路。 本發明的雜訊抑制電路中，第二雜訊減低電路，也 312/發明說明書(補件)/92-08/92113565 置所 裝 注入 線上 路減 低電 在内 可減 電 電 路， ，第 將雜 包含 可具 連接 可具 12 1232037 有一個磁芯、和捲繞在磁芯上的兩個線圈、以及對其中之 一線圈並聯連接的電容器，而捲繞在磁芯上的兩個線圈 中，其中之一線圈插入於一導電線途徑中，另一線圈插入 另一導電線途徑中，由之一線圈以及電容器構成並聯共振 電路。 本發明的雜訊抑制電路中，第二雜訊減低電路，也可具 有插入其中一條導電線途徑中的第一線圈、對第一線圈並 聯連接的第一電容器、插入另一條導電線途徑中的第二線 圈、以及對第二線圈並聯連接的第二電容器，其中第一線 圈和第一電容器構成第一並聯共振電路，而第二線圈和第 二電容器構成第二並聯共振電路。 本發明的雜訊抑制電路中，第二雜訊減低電路，具有插 入其中一條導電線途徑中的線圈、對線圈並聯連接的第一 電容器、一個磁芯、和捲繞在磁芯上的兩個線圈、以及對 其中之一線圈並聯連接的第二電容器，其中之一線圈插入 於一導電線途徑中，另一線圈插入另一導電線途徑中，由 線圈以及第一電容器構成第一並聯共振電路，而一線圈以 及第二電容器構成第二並聯共振電路亦可。 本發明的雜訊抑制電路中，第二雜訊減低電路，具有一 個磁芯、和捲繞在磁芯上的第一線圈和第二線圈、以及設 在第二線圈兩端之間的電容器，其中第一線圈插入於一導 電線途徑中，而第二線圈和電容器構成並聯共振電路亦可。 本發明的雜訊抑制電路中，第二雜訊減低電路，具有一 個磁芯、和捲繞在磁芯上的第一線圈和第二線圈’其中第 13 3Π/發明說明書(補件)/92_〇8/92113565 1232037 一線圈插入於一導電線途徑中，而第二線圈，構成由依照 第二線圈的電感和第二線圈的線間電容值所定的共振頻率 而共振的並聯共振電路亦可。 本發明的雜訊抑制電路中，共振頻率亦可在1 Μ Η z以下。 【實施方式】 以下參照圖式詳細說明本發明之較佳實施形態。 首先，參照圖1，就本發明一實施形態相關雜訊抑制電 路之概略構造加以說明。本實施形態相關之雜訊抑制電路 1，係插入於連接在成為雜訊發生來源的電子機器2上的兩 條導電線3 a、3 b途中。導電線3 a、3 b係連接於輸送交流 電或者直流電的電源線4上。電源線4包含有兩條導電線 4 a、4 b。導電線3 a、3 b分別連接於導電線4 a、4 b。電子 機器2經由導電線3 a、3 b，從電源線4接受電力供應。電 子機器2為例如開關電源等設備。 雜訊抑制電路1，係用來抑制由電子機器2所發生，經 導電線3 a、3 b所傳輸的雜訊。雜訊抑制電路1具備有低頻 區域雜訊減低電路1 0和高頻區域雜訊減低電路8 0。低頻 區域雜訊減低電路1 0經由導電線3 a、3 b而連接於電子機 器2。高頻區域雜訊減低電路8 0則對於低頻區域雜訊減低 電路1 0串聯連接，並且和電源線4的導電線4 a、4 b連接。 此外，在電子機器2和電源線4之間所配置的低頻區域雜 訊減低電路1 0和高頻區域雜訊減低電路8 0的配置，也可 和圖1所示配置相反。 高頻區域雜訊減低電路80主要用來減少第一頻率範圍 14 312/發明說明書(補件)/92-08/92113565 1232037 内的雜訊。低頻區域雜訊減低電路1 0主要用來減少包含有 比第1頻率範圍内的頻率更低頻的第2頻率範圍内的雜 訊。高頻區域雜訊減低電路8 0對應於本發明中第1雜訊減 低電路，低頻區域雜訊減低電路1 0則對應於本發明中第2 雜訊減低電路。第1頻率範圍為包含例如1 Μ Η ζ〜3 Ο Μ Η ζ在 内的範圍，而第2頻率範圍為包含例如0〜1 Μ Η ζ在内的範 圍，或者該範圍内一部分的範圍。 低頻區域雜訊減低電路1 0和高頻區域雜訊減低電路8 0 被收納於相對成為接地功能的框體5中。低頻區域雜訊減 低電路1 0和高頻區域雜訊減低電路8 0中連接接地的部分 連接於接地線3 c上。該接地線3 c電氣性連接於框體5上。 高頻區域雜訊減低電路8 0可配置在比低頻區域雜訊減低 電路1 0更靠近框體5的位置。此外，電源線4在除了導電 線4 a、4 b之外還有接地線的情形，接地線3 c可和該電源 線4的接地線作電氣性連接。 雜訊抑制電路1也可和電子機器2分開，也可和電子機 器2成一體化。雜訊抑制電路1和電子機器2分開的情形， 框體5為雜訊抑制電路1的專用框體。而在雜訊抑制電路 1和電子機器2成一體的情形，框體5也可作為電子機器2 的框體，也可以做收容於電子機器2的框體内的雜訊抑制 電路1專用的框體。在電子機器2中連接於接地的部分， 也可連接於接地線3 c。 接著，參照圖2，說明高頻區域雜訊減低電路8 0的具體 t路結構之一例。圖2所示的高頻區域雜訊減低電路8 0， 15 312/發明說明書(補件)/92-08/92113 5 65 1232037 係為減少在導電線3 a、3 b上傳輸的共模雜訊之用。於此， 高頻區域雜訊減低電路8 0係說明當配置在低頻區域雜訊 減低電路1 0和電源線4之間之情形。高頻區域雜訊減低電 路8 0具備有連接於低頻區域雜訊減低電路1 0的兩個端子 8 1 a、8 1 b、和連結於電源線4的導電線4 a、4 b的兩端子 82a 、 82b ° 高頻區域雜訊減低電路8 0並且具備：檢測電路8 4，配 置於導電線3 a、3 b的規定位置上，用來檢測出傳輸於導電 線3 a、3 b上的共模雜訊；逆相信號產生電路8 5，用來產 生和該檢測電路8 4所檢測出的信號相反方向的信號；注入 電路8 6，在導電線3 a、3 b上配置於和檢測電路8 4不同的 位置，用來對導電線3 a、3 b將逆相信號產生電路8 5所產 生的逆相信號注入；阻抗元件8 7，在導電線3 a、3 b上設 置於檢測電路8 4所設的位置和注入電路8 6所設的位置之 間，具有可用來減少所通過的雜訊的波尖峰值之阻抗；以 及阻抗元件8 8，設置於逆相信號產生電路8 5和注入電路 86之間。 檢測電路8 4即對應為本發明的檢測裝置。逆相信號產 生電路8 5在本發明中對應為逆相信號產生裝置。注入電路 8 6則對應為本發明的雜訊抵消裝置。 阻抗元件8 8用來調整逆相信號的相位，使得輸入於注 入電路86的雜訊和由注入電路86注入導電線3a、3b的逆 相信號的相位差能夠接近於1 8 0 ° 。此外，由該阻抗元件 8 8，可將由注入電路8 6注入導電線3 a、3 b的逆相信號的 16 312/發明說明書(補件)/92-08/92113565 1232037 波尖峰值，儘量調整到和輸入注入電路8 6的雜訊波尖峰值 接近。 檢測電路8 4具有：電容器8 4 a，其一端連接於導電線 3 a，另一端連接於逆相信號產生電路8 5的輸入端；以及電 容器84b，其一端連接於導電線3b，另一端連接於逆相信 號產生電路8 5的輸入端。電容器8 4 a、8 4 b，分別在導電 線3a、3b上的電壓變化當中，讓高頻成分通過，而截斷包 含交流電頻率的低頻成分。注入電路8 6具有：一端連接於 阻抗元件88的輸出端，另一端連接於導電線3a的電容器 8 6 a ;以及一端連接於阻抗元件8 8的輸出端，另一端連接 於導電線3 b的電容器8 6 b。在本例中，注入電路8 6經由 電容器8 6 a、8 6 b，對於導電線3 a、3 b，供應能對應逆相信 號的同樣電壓變化。 逆相信號產生電路8 5具有變壓器8 9。變壓器8 9的一次 線圈一端連接於電容器8 4 a、8 4 b。變壓器8 9的一次線圈 的另一端，和變壓器8 9的二次線圈一端同樣接地。變壓器 8 9的二次線圈另一端連接於阻抗元件8 8。阻抗元件8 7上 使用共模扼流線圈9 0，而阻抗元件8 8上使用線扼流線圈 9 1或者具有同等相位特性的阻抗元件。 電容器84a、84b、86a、86b的電容值，設定為例如能 使洩漏電流值在所規定規格數值之内。具體而言，電容器 84a、84b、86a、86b的電容值，在例如10〜20,000pF的 範圍内。 此外，變壓器8 9的一次線圈和二次線圈的圈數比，係 17 312/發明說明書(補件)/92-08/92113565 1232037 以1 : 1為理想，但也可考慮變壓器8 9的信號衰減而改變 圈數比。 接著，就圖2所示高頻區域雜訊減低電路8 0的作用加 以說明。在該高頻區域雜訊減低電路8 0中，從阻抗元件 8 7到檢測電路8 4側的導電線3 a、3 b (以下僅稱為檢測電 路8 4側的導電線3 a、3 b )上所產生的雜訊，通過阻抗元 件8 7，由阻抗元件8 7也流入注入電路8 6側的導電線3 a、 3 b (以下僅稱為注入電路8 6側的導電線3 a、3 b )的時候， 注入電路86側的導電線3a、3b上雜訊的頻率尖峰值，比 檢測電路8 4側的導電線3 a、3 b上的雜訊的頻率尖峰值更 小。此外，在該高頻區域雜訊減低電路8 0中，藉由阻抗元 件8 7，可使檢測電路8 4側的導電線3 a、3 b上的雜訊的頻 率尖峰值和注入電路86的導電線3a、3b上的雜訊的頻率 尖峰值，維持在不同的狀態下。 另外，在圖2所示的高頻區域雜訊減低電路8 0中，藉 由檢測電路8 4來檢測出導電線3 a、3 b上的共模雜訊。而 且，藉由逆相信號產生電路8 5，產生出和檢測電路8 4所 檢測出的雜訊信號方向相反的逆相信號。並且，藉由注入 電路86，對於導電線3a、3b注入由逆相信號產生電路85 所產生的逆相信號。如此一來，注入電路8 6側的導電線 3 a、3 b上的共模雜訊即可互相抵消。 附帶說明，通過阻抗元件8 7以後的雜訊的頻率尖峰值， 比通過阻抗元件8 7之前的頻率尖峰值變得更小。因此，必 須將由注入電路8 6注入於導電線3 a、3 b的逆相信號的頻 18 312/發明說明書(補件)/92-08/92113 5 65 1232037 率尖峰值，調整得更接近通過阻抗元件8 7後輸入注入電路 8 6的雜訊的頻率尖峰值。 此外，在圖2所示高頻區域雜訊減低電路8 0中，因阻 抗元件88的存在，不但可使輸入注入電路86的雜訊和由 注入電路8 6注入導電線3a、3b的逆相信號之間的相位差 盡可能接近1 8 0度，同時也可使由注入電路8 6注入導電線 3 a、3 b的逆相信號的頻率尖峰值，更加接近輸入注入電路 8 6的雜訊的頻率尖峰值。因此，如依照該高頻區域雜訊減 低電路8 0 ’即可更有效的減低注入電路8 6側的導電線3 a、 3b上的雜訊。 相對於具有圖2 2所示雜訊端子電壓的頻率特性的開關 電源，圖3為顯示圖2所示連接高頻區域雜訊減低電路8 0 時的雜訊端子電壓的頻率特性的一例。附帶說明，在圖3 所示的例中，顯示雜訊端子電壓的尖峰值。此外，在該例 中，電容器84a、84b的電容值為2200pF，電容器86a、86b 的電容值為1 0 0 0 p F，而線圈8 9、9 0、9 1的電感，分別在 0 . 1 m Η以下、3 m Η以下、3 m Η以下。如比較圖3和圖2 2，即 可知藉由高頻區域雜訊減低電路8 0，可減少1 Μ Η ζ以上頻 率範圍内的雜訊。 圖4為圖2所示高頻區域雜訊減低電路8 0特性和圖2 6 所示濾波電路特性，衰減比的頻率特性圖。在圖4中，符 號9 8所示為圖2 6所示濾波電路特性，符號9 9為圖2所示 高頻區域雜訊減低電路8 0的特性。此外，圖4所示之例， 係將圖2的電容器8 4 a、8 4 b的電容值2 2 0 0 p F，電容器8 6 a、 19 312/發明說明書(補件)/92-08/92113565 1232037 8 6 b的電容值1 0 0 0 p F，線圈8 9、9 0、9 1的電感，分別在 0 · 1 m Η以下、3 in Η以下、3 m Η以下。另外，圖4所示的例中， 係將圖2 6所示的濾波電路中電容器1 1 1的電容值定為 0.47/zF，電容器122的電容值等位0.47//F，電容器123、 1 2 4的電容值為2 2 0 0 p F、線圈1 1 2、1 2 5的電感分別是 1OmH 、 1OmH ° 由圖4即可知，圖2所示的高頻區域雜訊減低電路8 0， 在1 Μ Η z以上的頻率範圍内，所奏功效比圖2 6所示濾、波電 路的雜訊減少效果更大。但是，在圖2所示的高頻區域雜 訊減低電路8 0中，在比1 Μ Η ζ更低的頻率範圍内，很難獲 得充分的去除雜訊效果。這是因為，在圖2所示的高頻區 域雜訊減低電路80中，流通於電容器84a、84b、86a、86b 的洩漏電流受到限制，而使得電容器8 4 a、8 4 b、8 6 a、8 6 b 的容量也受到限制的關係。 於此，在本實施形態中，設置低頻區域雜訊減低電路1 0 使其能和高頻區域雜訊減低電路8 0串聯連接，因此可使雜 訊抑制電路1獲得實現，能夠抑制包含廣泛頻率範圍中的 雜訊。 接著，參照圖5和圖6，就低頻區域雜訊減低電路1 0的 兩個具體結構例而加以說明。於此，說明的是低頻區域雜 訊減低電路1 0配置於電子機器2和高頻區域雜訊減低電路 8 0之間的構造。 圖5所示的低頻區域雜訊減低電路1 0，具備連接於電子 機器2的兩個端子2 1 a、2 1 b ;以及連接於高頻區域雜訊減 20 312/發明說明書(補件)/92-08/92113565 1232037 低電路8 0的兩端子8 1 a、8 1 b的兩個端子2 2 a、2 2 b。低頻 區域雜訊減低電路1 0另外又具備設在端子2 1 a、2 1 b和端 子2 2 a、2 2 b之間的常模雜訊濾波電路6 1。該常模雜訊濾 波電路61具有：一端連接於端子21a、另一端連接於端子 22a的線圈63，和一端連接於22a、另一端連接於22b的 電容器64 。 如圖21所示，在1 Μ Η z以下的頻率範圍内，尤其常模 雜訊會成為問題。於此，圖5所示的低頻區域雜訊減低電 路1 0，為減少1 Μ Η ζ以下頻率範圍内的常模雜訊，具有常 模雜訊濾波電路6 1。附帶說明，該常模雜訊濾波電路6 1 也可對高頻區域雜訊減低電路8 0串聯設置。從而，常模雜 訊濾波電路6 1所配置的位置，無論是否在電子機器2和高 頻區域雜訊減低電路8 0之間，或者在高頻區域雜訊減低電 路8 0和電源線4之間皆可，而且，無論連接在開關電源的 整流電路的輸入端或者輸出端的位置皆可。 如圖21所示，在1 Μ Η ζ以下的頻率範圍，不但常模雜 訊，也存在有共模雜訊。於此，圖6所示的低頻區域雜訊 減低電路1 0，係為可減少1 Μ Η ζ以下頻率範圍内的常模雜 訊和共模雜訊。圖6所示的低頻區域雜訊減低電路1 0，除 了圖5所示的低頻區域雜訊減低電路1 0結構之外，還加上 在常模雜訊濾波電路6 1和端子2 1 a、2 1 b之間設置共模雜 訊濾波電路6 2的構成。共模雜訊濾波電路6 2，具有共模 扼流線圈6 5。該共模扼流線圈6 5具有一個磁芯6 5 a、和捲 繞在該磁芯6 5 a上的兩線圈6 5 b、6 5 c。線圈6 5 b的一端連 21 312/發明說明書(補件)/92-08/92113565 1232037 接於端子2 1 a、另一端連接於常模雜訊濾波電路6 1的線圈 63。線圈65c的一端連接於21b、另一端連接於端子22b。 在設計圖6所示低頻區域雜訊減低電路1 0的共模扼流 線圈6 5之際，只需要考慮如何減少例如在1 Μ Η z以下的低 頻範圍内的共模雜訊即可。從而，在線圈6 5中，不需要採 用減少線圈之間浮游電容的特殊構造。其結果，可以廉價 的實現共模雜訊濾波電路6 2。 參照圖7到圖1 0，說明5圖所示低頻區域雜訊減低電路 1 0中線圈6 3的電感以及電容器6 4的電容值和低頻區域雜 訊減低電路1 0特性之間的關係。相對於圖2 1所示具有雜 訊端子電壓頻率特性的開關電源，圖7到圖1 0，分別顯示 連接上圖5所示低頻區域雜訊減低電路1 0時的雜訊端子電 壓的頻率特性之例。圖7所示之例中，線圈6 3的電感為 380#Η’電容64則使用電容值分別為0.47//F的四個電 容器並聯連接，使得電容器64的電容值成為0.47x4//F。 圖8所示之例中，線圈63的電感為33//Η，電容器64的 電容值則為0 . 4 7 // F。圖9所示之例中，線圈6 3的電感為 33//Η，電容器64的電容值成為0.1//F。圖10所示之例 中，線圈63的電感為33//Η，電容器64的電容值為0.068 // F 〇 由圖7到圖1 0可得知，線圈6 3的電感以及電容器6 4 的電容值越大，1 MHz以下的頻率範圍内的雜訊減低效果 就越大。此外，在圖7到圖1 0所示的例子中，顯示雜訊端 子電壓的時間上的尖峰值。關於雜訊端子電壓的規定中， 22 312/發明說明書(補件)/92-08/92113565 1232037 只要雜訊端子電壓的時間平均值不超過容許值即可。圖7 到圖1 0所示的例，雜訊端子電壓的時間平均值都在容許基 準之下。 接著，考量圖5所示低頻區域雜訊減低電路1 0中線圈 6 3的電感和電容器6 4電容值的較佳數值。於此，將線圈 6 3的阻抗設定為X l，而將線圈6 3的電感設定為L，電容 器64的阻抗為Xc，電容器64的電容值為C。此外，圖5 所示低頻區域雜訊減低電路1 0中，端子2 1 a、2 1 b之間的 常模雜訊的電壓值為Vin，端子22a、22b之間的常模雜訊 的電壓值為V。u t。V i n和V。u t之間的關係，可以下列公式表 示：附帶說明，ω為雜訊的角頻率，j為，（-1 )。
Vout = VinX { Xc/ ( Xl + Xc ) } =VinX [ ( - 1 / j ω C ) / { j ω L - ( 1 / j ω C ) }] =V i n x {1/ ( ω 2 · L · C + 1 ) } ^ V i n x (1/ ω2· L · C) 從以上公式可得知，LxC的數字越大，減少雜訊的效果 也越大。於此，使L=x//H、C=y//F。在圖7所示例中xy =7 1 4 . 4，圖8所示例中X y = 1 5. 5 1，在圖9所示例中X y =3, 3，圖1 0所示例中X y = 2 · 2 4 4。由此可知，相對於圖 2 1所示特性的雜訊端子電壓，X y 2 2即已足夠。但是，依 雜訊基準不同，有些狀況下例如X y g 1也已足夠。 但是，1 MHz以下的低頻範圍中為了獲得較大的雜訊減 少效果，如以下所說明，使用在1 MHz以下的所規定共振 頻率下產生共振的並聯共振電路將更具效果。 23 312/發明說明書(補件)/92-08/92113 565 1232037 於此，參照圖1 1和圖1 2就並聯共振電路加以說明。圖 1 1為顯示並聯共振電路的電路圖。該並聯共振電路具備： 兩個端子1 1、1 2、在該兩端子1 1、1 2之間互相並聯連接 的線圈1 3以及電容器1 4。線圈1 3具有一個磁芯1 3 a和捲 繞於該磁芯1 3 a上的線圈1 3 b。在圖1 1中，符號1 5表示 具有和磁芯1 3 a上的磁氣損失等所引起的線圈1 3内部阻抗 相等的阻抗值的假設電阻。如圖1 1所示，假設電阻器1 5 可視為對線圈1 3串聯連接。 於此，圖11中的線圈13的電感為L，電容器14的電容 值為C，電阻器1 5的電阻值為R s。則圖1 1所示並聯共振 電路的共振頻率F 〇可以下列公式表示： f 〇 - 1 / { 2 ^ ^ ( L . C ) } 圖1 2為概念式分別顯示圖1 1所示並聯共振電路和線圈 1 3的阻抗絕對值之頻率特性說明圖。在圖1 2中，符號1 8 顯示並聯共振電路的特性，符號1 9表示線圈1 3的單獨特 性。如圖1 2所示，並聯共振電路的阻抗的絕對值，在共振 頻率以取得其尖峰值。尖峰值等於電阻值R s。相對於 此，線圈1 3頻率為f之下單獨的阻抗絕對值以2 7Γ f L表 示。在共振頻率F。中，並聯共振電路的阻抗絕對值，比線 圈1 3單獨阻抗的絕對值大很多。因此可知，在導電線圖中 插入並聯共振電路，將該在共振頻率F 〇設定在要減少雜訊 頻率的附近，即可有效的減少該雜訊。在圖1 1所示的並聯 共振電路中，改變線圈1 3的電感L或者電容器1 4的電容 值C至少其中之一，即可使共振頻率F。改變。在並聯共振 24 312/發明說明書(補件)/92-08/92113565 1232037 電路中改變共振頻率F。的方法，可先在並聯共振電路使電 容器1 4可交換，經由電容器1 4的交換，來改變電容器1 4 的電容值的方法，簡便而受歡迎。 於此，參照圖1 3，說明圖1 1所示並聯共振電路中改變 電容器1 4的電容值時，阻抗絕對值之頻率特性的變化。在 圖13中，圖11所示的並聯共振電路中，顯示五種情形下 的特性：無電容器1 4時，也就是只有線圈1 3單獨存在時 的情形；以及電容器14的電容值C分別為5pF、10pF、 2 0 p F、4 7 p F、1 0 0 p F時的特性。附帶說明，電感L為2 m H、 電阻值Rs為20Ω 。 從圖1 3可知’如依圖1 1所不的並聯共振電路’在共振 頻率F。中，和只有線圈1 3單獨存在的情形比較，可使得 阻抗的絕對值更大。例如，電容器1 4的電容值C為1 0 0 p F 的時候的並聯共振電路中，和只有線圈1 3單獨的情形相比 較，阻抗絕對值大約成為4倍。 此外，從圖1 3可知，如依圖1 1所示的並聯共振電路， 藉由改變電容器14的電容值C，即可輕易控制共振頻率F〇。 另外在單獨只有線圈1 3的情形下，為了在數百k Η z左 右的低頻中獲得足夠大的阻抗絕對值，必須使得線圈1 3 的電感L非常大，例如需要在20mH以上。相對於此，如依 照圖1 1所示的並聯共振電路，在將線圈1 3的電感L維持 在2 mH左右之低的數值的同時，仍能在1 MHz以下的低頻 中獲得足夠大的阻抗絕對值。如此，即可使線圈1 3縮小。 附帶說明，因圖1 1中的線圈1 3有浮游的線間電容存 25 312/發明說明書(補件)/92-08/92113565 1232037 在，故即使只有線圈1 3，線圈1 3的電感L和線圈1 3的線 間電容，仍能讓線圈1 3維持並聯共振特性。但是，在此情 形中，因為線圈1 3的線間電容值較小而使得共振頻率提 高，在1 Μ Η z以下的頻率範圍内較難獲得較高的阻抗絕對 值。 接著，參照圖1 4到圖1 9，說明包含並聯共振電路的低 頻區域雜訊減低電路1 0構造的六個例子。 圖1 4所示的第一例的低頻區域雜訊減低電路1 0，具備： 經由導電線3a、3b而連接於電子機器2上的兩個端子 21a、21b和連接於高頻雜訊減低電路80的端子81a、81b 的兩個端子22a、22b。端子21b和22b之間藉著導電線連 接。低頻雜訊減低電路1 0更具備有在端子2 1 a、2 2 a之間 彼此並聯連接的線圈2 3以及電容器2 4。線圈2 3具備磁芯 2 3 a和捲繞於此磁芯的線圈2 3 b。線圈2 3以及電容器2 4 構成並聯共振電路。圖1 4所示之低頻雜訊減低電路1 0可 減低常模雜訊。 圖1 5所示之第二例的低頻雜訊減低電路1 0，與圖1 4所 示之電路同樣地具備端子2 1 a、2 1 b、2 2 a、2 2 b。低頻區域 雜訊減低電路1 0並且具備：設於端子2 1 a、2 1 b和端子 2 2 a、2 2 b之間的共模扼流線圈2 5。該共模扼流線圈2 5具 有一個磁芯2 5 a和捲繞於該磁芯2 5 a上的兩個線圈2 5 b、 25c。線圈25b —端連接於端子21a、另一端連接於端子 22a。線圈25c —端連接於端子21b、另一端連接於端子 2 2 b。線圈2 5 b、2 5 c捲繞在磁芯2 5 a上的方向，係常模電 26 312/發明說明書(補件)/92-08/92113565 1232037 流流通於線圈2 5 b、2 5 c時，能使流於各線圈2 5 b、2 5 c上 的電流所引起的磁芯2 5 a的磁束能互相抵消的方向。低頻 區域雜訊減低電路1 0並且具備能對線圈2 5 c並聯連接的電 容器2 6。線圈2 5 c和電容器2 6構成並聯共振電路。圖1 5 所示的低頻區域雜訊減低電路1 0，減低共模雜訊。此外， 也可不是使電容器2 6對線圈2 5 c並聯，而是對線圈2 5 b 並聯連接亦可。 圖1 6所示的第三例的低頻區域雜訊減低電路1 0，係在 圖1 5所示的電路中，加上對線圈2 5 b並聯連接的電容器 27。電容器26、27的電容值相等。圖16所示低頻區域雜 訊減低電路1 0中，由共模扼流線圈2 5以及電容器2 6、2 7 構成並聯共振電路。該低頻區域雜訊減低電路1 0可減低共 模雜訊。 圖1 7所示的第四例的低頻區域雜訊減低電路1 0，係在 圖14所示電路中，在端子21b、22b之間加入互相並聯連 接的線圈3 3和電容器3 4。線圈3 3具有磁芯3 3 a和捲繞於 該磁芯3 3 a上的線圈3 3 b。在圖1 7所示的低頻區域雜訊減 低電路1 0中，線圈2 3和電容器2 4構成第一並聯共振電 路，線圈3 3和電容器3 4構成第二並聯共振電路。圖1 7 所示之低頻區域雜訊減低電路1 0，可減低常模雜訊以及共 模雜訊。 圖1 8所示的第五例的低頻區域雜訊減低電路1 0，係在 圖1 4所示電路中，加入電容器4 1和共模扼流線圈4 5、電 容器4 6。電容器4 1的一端連接於端子2 1 a反面側的線圈 27 312/發明說明書(補件)/92-08/92113565 1232037 2 3和電容器2 4的連接點上，電容器41的另一端連接於端 子2 1 b。共模扼流線圈4 5具有一個磁芯4 5 a和捲繞於該磁 芯45a上的兩線圈45b、45c。線圈45b —端連接於電容器 41的一端，另一端連接於端子22a。線圈45c —端連接於 電容器41的另一端，另一端連接於端子22b。線圈45b、 4 5 c捲繞在磁芯4 5 a上的方向，係常模電流流通於線圈 4 5 b、4 5 c時，能使流於各線圈4 5 b、4 5 c上的電流所引起 的磁芯4 5 a的磁束能互相抵消的方向。電容4 6對線圈 4 5 c並聯連接。此外，電容器4 6也可不對線圈4 5 c並聯， 而對線圈4 5 b並聯連接亦可。而且，除了對線圈4 5 c並聯 連接的電容器4 6之外，也可另設對線圈4 5 b並聯連接的電 容器。 在圖1 8所示的低頻區域雜訊減低電路1 0中，線圈2 3 和電容器2 4構成第一並聯共振電路，線圈4 5 c和電容器 4 6構成第二並聯共振電路。該低頻區域雜訊減低電路1 0， 可由線圈2 3和電容器2 4構成的並聯共振電路和電容器4 1 來減低常模雜訊，另由共模扼流線圈4 5和電容器4 6來減 低共模雜訊。 圖1 9所示的第六例的低頻區域雜訊減低電路1 0，和圖 1 4同樣具備端子2 1 a、2 1 b、2 2 a、2 2 b。低頻區域雜訊減低 電路1 0並且具有：一個磁芯5 1、和捲繞於該磁芯5 1上的 第一線圈5 2和第二線圈5 3、以及設於第二線圈5 3兩端之 間的電容器54。第一線圈52的一端連接於端子21a、另一 端連接於端子2 2 a。第二線圈5 3以及電容器5 4構成並聯 28 312/發明說明書(補件)/92-08/92113565 1232037 共振電路。第一線圈5 2因為經由磁芯5 1而和第二線圈5 3 作磁氣性結合，故和上列並聯共振電路一樣具有並聯共振 特性。換句話說，第一線圈5 2的阻抗絕對值，係在上列並 聯共振電路的共振頻率中取尖峰值。圖1 9所示低頻區域雜 訊減低電路1 0，可減低常模雜訊。 在圖1 9所示的低頻區域雜訊減低電路1 0中，第一線圈 5 2因為有輸送電力用的電流流通，故不但增加太多線圈5 2 的圈數，線圈線的粗細也不能太細。相對於此，第二線圈 5 3因為不用於電力輸送的電流流通，故不但可使線圈5 3 的圈數更多，線圈5 3的粗細也可更細。因此，在圖1 9所 示的低頻區域雜訊減低電路1 0中，線圈5 3的電感值選擇 範圍可以更寬，可設定共振頻率的範圍也更廣。 利用上述線圈5 3的特徵，可使線圈5 3的圈數多達1 0 0 圈以上，而線圈5 3的線間電容也能增大，而能省略電容器 5 4。在此情形下，可由線圈5 3的電感和線圈5 3的線間電 容以所定的共振頻率來構成並聯共振電路。 從圖1 4到圖1 9所示的各低頻區域雜訊減低電路1 0，都 能減低包含並聯共振電路的共振頻率在内的頻率範圍中的 雜訊。共振頻率可設定為例如1 MHz以下的頻率。此外， 低頻區域雜訊減低電路1 0減低雜訊的頻率範圍，設定為將 電子機器2所產生雜訊大小取尖峰值時的頻率也包含在 内。 圖2 0相對於具有圖2 1所示雜訊端子電壓的頻率特性的 開關電源，為顯示連接有圖1 4所示低頻區域雜訊減低電路 29 312/發明說明書(補件)/92-08/92113565 1232037 1 〇時的雜訊端子電壓的頻率特性之一例。附帶說明，在本 例中，低頻區域雜訊減低電路1 0的共振頻率設定為2 0 0 k Η ζ。將圖2 0和圖21做比較即可知，藉由圖1 4所示的低 頻區域雜訊減低電路1 0，可更減低1 Μ Η ζ以下頻率範圍内 的雜訊。 如以上說明，本實施形態的雜訊抑制電路1，在以高頻 區域雜訊減低電路8 0減少高頻範圍的雜訊之同時，也以低 頻區域雜訊減低電路1 0減少低頻範圍的雜訊。從而，如依 該雜訊抑制電路1，即可在廣泛範圍内抑制雜訊。 在本實施形態相關的雜訊抑制電路1中，低頻區域雜訊 減低電路1 0包含並聯共振電路的時候，可藉由改變並聯共 振電路中的線圈電感和電容值其中至少一項，而能輕易改 變共振頻率。因此，低頻區域雜訊減低電路1 0減少雜訊的 頻率範圍，可輕易和所希望減少雜訊的頻率範圍相配合。 此外，在本實施形態中，低頻區域雜訊減低電路1 0和 高頻區域雜訊減低電路8 0，可容納於用作高頻區域雜訊減 低電路8 0接地功能的框體5内，高頻區域雜訊減低電路 8 0也可配置於比低頻區域雜訊減低電路1 0更接近框體5 的位置。在此情形下’面頻區域雜訊減低電路8 0上和接地 連接的部分、可以短線路和作為接地的框體5連接。如此 一來，高頻區域雜訊減低電路8 0中對接地的阻抗即可減 少 〇 附帶說明，本發明並不限定於上述實施形態，可能有種 種不同的變化。例如，在本發明中高頻區域雜訊減低電路 30 31W發明說明書(補件)/92-08/92113565 1232037 8 0的結構，並不限定為圖2所示結構。例如，設置兩組由 逆相信號產生電路8 5以及阻抗元件8 8所組成的途徑，可 讓電容器84a和電容器86a連接於其中一組途徑，而讓電 容器8 4 b和電容器8 6 b連接於另一組途徑。如依該結構的 高頻區域雜訊減低電路8 0，即可減少常模雜訊和共模雜 訊。 如同以上所說明，在本發明的雜訊抑制電路中，在以第 一雜訊減低電路來減少第一頻率範圍内的雜訊之同時，也 以第二雜訊減低電路來減少包含有比第一頻率範圍内的頻 率更低頻的第二頻率範圍内的雜訊。因此，如依本發明， 可在廣泛範圍内抑制雜訊。 此外，本發明的雜訊抑制電路中，第二雜訊減低電路， 包含在所規定共振頻率下共振的並聯共振電路，也可在包 含共振頻率的頻率範圍内減少雜訊。在此情形下，使第二 雜訊減低電路減少雜訊的頻率範圍，可以更輕易來配合所 希望減低雜訊的頻率範圍。 基於以上說明，本發明種種形態和變形例都明顯證明為 確實可實施。因此，在以下的申請專利範圍内，即使在上 述最佳實施形態之外的型態，也可實施本發明。 【圖式簡單說明】 圖1為顯示本發明之一實施形態相關雜訊抑制電路概略 構造的方塊圖。 圖2為顯示圖1中高頻區域雜訊減少電路結構之一例的 電路圖。 31 312/發明說明書(補件)/92-08/92113 565 1232037 圖3為顯示圖2所示高頻區域雜訊減少電路效果的特性 圖。 圖4為圖2所示高頻區域雜訊減少電路特性和圖2 6所 示雜訊濾波電路特性的特性圖。 圖5為顯示圖1中低頻區域雜訊減少電路構造之一例的 電路圖。 圖6為顯示圖1中低頻區域雜訊減少電路構造之另一例 的電路圖。 圖7為顯示圖5所示低頻區域雜訊減少電路效果的特性 圖。 圖8為顯示圖5所示低頻區域雜訊減少電路效果的特性 圖。 圖9為顯示圖5所示低頻區域雜訊減少電路效果的特性 圖。 圖1 0為顯示圖5所示低頻區域雜訊減少電路效果的特 性圖。 圖1 1為顯示並聯共振電路的電路圖。 圖1 2為概念式顯示圖1 1所示並聯共振電路的阻抗絕對 值之頻率特性說明圖。 圖1 3為顯示圖1 1所示並聯共振電路中改變電容量時， 阻抗絕對值之頻率特性變化的特性圖。 圖1 4為顯示包含並聯共振電路的低頻區域雜訊減少電 路構造的第一例之電路圖。 圖1 5為顯示包含並聯共振電路的低頻區域雜訊減少電 32 312/發明說明書(補件)/92-08/92113565 1232037 路構造的第二例之電路圖。 圖1 6為顯示包含並聯共振電路的低頻區域雜訊減少電 路構造的第三例之電路圖。 圖1 7為顯示包含並聯共振電路的低頻區域雜訊減少電 路構造的第四例之電路圖。 圖1 8為顯示包含並聯共振電路的低頻區域雜訊減少電 路構造的第五例之電路圖。 圖1 9為顯示包含並聯共振電路的低頻區域雜訊減少電 路構造的第六例之電路圖。 圖2 0為顯示圖1 4所示低頻區域雜訊減少電路效果的特 性圖。 圖2 1為顯示開關電源的雜訊端子電壓頻率特性的一例 之特性圖。 圖2 2為顯示開關電源的雜訊端子電壓頻率特性的一例 之特性圖。 圖2 3為顯示相關技術濾波電路的一例之電路圖。 圖2 4為顯示圖2 3的Y電容器的阻抗的頻率特性的一例 之特性圖。 圖2 5為顯示圖2 3所示遽波電路中，加上具有和漏電感 相等電感的假線圈的電路之電路圖。 圖2 6為顯不滤波電路的另一例之電路圖。 (元件符號說明） 1 雜訊抑制電路 2 電子機器 33 312/發明說明書(補件)/92-08/92113565 1232037 3a、 3 b 導 電 3 c 接 地 4 電 源 4a、 4b 導 電 5 框 體 10 低 頻 1卜 12 端 子 13 線 圈 13a 磁 芯 13b 線 圈 14 電 容 15 框 體 21a、 21b 端 子 22a、 22b 端 子 23 線 圈 23a 磁 芯 23b 線 圈 25 共 模 25a 磁 芯 25b、 25c 線 圈 26 電 容 27 電 容 33 線 圈 33a 磁 芯 線 線 線 線 區域雜訊減低電路 器 扼流線圈 器 器 312/發明說明窗補件)/92-08/92113565
34 1232037 33b 線 圈 41 電 容 器 45a 磁 芯 45b、 45c 線 圈 46 電 容 器 51 磁 芯 52 第 一 線 圈 5 3 第 二 線 圈 54 電 容 器 61 常 模 雜 訊 濾· 波 電 路 62 共 模 雜 訊 濾· 波 電 路 63 線 圈 64 電 容 器 65 共 模 扼 流 線 圈 6 5a 磁 芯 65b、 65c 線 圈 80 高 頻 區 域 雜 訊 減 低電路 81a、 81b 端 子 82a、 82b 端 子 84 檢 測 電 路 84a、 84b 電 容 器 85 逆 相 信 號 產 生 電 路 86 注 入 電 路 8 6a、 86b 電 容 器 3U/發明說明書(補件)/92-0S/92ll3565 1232037 8 7 阻抗元件 8 8 阻抗元件 8 9 變壓器 9 0 共模扼流線圈 9 1 線扼流線圈 98 圖2 6所示之雜訊濾波電路的特性 99 圖2所示之高頻區域雜訊減低電路 10 1a 、1 01b 端 子 102a 、1 02b 端 子 111 電 容 器 112 共 模 扼访 1錄 L圈 1 12a 磁 芯 1 12b 、1 12c 線 圈 113、 11 4、 11 ! 5 電 容 器 116、 11 7 線 圈 12 1 保 險 絲 122 電 容 器 123 電 容 器 124 電 容 器 125 共 模 扼流線圈 125a 磁 125b 、1 25c 線 圈
312/發明說明書(補件)/92-08/92113565 36