TWI231601B - Charge-coupled device having a reduced width for barrier sections in a transfer channel - Google Patents

Charge-coupled device having a reduced width for barrier sections in a transfer channel Download PDF

Info

Publication number
TWI231601B
TWI231601B TW092109976A TW92109976A TWI231601B TW I231601 B TWI231601 B TW I231601B TW 092109976 A TW092109976 A TW 092109976A TW 92109976 A TW92109976 A TW 92109976A TW I231601 B TWI231601 B TW I231601B
Authority
TW
Taiwan
Prior art keywords
mentioned
transfer
layer
electrode
ccd
Prior art date
Application number
TW092109976A
Other languages
English (en)
Other versions
TW200308090A (en
Inventor
Shiro Tsunai
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Publication of TW200308090A publication Critical patent/TW200308090A/zh
Application granted granted Critical
Publication of TWI231601B publication Critical patent/TWI231601B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14806Structural or functional details thereof
    • H01L27/14812Special geometry or disposition of pixel-elements, address lines or gate-electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

1231601 五、發明說明(1) [發明所屬之技術領域] 本發明係有關於一種電荷耦合裝置(CCD)具有在轉移 通道中屏障區域之寬度縮減且適合上述CCI)較細微結構。 [先前技術] 近來包括CCD的固態影像裝置,映像點愈來愈小以具 有較小的結構,因此上述CCD在其中需要具有較小的寬 度,上述CCD的寬度為決定轉移至上述固態影像裝置的電 子數量之重要因素,而上述CCD的寬度較大能使較大量的 電子在此轉移且提供述固態影像裝置較佳的影像品質。 第14圖為一傳統CCD中電子轉移結構的上視平面圖, 上述CCD包括複數第一層轉移電極丨丨和複數第二層轉移 極12、、,上述轉移電極沿著轉移通道1?交替安置以^上述 移通道17中轉移電荷,上述轉移通道17包括 型摻雜質的η-井20以及位於上述電極12和12 組對每個皆包括-上述第一層轉移電極u ^第 電極u,鄰接另一第包括另-上述第-層轉移 州设力弟一層轉移電極j 2 17交替安置。上述第一組對連 六口^上述轉移通道 組對連接第二相互連接線。 乂互連接線,而第二 第15圖為上述轉移通道17 移通道17由ρ-井環繞,而包 上視平面圖。上述轉 摻雜質複數條帶沿著上述傳 雜質的η-井20和微量 上述η-井2。的表面上形成安置。上述井21在 20部分在上述第—層轉移電極露出之上述η_井 下層’然而上述〇--井21位 第5頁 2133-5614-PF(Nl).ptd 1231601 五、發明說明(2) 於上述H ~ & u 轉移通ί;;轉移電極12之下層,上述電性電荷沿著上述 得秒逍道17以箭頭所示方向轉移。 上述Γ務6 ΐ為製造第14圖所示之上述ccd的製程流程圖, 中幵U牛、道17的η-井20育先在形成於半導體基板的P-井 圍㈣/驟⑴,接著植人硼離子至上述轉移通道17的周 卜擴散區域(步驟S2) ’ #來’氧化膜形成在上述 i 個表面(步驟S3),接著以沈積形成多晶矽膜且具 形成上述第一層轉移電極u(步驟S4),接著,在 上述轉移電極n為光罩的自我對準技術中,植入硼離 于至上述n-井20表面區域,因此選擇性的改變上述n—井20 =表面區域到上述井21 (步驟S5),因此,形成上述氧化 層和内層介電膜(S6),接著以沈積第二多晶矽膜和且其圖 案形成上述第二層轉移電極12(步驟S7)。 如第14圖中所示,假設p,si,S2,Al,A2,A3,A4 和A 5刀別為上述組合轉移電極11和丨2的節距,兩個相鄰 的第一層轉移電極丨丨之間的空間,兩個相鄰的第二層轉移 電極1 2之間的空間,上述接觸插栓丨3和上述對應的第一層 轉移電極1 1邊緣之間的距離,上述接觸插栓丨3和上述對應 的第二層轉移電極1 2邊緣之間的距離,上述第一層轉移電 極1 1的寬度,上述第一層轉移電極丨丨和上述對應的第二層 轉移電極1 2相重疊的部分,以及上述接觸栓丨3的寬度。 在第14圖中所示的上述CCD設計中,上述節距p,空間 S1和S2,距離A1和A2,寬度A3,尺寸A4和寬度A5在上述設 計限度的考量下,故上述節距p滿足下列的關係:
1231601 五、發明說明(3) P = S1 + S 2 + A1 + A 2 + A 4 + A 5 _這個關# ’如果滿足’使上述CCD大體上具有第14圖所 =的結構,然而,因為近來CCD最小相素尺度的發展,需 ^述結合轉移電極的節距或小於,使得上述 第1 4圖中所不結構的應用變得困難。 也許認為如此小尺寸的CCD應具有如第17圖和第18圖 構’而上述結構分別和第14圖和第1 5圖中之上述 、、、。構相似’、在上述描述的結構中,連接上述第一相互 的=41和上述第一組中之相對應之上述轉移電極丨丨和工2 if、喜乂接觸检1 3 ’位於相對於上述轉移電極1 7 一邊緣的上 處’在連接上述第二相互連接線42和上述第二 鄰近二;和12之上述接觸栓13位置的 安置上述接觸栓的交錯結構 的結構呈有一缺上γ移電極“距p ’然而’這樣 少,如第18圖和第19圖;示m1 上巧;度(w2)減 孩从, π 不 因此,由上述轉移通道17轉 移的上述最大電性負載也因此減小。 ㈣^轉 圖中道17具足夠的寬度,可考慮第19 二層轉移電極12:間具構需:兩個相鄰之第 :::極12和上述屏障區域或η__井有相同的厚达第:層 上述轉移通道具有較大的節距ρ而不適合。-U成
1231601 五、發明說明(4) [發明内容] 鑑於以上所述,本發明的目的在於,在不考慮以類似 於傳統設計規則之設計且以類似於傳統製程製造的CCD之 下,提供一CCD,上述CCD具有較小節距p的組合轉移電極 且具有一足以轉移適量電性電荷的寬度。 口 本發明提供一電荷耦合裝置(CCD),包括:〆半導體 基板j其中上述半導體基板的表面區域具有一轉移通道; 複數第一轉移電極和複數第二轉移電極,位於上述半導體 土板上/σ著上述轉移通道交互排列;以及第一和第二相 互連接線,以提供二相驅動訊號至上述第一和第二轉移電 ,,以=著上述轉移通道轉移電性電荷;上述轉移通道, 3 :Ϊ第:擴散區4,皆位於一對應的上述第〆轉移 。之θ ,複數第二擴散區域,皆位於一對库的上述第 ,轉移電極之下層;在轉移上述電性電荷時,=二: =域包括電荷儲存㈣,而上述第二擴散區域包括屏障 區域大的寬度。 了居存[域白具有較母個上述屏障 根據本發明之CCD,藉著使上述屏障區 述電荷儲存寬度小,位於上述屏障區 上的寬度較上 電極具可以具有較小的寬度,藉此上述 轉移 距可以在上述接觸栓交錯安排中減少寬度=極的節 的較小寬度不會減少上述轉移通道所 障區域 量,因為上述最大量是由上述電荷儲“:二生匕了的最大 定’幾乎不是由上述屏障區域的寬度所決I度所決 五、發明說明(5) 本I明亦提供一製造根棱 方法舍枯&本;明之CCD的方法 万沄匕括以自我對準技術, 万决,上述 罩,選擇性拮 者上迷弟一轉移電極為止 心伴注植入摻雜物至上 μ马光 述屏障區域。 σΤ儲存區域中,來形成上 根據本發明之方法, 技術,在確伴精mI 述電晶體電極的自我_ 3 的光微影(Ph〇tol i thographic)步驟。“上《⑶時所需 下來的::J Γ 土 f目的和其他“◊,特徵和優點將藉著挺 T木的描述和參照圖示而更清楚。 τ稽者接 [實施方式] 現在,參照圖示更明確的描述 成元件在所有的圖示中且右知门从点具樣的鈑 匁J回丁甲具有相同的參照編號。 二照第1圖’根據本發明第一實施例之CCD包括複 二移電極11 ’複數第:層轉移電極丨2以及—轉移通 17包括1—井20和形成在上述η-井20表面區域的複數^井 21,第-和第二相互連接線41和42在共同層中形成,提供 一相驅動電壓給上述第一和第二層轉移電極丨丨和丨2,接觸 栓1 3連接上述第一相互連接線4丨和4 2,而上述轉移電極i】 和1 2以交錯結構安置,且位於上述轉移通道丨7相對邊緣的 鄰近區域,如自圖示所了解。 第一組對皆包括第一層轉移電極丨丨和相鄰第二層轉移 電極12 ’皆透過位於上述轉移通道17之邊緣附近(第1圖右 側)之上述接觸栓1 3連接至上述第一相互連接線4丨,複數
2133-5614-PF(Nl).ptd 第9頁 五、發明說明(6) 第二組對皆包括第一層轉移電極u和 12,皆透過位於上述轉移 轉移電極 觸栓U連接至上述第二相互;接7:4另2:=== 述第一組對父錯沿著上述轉移通道! 7排列別 一對時鐘脈波列給上述相互連接線41和42,二二 動上述CCD,其中上述時鐘脈波列具有相相^ 位’如第1圖的實施例,上述電性負載由上向 中-著/1圖中11-11線,在上述第-組中之其
Lt Λ 第一對")的第一層轉移電極u之剖面圖, 二中上述第一相互連接線4丨透過接觸栓丨3連接至上述 對之第一層轉移電極u和第二層轉移電極12,一金屬膜1 =上述相互連接線41和42之上,以保護上述相互=接線 :時儲存相同電性電荷’且上述…具有= 轉移電極11相同的寬度π,絕緣膜(未示於圖示)用=】 ^目互連接線4 i和4 2自上述第一和第二層轉移電極電性絕 ί二ΐ使上述第一層轉移電極自上述第二層轉移電極 =i之後亦藉著另一絕緣膜(未示於圖示)自上述基板19 、雖然上述CCD在本實施例中形成在上述p—井19上,上 述CCD亦可直接形成在p_型基板上,上述CCD可形成在’n_型 井上’此外’這些傳導型為範例且可參照已知 第3圖為沿著第1圖中in-πι線,在上述第—對中的 1231601 五、發明說明(7) 第二層轉移電極12的剖面圖, 述相對應的第一層轉移電極重疊在J-層轉移電極12和上 上述第二層轉移電極12連接至上述第田互遠的部分,且 第3圖中’形成障礙區域如所描述?n、=連妾線4卜在 土有儲存相同的情形下轉移電性電荷,且 在 _相同的’鑑於 二 述電性電荷時沒有料電性負 井21在轉移上 具有比較於上述--扣寬度π較小的ΐ度"V。或屏障區域 第4圖為沿著第1圖中丨ν — j ν線, 中-對(此後稱"第二對")的第Λ轉在移上雷=二組中之其 : 述第一對之第一層轉移電極11和第二層轉移電 if接觸栓13連接至上述第二相互連接線42示移 上述圖第之一上Λ轉移移電 =部二 丄I乐 層轉移電極11相同寬度” w 1丨丨。 第5圖為沿著第i圖中V_V線,在上述第二對中的 層轉移電極1 2的剖面圖’在第4圖所示的部分中,上 二對中的上述第二層轉移電極12連接至上述第二相互連接 線42,第5圖所示之上述轉移通道17部分含寬度"c"等於上 述第二層轉移電極12屏障區域的寬度,如自上述轉移通道 17橫軸方向觀察,上述第一對中的第二層轉移電極12的中 心,相對於上述轉移通道17寬度中心,位於上述第二對中 的上述第二層電極丨2的中心之對面。 參照第6圖所示,上述轉移通道丨7位於上述轉移電極 11和12之下,上述轉移通道17包括n—井2〇和形成在^井“ 2133-5614-PF(Nl).ptd 第11頁 1231601 五、發明說明(8) 表:區域的ΓΓ-井21,上述轉移通道17被含 散區域16所環繞,箭頭所示為上述電性負、二:的 方向,要注意上述η-井20的曝露表面在上述 々 m上述η-井21位於相對應的第二層轉移電;r :。上述η-井具有—寬度"们"在任何位置,而上 ,寬度”、B”或T,其中wl>Bw,且C = B或。上述 ::心自上述轉移通道】7的中心以上述轉移 η右且在上述第一對和第二對之間的交 :置,如果有任何可能,上述m20可能對^中 轉移電極11的不同寬度而具有不同寬度。 上这第一 、參照第7圖,顯示上述轉移通道17的縱向區域, 上述η—-井21位於上述第二層轉移電極12的下方,兔、 區域,因A,上述n-W。的曝露區域為於上述第一乍声:上 通道11,下方,作為暫時電荷儲存區域,以自 j移 術,也就是利用第一層轉移電極丨丨為光罩, 始 摻雜物,如硼,形成上述n-—井2丨。 p型 、供應二相交替達到高點的時鐘脈衝訊號0丨和 述第Tt第二層轉移電極11和12,在第7圖中所示的的。電 位曲線中,在瞬間時間T1,時鐘脈衝0i達到低點(0电 volt)而時鐘脈衝02達到高點(5 v〇lts),然而在瞬間 間T2,時鐘脈衝0 ;[達到5 v〇lts而時鐘脈衝必2達到〇 volt,第7圖中之上述瞬間時間n和以交替出現。 藉著利用上述二相時鐘脈衝訊號0丨和0 2,上 通道17具有電位分佈’其中上述轉移通道1?的電位在=間 2133-5614-PF(Nl).ptd 第12頁 1231601 五、發明說明(9) T 1時’由在上述第一對的 向上述第-對的上述第一層轉;二轉移電極U下層部分 二對的上述第二層轉移電4下層部土1 2 :】部分,上述第 上述第一層轉移電極刀^上述第二對的 τι時,上述第4的第芦:調的減少’在這個時間 荷儲存區域。 “-層轉移電極11下層部分為電 在下一個時間T2時,上述韓 第二對的上述第二層轉移電= = 位,自上述 上述第-層轉移電極下層部分 丄;°述第二對的 層轉移電極12下層部分,以;叉的上述第二 移電極1 1下層部# I 、、述第一層轉 楚. 早凋的減少,在這個時問T9 j 一對的上述第一層轉移電極u下層 時,上述 s:。藉著反覆這些交替的電位分::負冇::存區 述轉移通道17中以一方向轉移。口負何逯步的在上 上述i上=相驅動模式’因為上述n_井2〇的表面區域在 極11的下面做為上述儲存區域,上Si 層轉移電極11的宽唐iwn鲈士 上遗第 轉移較大量的f性電荷。x,則可使上述轉移通道17 的上Ϊ8棘=著第1圖中νιπ—νπι線,其中上述第二對 Ί㈣^電極11和12沒有在上述轉移通道17描述H, 區=移電極覆蓋的上述轉移通道17部分,形成ρ_型擴散 二止ΐ述ρ:型擴散區域16可做為阻擋上述電性電荷的 7态。以上述第一和第二層轉移電極11和12為光 罩,植入ρ-型摻雜物,如硼,至上述^州和上述『_井21
2133-5614-PF(N1).ptd 第13頁 1231601
以形成上述P-型 在本發明中 上述η-井20部分 可能造成極高的 電荷留在上述η -本發明之上 極電極1 2下之上 域,較位於上述 W1小,上述屏障 轉移通道1 7轉移 暫時儲存上述電 層轉極電極1 2下 上述第一層轉極 W1,應成最佳比 大0 擴散區域1 6。 形成的上述通道停止器,是為了避免因為 的電位不是由任何電極丨丨和丨2所控制,而 電位來停止其中的電性電荷,使上述電性 井20中未被轉移的上述不良作動。 述結構中,如以上所述,在上述第二層轉 述η -井21的寬度β和c,作為上述屏障區 第一層轉極電極U下之上述η-井20的寬度 區域rr-井21具有較小的寬度不會減少上述 的最大電性電荷,因為上述屏障區域沒有 性電荷的功能,要注意的是,在上述第二 之上述轉移通道17部分的寬度Β或c,和在 電極11下之上述轉移通道17部分的寬度 例約2:3,以達到極高轉移率5ΜΗζ或更 SI , S2 , Al , Α2 , 11和1 2的節距,兩 間,兩個相鄰的第二 插拴1 3和上述對應的 上述接觸插检1 3和上 的距離,上述第一層 電極11和上述對應的 及上述接觸栓13的寬 道1 7的設計中,足以 第9圖中顯示細部尺寸,其中ρ, A3,Α4,Α5分別為上述組合轉移電極 個相鄰的第一層轉移電極11之間的空 層轉移電極1 2之間的空間,上述接觸 第一層轉移電極11邊緣之間的距離, 述對應的第二層轉移電極1 2邊緣之間 轉移電極11的寬度,上述第一層轉移 第二層轉移電極1 2相重疊的部分,以 度。在這個實施例中,在上述轉移通
1231601 五、發明說明(11) 確保上述關係P = si+A3,因而侍t、十、u 寸,雖㈣個關係本身是和第17圖中白=十有“ :交’本發明實施例中上述轉移通道广7 :c c = 相同設計限制和上述CCD節距有放寬度,在具有 CCD比較範例的有效寬度二r j具有較上述 量是上述二= 移電性負載置的1 · 5到2倍。 平乂乾例所轉 參照第1 〇圖’為本發明實施例cc Slm7和第17圖中的步驟S1到S7相似。特別步驟 (步驟S1),#著植入硼離子板的Ρ-井中形成 成P+擴散區域(步驟S2),再來,^ 通道17的周圍以形 整個表面(步糊,接著=積二巧=上述基板的 以形成上述第一層轉移電極u(積步ζ以;且=圖案 述轉移電極11為光罩的自我對 接者,在利用上 述η-井2。表面區域,因此;;=:上。-離子至上 區域到上述m21(步驟S5),因此,井2〇的表面 層介電膜(S6),接著以沈積第二夕曰/成上述軋化層和内 上述第二層轉移電極〗2(步驟S7) f日日石膜和且其圖案形成 在第10圖的製程中的額外步驟 β 用上述第-和第二層轉移電-以自我對準法利 雜物形成Ρ-型擴散區域作為通道停止層二離子植入Ρ-型捧 第1 0圖中的製程中,舉例 二 繼ev的加速能量和1E12 c來量兒=的植入是以 J里术开/成上述η-井20,含 第15頁 2133-5614-PF(Nl).ptd 1231601 、發明說明(12) 硼離子植入是以50KeV的加速能量和1E13 cm-2的量來 上述p-型通道停止器,而硼離子植入是以5〇KeV的^处 量和8E11 cm-〗的量來形成上述『—井21。 迷月匕 參照第1 1圖,根據本發明第二實施例的CCD, 窃 η-井20具有較第一層轉移電極u寬的寬度,為上述〃一疋 第二對安排上述接觸栓13成單一排,參照第12圖 口 U圖所示之上述轉移電極之下的轉移通道17為如此,=第 =21形成在位於上述第二層轉移電極1 2下層的 g 型停止層16形成在位於上述第-Π 移電極i i下層的上述η_井2〇部分的 = 側。上財-井21具有較上述η-井2。較小的寬度,:2=卜 =由上述轉移通道17沿著一直線轉移,如第_的箭電^ 造。本發明的第二實施例亦可以第】。圖所示的製程來製 參照第13圖,根據本發第: η-井20具有較第一層轉;==例的⑽,也就是 散區域16在上述η—井/ 小的寬度,且上述ρ-型擴 實施例的安排;似井。外形成,上述接觸栓13和上述第- 對於製造本發明& 以,使ρ-型摻雜物選調整第圖中的步驟 近處’以改變上述n-井= 井20外側周圍的鄰 步驟和第U)圖中所示:2:?刀成上述卜型擴散層U ’其他 雖然本發明已以較佳實施例揭露如上,然其並非用以
2133-56l4.PF(Nl).Ptd 第16頁 1231601 五、發明說明(13) 限定本發明,任何熟習此項技藝者,在不脫離本發明之精 神和範圍内,當可作更動與潤飾,因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。
2133-5614-PF(Nl).ptd 第17頁 1231601 圖式簡單說明 第1圖係一上視平面圖,顯示根據本發明第一實施例 之CCD。 第2圖係一剖面圖,顯示第一圖中沿I I - I I線之切面。 第3圖係一剖面圖,顯示第一圖中沿I I I - I I I線之切 面。 第4圖係一剖面圖,顯示第一圖中沿I V- I V線之切面。 第5圖係一剖面圖,顯示第一圖中沿V-V線之切面。 第6圖係一上視平面圖,顯示第1圖所示結構下層之上 述轉移通道。 第7圖係一剖面圖,顯示第一圖中沿V I I - V I I線之切 面,連同在T1和T2瞬間上述轉移通道的電位分布。 第8圖係一剖面圖,顯示第一圖中沿V I I I - V I I I線之切 面。 第9圖係一上視平面圖,顯示第一圖所示之CCD包含上 述CCD零件之尺寸。 第1 0圖係一流程圖,顯示製造上述第1圖所示之CCD製 程。 第11圖係一上視平面圖,顯示根據本發明第二實施例 之CCD。 第1 2圖係一上視平面圖,顯示第11圖所示結構下層之 上述轉移通道。 第1 3圖係一上視平面圖,顯示根據本發明第三實施例 之CCD。 第14圖係一上視平面圖,顯示傳統CCD。
2133-5614-PF(Nl).ptd 第18頁 1231601 圖式簡單說明 第1 5圖係一上視平面圖,顯示第1 4圖所示結構下層之 上述轉移通道。
第1 6圖係一流程圖,顯示製造上述第1 5圖所示之CCD 製程。 第1 7圖係一上視平面圖,顯示本發明中CCD的比較案 例。 第1 8圖係一上視平面圖,顯示第1 7圖所示結構下層之 上述轉移通道。 第1 9圖係一上視平面圖,顯示本發明中CCD的另一比 較案例。 [符號說明] 11〜第一層轉移電極 1 2〜第二層轉移電極 1 3〜接觸栓 15〜金屬膜 16〜p-型擴散層/通道停止器(層) 1 7〜轉移通道 19〜半導體基板 20〜η-井 2 1〜η--井 4 1〜第一相互連接線 4 2〜第二相互連接線
2133-5614-PF(Nl).ptd 第19頁

Claims (1)

1231601 六、申請專利範圍 I 一種電荷耦合元件(CCD),包括: 一半導體基板,其中在此上述半導體基板的表面區 具有一轉移通道; 、 複數第一轉移電極和複數第二轉移電極,位於上述半 導體基板上,半沿著上述轉移通道交互排列;以及 第和第一相互連接線,以提供二相驅動訊號至上述 =了和第二轉移電極,以沿著上述轉移通道轉移電性電 - I 上述轉移通道,包括:複數第一擴散區域,皆位於一 位;:i述第一轉移電極之下層;複數第二擴散區域,皆 電荷時,移電極之下層;在轉移上述電性 一擴,區域包括屏障區域;以及 而上迷弟 的寬1個上述電荷儲存區域皆具有較每個上述屏障區域大 移電極具::::㊁:^項所述一之⑽’其令上述第一轉 第二轉移電極且有子區域一樣的寬度,而上述上述 3.如。H!:述屏障區域-樣的寬度。 連接上述第二相互:::1項所述之CCD,其中第一接觸栓 位於對面的第二接觸=連上述第一和第二轉移電極,而 —和第二#移電㉟,如> 二相互連接線至上述第 返轉移通道之橫轴方向戶=十逑轉移通道的中央線,自上 申-專利範圍第3項所述之⑽’其中上述屏障區 1231601 :申請專利範圍 ‘的屏障:找$: f通道中央線偏離的中間線,而兩個相 的中2 Γ:、Π線位於相對側,如沿著上述轉移通道 1 自上述轉移通道之橫軸方向所視。 如申請專利範圍第i項所述之CCD,其中上述電荷儲 傳if和上述屏障區域具有第一傳導型,且由具有和第〆 導里相反的第二傳導型之第三擴散區域環繞。 6· —種CCD的製造方法,製造申請專利範""圍第1項所述 ” CD ’上述方法包括下列步驟··藉著以上述第一轉移電 極為光罩,以植入摻雜物矣上述半導體基板,來形成上述 屏障區域。 7. —種CCD的製造方法,製造申請專利範圍第1項所述 之CCD,上述方法包括下列步驟:藉著以上述第一和第二 轉移電極為光罩,以植入摻雜物至上述半導體基板,來形 成上述第三擴散區域。 2133-5614-PF(Nl).ptd 第21頁
TW092109976A 2002-05-15 2003-04-29 Charge-coupled device having a reduced width for barrier sections in a transfer channel TWI231601B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002139820A JP4249433B2 (ja) 2002-05-15 2002-05-15 電荷転送素子及びその製造方法

Publications (2)

Publication Number Publication Date
TW200308090A TW200308090A (en) 2003-12-16
TWI231601B true TWI231601B (en) 2005-04-21

Family

ID=29416916

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092109976A TWI231601B (en) 2002-05-15 2003-04-29 Charge-coupled device having a reduced width for barrier sections in a transfer channel

Country Status (4)

Country Link
US (1) US6720593B2 (zh)
JP (1) JP4249433B2 (zh)
CN (1) CN100407435C (zh)
TW (1) TWI231601B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276720B2 (en) * 2004-07-19 2007-10-02 Helicos Biosciences Corporation Apparatus and methods for analyzing samples
US20060012793A1 (en) * 2004-07-19 2006-01-19 Helicos Biosciences Corporation Apparatus and methods for analyzing samples
JP4725049B2 (ja) * 2004-07-29 2011-07-13 ソニー株式会社 固体撮像装置およびその製造方法
US20070070349A1 (en) * 2005-09-23 2007-03-29 Helicos Biosciences Corporation Optical train and method for TIRF single molecule detection and analysis
JP4981255B2 (ja) * 2005-01-24 2012-07-18 オンセミコンダクター・トレーディング・リミテッド 電荷結合装置及び固体撮像装置
US20060286566A1 (en) * 2005-02-03 2006-12-21 Helicos Biosciences Corporation Detecting apparent mutations in nucleic acid sequences
JP5651928B2 (ja) * 2009-05-11 2015-01-14 ソニー株式会社 固体撮像素子、撮像装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3890633A (en) * 1971-04-06 1975-06-17 Rca Corp Charge-coupled circuits
NL8600891A (nl) * 1986-04-09 1987-11-02 Philips Nv Halfgeleiderinrichting.
JPS6486244A (en) * 1987-09-28 1989-03-30 Nec Corp Assembling system
KR930011473B1 (ko) * 1990-10-16 1993-12-08 삼성전자 주식회사 좁은 채널효과를 가지는 의사이상 전하 결합소자
JP2855291B2 (ja) * 1991-03-07 1999-02-10 富士写真フイルム株式会社 固体撮像装置
US6218686B1 (en) * 1995-12-28 2001-04-17 Samsung Electronics Co. Ltd. Charge coupled devices

Also Published As

Publication number Publication date
US20030213983A1 (en) 2003-11-20
CN1458696A (zh) 2003-11-26
TW200308090A (en) 2003-12-16
CN100407435C (zh) 2008-07-30
US6720593B2 (en) 2004-04-13
JP2003332358A (ja) 2003-11-21
JP4249433B2 (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
US5933725A (en) Word line resistance reduction method and design for high density memory with relaxed metal pitch
US6875641B2 (en) Three-dimensional memory
US6683351B2 (en) Semiconductor device having structures that can avoid deterioration caused by the manufacturing processing
TW201044563A (en) Semiconductor memory devices and method of manufacturing semiconductor devices
EP0881685A1 (en) Layout for SRAM structure
JP2001506429A (ja) 半導体素子の電源/アース金属配線
JP2003203993A (ja) 半導体記憶装置及びその製造方法
JP2022524453A (ja) 新規な3d nandメモリデバイスおよびそれを形成する方法
JPH0294471A (ja) 半導体記憶装置およびその製造方法
CN101355083A (zh) 半导体器件
TWI231601B (en) Charge-coupled device having a reduced width for barrier sections in a transfer channel
DE19833949A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
US7606073B2 (en) Nonvolatile semiconductor memory with dummy cell which is absence of a source/drain region
US7227223B2 (en) Power MOS transistor having trench gate
US6207981B1 (en) Charge-coupled device with potential barrier and charge storage regions
CN116153934B (zh) 半导体结构及其制备方法
US8072023B1 (en) Isolation for non-volatile memory cell array
KR20210111931A (ko) 트렌치 커패시터
JPH01260863A (ja) Pn接合ダイオード
JPH0974173A (ja) 半導体メモリセル及びその製造方法
JP2936153B2 (ja) 固体撮像素子の製造方法
JP2523645B2 (ja) 半導体記憶装置およびその製造方法
US5986295A (en) Charge coupled device
TW202404117A (zh) 單光子崩潰二極體
JP3100624B2 (ja) 各ピクセルに対して簡易電極構造を備えた非インターレースインターライン転送型ccdイメージセンサ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees