TWI230439B - Anti-corrosion dicing method of semiconductor integrated circuit device for preventing external erosion - Google Patents

Anti-corrosion dicing method of semiconductor integrated circuit device for preventing external erosion Download PDF

Info

Publication number
TWI230439B
TWI230439B TW93122006A TW93122006A TWI230439B TW I230439 B TWI230439 B TW I230439B TW 93122006 A TW93122006 A TW 93122006A TW 93122006 A TW93122006 A TW 93122006A TW I230439 B TWI230439 B TW I230439B
Authority
TW
Taiwan
Prior art keywords
substrate
corrosion
wafer
semiconductor integrated
integrated circuit
Prior art date
Application number
TW93122006A
Other languages
English (en)
Other versions
TW200605267A (en
Inventor
Jian-Hung Liou
Shu-Min Yang
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Priority to TW93122006A priority Critical patent/TWI230439B/zh
Application granted granted Critical
Publication of TWI230439B publication Critical patent/TWI230439B/zh
Publication of TW200605267A publication Critical patent/TW200605267A/zh

Links

Landscapes

  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

1230439 五、發明說明(1) 【發明所屬之技術領域】 本發明係有關一種半導體積體電路裝置之切割方法, 特別是有關一種防止内部金屬線路受到外界物質侵餘的切 割方法。 【先前技術】 在電子元件之封裝技術中,習知通常係利用晶圓直接 連接基版(Chip on Board,C0B)之技術來達到封裝目 的,由於COB封裝技術具有打線製程繁複、良率低、尺寸 大及整體製程繁複等缺失,現已逐漸發展出不同kC〇b之 各式封裝技術,例如覆晶(Flip chip)及捲帶封裝(Tape Carrier Package , TCP) 〇 二 習知另有一封裝技術如第一A圖所示,係在一晶圓1〇 没有複數個第一封裝單元丨2,透過一膠層14黏著,使一 明基板16覆蓋於此晶圓10上;接著,在每二第一封裝 12間形成出一溝槽(Trench) 18,而後如第一B圖,再 a 材20 ’並藉由該封裝膝材20之黏著性將—透明 J板黏者於晶㈣背㊉,進而形成如圖所示之第二J月 2=定義位Λ在Λ圓10背面之透明基板22定義錫球位置、 封裝束後,於第二封裝單元12,的背面每二該 封裝單元12,正面連接溝到槽i8面’以便將金屬線路26由第二 構;在完成初步封裝接:月面’即完成初步之晶圓封裝結 路26上,用以保護將隔絕材料30塗佈在金屬線 封裝結構34等步驟即完成設錫球Μ,並切成單顆 疋成此封裝結構。但如第一B圖所
1230439 五、發明說明(2) 示 其金屬線路26有外露邻八 壞金屬線路的相關物質侵二二二令=而易被外界濕'氣與破 體積體署f 針對上逃之問題,提出-種半導 克服習知該等缺失。 防腐蝕切割方法,以有效 【發明内容】 本發明之主要目的,係在摇 置阻絕外界侵餘之防腐触切割3一,半導體積體電路裝 割後的晶粒所外露之金屬線路“衣=一隔絕㈣將切 靠产,P六銘盆1^ α卜界隔絕’以提高產品可 罪度,防其訊號與品質問題產生。 之防明’一種半導體積體電路裝置阻絕外界侵蝕 ’包括下列步驟:首先提供-基材,該 接合之-透明基材及-晶圓,該晶圓上有複數 2早疋,該透明基材為該基材的正面,該晶圓為該基 、、责面,接著,於該基材的背面每二該封裝單元間形 溝槽,並予以填裝一封裝膠材,藉以結合另一透明基 板,並在該透明基板定義錫球位置,定義位置結束後,接 著於該基材的背面每二該封裝單元間形成第一段成形溝 槽,以便可將金屬線路由封裝單元正面連接至背面,然後 再於第一段成形溝槽中形成第二段成形溝槽,再以一隔絕 材料沿著兩該溝槽覆蓋於該金屬線路;最後切穿該等溝 槽,使基材分割成複數個單一晶片。 底下藉由具體實施例配合所附的圖式詳加說明,當更 谷易瞭解本發明之目的、技術内容、特點及其所達成之功 1230439
效0 【實施方式】 腐^ ^明係一種半導體積體電路裝置阻絕外界侵姓之防 m方法’其係可應用於晶圓級封 ,防 圖/斤示’ “發明於製作晶圓封裝的各步驟: 導體積體電路裝置之阻絕外界侵钱之防腐钱 -Α材40装::步驟可代表之如第二Α圖’首先提供 "土: 纟包括一設有複數個第-封裝單元42之晶圓 曰圓4=1圓44上以一膠層46黏著,使-透明基板48與該 ΚΙ ^後ί該晶圓“上的每二第-封裝單元則 /出—溝槽50,即完成初步之晶圓封裝結構。 著’如第二Β圖所示’填充一封裝膠材52,藉由該 ^裝膠材52的黏著性將-透明基板54黏著在該晶圓44背 L進而形成如圖所示之第二封裝單元42,;接著在晶圓 月面之透明基板54定義出錫球位置56,定義 社 J,在該基材40背面每二第二封裝單元42,間義形叉 形溝槽58 ,將一金屬線路60由該第二封裝單元42,正面 、接到背面形成一T型接腳62,然後再於第一段成形溝槽 58中形成第二段成形溝槽58。 如第二C圖所不,將一隔絕材料64沿著第一段成形溝 = 58,與第二段成形溝槽58塗佈於該金屬線路6〇表面該 ,絕材料64係為光阻劑,較佳者為SM(防焊劑),使該金屬 祕路60表面形成一保護層,接著植設錫球66,再將該等溝 日58切穿,如第一 D圖及第三圖所示,使基材4〇獨立成複 出的溝槽,將金屬線路由 隔、絕材料沿著第一段成形 成保護層,接著第二次所 蓋外露部分以形成保護 一些會侵蝕内部金屬線路 路裝置的訊號與品質,也 本發明之特點,其目的在 内容並據以實施,而非限 他未脫離本發明所揭示之 仍應包含在以下所述之申 1230439 五、發明說明(4) 數個單一晶片結構68。 本發明利用以第一次所成形 封裝單兀正面連接至背面,並使 溝槽塗佈在内部金屬線路表面形 成形出的溝槽,可使隘 』便絕材料覆 層’故可防止外部環境的濕氣、 的有害物質來破壞半導體積體電 大幅提昇產品的良率與可靠度。 A以上所述係藉由實施例說明 使熟習該技術者能暸解本發明之 定本發明之專利範圍,故,凡其 精神所完成之等效修飾或修改,' 請專利範圍中。 第8頁 1230439 圖式簡單說明 圖式說明: 第一圖為習知之封裝結構剖視圖。 第二A圖至第二D圖分別為本發明在製作晶圓封裝的各步驟 構造剖視圖。 第三圖為本發明於晶圓封裝完成後並切割成單一晶片的結 構剖視圖 圖號說明 • 10 晶圓 12 第一封裝單元 12’ 第二封裝單元 14 膠層 16 透明基板 18 溝槽 20 封裝膠材 22 透明基板 24 錫球位置 26 金屬線路 30 隔絕材料 32 錫球 34 封裝結構 36 外露部分 40 基材 42, 第二封裝單元 42 第一封裝單元 44 晶圓 46 膠層 48 透明基板 50 溝槽 52 封裝膠材 54 透明基板 56 錫球位置 58? 第一段成形溝槽 58 第二段成形溝 60 金屬線路 62 T型接腳 64 隔絕材料 66 錫球 68 晶片結構

Claims (1)

1230439 六、申請專利範圍 1· 一種半導 法,包括下 提供一 一晶圓,該 材的正面, 於該晶圓之 的背面每二 將一金屬線 接著在 再沿著該第 路表面上覆 使基材分割 2 ·如申請專 外界侵餘之 式,係選自 3 ·如申請專 外界侵餘之 劑。 4.如申請專 外界侵蝕之 SM(防焊劑) :2體電路裝置阻絕外界侵蝕之防蝕切割方 列步驟: 1¾基材包括相接合之一第一透明基材及 =上有複數個封裝單元,該透明基材為該基 =晶圓為該基材的背面,再將一封裝膠材設置 背面並結合一第二透明基板,且接著於該基材 該封裝單元間形成一第一段成形溝槽,以便可 路由該等封裝單元正面連接至背面;以及 該第一段成形溝槽中形成一第二段成形溝槽, 二段成形溝槽及該第二段成形溝槽之該金屬線 蓋一隔絕材料,接著切穿該第二段成形溝槽, 成複數個單一晶片。 θ 利範圍第1項所述之半導體積體電路裝置阻絕 防腐蝕切割方法,其中,形成該等溝槽之方 切割、蝕刻與雷射其中之一方式。 利範圍第1項所述之半導體積體電路裝置阻絕 防腐蝕切割方法,其中該隔絕材料係為光阻 利範圍第3項所述之半導體積體電路裝置阻絕 防腐蝕切割方法,其中該隔絕材料光阻劑係為 5·如申請專利範圍第1項所述之半導體積體電路襞置阻絕 外界侵姓之防腐餘切割方法,其中形成該隔絕材料之方气
1230439 六、申請專利範圍 係為塗佈。 6.如申請專利範圍第1項所述之半導體積體電路裝置阻絕 外界侵蝕之防腐蝕切割方法,其中在形成該等溝槽之步驟 後,更包括植設錫球之步驟。
第11頁
TW93122006A 2004-07-23 2004-07-23 Anti-corrosion dicing method of semiconductor integrated circuit device for preventing external erosion TWI230439B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW93122006A TWI230439B (en) 2004-07-23 2004-07-23 Anti-corrosion dicing method of semiconductor integrated circuit device for preventing external erosion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW93122006A TWI230439B (en) 2004-07-23 2004-07-23 Anti-corrosion dicing method of semiconductor integrated circuit device for preventing external erosion

Publications (2)

Publication Number Publication Date
TWI230439B true TWI230439B (en) 2005-04-01
TW200605267A TW200605267A (en) 2006-02-01

Family

ID=36083983

Family Applications (1)

Application Number Title Priority Date Filing Date
TW93122006A TWI230439B (en) 2004-07-23 2004-07-23 Anti-corrosion dicing method of semiconductor integrated circuit device for preventing external erosion

Country Status (1)

Country Link
TW (1) TWI230439B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236957B (zh) * 2007-01-31 2010-11-10 精材科技股份有限公司 芯片封装模块的导电层构造及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI549243B (zh) * 2013-03-07 2016-09-11 精材科技股份有限公司 半導體結構及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236957B (zh) * 2007-01-31 2010-11-10 精材科技股份有限公司 芯片封装模块的导电层构造及其制造方法

Also Published As

Publication number Publication date
TW200605267A (en) 2006-02-01

Similar Documents

Publication Publication Date Title
TWI254425B (en) Chip package structure, chip packaging process, chip carrier and manufacturing process thereof
TWI269374B (en) Method for making a semiconductor device
TWI360188B (en) A semiconductor package assembly and methods of fo
CN100587931C (zh) 用于晶圆片级芯片尺寸封装的再分布层及其方法
US10199339B2 (en) Semiconductor structure with sacrificial anode and method for forming
TW200834876A (en) Multi-chips package and method of forming the same
TWI323933B (en) Semiconductor package with plated connection
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
CN108122784A (zh) 封装单体化的方法
TW200411854A (en) Semiconductor chip package and method for the same
CN104701332A (zh) 具有冷却特征的传感器封装和制造其的方法
TWI566340B (zh) 半導體封裝及製造其之方法
CN102157456B (zh) 三维系统级封装方法
US9177903B2 (en) Enhanced flip-chip die architecture
TWI230439B (en) Anti-corrosion dicing method of semiconductor integrated circuit device for preventing external erosion
JP2003124388A (ja) ウェハレベルチップスケールパッケージおよびそれを製造する方法
TW200828532A (en) Multiple chip package
TW200409324A (en) High-density multi-chip modulestructure and the forming method thereof
JP4422380B2 (ja) 半導体装置の製造方法
CN207250482U (zh) 晶圆级芯片封装结构
CN206225362U (zh) 图像传感器模组
TWI274373B (en) Stacked wafer structure and forming method thereof
TW200414381A (en) Package type semiconductor device
TWI270152B (en) A wafer-level packaging method and a chip packaging structure
TWI250597B (en) Method for manufacturing multi-chip package having encapsulated bond-wires between stack chips

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees