TWI230417B - Method for reducing wafer arcing - Google Patents
Method for reducing wafer arcing Download PDFInfo
- Publication number
- TWI230417B TWI230417B TW092127032A TW92127032A TWI230417B TW I230417 B TWI230417 B TW I230417B TW 092127032 A TW092127032 A TW 092127032A TW 92127032 A TW92127032 A TW 92127032A TW I230417 B TWI230417 B TW I230417B
- Authority
- TW
- Taiwan
- Prior art keywords
- bias
- etching process
- wafer
- damage
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 191
- 230000008569 process Effects 0.000 claims abstract description 126
- 238000005530 etching Methods 0.000 claims abstract description 114
- 230000006378 damage Effects 0.000 claims abstract description 35
- 235000012431 wafers Nutrition 0.000 claims description 98
- 239000000758 substrate Substances 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 230000009467 reduction Effects 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 241000238631 Hexapoda Species 0.000 claims 1
- 210000004556 brain Anatomy 0.000 claims 1
- 239000000919 ceramic Substances 0.000 claims 1
- 230000006835 compression Effects 0.000 claims 1
- 238000007906 compression Methods 0.000 claims 1
- 230000003628 erosive effect Effects 0.000 claims 1
- 230000003068 static effect Effects 0.000 claims 1
- 230000000977 initiatory effect Effects 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 description 5
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 208000027418 Wounds and injury Diseases 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 208000014674 injury Diseases 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 235000013339 cereals Nutrition 0.000 description 1
- 230000002925 chemical effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/02—Details
- H01J2237/0203—Protection arrangements
- H01J2237/0206—Extinguishing, preventing or controlling unwanted discharges
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
1230417 五、發明說明（1) 一、【發明所屬之技術領域】 尤有關於有效率且經濟之 本發明係關於晶圓處理方法 晶圓I虫刻操作。 一、【先前技術】 曰趨向於更加複雜之晶片構造及對於-單 :目枝择1、直之衣程步驟。特別是’互疊之互連金屬層之 2 = t成長。隨之而來，電裝製程步驟之數目及每-晶 曰μ制& 、、電應力之置也同樣增加。此增加之 曰=二造複雜度之結果為電㈣發之傷害會更加頻繁導致裝 置％C壞且因此造成生產晶圓之損失。 Μ ί典型之晶圓#刻操作中，該晶15被—靜電夾頭（ESC) 2彳使付晶圓在晶圓蝕刻操作中不會移動。在先前技術之操 作:’通常供給一高電壓至ESC之電極。回應該供給之電壓 而產生之靜電場在晶圓及該ESC間產生一吸力。然而，在電 漿，擊時’該晶圓電位通f在數十刪週期内被拉至相對於 =室牆面為負值之值。此外，當RF電位在蝕刻製程中改變 時，該晶圓電位被拉至一改變之值，通常機乎盥RF能量之改 變同步。為了避免破壞在電極及晶圓間之電壓平衡，通常合 使用由ESC電源處理之自動偏差補償。在此補償方法中，藉曰 由同等化兩ESC電極電流使得兩電極電壓之中點被拉至與曰^ 圓表面相同之電位。但這可能會導致晶圓上之電弧，原因在 於ESC電源無法跟上晶圓表面上快速之電壓改變，例如，在 電漿點火時產生之電壓改變。
1230417
圖1A顯示一被在蝕刻製程中產生之電弧傷害之晶圓i2。/ 在此例中’在姓刻製程中被電子衝擊之晶圓之上表面產生一 =面電位（例如，1〇〇〇v)。在另一方面，一基板電位（例如， 。存在於曰曰圓12之基板上。因此，由於在介電晶圓表面及 =圓基板間之電位差，電弧14可能在埋藏於晶圓12之介電層_ 之金屬構造間產生，原因在於它們在表面至基板之壓降;· 建立了同的電壓分隔。當晶圓之介電層内之相鄰之金屬構造 間之壓差超過電介質之電崩潰強度時，會產生電弧，導致介. 電層内j構造受損或破壞。在多數的例子中，這會造成晶圓 之=穩疋，即使只有小至一個晶圓上的晶粒2被電弧影響時龜 亦疋如此。因此，假如容許此等事件發生，晶圓之良率會下 降且晶圓生產成本將會提高。 ^圖1B係顯不在電漿引發時一即時表面電位42之圖形40。 _ 该圖形40顯不一穩態表面電位48，及一初始基板電位44，其 會在一蝕刻製程中被ESC電源之偏壓補償電路驅動。該圖形、-40顯示表面電位42對時間之變化。在初期時表面電位“之斜 率非常大使得表面電位42可快速地增加至穩態表面電位48。 因此’非#大之電壓差46可快速地在表面電位42與初始基 板電位44間產生。不幸地，在此狀況了，表面電位42對於 ESC電源之補償電路而言增加太快。因此基板電位無法及時| 地反應表面電位之增加而調整。因此，圖丨所述之晶圓電弧 可能產生而傷害晶圓且降低晶圓生產良率及效率。 · 為了改進上述缺點，本發明主要目的在於提供一方法可 克服先W技術之問題，藉由在不同的晶圓蝕刻階段及製程中
第7頁 1230417
使用不同的偏壓，以降低晶圓電弧之產生 發明内答 廣而吕之’本發明藉由提供一在晶圓蝕刻操 弧：：法i:!合此等需求。應了解本發明可以 貝施，包含一製私、一設備、一系統、一裝置万法 個本發明之實施例說明於後。 、^万法。數
在一實施例中， 傷之方法。在許多實 至少一個蝕刻製程之 一之前產生指定之偏 製程之一之前供給指 位減少晶圓電弧。 提供一種用以在蝕刻 施例中之一，該方法 每一個，且在起始至 壓。該方法尚包含在 定之偏壓至靜電夾頭 製程中減少晶圓損 包含指定一偏壓予 少一個蝕刻製程之 起始至少一個蝕刻 。該指定之偏壓準
〇在又一實施例中，提供一種用以在蝕刻製程中減少曰n 才貝傷之方法。該方法包含產生一處方偏壓表，包含至少一個 偏，與至少一個蝕刻製程間之關係，其中至少一個蝕刻製程 之每一個對應於至少一個偏壓。該方法亦包含決定欲被實行 之餘刻製程，及藉由使用一處方表將該蝕刻製程對應至一相 對應之偏壓。該方法尚包含產生對應於蝕刻製程之至少一個 偏壓之一個。該方法亦包含在起始該蝕刻製程前將該至少— 個偏壓供給至一靜電夾頭（ESC)。該至少一個偏壓之一減少 餘刻製程中晶圓内之電弧。 在又一實施例中，提供一種用以於一蝕刻製程中減少晶 圓損傷之偏壓決定方法。在此實施例中，該方法包含決定一
第8頁 1230417 五、發明說明（4) 破採用之蝕刻製程。該方法尚包含藉由使用一處方表中之關 聯將飯刻製程對應至一相對應之偏壓，該處方表包含至少一 個偏壓及至少一個蝕刻製程間之關聯，其中該至少一個蝕刻 製程之每一個相對應於該至少一個偏壓。 在另一貫施例中，提供一電腦可讀取媒體，其包含程式 才曰5以决疋用於減少晶圓^貝傷之偏壓，其中一偏壓設定電路 决疋忒偏壓，此偏壓係偏壓產生器在钱刻時供給至靜電失頭 (ESC)之偏壓以減少晶圓損傷。該電腦可讀取媒體包含程式 指令用於決定被使用之蝕刻製程。該電腦可讀取媒體亦包含 程式指令以藉由使用一處方表内之關聯對應蝕刻製程至相對 應之偏壓，該處方表包含至少一個偏壓及至少一個蝕刻製 間之關聯，其中該至少—個㈣製程之每_個相對應於】 少一個偏壓。 $ 本發明具有許多優點。最值得注意的為藉由使供給至 電夾頭（ESC)之偏壓與不同之晶圓蝕刻製程產生關聯之方 ，，該偏壓可在每一特定之蝕刻階段前被智慧地設定至一 疋^偏Iί。以此法，在晶圓表面與晶圓基板間可產生不同 的，，之母一蝕刻製程可被補償以減少晶圓電弧。因此， 由在母一特定之蝕刻製程調整及定制供給至ESc之偏壓，曰曰
= —有效的方式被減少。因此，本方法可致能广重 用及姓刻腔室條件之使用使得不同姓刻操作可在 ::由於晶圓損傷可被大大地減少，晶圓生產損失亦可：降
1230417 五、發明說明
。在圖示中，相似 兹將參照附隨的圖示，以說明本發明 的參考符號指示類似的元件。 x 四、【實施方式】 本發明揭露一種方法，可 程序’例如沈積程序或其他任 偏壓補償之程序，中之晶圓電 定的細節係為了提供對本發明 人士可了解本發明不需某些或 在其他的例子中，廣為人知之 必要之混淆。 曰慧地減少在蝕刻程序及其他 订電漿與晶圓相互作用且需要 ^。在後文之說明中，種種特 完整的了解。對熟知本技藝之 1部此等特定細節亦可實施。 程序運作不加以詳述以避免不 泛言之，本發明針對一方 降低晶圓構造間、構造與基板 況下使用。這可藉由預先調整 達成。由於每一個別之蝕刻製 可能性，藉由將供應至靜電夾 應之晶圓餘刻製程結合，該偏 被智慧地設定至一特定的偏壓 基板間之壓差之大小可被減少 生。藉由使用此方法，因為會 之發生被減少或除去故可減少 傷且因此得到較高的晶圓生產 法’其中蝕刻製程可在大大地 p或構造與電漿間之電弧之情 每一個別之蝕刻製程之偏壓而 程可能產生不同的偏壓電位之 頭（E SC )之偏壓與不同的相對 壓可在每一特定的蝕該製程前 值。以此法，在晶圓之表面與 ’以減少或除去晶圓電弧之發 對晶圓之構造產生損壞之電弧 晶圓處理程序對晶圓造成的損 良率。
圖2顯示一依照本發明之一實施例之使用處方偏壓表1 28 之具有電壓偏差控制之蝕刻腔室丨〇 〇。在此實施例中，蝕刻
第10頁 1230417 五、發明說明（6) - 腔至100包含一上電之電極112及一接地之電極ι〇2以在腔室 100内產生電漿。該腔室1〇〇亦包含一射頻（RF)產生器118。 该RF能源以熟知本技藝之人士所知悉之機制產生電漿丨〇4用 於蝕刻操作。如本技藝中廣為人知者，可根據不同的蝕刻操 作而使用不同的「處方」。應了解在此所述之設備及方法可 與任何合適之處方及任何合適數量之處方一起使用以減少可 對晶圓1 0 6造成損傷之電弧。 腔室100亦包含一靜電夾頭（ESC)108，在一實施例中包 含一層109、電極110、1U及“上電電極112，其可在蝕刻操 作中將晶圓固定在定位。在靜電夾頭（ESC)1〇8内係電極11〇 及111。該電極110及111係分別經由電壓線114及116連接至 一偏壓產生器120。該ESC 108係配置於一基底丨12之上。在 ，貝施例中E、SC1 0 8之一層1 0 9係由洩漏介電材料製成使得 電極110及111被半電絕緣而在鉗夾電壓及偏壓供給至電壓線 11 4及11 6時產生力漏電容。應了解半絕緣材料可將 電極彼此半絕緣以承受其與基板間之壓降之合適之材料。i -實施例:，該半絕緣材料可為任何合適 究。該上電之RF電極可為任何合適之材料，例如，紹、：： 鋼。 _ 在-實施例中’偏壓之位準（亦稱 方偏壓表128來決定。該處古值两主i〇Q —人 平」你由處 处方偏壓表128包含至少一個雷厭a 準與至少-個蝕刻製程間之㈣…3 : v個電壓位 u之關係。因此，一特定的飯釗制叙 對應至一特定的偏壓位準。+冰^ ^ ，旳蝕刻製耘 千 此外，该特定之偏壓位進亦π m 應至多個蝕刻製程。在實彳+ μH ^ :竖位旱亦可對 你汽订上，每一包含於處方偏壓表128 1230417
内之蝕刻製程包含一個對應之偏壓位準，其控制經由電壓線 114及116供給至靜電夾頭（ESC)1〇8之電壓以減少在每一蝕 製程中之晶圓電弧。
每一蝕刻製程使用特定之「處方」。應了解此處所描述 之方法可與任何合適之型式之處方一起使用。該處方係一組 條件，在此條件下執行蝕刻。例如，一特定之蝕刻處方可包 含使用特定之壓力 '化學作用、能量準位等。因此，依照蝕 刻製程且因此依照處方，在晶圓表面及晶圓基板間可存在不 同的壓差。結果，特定之偏壓可用於特定之蝕刻製程，藉此 對於特疋之I虫刻操作定制偏壓以減少晶圓電弧。不同的偏壓 可心疋至不同的用於钮刻製程之處方。應了解處方偏壓表 1 2 8可以硬體或軟體實行。因此，對應於蝕刻製程之特定之 偏壓可被計算出來以最佳化晶圓蝕刻操作。 在決定用於特定之蝕刻製程之偏壓位準之後，送出一個 處方設定信號至偏壓設定電路。該偏壓設定電路丨24管理偏 壓產生器1 2 0以產生偏壓。在一實施例中，偏壓設定電路1 2 4 可包含一數位至類比轉換器以將數位處方轉換成類比電壓。
圖3例示依照本發明之一實施例之產生處方設定信號之 方法。在一實施例中，一偏壓設定碼21 2接受處方偏壓表\28 及用於特定之I虫刻操作中之製程。在一實施例中，該特定之 钱刻操作包含階段-1 202、階段-2 204、階段一3 206及、階 段-4 208。在一實施例中，該階段-1使用製程—i、階段—2使 用製程-3、階段-3使用製程-1且階段-4使用製程一2及製程 —1。應了解在此描述之設定一電壓偏差以減少或除去晶圓電
1230417
五、發明說明（8) 弧之方法可用於任何合適型式之許多蝕刻操作中。此外，應 了解在此描述之減少晶圓電弧之方法可用於任何合適之呈 任何合適之數量或型式之製程之蝕刻操作中。 〃 該偏壓設定碼212檢查每一階段202、204、206及208以 決定那一個製程被採用於每一階段中。接著，藉由使用處方 偏壓表128，該偏壓設定碼212可將每一製程符^ 一相對=之
偏壓位準。因此，對於所有的製程，相對應之偏壓位準被確 認且一電壓組2 1 6被產生使得對於每一完成之製程，使用正 偏壓位準。因此，該電壓組21 6與處方設定信號丨26結合並送 至偏壓設定電路，如參考圖2所述。 口 圖4係依照本發明之一實施例之產生一處方設定信號之
方法之流程圖300。流程圖300以操作302起始，該操作產生 一處方设定信號，在一實施例中為處方設定信號丨2 6，如參 考圖3所述。在一實施例中，操作3〇2係偏壓設定碼312，如 參考圖、3所述。該處方設定信號包含對應於組成晶圓蝕刻操 作之（β複數）階段之一組電壓。藉由對於每一製程設有一特定 之偏壓，可將最佳化之電壓準位使用於每一易於產生電弧之 製程丄=因在於本方法減少晶圓表面與晶圓基板間之壓差。 在貝細例中’该處方偏壓表包含至少一個與特定之姓刻製 程之某（複數）個階、段一起使用之製程，其每一個與一偏壓相 關以此法’一特定之製程對應至特定之偏壓，其可在偏壓 被供給^ESC時可減少或除去晶圓電弧。 在操作302之後，該方法前進至操作304，該操作設定電 極至一對應於一蝕刻製程之偏壓。在一實施例中，該電極
第13頁 1230417 五、發明說明（9) 11 0—及111 ’如參考圖2所述者，彳被設至一對應於在一钱刻 腔J中執行之蝕刻製程之電壓準位。該被使用之電壓準位係 如處方設定信號所指示被預先決定使得該曰曰曰圓可附著於取 ^ ^被減 > 或除去。結果，對於使用於晶圓餘刻操作之每 二二，可使用整基+反電位使其更接近晶圓*面電位之不同 的電壓偏差準位。 u 接著操作306執行蝕刻製程。在一實施例中，只要設定 =於:ί刻製程之偏壓之後，該蝕刻製程可在無晶圓電弧之問 士 ^^下進行。這疋因為該偏壓減少晶圓表面與晶圓基 板間之壓差。應了解可執行任何合適型式之钱％ $戈沈潰製 程，例^，低k電介質、無機介電質等之蝕刻。 作3〇6之後，該方法前進至操作308，該操作決定是 杆貝：古ί 一步之蝕刻製程。假如一額外的蝕刻製程需被執 丨Ϊ 複操作304、306及30 8。假如沒有更進一步之 钱刻製程，該方法停止。 上顯示依照本發明之一實施例之定義處方設定信號之 ”L程圖400。該流程圖4〇〇以操作4〇2起始 壓ί。在一實施例中，操作4〇2包含產生每-敍
測i以至丨ί ,之偏壓間之關聯’其中該特定之偏壓被預先 壓產生關聯並儲存資料，該關聯可被用 佳之偏#、#二任何合適之蝕刻製程或任何蝕刻製程群組之最 住之偏差補償電壓。 ^ ^ 在#作402之後，該方法前進至操作4〇4，該操作4〇4決 1230417 五、發明說明（10) 定那（幾）個蝕刻製程被使用。應了解欲被執行之蝕刻製程可 以任何合適之方法被儲存或輸入。在一實施例中，該數個製 程被儲存以被偏壓設定碼212取回，如前文中參考圖i所述。 該偏壓碼可從任何合適之型式之儲存裝置取得該製程。 斤接著操作40 6將（數個）蝕刻製程與相對應之（數個）偏壓 相符合，如處方偏壓表所含括者。在一實施例中，該蝕刻階 段係使用於一蝕刻操作之一階段。應了解在任何蝕刻操作 中’可能有一個或更多之蝕刻階段，每一個至少有一個製 程〔每一個製程使用一特定之處方可產生不同的晶圓表面及 晶圓基板電位。因此，藉由使用某一偏壓準位於一· 程，可避免晶圓電弧。 , 在操作4 0 6之後，該方法前進至操作4 〇 8，其包含相對應 之用於每一蝕刻製程之偏壓於一處方設定信號中。在一實施 例中，當用於每一蝕刻階段中之每一蝕刻製程之電壓偏差準 位被决疋日$，此 > 料結合至被設定至偏壓設定電路之處方設 定信號中，該偏壓設定電路使用該資料以管理偏壓產生器— 120，如前文中參考圖3所述。 w 圖6至9例示可用於設定及產生偏壓之電路。應了解後文 中之電路僅為了例示且可使用任何合適之型式之硬體或軟 體’只要在此描述之方法被使用即可。 f ^ 6例示依照本發明之一實施例之設定偏壓之電路。 在二貫施例中，電路5〇〇包含接腳！及14可致能（軟體之）外部· 偏差控制。接腳8可為一偏壓值之偏壓設定點。此值可經由 一數位/類比轉換器（DAC)從軟體而來。 ， l23〇4i7 五、發明說明（11) — ------------^ 之電二6 0 0。2 j i，明之一實施例之用於設定偏壓之額外 電路500之外部偏二0 0係設定成用於接收來自 定點。為一每偏垄β又疋點，如參考圖e所述，以產生偏壓設 如，/一無1施例中，該外部偏壓設定點係從軟體導出，例 述。 g鼽例中係一偏壓設定碼，如前文中參考圖3所 圖8顯=依照本發明之一實施例之用於產生偏壓之電路· 在…貝知例中，電路7 〇 〇係設計成用於接收來自電路 6 0 0之偏壓δ又定點之輸入，如參考圖7所述，以產生雙偏壓 值0 龜 圖9顯示依照本發明之一實施例之用於產生偏壓之更進冒 一步之電路8 0 〇。在一實施例中，電路8 〇 〇係設計成使用從電 路7 0 0，如參考圖8所述，接收之該雙偏差驅動輸入且產^用 於，在一實施例中，電極110及111之偏壓，如參考圖2 ' 述。 厅_ 或實 義地 專利 施例僅 制於 範圍之 在以上詳細說明中所提出之具體的實施態樣 為了易於說明本發明之技術内容，本發明並非狹 該實施例，在不超出本發明之精神及以下之申請 情況，可作種種變化實施。 1230417 圖式簡單說明 五、【圖式簡單說明】 圖1 A顯示一被在蝕刻製程中產生之電弧傷害之晶圓； 圖1 B顯示在電漿引發時之即時表面電位之圖形； 圖2顯示一依照本發明之一實施例之使用處方偏壓表之 具有電壓偏差控制之蝕刻腔室； 圖3例示依照本發明之一實施例之產生處方設定信號之 方法； 圖4係依照本發明之一實施例之產生一處方詨定信號之 方法之流程圖； 圖5顯示依照本發明之一實施例之定義處方設定信號之 產生之流程圖； 圖6例示依照本發明之一實施例之用於設定偏壓之電 路； 圖7顯示依照本發明之一實施例之用於設定偏壓之額外 之電路； 圖8顯示依照本發明之一實施例之用於產生偏壓之電 路； 圖9顯示依照本發明之一實施例之用於產生偏壓之更進 一步之電路； 元件符號說明： 1 2〜矽晶圓 1 4〜電弧 4 0〜圖形
第17頁 1230417 圖式簡單說明 42〜 表面電位 44〜 初始基板電位 46〜 電壓差 4 8〜 穩態表面電位 100 ' 〜腔室 102， 〜接地之電極 104， 〜電漿 106， 〜晶圓 108， 〜靜電夾頭（ESC) 1 0 9〜一層 110 、111〜電極 112 ^ 〜基底 114 、11 6〜電壓線 118, 〜射頻（RF)產生器 120 ^ 〜偏壓產生器 124 / 〜偏壓設定電路 126 ' 〜處方設定信號 128 〜處方偏壓表 202 〜階段-1 204 〜階段-2 206 〜階段-3 208 〜階段-4 210 〜階段 212 〜偏壓設定碼
1230417 圖式簡單說明 216 500 600 700 800 電壓組 電路 電路 電路 電路
第19頁
Claims (1)
1230417 六、申請專利範圍 1 · 一種用以在蝕刻製 指定一偏壓予至少一個 在起始至少一個蝕刻製 在起始至少一個蝕刻製 靜電夾頭； 其中該指定之偏壓位準 2. 如申請專利範圍第1 損傷之方法，其中該蝕刻製 3. 如申請專利範圍第1 損傷之方法，其中該指定包 減少晶圓電弧之偏壓。 4. 如申請專利範圍第1 損傷之方法，其中產生該指 決定一欲被使用之特定 將該特定之蝕刻製程與 產生包含該指定之偏壓 5. 如申請專利範圍第1 損傷之方法，其中供給指定 靜電夾頭中之電極。 6. 如申請專利範圍第1 損傷之方法，其中該偏壓減 壓差。 7. 如申請專利範圍第1 損傷之方法，其中該指定予 程中減少晶圓損傷之方法，包含 蝕刻製程之每一個； 程之一之前產生指定之偏壓；及 程之一之前供給指定之偏壓至一 減少晶圓電弧。 項之用以在蝕刻製程中減少晶圓 程包含蝕刻低k電介質。 項之用以在蝕刻製程中減少晶圓 含決定用於至少一個蝕刻製程之 項之用以在蝕刻製程中減少晶圓 定之偏壓包含： 之蝕刻製程； 指定之偏壓相對應； 之處方設定信號。 項之用以在蝕刻製程中減少晶圓 之偏壓包含供給該指定之偏壓至 項之用以在蝕刻製程中減少晶圓 少一晶圓表面與一晶圓基板間之 項之用以在蝕刻製程中減少晶圓 至少一個蝕刻製程之偏壓係儲存
第20頁 1230417 六 、申請專利範園 於一處方偏壓表中。 8.如申請專利範圍第丨項之用以在姓刻製程中減少晶圓 相傷之方法，其中尚包含： 執行該至少一個蝕刻製程其中之一。 9 · 一種用以在蝕刻製程中減少晶圓損傷之方法，包 含·· 產生一處方偏壓表，包含至少一個偏壓與至少一個蝕刻 製程間之關係，其中至少一個蝕刻製程之每一個對應於該至 少一個偏壓； μ、Μ 決定欲被實行之蝕刻製程； 藉由使用該處方偏壓表將該蝕刻製程對應至一相對靡之 偏壓； ~ 產生對應於餘刻製程之至少一個偏壓其中之一個· 在起始該蚀刻製程前將該至少一個偏壓供給至一 頭(ESC) ; 、、口 ’ 其中該至少一個偏壓之一減少蝕刻製程中晶圓内之 弧。 10. 如申請f利範圍第9項之用以在蝕刻 圓損傷之方法，其中該蝕刻製程包含蝕刻低1^ 曰日 11. 如申請專利範圍第9項之用以在蝕 圓損傷之方法，其中該處方偏壓表儲存於軟衣中減V晶 1 2.如申請專利範圍第9項之用以在蝕 ° 圓損傷之方法，其中供給該指定偏壓包j 耘中減 >、晶 至靜電爽頭中之電極。 揚…供給該指定之偏麼 $ 21頁 1230417 六、申請專利範圍 13· 如申 圓損傷之方法 之壓差。 14. 如申 圓損傷之方法 執行該I虫 15. 如申 圓損傷之方法 供給至該靜電 16· 如申 圓損傷之方法 17· —種 方法，包含： 請專利範圍第9項之用以在蝕刻製程中減少晶 ，其中該偏壓減少一晶圓表面與一晶圓基板間 請專利範圍第9項之用以在蝕刻製程中減少晶 ，其中尚包含： 刻製程。 請專利範圍第9項之用以在蝕刻製程中減少晶 ，其中該偏壓係經由配置於靜電夾頭内之電極 夾頭。 請專利範圍第9項之用以在蝕刻製程中減少晶 ，其中該靜電夾頭包含一陶瓷金屬。 用以於一蝕刻製程中減少晶圓損傷之偏壓決定 決定一被採用之蝕刻製程；及 藉由使用 之偏壓’該處 之關聯，其中 一處方表中之關聯將蝕刻製程對應至一相對應 方表包含至少一個偏壓與至少一個餘刻製程間 該至少一個蝕刻製程之每一個相對應於該至少 一個偏壓。 18. 如申 晶圓損傷之偏 介質。 19. 如申 晶圓損傷之偏 中 〇 # 請專利範圍第1 7項之用以於一蝕刻製程中減少 壓決定方法，其中該蝕刻製程包含蝕刻低k電 請專利範圍第1 7項之用以於一蝕刻製程中減少 壓決定方法，其中該處方偏壓表儲存於軟體
第22頁 1230417 六、申請專利範圍 2 0. 如申請專 晶圓相傷之偏壓決 晶圓基板間之壓差 21. 之電腦 壓係偏 少晶圓 程 程 至相對 刻製程 於該至 22 減少晶 含餘刻 23 減少晶 晶0表 一種具有 可讀取媒體 壓產生器在 損傷，該電 式指令，用 式指令’以 應之偏壓， 間之關聯， 少一個偏壓 如申請專 圓損傷之偏 低k電介質£ 如申請專 圓損傷之偏 利範圍第1 7項之用以於一蝕刻製程中減少 定方法，其中該偏壓減少一晶圓表面與一 〇 程式指令以決定用以減少晶圓損傷之偏壓 ，其中一偏壓設定電路決定該偏壓，該偏 蝕刻時供給至靜電夾頭（ESC )之偏壓以減 腦可讀取媒體包含： 於決定被使用之蝕刻製程；及 藉由使用一處方表内之關聯對應蝕刻製程 該處方表包含至少一個偏壓與至少一個蝕 其中該至少一個蝕刻製程之每一個相對應 〇 利範圍第2 1項之具有程式指令以決定用以 壓之電腦可讀取媒體，其中該蝕刻製程包 利範圍第2 1項之具有程式指令以決定用以 壓之電腦可讀取媒體，其中該偏壓減少一 面與一晶圓基板間之壓差。
第23頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/261,403 US7026174B2 (en) | 2002-09-30 | 2002-09-30 | Method for reducing wafer arcing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200421480A TW200421480A (en) | 2004-10-16 |
| TWI230417B true TWI230417B (en) | 2005-04-01 |
Family
ID=32029984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092127032A TWI230417B (en) | 2002-09-30 | 2003-09-30 | Method for reducing wafer arcing |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7026174B2 (zh) |
| EP (1) | EP1547137A1 (zh) |
| JP (2) | JP4965079B2 (zh) |
| KR (1) | KR101014583B1 (zh) |
| CN (2) | CN101404245B (zh) |
| AU (1) | AU2003279033A1 (zh) |
| IL (1) | IL167625A (zh) |
| TW (1) | TWI230417B (zh) |
| WO (1) | WO2004032220A1 (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050266173A1 (en) * | 2004-05-26 | 2005-12-01 | Tokyo Electron Limited | Method and apparatus of distributed plasma processing system for conformal ion stimulated nanoscale deposition process |
| US7193173B2 (en) * | 2004-06-30 | 2007-03-20 | Lam Research Corporation | Reducing plasma ignition pressure |
| US7305311B2 (en) * | 2005-04-22 | 2007-12-04 | Advanced Energy Industries, Inc. | Arc detection and handling in radio frequency power applications |
| US8217299B2 (en) * | 2007-02-22 | 2012-07-10 | Advanced Energy Industries, Inc. | Arc recovery without over-voltage for plasma chamber power supplies using a shunt switch |
| WO2009108101A1 (en) | 2008-02-25 | 2009-09-03 | Smoltek Ab | Deposition and selective removal of conducting helplayer for nanostructure processing |
| US8520352B2 (en) * | 2008-02-25 | 2013-08-27 | Xylem Ip Holdings Llc | Multiple-channel active sensing and switching device |
| US8158017B2 (en) * | 2008-05-12 | 2012-04-17 | Lam Research Corporation | Detection of arcing events in wafer plasma processing through monitoring of trace gas concentrations |
| US20090308734A1 (en) * | 2008-06-17 | 2009-12-17 | Schneider Automation Inc. | Apparatus and Method for Wafer Level Arc Detection |
| US9218997B2 (en) * | 2008-11-06 | 2015-12-22 | Applied Materials, Inc. | Electrostatic chuck having reduced arcing |
| US8395078B2 (en) | 2008-12-05 | 2013-03-12 | Advanced Energy Industries, Inc | Arc recovery with over-voltage protection for plasma-chamber power supplies |
| EP2648209B1 (en) | 2009-02-17 | 2018-01-03 | Solvix GmbH | A power supply device for plasma processing |
| CN101901749B (zh) * | 2009-05-27 | 2012-08-08 | 中芯国际集成电路制造(上海)有限公司 | 减少晶片处理过程中电弧产生的方法 |
| US8901935B2 (en) * | 2009-11-19 | 2014-12-02 | Lam Research Corporation | Methods and apparatus for detecting the confinement state of plasma in a plasma processing system |
| US8552665B2 (en) | 2010-08-20 | 2013-10-08 | Advanced Energy Industries, Inc. | Proactive arc management of a plasma load |
| JP6418694B2 (ja) * | 2015-03-26 | 2018-11-07 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理装置および基板処理方法 |
| CN106298615B (zh) * | 2015-05-27 | 2019-03-12 | 北京北方华创微电子装备有限公司 | 静电卡盘、反应腔室及半导体加工设备 |
| GB201615114D0 (en) * | 2016-09-06 | 2016-10-19 | Spts Technologies Ltd | A Method and system of monitoring and controlling deformation of a wafer substrate |
| CN106531319A (zh) * | 2016-12-31 | 2017-03-22 | 无锡江南电缆有限公司 | 一种风能抗拉光纤复合电力电缆 |
| US11817449B2 (en) | 2021-04-29 | 2023-11-14 | Macronix International Co., Ltd. | Memory devices with discharging circuits |
| CN114400174B (zh) * | 2022-01-18 | 2023-10-20 | 长鑫存储技术有限公司 | 一种等离子体处理装置及其处理晶片的方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298024A (ja) * | 1989-05-12 | 1990-12-10 | Tadahiro Omi | リアクティブイオンエッチング装置 |
| JPH05182916A (ja) * | 1991-12-28 | 1993-07-23 | Kokusai Electric Co Ltd | プラズマ処理方法及びその装置 |
| US6399143B1 (en) * | 1996-04-09 | 2002-06-04 | Delsys Pharmaceutical Corporation | Method for clamping and electrostatically coating a substrate |
| US5737175A (en) * | 1996-06-19 | 1998-04-07 | Lam Research Corporation | Bias-tracking D.C. power circuit for an electrostatic chuck |
| US5793192A (en) * | 1996-06-28 | 1998-08-11 | Lam Research Corporation | Methods and apparatuses for clamping and declamping a semiconductor wafer in a wafer processing system |
| JPH10208988A (ja) * | 1997-01-21 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 半導体プロセス方法及び半導体プロセス装置 |
| US5835335A (en) * | 1997-03-26 | 1998-11-10 | Lam Research Corporation | Unbalanced bipolar electrostatic chuck power supplies and methods thereof |
| US5894400A (en) * | 1997-05-29 | 1999-04-13 | Wj Semiconductor Equipment Group, Inc. | Method and apparatus for clamping a substrate |
| GB9711273D0 (en) * | 1997-06-03 | 1997-07-30 | Trikon Equip Ltd | Electrostatic chucks |
| JP2000036484A (ja) * | 1998-05-11 | 2000-02-02 | Tokyo Electron Ltd | プラズマ処理方法 |
| US6346428B1 (en) * | 1998-08-17 | 2002-02-12 | Tegal Corporation | Method and apparatus for minimizing semiconductor wafer arcing during semiconductor wafer processing |
| US6361645B1 (en) * | 1998-10-08 | 2002-03-26 | Lam Research Corporation | Method and device for compensating wafer bias in a plasma processing chamber |
| US6242360B1 (en) * | 1999-06-29 | 2001-06-05 | Lam Research Corporation | Plasma processing system apparatus, and method for delivering RF power to a plasma processing |
| JP4634581B2 (ja) * | 2000-07-06 | 2011-02-16 | キヤノンアネルバ株式会社 | スパッタリング方法、表面処理方法、スパッタリング装置及び表面処理装置 |
| US6677242B1 (en) * | 2000-08-12 | 2004-01-13 | Applied Materials Inc. | Integrated shallow trench isolation approach |
-
2002
- 2002-09-30 US US10/261,403 patent/US7026174B2/en not_active Expired - Lifetime
-
2003
- 2003-09-24 KR KR1020057005560A patent/KR101014583B1/ko not_active IP Right Cessation
- 2003-09-24 CN CN2008101749712A patent/CN101404245B/zh not_active Expired - Fee Related
- 2003-09-24 EP EP03770541A patent/EP1547137A1/en not_active Withdrawn
- 2003-09-24 JP JP2004541807A patent/JP4965079B2/ja not_active Expired - Fee Related
- 2003-09-24 WO PCT/US2003/030605 patent/WO2004032220A1/en active Application Filing
- 2003-09-24 AU AU2003279033A patent/AU2003279033A1/en not_active Abandoned
- 2003-09-24 CN CNB038254794A patent/CN100444328C/zh not_active Expired - Fee Related
- 2003-09-30 TW TW092127032A patent/TWI230417B/zh not_active IP Right Cessation
-
2005
- 2005-03-23 IL IL167625A patent/IL167625A/en not_active IP Right Cessation
-
2012
- 2012-02-08 JP JP2012024962A patent/JP5529182B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1714433A (zh) | 2005-12-28 |
| JP2006501683A (ja) | 2006-01-12 |
| KR20050051676A (ko) | 2005-06-01 |
| JP2012124514A (ja) | 2012-06-28 |
| CN101404245A (zh) | 2009-04-08 |
| US20040063316A1 (en) | 2004-04-01 |
| KR101014583B1 (ko) | 2011-02-16 |
| CN101404245B (zh) | 2011-01-26 |
| EP1547137A1 (en) | 2005-06-29 |
| TW200421480A (en) | 2004-10-16 |
| AU2003279033A1 (en) | 2004-04-23 |
| CN100444328C (zh) | 2008-12-17 |
| WO2004032220A1 (en) | 2004-04-15 |
| JP4965079B2 (ja) | 2012-07-04 |
| JP5529182B2 (ja) | 2014-06-25 |
| IL167625A (en) | 2010-05-31 |
| US7026174B2 (en) | 2006-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI230417B (en) | Method for reducing wafer arcing | |
| CN100487861C (zh) | 等离子体蚀刻方法和等离子体蚀刻装置 | |
| KR100465947B1 (ko) | 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정 | |
| CN111295731A (zh) | 用于实现具有低角分散的峰值离子能量增强的系统和方法 | |
| US20220157610A1 (en) | Etching method | |
| CN107039229A (zh) | 蚀刻方法 | |
| CN102655086A (zh) | 半导体器件的制造方法和计算机存储介质 | |
| WO2005031839A1 (ja) | プラズマ処理システム | |
| SG183839A1 (en) | Inorganic rapid alternating process for silicon etch | |
| TW201330049A (zh) | 電漿鞘電壓控制用系統、方法及設備 | |
| US11456180B2 (en) | Etching method | |
| JP2002524855A (ja) | 基板のシリコン層に至るコンタクトホールを形成する技術 | |
| US20140051256A1 (en) | Etch with mixed mode pulsing | |
| US20120244693A1 (en) | Method for patterning a full metal gate structure | |
| CN105810582A (zh) | 蚀刻方法 | |
| CN104701159A (zh) | 蚀刻方法 | |
| JPH07335570A (ja) | プラズマ処理における基板温度制御方法 | |
| CN109216160B (zh) | 边缘粗糙度减小 | |
| TW201413811A (zh) | 用於縮小及調整溝槽／通孔臨界尺寸之方法 | |
| KR100390210B1 (ko) | 반도체 소자의 에칭 공정 제어 방법 | |
| KR100286333B1 (ko) | 플라즈마식각장치 | |
| KR20070030247A (ko) | 플라즈마 점화 압력 감소 방법 | |
| TWI224627B (en) | Process of high density plasma chemical vapor deposition | |
| US20050211670A1 (en) | Plasma etching of ni-containing materials | |
| KR20190030181A (ko) | 자기 정렬된 다중 패터닝을 위한 선택적 질화물 에칭 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |