JP4965079B2 - ウェーハアーク放電を低減する方法 - Google Patents
ウェーハアーク放電を低減する方法 Download PDFInfo
- Publication number
- JP4965079B2 JP4965079B2 JP2004541807A JP2004541807A JP4965079B2 JP 4965079 B2 JP4965079 B2 JP 4965079B2 JP 2004541807 A JP2004541807 A JP 2004541807A JP 2004541807 A JP2004541807 A JP 2004541807A JP 4965079 B2 JP4965079 B2 JP 4965079B2
- Authority
- JP
- Japan
- Prior art keywords
- etching process
- bias voltage
- wafer
- etching
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 222
- 238000010891 electric arc Methods 0.000 title description 4
- 230000008569 process Effects 0.000 claims description 161
- 238000005530 etching Methods 0.000 claims description 152
- 230000006378 damage Effects 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 claims description 5
- 230000000977 initiatory effect Effects 0.000 claims description 2
- 229910010293 ceramic material Inorganic materials 0.000 claims 1
- 238000012937 correction Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/02—Details
- H01J2237/0203—Protection arrangements
- H01J2237/0206—Extinguishing, preventing or controlling unwanted discharges
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Plasma Technology (AREA)
Description
本発明は、ウェーハ処理方法に関し、特に、効率的で費用効果の高いウェーハのエッチング方法に関する。
現代のマイクロチップ設計は、これまで以上に複雑なチップ構造と、単一チップに対する処理ステップ数の増加とに向かう傾向を示してきた。特に、互いの頂面上に積層化される相互接続金属層の数は、これまでに継続的に増加してきた。これにより、プラズマ処理ステップ数と、各ウェーハが処理中に被る熱及び電気的ストレスの量も、同様に増加してきた。こうしたチップ製造における複雑化の増加の結果として、デバイスの破壊、デバイスの破壊に伴う生産ウェーハにおける歩留まりの損失につながる、プラズマにより誘発される損傷が、更に頻繁に発生する恐れがある。
代表的なウェーハエッチング工程において、ウェーハは、ウェーハエッチング工程中に移動しないように、静電チャック（ＥＳＣ）によって固定される。従来技術の工程では、通常、高電圧がＥＳＣの電極に印加される。印加電圧に反応して生じた静電場は、ウェーハとＥＳＣとの間に引力を発生させる。しかしながら、プラズマが点火されるとすぐに、ウェーハ電位は、一般に、数十回のＲＦサイクルのうちに、チャンバ壁に対して負の値にされる。更に、ＲＦ電力レベルがエッチングプロセス中に変化した時、ウェーハ電位は、変化した値にされ、通常は、ＲＦ電力の変化にほぼ同期する。両極とウェーハとの間の電圧平衡を乱さないために、通常、ＥＳＣ電源によって管理される自動バイアス補正が利用されている。この補正方法では、両ＥＳＣ極電流を均等にすることで、二つの極電圧の中間点を、ウェーハ表面と同じ電位にさせる。しかしながら、ＥＳＣ電源の供給速度は遅く、例えばプラズマ点火中に発生するようなウェーハ表面での高速な電圧変化についていけないため、ウェーハにおけるアーク放電をもたらし得る。
図１Ａは、エッチングプロセス中に発生し得るアーク放電事象によって損傷を受けるシリコンウェーハ１２を図示している。この例では、エッチングプロセス中、電子による衝撃を受けているウェーハの上面に、表面電位（例えば、−１０００Ｖ）が生成されている。一方、シリコンウェーハ１２の基板には、基板電位（例えば、０Ｖ）が存在する。したがって、誘電性のウェーハ表面の最上部とウェーハ基板との間の電位差により、ウェーハ１２の誘電体に埋め込まれた金属構造は、表面対基板の電圧降下に対する差動分圧器を構築することから、こうした金属構造間でアーク放電１４が発生する可能性がある。ウェーハの誘電体内の近接する金属構造間の電圧差がその誘電体の電気的破壊強度を上回ると、アーク放電が発生し、誘電層内の構造の損傷又は破壊につながる。殆どの場合は、たとえウェーハ上で僅か一つのダイのみがアーク放電の影響を受けたとしても、これによりウェーハは使用不可となる。結果として、こうした事象の発生を許す場合、ウェーハの歩留まりは低下し、ウェーハ生産コストは増加する。
図１Ｂは、プラズマ点火中のリアルタイムの表面電位４２を表すグラフ４０を示している。グラフ４０は、安定状態の表面電位４８と、エッチングプロセス中に発生するような、ＥＳＣ電源のバイアス補正回路によって駆動される初期基板電位４４とを図示している。グラフ４０は、表面電位４２を時間の経過と共に図示している。早い時点での表面電位４２の傾斜は、極めて急勾配であるため、表面電位４２は、安定状態の表面電位４８まで素早く増加する。そのため、非常に大きな電圧差４６が、表面電位４２と初期基板電位４４との間で、極めて素早く発生し得る。残念なことに、この状況において、表面電位４２の増加は、ＥＳＣ電源の補正回路にとって速すぎる。そのため、表面電位の増加に適時に反応して、基板電位を調整することができない。そのため、図１Ａを参照して説明したようなウェーハアーク放電が発生し、これにより、ウェーハが損傷を受け、ウェーハ生産の歩留まり及び効率が低下する恐れがある。
したがって、任意の適切なエッチングプロセスにおいて、利用されるバイアス電圧がウェーハアーク放電を低減できるように、様々なウェーハエッチングステージ及びプロセスに対応する様々なバイアス電圧を使用することで従来技術の問題を克服する方法に対する必要性が存在する。
大まかに言って、本発明は、ウェーハエッチング工程においてウェーハアーク放電を低減する方法を提供することで、こうした必要性を満たす。本発明は、プロセス、装置、システム、デバイス、又は方法を含む多数の方法で実施できる。本発明のいくつかの発明実施形態について、以下で説明する。
一実施形態では、エッチングプロセス中にウェーハの損傷を低減する方法が提供される。多数の実施形態の一つにおいて、方法は、少なくとも一つのエッチングプロセスのそれぞれにバイアス電圧を割り当て、少なくとも一つのエッチングプロセスの一つの開始前に、割り当てバイアス電圧を生成することを含む。方法は、更に、少なくとも一つのエッチングプロセスの一つの開始前に、割り当てバイアス電圧を静電チャックに印加することを含む。割り当てられたバイアス電圧レベルは、ウェーハアーク放電を低減する。
更に別の実施形態では、エッチングプロセス中にウェーハの損傷を低減する方法が提供される。方法は、少なくとも一つのエッチングプロセスのそれぞれが少なくとも一つのバイアス電圧に対応しており、少なくとも一つのバイアス電圧と少なくとも一つのエッチングプロセスとの間の関連性を含むレシピバイアステーブルを生成することを含む。方法は、更に、実行されるエッチングプロセスを決定し、レシピテーブル内の関連性を使用することで、エッチングプロセスを対応するバイアス電圧に一致させることを含む。方法は、更に、エッチングプロセスに対応する、少なくとも一つのバイアス電圧の一つを生成することを含む。方法は、更に、エッチングプロセスの開始前に、少なくとも一つのバイアス電圧の一つを静電チャック（ＥＳＣ）に印加することを含む。少なくとも一つのバイアス電圧の一つは、エッチングプロセス中、ウェーハにおけるアーク放電を低減する。
更に別の実施形態において、エッチングプロセス中にウェーハの損傷を低減するためにバイアス電圧を決定する方法が提供される。この実施形態において、方法は、実行されるエッチングプロセスを決定することを含む。方法は、更に、少なくとも一つのエッチングプロセスのそれぞれが少なくとも一つのバイアス電圧に対応しており、少なくとも一つのバイアス電圧と少なくとも一つのエッチングプロセスとの間の関連性を含むレシピテーブル内の関連性を使用することで、エッチングプロセスを対応するバイアス電圧に一致させることを含む。
別の実施形態では、バイアス電圧設定回路が、ウェーハアーク放電を低減するために電圧バイアス発生器がエッチング中に静電チャック（ＥＳＣ）に印加するバイアス電圧を決定する場合に、ウェーハの損傷を低減するためにバイアス電圧を決定するプログラム命令を有するコンピュータ読み取り可能な媒体が提供される。コンピュータ読み取り可能な媒体は、実行されるエッチングプロセスを決定するプログラム命令を含む。コンピュータ読み取り可能な媒体は、更に、少なくとも一つのバイアス電圧と少なくとも一つのエッチングプロセスとの間の関連性を含み、少なくとも一つのエッチングプロセスのそれぞれが少なくとも一つのバイアス電圧に対応するレシピテーブル内の関連性を使用することで、エッチングプロセスを対応するバイアス電圧に一致させるプログラム命令を含む。
本発明の利点は数多く存在する。最も顕著なものとして、静電チャック（ＥＳＣ）に印加するバイアス電圧を様々なウェーハエッチングプロセスに関連付ける方法を作成することで、バイアス電圧は、特定の各エッチングステージの前に、特定のバイアス電圧へ理知的に設定し得る。この方法によれば、ウェーハの表面と基板との間で様々な電圧ポテンシャルを生成する可能性のある各エッチングプロセスを補正することが可能であり、これにより、ウェーハアーク放電が低減される。したがって、ＥＳＣに印加されるバイアス電圧を調整し、特定の各エッチングプロセスステップに合わせることで、ウェーハアーク放電は、効果的な形で低減できる。したがって、有利なことに、この方法は、多数のエッチング化学反応及びエッチングチャンバ条件の使用を可能にし、アーク放電の問題なしで、様々なエッチング工程を使用できるようにする。この結果として、更に制御されたエッチングプロセスが生じ得る。追加として、ウェーハの損傷を劇的に低減できることから、ウェーハの歩留まりの損失が低減できる。
本発明のその他の態様及び利点は、本発明の原理を例として示す添付図面と併せて、以下の詳細な説明から明らかとなろう。
本発明は、添付図面と併せて、以下の詳細な説明によって容易に理解されよう。この説明を容易にするために、同様の参照符号は同様の構成要素を示す。
エッチング操作およびその他の操作、例えば、堆積操作の間に、あるいは、プラズマがウェーハと相互作用し、バイアス補正が必要となるプロセスが存在する際に常に、ウェーハアーク放電を理知的に低減する方法についての発明を開示する。以下の説明では、本発明の完全な理解を提供するために、多数の具体的な詳細について述べる。しかしながら、こうした具体的な詳細の一部又全部なしに本発明を実施し得ることは、当業者によって理解されるであろう。別の事例では、本発明を不必要に曖昧にしないために、周知の処理工程については詳細に説明していない。
一般的に言えば、本発明は、ウェーハの構造間、構造と基板との間、或いは構造とプラズマとの間におけるアーク放電の飛躍的な低減と共に、エッチングプロセスを利用し得る方法に対するものである。これは、個別の各エッチングプロセスのためにバイアス電圧を提供することで達成し得る。個別の各エッチングプロセスは、異なるバイアス電圧ポテンシャルの可能性を形成し得るため、静電チャック（ＥＳＣ）に印加するバイアス電圧を、対応する様々なウェーハエッチングプロセスと関連付けることにより、バイアス電圧は、特定の各エッチング段階の前に、特定のバイアス電圧に理知的に設定し得る。このようにして、ウェーハの表面と基板との間における電圧差の大きさを低減することが可能であり、これにより、ウェーハアーク放電の発生を低減又は除去し得る。こうした方法を使用することで、ウェーハ処理工程は、ウェーハに対する損傷の少ないものとなり、これにより、ウェーハ内の構造に損傷を与える可能性のあるアーク放電の発生が低減又は除去されるため、ウェーハの生産において高い歩留まりを生み出し得る。
図２は、本発明の一実施形態による、レシピバイアステーブル１２８を用いる電圧バイアス制御を伴うエッチングチャンバ１００を示す。この実施形態において、エッチングチャンバ１００は、チャンバ１００内部でプラズマを生成するために、電源電極１１２と接地電極１０２とを含む。チャンバ１００は、更に、高周波（ＲＦ）発生器１１８を含む。ＲＦ電力は、当業者に公知のメカニズムによってエッチング工程用のプラズマ１０４を発生させる。当該技術分野において周知であるように、エッチング工程に応じて、様々な「レシピ」を利用してもよい。本明細書で説明する装置及び方法は、ウェーハ１０６に損傷を与え得るアーク放電を低減するために、任意の適切なレシピ及び任意の適切なレシピ数と共に用いられ得る。
エッチングチャンバ１００は、更に、静電チャック（ＥＳＣ）１０８を含み、静電チャック１０８は、一実施形態において、層１０９と、電極１１０、１１１と、ＲＦ電源電極１１２とを含み、エッチング工程中にウェーハ１０６を所定の位置に保持し得る。ＥＳＣ１０８内には、電極１１０及び１１１が存在する。電極１１０及び１１１は、それぞれ電圧線１１４及び１１６を介して、バイアス電圧発生器１２０に接続される。ＥＳＣ１０８は、基部１１２の上に配置される。一実施形態において、ＥＳＣ１０８の層１０９は、漏洩性の誘電体で作成されるため、電極１１０及び１１１は電気的に半分離状態となり、これにより、クランプ及びバイアス電圧が線１１４及び１１６に印加された時、漏洩性のキャパシタを発生させる。半絶縁材料は、電極を互いに半絶縁し、電極間及び基板に対する電圧降下を維持し得る任意の適切な材料であってもよい。一実施形態において、半絶縁材料は、任意の適切なタイプのＤＣ半絶縁セラミックであってもよい。電源ＲＦ電極は、例えば、アルミニウム、ステンレス鋼といった、任意の適切な材料でよい。
一実施形態において、バイアス電圧のレベル（バイアス電圧レベルとしても知られる）は、レシピバイアステーブル１２８によって決定される。レシピバイアステーブル１２８は、少なくとも一つの電圧レベルと少なくとも一つのエッチングプロセスとの間の関連性を含む。したがって、特定のエッチングプロセスは、特定のバイアス電圧レベルに対応する。加えて、特定のバイアス電圧は、複数のエッチングプロセスに対応してもよい。実際には、レシピバイアステーブル１２８に含まれるエッチングプロセスのそれぞれは、エッチングプロセスのそれぞれにおいて、ウェーハアーク放電を低減するために、線１１４及び１１６を介してＥＳＣ１０８に印加される電圧を制御する対応バイアス電圧レベルを含む。
エッチングプロセスのそれぞれは、利用される特定の「レシピ」を有する。本明細書で説明する方法は、任意のタイプのレシピで使用してよいと理解されたい。レシピは、エッチングが行われる一組の条件である。例えば、特定のエッチングレシピは、特定の圧力、化学反応、電力レベル、その他の使用を含むことができる。そのため、エッチングプロセスに応じて、更にしたがってレシピに応じて、ウェーハ表面とウェーハ基板との間には、様々な電圧差が存在し得る。結果として、特定のエッチング工程のために特定のバイアス電圧を利用してよく、これにより、バイアス電圧を特定のエッチング工程に合わせて、ウェーハアーク放電を低減する。様々なバイアス電圧を、エッチングプロセスで使用する様々なレシピに割り当ててよい。レシピバイアステーブル１２８は、ソフトウェア又はハードウェアのいずれかの態様にて実施され得る。したがって、対応するエッチングプロセスのための特定のバイアス電圧レベルは、ウェーハエッチングプロセスを最適化するように計算し得る。
特定のエッチングプロセスのためのバイアス電圧レベルの決定後、レシピ設定信号が、バイアス電圧設定回路に送られる。バイアス電圧設定回路１２４は、バイアス電圧を生成するためにバイアス電圧発生器１２０を管理する。一実施形態において、バイアス電圧設定回路１２４は、デジタルレシピ設定信号をアナログ電圧に変換するために、デジタル−アナログコンバータを含んでよい。
図３は、本発明の一実施形態による、レシピ設定信号を生成する方法を例示する。一実施形態において、バイアス電圧設定コード２１２は、レシピバイアステーブル１２８と特定のエッチング工程において利用されるプロセスとを受領する。一実施形態において、特定のエッチング工程は、ステージ１ ２０２と、ステージ２ ２０４と、ステージ３ ３０６と、ステージ４ ２０８とを含む。一実施形態において、ステージ１はプロセス１を利用し、ステージ２はプロセス３を利用し、ステージ３はプロセス１を利用し、ステージ４はプロセス２及びプロセス１を利用する。本明細書で説明する、ウェーハアーク放電を低減又は除去するために電圧バイアスを設定する方法は、任意の適切なタイプのエッチング工程数と共に用いられ得る。加えて、本明細書で説明する、ウェーハアーク放電を低減する方法は、任意の適切な数又はタイプのプロセスを有し得る任意の適切なエッチング工程と共に用いられてもよい。
バイアス電圧設定コード２１２は、ステージ２０２、２０４、２０６、及び２０８のそれぞれを調べ、どのプロセスが各ステージにおいて使用されるかを決定する。その後、レシピバイアステーブル１２８を使用することで、バイアス電圧設定コード２１２は、プロセスのそれぞれと、対応するバイアス電圧レベルとを一致させ得る。したがって、全てのプロセスに対して、対応するバイアス電圧レベルが特定され、実行されたプロセスのそれぞれに対して、正しいバイアス電圧レベルが利用されるように、一組の電圧２１６が生成される。そのため、一組の電圧２１６は、レシピ設定信号１２６に組み込まれ、図２を参照して説明したようなバイアス設定回路へ送られる。
図４は、本発明の一実施形態による、レシピ設定信号を生成する方法を示すフローチャート３００である。フローチャート３００は、一実施形態において図３を参照して説明したようなレシピ設定信号１２６であるレシピ設定信号を生成するステップ３０２で開始される。一実施形態において、ステップ３０２は、図３を参照して上で説明したようなバイアス電圧設定コード３１２である。レシピ設定信号は、ウェーハエッチング工程の（複数の）ステージを形成するプロセスに対応する一組の電圧を含む。この方法はウェーハ表面電位とウェーハ基板電位との間の電圧差を低減するため、プロセスのそれぞれに対する特定のバイアス電圧を有することで、アーク放電を発生させるおそれのある各プロセスに対して、適切な電圧レベルを利用し得る。一実施形態において、レシピバイアステーブルは、特定のエッチングプロセスの特定のステージ（群）で使用され、それぞれがバイアス電圧に関連付けられた少なくとも一つのプロセスを含む。これにより、特定のプロセスは、バイアス電圧がＥＳＣに印加された時にウェーハアーク放電を低減又は除去可能な特定のバイアス電圧に対応する。
ステップ３０２の後、方法は、電極をエッチングプロセスに対応するバイアス電圧に設定するステップ３０４へ進む。一実施形態では、図２を参照して説明したような電極１１０及び１１１を、エッチングチャンバで実行されるエッチングプロセスに対応する電圧レベルに設定してよい。利用される電圧レベルは、レシピ設定信号が示すように事前に定められ、ウェーハがＥＳＣに取り付けられ、アーク放電が低減又は除去されるようになる。結果として、ウェーハ表面電位に近づくように基板電位を調整する様々な電圧バイアスレベルが、ウェーハエッチング工程で使用される各プロセスにおいて利用され得る。
ステップ３０６では、エッチングプロセスを実行する。一実施形態において、バイアス電圧がエッチングプロセスに対して設定されると、エッチングプロセスは、ウェーハアーク放電の問題なしに進行し得る。この状態が生じ得るのは、バイアス電圧が、ウェーハ表面とウェーハ基板との間の電圧差を低減するためである。例えば、低誘電率誘電体、無機誘電体、その他のエッチングといった、任意の適切なタイプのエッチング又は堆積プロセスを実行してよいと理解されたい。
ステップ３０６の後、方法は、更なるエッチングプロセスが実施されるかを判断するステップ３０８へ移動する。追加のエッチングプロセスが実施される場合、方法は、ステップ３０４、３０６、及び３０８を繰り返す。更なるエッチングプロセスが存在しない場合、方法は終了する。
図５は、本発明の一実施形態による、レシピ設定信号の生成を定義するフローチャート３０２を示す。フローチャート３０２は、レシピバイアステーブルを生成するステップ４０２で開始される。一実施形態において、ステップ４０２は、エッチングプロセスのそれぞれと特定のバイアス電圧との間に関連性を形成することを含み、特定のバイアス電圧は、事前に試験され、ウェーハアークを低減するバイアス補正電圧となることが分かっている。プロセスを対応するバイアス補正電圧に関連付け、データを格納することで、関連性を使用して、任意の適切なエッチングプロセス又は任意のエッチングプロセスグループのために、適切なバイアス補正電圧を決定し得る。
ステップ４０２の後、方法は、どのエッチングプロセス（群）が使用されるかを決定するステップ４０４へ進む。実行されるべきエッチングプロセスは、任意の適切な方法で格納又は入力できる。一実施形態において、プロセスは、記憶装置内に配置され、図３を参照して上で説明したように、バイアス電圧設定コード２１２によって取り出される。バイアス電圧コードは、任意の適切なタイプの記憶装置からプロセスを取得できる。
次に、ステップ４０６において、エッチングプロセス（群）を、レシピバイアステーブルに含まれる対応バイアス電圧（群）に一致させる。一実施形態において、エッチングステージは、エッチング工程において使用される一ステージである。任意のエッチング工程において、少なくとも一つのプロセスをそれぞれ有する一つ以上のエッチングステージが存在してよいと理解されたい。プロセスのそれぞれは、異なるウェーハ表面及びウェーハ基板電位を生成し得る特定のレシピを使用する。したがって、特定のバイアス電圧レベルを特定のプロセスに利用することで、ウェーハアーク放電を回避し得る。
ステップ４０６の後、方法は、エッチングプロセス（群）のそれぞれに対する対応バイアス電圧をレシピ設定信号に含めるステップ４０８へ進む。一実施形態において、エッチングステージのそれぞれに含まれる各エッチングプロセスについて、電圧バイアスレベルが決定されると、このデータは、図３を参照して上述したように、バイアス電圧発生器１２０を管理するためにデータを利用し得るバイアス電圧設定回路に対して設定されるレシピ設定信号に組み込まれる。
図６〜図９は、バイアス電圧を設定及び生成するために利用し得る例示的な回路を示している。下記の回路は、単なる例示的な性質のものであり、本明細書で説明したような本発明の方法が利用される限り、任意の適切なタイプのハードウェア又はソフトウェアを作成してよいと理解されたい。
図６は、本発明の一実施形態による、バイアス電圧を設定する回路５００を例示する。一実施形態において、回路５００は、（ソフトウェアからの）外部バイアス制御を可能にするピン１〜１４を含む。ピン８は、バイアス電圧値のためのバイアス電圧設定点入力にしてよい。この値は、ソフトウェアに由来し、デジタル／アナログコンバータ（ＤＡＣ）を介したものにしてよい。
図７は、本発明の一実施形態による、バイアス電圧を設定する追加回路６００を図示する。一実施形態において、回路６００は、図６を参照して説明したような回路５００から、外部バイアス電圧設定点を受領して、バイアス電圧設定点を生成するように構成される。一実施形態において、外部バイアス電圧設定点は、例えば、一実施形態において図３を参照して上で説明したもののようなバイアス設定コード等のソフトウェアに由来する。
図８は、本発明の一実施形態による、バイアス電圧を生成する回路７００を図示する。一実施形態において、回路７００は、図７を参照して説明したような回路６００からバイアス設定点の入力を受領し、二重バイアス駆動値を生成するように構成される。
図９は、本発明の一実施形態による、バイアス電圧を生成する更なる回路８００を例示する。一実施形態において、回路８００は、図８を参照して説明したような回路７００から受領した二重バイアス駆動入力を使用して、一実施形態において図２を参照して説明したような線１１０及び１１１に対するバイアス電圧を生成するように構成される。
以上、本発明についていくつかの好適な実施形態の観点から説明してきたが、上の明細書を読み且つ図面を検討することでその様々な変形例、追加例、置換例、及び等価物を当業者が実現し得ることは理解されよう。したがって、本発明は、本発明の本来の趣旨及び範囲に含まれるこうした全ての変形例、追加例、置換例、及び等価物を包含するものである。
Claims (23)
- 複数のエッチングプロセスを含むエッチング工程におけるウェーハの損傷を低減する方法であって、
前記エッチングプロセスのそれぞれにバイアス電圧を割り当て、
各前記エッチングプロセスの開始前に、対応する前記割り当てバイアス電圧を生成し、
前記各エッチングプロセスの開始前に、生成した前記割り当てバイアス電圧を静電チャックに印加することを備え、
前記生成された割り当てバイアス電圧は、ウェーハアーク放電を低減し、前記生成された割り当てバイアス電圧は、前記ウェーハの誘電体内の近接する金属構造間に電圧差を生成し、前記エッチングプロセス実行中における前記電圧差は、前記誘電体の電気的破壊強度を下回る、
方法。 - 請求項１記載のエッチングプロセス中にウェーハの損傷を低減する方法において、前記エッチングプロセスは、低誘電率誘電体のエッチングを含む、方法。
- 請求項１記載のエッチングプロセス中にウェーハの損傷を低減する方法において、前記バイアス電圧の割り当ては、前記少なくとも一つのエッチングプロセスにおけるウェーハアーク放電を低減した前記バイアス電圧を決定することを含む、方法。
- 請求項１記載のエッチングプロセス中にウェーハの損傷を低減する方法において、
前記割り当てバイアス電圧の生成は、
利用される特定のエッチングプロセスを決定し、
前記特定のエッチングプロセスを前記割り当てバイアス電圧に一致させ、
前記割り当てバイアス電圧を含むレシピ設定信号を生成することを含む、方法。 - 請求項１記載のエッチングプロセス中にウェーハの損傷を低減する方法において、前記割り当てバイアス電圧の印加は、前記割り当てバイアス電圧を前記ＥＳＣ内の電極に印加することを含む、方法。
- 請求項１記載のエッチングプロセス中にウェーハの損傷を低減する方法において、前記バイアス電圧は、ウェーハ表面とウェーハ基板との間の電圧ポテンシャルを低減する方法。
- 請求項１記載のエッチングプロセス中にウェーハの損傷を低減する方法において、前記少なくとも一つのエッチングプロセスに割り当てられた前記バイアス電圧は、レシピバイアステーブルに格納される、方法。
- 請求項１記載のエッチングプロセス中にウェーハの損傷を低減する方法は更に、
前記少なくとも一つのエッチングプロセスの前記一つを実行することを備える、方法。 - 複数のエッチングプロセスを含むエッチング工程中にウェーハの損傷を低減する方法であって、
バイアス電圧とエッチングプロセスとの間の関連性を含むレシピバイアステーブルを生成し、一の前記エッチングプロセスは一の前記バイアス電圧に対応し、
複数のエッチングプロセスから実行されるエッチングプロセスを決定し、
レシピテーブル内の前記関連性を使用することで、前記エッチングプロセスを対応するバイアス電圧を選択し、
決定された前記エッチングプロセスに対応する、選択された前記バイアス電圧を生成し、
前記決定されたエッチングプロセスの開始前に、生成した前記バイアス電圧を静電チャック（ＥＳＣ）に印加することを備え、
前記バイアス電圧は、前記エッチングプロセス中における、ウェーハにおけるアーク放電を低減し、前記生成された選択バイアス電圧は、前記ウェーハの誘電体内の近接する金属構造間に電圧差を生成し、前記エッチングプロセス実行中における前記電圧差は、前記誘電体の電気的破壊強度を下回る、方法。 - 請求項９記載のエッチングプロセス中にウェーハの損傷を低減する方法において、前記エッチングプロセスは、低誘電率誘電体のエッチングを含む、方法。
- 請求項９記載のエッチングプロセス中にウェーハの損傷を低減する方法において、前記レシピテーブルは、ソフトウェアに格納されている、方法。
- 請求項９記載のエッチングプロセス中にウェーハの損傷を低減する方法において、前記割り当てバイアス電圧の印加は、前記割り当てバイアス電圧を前記ＥＳＣ内の電極に印加することを含む、方法。
- 請求項９記載のエッチングプロセス中にウェーハの損傷を低減する方法において、前記バイアス電圧は、ウェーハ表面とウェーハ基板との間の電圧ポテンシャルを低減する、方法。
- 請求項９記載のエッチングプロセス中にウェーハの損傷を低減する方法は更に、
前記エッチングプロセスを実行することを備える、方法。 - 請求項９記載のエッチングプロセス中にウェーハの損傷を低減する方法において、前記バイアス電圧は、ＥＳＣ内部に配置された電極を介して前記ＥＳＣに印加される、方法。
- 請求項９記載のエッチングプロセス中にウェーハの損傷を低減する方法において、ＥＳＣは、セラミック材料を含む、方法。
- 複数のエッチングプロセスを含むエッチング工程中にウェーハの損傷を低減するバイアス電圧を決定する方法であって、
前記複数のエッチングプロセスから実行されるエッチングプロセスを決定し、
一のエッチングプロセスが一のバイアス電圧に対応しており、前記バイアス電圧と前記エッチングプロセスとの間の関連性を含むレシピテーブル内の関連性を用いて、前記決定されたエッチングプロセスから対応するバイアス電圧を決定し、前記決定されたエッチングプロセスの開始前に、前記決定されたバイアス電圧を生成し、印加することを備え、
前記対応するバイアス電圧は、前記ウェーハの誘電体内の近接する金属構造間に電圧差を生成し、前記エッチングプロセス実行中における前記電圧差は、前記誘電体の電気的破壊強度を下回る、
方法。 - 請求項１７記載のウェーハの損傷を低減するバイアス電圧を決定する方法において、前記エッチングプロセスは、低誘電率誘電体のエッチングを含む、方法。
- 請求項１７記載のウェーハの損傷を低減するバイアス電圧を決定する方法において、前記レシピテーブルは、ソフトウェアに格納されている、方法。
- 請求項１７記載のウェーハの損傷を低減するバイアス電圧を決定する方法において、前記バイアス電圧は、ウェーハ表面とウェーハ基板との間の電圧ポテンシャルを低減する、方法。
- ウェーハアーク放電を低減するために電圧バイアス発生器がエッチング中に静電チャック（ＥＳＣ）に印加するバイアス電圧を決定するバイアス電圧設定回路に対する、ウェーハの損傷を低減するためのバイアス電圧を決定するプログラム命令を有するコンピュータ読み取り可能な媒体であって、
複数のエッチングプロセスを含むエッチング工程から実行されるエッチングプロセスを決定するプログラム命令と、
一のエッチングプロセスが一のバイアス電圧に対応しており、前記バイアス電圧と前記エッチングプロセスとの間の関連性を含むレシピテーブル内の関連性を使用することで、前記決定されたエッチングプロセスから対応するバイアス電圧を決定するプログラム命令と、
前記決定されたエッチングプロセスの開始前に、前記決定されたバイアス電圧を生成し、前記決定されたエッチングプロセスの開始前に、生成した前記バイアス電圧を静電チャック（ＥＳＣ）に印加するプログラム命令と、
を備え、
前記対応するバイアス電圧は、前記ウェーハの誘電体内の近接する金属構造間に電圧差を生成し、前記エッチングプロセス実行中における前記電圧差は、前記誘電体の電気的破壊強度を下回る、
コンピュータ読み取り可能な媒体。 - 請求項２１記載のプログラム命令を有するコンピュータ読み取り可能な媒体において、前記エッチングプロセスは、低誘電率誘電体のエッチングを含む、コンピュータ読み取り可能な媒体。
- 請求項２１記載のプログラム命令を有するコンピュータ読み取り可能な媒体において、前記バイアス電圧は、ウェーハ表面とウェーハ基板との間の電圧ポテンシャルを低減する、コンピュータ読み取り可能な媒体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/261,403 US7026174B2 (en) | 2002-09-30 | 2002-09-30 | Method for reducing wafer arcing |
| US10/261,403 | 2002-09-30 | ||
| PCT/US2003/030605 WO2004032220A1 (en) | 2002-09-30 | 2003-09-24 | Method for reducing wafer arcing |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012024962A Division JP5529182B2 (ja) | 2002-09-30 | 2012-02-08 | ウェーハアーク放電を低減する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006501683A JP2006501683A (ja) | 2006-01-12 |
| JP4965079B2 true JP4965079B2 (ja) | 2012-07-04 |
Family
ID=32029984
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004541807A Expired - Fee Related JP4965079B2 (ja) | 2002-09-30 | 2003-09-24 | ウェーハアーク放電を低減する方法 |
| JP2012024962A Expired - Fee Related JP5529182B2 (ja) | 2002-09-30 | 2012-02-08 | ウェーハアーク放電を低減する方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012024962A Expired - Fee Related JP5529182B2 (ja) | 2002-09-30 | 2012-02-08 | ウェーハアーク放電を低減する方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7026174B2 (ja) |
| EP (1) | EP1547137A1 (ja) |
| JP (2) | JP4965079B2 (ja) |
| KR (1) | KR101014583B1 (ja) |
| CN (2) | CN100444328C (ja) |
| AU (1) | AU2003279033A1 (ja) |
| IL (1) | IL167625A (ja) |
| TW (1) | TWI230417B (ja) |
| WO (1) | WO2004032220A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050266173A1 (en) * | 2004-05-26 | 2005-12-01 | Tokyo Electron Limited | Method and apparatus of distributed plasma processing system for conformal ion stimulated nanoscale deposition process |
| US7193173B2 (en) * | 2004-06-30 | 2007-03-20 | Lam Research Corporation | Reducing plasma ignition pressure |
| US7305311B2 (en) * | 2005-04-22 | 2007-12-04 | Advanced Energy Industries, Inc. | Arc detection and handling in radio frequency power applications |
| US8217299B2 (en) * | 2007-02-22 | 2012-07-10 | Advanced Energy Industries, Inc. | Arc recovery without over-voltage for plasma chamber power supplies using a shunt switch |
| JP5474835B2 (ja) | 2008-02-25 | 2014-04-16 | スモルテック アーベー | ナノ構造処理のための導電性補助層の形成及び選択的除去 |
| US8520352B2 (en) * | 2008-02-25 | 2013-08-27 | Xylem Ip Holdings Llc | Multiple-channel active sensing and switching device |
| US8158017B2 (en) * | 2008-05-12 | 2012-04-17 | Lam Research Corporation | Detection of arcing events in wafer plasma processing through monitoring of trace gas concentrations |
| US20090308734A1 (en) * | 2008-06-17 | 2009-12-17 | Schneider Automation Inc. | Apparatus and Method for Wafer Level Arc Detection |
| US9218997B2 (en) * | 2008-11-06 | 2015-12-22 | Applied Materials, Inc. | Electrostatic chuck having reduced arcing |
| US8395078B2 (en) | 2008-12-05 | 2013-03-12 | Advanced Energy Industries, Inc | Arc recovery with over-voltage protection for plasma-chamber power supplies |
| PL2648209T3 (pl) | 2009-02-17 | 2018-06-29 | Solvix Gmbh | Urządzenie zasilające do obróbki plazmowej |
| CN101901749B (zh) * | 2009-05-27 | 2012-08-08 | 中芯国际集成电路制造(上海)有限公司 | 减少晶片处理过程中电弧产生的方法 |
| US8901935B2 (en) * | 2009-11-19 | 2014-12-02 | Lam Research Corporation | Methods and apparatus for detecting the confinement state of plasma in a plasma processing system |
| US8552665B2 (en) | 2010-08-20 | 2013-10-08 | Advanced Energy Industries, Inc. | Proactive arc management of a plasma load |
| JP6418694B2 (ja) * | 2015-03-26 | 2018-11-07 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理装置および基板処理方法 |
| CN106298615B (zh) * | 2015-05-27 | 2019-03-12 | 北京北方华创微电子装备有限公司 | 静电卡盘、反应腔室及半导体加工设备 |
| GB201615114D0 (en) * | 2016-09-06 | 2016-10-19 | Spts Technologies Ltd | A Method and system of monitoring and controlling deformation of a wafer substrate |
| CN106531319A (zh) * | 2016-12-31 | 2017-03-22 | 无锡江南电缆有限公司 | 一种风能抗拉光纤复合电力电缆 |
| US11817449B2 (en) | 2021-04-29 | 2023-11-14 | Macronix International Co., Ltd. | Memory devices with discharging circuits |
| CN114400174B (zh) * | 2022-01-18 | 2023-10-20 | 长鑫存储技术有限公司 | 一种等离子体处理装置及其处理晶片的方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298024A (ja) * | 1989-05-12 | 1990-12-10 | Tadahiro Omi | リアクティブイオンエッチング装置 |
| JPH05182916A (ja) * | 1991-12-28 | 1993-07-23 | Kokusai Electric Co Ltd | プラズマ処理方法及びその装置 |
| US6399143B1 (en) * | 1996-04-09 | 2002-06-04 | Delsys Pharmaceutical Corporation | Method for clamping and electrostatically coating a substrate |
| US5737175A (en) * | 1996-06-19 | 1998-04-07 | Lam Research Corporation | Bias-tracking D.C. power circuit for an electrostatic chuck |
| US5793192A (en) * | 1996-06-28 | 1998-08-11 | Lam Research Corporation | Methods and apparatuses for clamping and declamping a semiconductor wafer in a wafer processing system |
| JPH10208988A (ja) * | 1997-01-21 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 半導体プロセス方法及び半導体プロセス装置 |
| US5835335A (en) * | 1997-03-26 | 1998-11-10 | Lam Research Corporation | Unbalanced bipolar electrostatic chuck power supplies and methods thereof |
| US5894400A (en) * | 1997-05-29 | 1999-04-13 | Wj Semiconductor Equipment Group, Inc. | Method and apparatus for clamping a substrate |
| GB9711273D0 (en) * | 1997-06-03 | 1997-07-30 | Trikon Equip Ltd | Electrostatic chucks |
| JP2000036484A (ja) * | 1998-05-11 | 2000-02-02 | Tokyo Electron Ltd | プラズマ処理方法 |
| US6346428B1 (en) * | 1998-08-17 | 2002-02-12 | Tegal Corporation | Method and apparatus for minimizing semiconductor wafer arcing during semiconductor wafer processing |
| US6361645B1 (en) * | 1998-10-08 | 2002-03-26 | Lam Research Corporation | Method and device for compensating wafer bias in a plasma processing chamber |
| US6242360B1 (en) * | 1999-06-29 | 2001-06-05 | Lam Research Corporation | Plasma processing system apparatus, and method for delivering RF power to a plasma processing |
| JP4634581B2 (ja) * | 2000-07-06 | 2011-02-16 | キヤノンアネルバ株式会社 | スパッタリング方法、表面処理方法、スパッタリング装置及び表面処理装置 |
| US6677242B1 (en) * | 2000-08-12 | 2004-01-13 | Applied Materials Inc. | Integrated shallow trench isolation approach |
-
2002
- 2002-09-30 US US10/261,403 patent/US7026174B2/en not_active Expired - Lifetime
-
2003
- 2003-09-24 EP EP03770541A patent/EP1547137A1/en not_active Withdrawn
- 2003-09-24 WO PCT/US2003/030605 patent/WO2004032220A1/en active Application Filing
- 2003-09-24 KR KR1020057005560A patent/KR101014583B1/ko not_active IP Right Cessation
- 2003-09-24 CN CNB038254794A patent/CN100444328C/zh not_active Expired - Fee Related
- 2003-09-24 JP JP2004541807A patent/JP4965079B2/ja not_active Expired - Fee Related
- 2003-09-24 CN CN2008101749712A patent/CN101404245B/zh not_active Expired - Fee Related
- 2003-09-24 AU AU2003279033A patent/AU2003279033A1/en not_active Abandoned
- 2003-09-30 TW TW092127032A patent/TWI230417B/zh not_active IP Right Cessation
-
2005
- 2005-03-23 IL IL167625A patent/IL167625A/en not_active IP Right Cessation
-
2012
- 2012-02-08 JP JP2012024962A patent/JP5529182B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7026174B2 (en) | 2006-04-11 |
| IL167625A (en) | 2010-05-31 |
| KR20050051676A (ko) | 2005-06-01 |
| AU2003279033A1 (en) | 2004-04-23 |
| TWI230417B (en) | 2005-04-01 |
| JP5529182B2 (ja) | 2014-06-25 |
| JP2012124514A (ja) | 2012-06-28 |
| CN101404245B (zh) | 2011-01-26 |
| JP2006501683A (ja) | 2006-01-12 |
| EP1547137A1 (en) | 2005-06-29 |
| CN1714433A (zh) | 2005-12-28 |
| CN100444328C (zh) | 2008-12-17 |
| KR101014583B1 (ko) | 2011-02-16 |
| WO2004032220A1 (en) | 2004-04-15 |
| CN101404245A (zh) | 2009-04-08 |
| US20040063316A1 (en) | 2004-04-01 |
| TW200421480A (en) | 2004-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5529182B2 (ja) | ウェーハアーク放電を低減する方法 | |
| US11476145B2 (en) | Automatic ESC bias compensation when using pulsed DC bias | |
| CN111095523A (zh) | 利用经供电的边缘环的处理 | |
| CN111430207A (zh) | 等离子体处理方法和等离子体处理装置 | |
| KR20150032638A (ko) | 기판 에칭 동안 기판 ｄｃ 바이어스 및 이온 에너지 및 각 분포를 제어하는 방법 및 장치 | |
| JP2006511059A (ja) | 半導体チャンバ、及びプラズマ処理チャンバ内のプラズマの制御方法 | |
| CN110783161B (zh) | 电压发生器、电压波形发生器和半导体器件制造装置 | |
| TWI835163B (zh) | 用於基板處理的脈衝電壓增壓 | |
| US20210296131A1 (en) | Methods and apparatus for processing a substrate | |
| TW202314775A (zh) | 電漿腔室和腔室元件清潔方法 | |
| KR100384789B1 (ko) | 반도체 제조용 플라즈마 식각장치 | |
| JP4866347B2 (ja) | プラズマ点火圧の低減 | |
| US20240194500A1 (en) | Substrate processing apparatus and method | |
| CN104425208B (zh) | 一种阻抗匹配方法 | |
| KR100313602B1 (ko) | 웨이퍼의 잔류전압이 순차적으로 감쇠되는 반도체 제조용 정전척 | |
| US20230402286A1 (en) | Method and apparatus for etching a semiconductor substrate in a plasma etch chamber | |
| JP4772456B2 (ja) | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体 | |
| JP2022073471A (ja) | レシピ更新方法 | |
| KR19980065674A (ko) | 플라즈마 장비의 가스 안전화 방법 | |
| KR19980069655A (ko) | 고주파(rf) 전력의 단계적 인가 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100716 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101015 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120329 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4965079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |