CN104425208B - 一种阻抗匹配方法 - Google Patents

一种阻抗匹配方法 Download PDF

Info

Publication number
CN104425208B
CN104425208B CN201310412111.9A CN201310412111A CN104425208B CN 104425208 B CN104425208 B CN 104425208B CN 201310412111 A CN201310412111 A CN 201310412111A CN 104425208 B CN104425208 B CN 104425208B
Authority
CN
China
Prior art keywords
impedance
matching network
matching
value
deposition step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310412111.9A
Other languages
English (en)
Other versions
CN104425208A (zh
Inventor
韦刚
李兴存
宋铭明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201310412111.9A priority Critical patent/CN104425208B/zh
Publication of CN104425208A publication Critical patent/CN104425208A/zh
Application granted granted Critical
Publication of CN104425208B publication Critical patent/CN104425208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Abstract

本发明提供一种阻抗匹配方法，用于在交替循环的刻蚀和沉积中使得射频电源的阻抗和匹配网络与反应腔的阻抗匹配，该方法包括：在前N个刻蚀步骤中和前N个沉积步骤中通过调节匹配网络实现阻抗匹配，并获取匹配网络的刻蚀步骤阻抗值和沉积步骤阻抗值；在后续的刻蚀步骤中和沉积步骤中，分别设定匹配网络的阻抗值为刻蚀步骤阻抗值和沉积步骤阻抗值，并通过调节射频电源的频率实现阻抗匹配。与现有技术相比，本发明有较快的匹配速度，能够稳定地实现阻抗匹配，避免了刻蚀和沉积效果不均匀的问题。同时，本发明使用扫频匹配时，无需预先确定匹配网络中各元件的参数值，减少了工艺开发的工作量。

Description

一种阻抗匹配方法
技术领域
本发明涉及半导体领域，尤其涉及一种阻抗匹配方法。
背景技术
现有的深硅刻蚀设备通常如图1所示，其中反应腔4中设置有静电卡盘6，该静电卡盘6用于承载晶片5，电感耦合线圈3位于反应腔4上部的介质窗口7的上方，且电感耦合线圈3与匹配器2和射频电源1相连，当射频电源1发送射频时，能够在反应腔4内产生感应电磁场以将相应的气体激发为等离子体以进行对应的工艺。目前的深硅刻蚀工艺通常为刻蚀步骤和沉积步骤的交替循环，其中，刻蚀步骤对基片进行刻蚀，沉积步骤为在刻蚀沟槽的侧壁上沉积一层聚合物保护膜以保护侧壁不被刻蚀，使得刻蚀步骤中的刻蚀只在基片垂直面进行。为了能够稳定地在反应腔中激发等离子体，需要使得反应腔和匹配网络的阻抗与射频电源的阻抗匹配。
现有的一种阻抗匹配技术为采用阻抗传感器获取匹配网络和反应腔的阻抗，并根据阻抗传感器所获取的匹配网络和反应腔的阻抗，控制电机转动以调节匹配网络中的阻抗可调元件（如调节可变电容的电容值），使得匹配网络和反应腔的阻抗与射频电源的阻抗匹配。然而，该现有技术中，采用电机通过机械方式调节阻抗可调元件，其调节速度比较慢，难以实现稳定匹配，容易造成刻蚀和沉积的效果不均匀，并导致刻蚀得到的基片侧壁凹凸不平（Scalloping现象），此外，该方法在刻蚀步骤和沉积步骤过程中，需要持续对阻抗可调元件进行调节，会缩短电机和阻抗可调元件的使用寿命。
现有的另一种阻抗匹配技术为采用电源扫频自动匹配的方式，即固定匹配网络中各元件的参数值，利用射频电源的扫频匹配功能使得匹配网络和反应腔的阻抗和射频电源的阻抗匹配。该现有技术的匹配速度较快，但需要预先通过实验确定匹配网络中各阻抗可调元件的参数值，且在不同的工艺条件下，所需要设定的阻抗可调元件参数值往往也不同，增加了工艺开发的工作量。
发明内容
有鉴于此，本发明的目的在于提供一种阻抗匹配方法，以使得在深硅刻蚀工艺中，匹配网络和反应腔的阻抗与射频电源的阻抗能够快速匹配。
为实现上述目的，本发明提供一种阻抗匹配方法，用于在交替循环的刻蚀和沉积中使得射频电源的阻抗和匹配网络与反应腔的阻抗匹配，所述阻抗匹配方法包括：
S1、在前N个刻蚀步骤中，调节所述匹配网络，使所述射频电源的阻抗和所述匹配网络与所述反应腔的阻抗匹配，并获取所述匹配网络的刻蚀步骤阻抗值，以及在前N个沉积步骤中，调节所述匹配网络，使所述射频电源的阻抗和所述匹配网络与所述反应腔的阻抗匹配，并获取所述匹配网络的沉积步骤阻抗值；
S2、在第N+1个以及后续的刻蚀步骤中，设定所述匹配网络的阻抗值为所述刻蚀步骤阻抗值，在第N+1个以及后续的沉积步骤中，设定所述匹配网络的阻抗值为所述沉积步骤阻抗值，并在第N+1个以及后续的刻蚀步骤和第N+1个以及后续的沉积步骤中，调节所述射频电源的频率，以使所述射频电源的阻抗和所述匹配网络与所述反应腔的阻抗匹配；
其中，N为预先设定的正整数。
优选地，所述S1中获取的所述匹配网络的刻蚀步骤阻抗值为：第N个刻蚀步骤中，调节所述匹配网络后得到的所述匹配网络的阻抗值；
所述S1中获取的所述匹配网络的沉积步骤阻抗值为：第N个沉积步骤中，调节所述匹配网络后得到的所述匹配网络的阻抗值。
优选地，N为1。
优选地，N大于1时，所述S1中获取的所述匹配网络的刻蚀步骤阻抗值为：前N个刻蚀步骤中每个刻蚀步骤调节所述匹配网络后得到的所述匹配网络的阻抗值的平均值；
所述S1中获取的所述匹配网络的沉积步骤阻抗值为：前N个沉积步骤中每个沉积步骤调节所述匹配网络后得到的所述匹配网络的阻抗值的平均值。
优选地，所述射频电源为扫频电源。
优选地，所述匹配网络包括阻抗传感器，所述阻抗传感器能够获取所述匹配网络和所述反应腔的阻抗值；
所述S1中根据所述阻抗传感器所获取的所述匹配网络和所述反应腔的阻抗值，调节所述匹配网络。
优选地，所述匹配网络包括阻抗可调元件，
所述调节所述匹配网络包括：调节所述阻抗可调元件的参数值。
优选地，所述S1中获取所述匹配网络的刻蚀步骤阻抗值，包括：获取所述阻抗可调元件的刻蚀步骤参数值；
所述S1中所述获取所述匹配网络的沉积步骤阻抗值，包括：获取所述阻抗可调元件的沉积步骤参数值。
优选地，所述S2中设定所述匹配网络的阻抗值为所述刻蚀步骤阻抗值包括：设定所述阻抗可调元件的参数值为所述刻蚀步骤参数值；
所述S2中设定所述匹配网络的阻抗值为所述沉积步骤阻抗值包括：设定所述阻抗可调元件的参数值为所述沉积步骤参数值。
优选地，所述阻抗可调元件为电容和/或电感。
可见，本发明在深硅刻蚀的初始阶段的刻蚀步骤和沉积步骤中通过调节匹配网络实现阻抗匹配，并获取匹配网络的刻蚀步骤阻抗值和沉积步骤阻抗值，在后续的刻蚀步骤和沉积步骤中分别设定匹配网络的阻抗值为刻蚀步骤阻抗值和沉积步骤阻抗值，并通过调节射频电源的频率实现阻抗匹配。与现有技术相比，本发明可以在扫频频率范围内实现阻抗匹配，有较快的匹配速度，能够稳定地实现阻抗匹配，避免了刻蚀和沉积效果不均匀的问题。同时，本发明使用扫频匹配时，无需预先确定匹配网络中各元件的参数值，减少了工艺开发的工作量。此外，本发明还能够避免现有技术中持续调节可调元件导致的电机和可调元件使用寿命较短的问题。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为现有的深硅刻蚀设备示例图；
图2为本发明所提供的阻抗匹配方法流程图；
图3为本发明所提供的阻抗匹配方法应用实施例示意图；
图4为本发明所提供的阻抗匹配方法另一应用实施例示意图；
图5为本发明所提供的阻抗匹配方法应用系统示例图。
附图标记说明
1-射频电源；2-匹配器；3-电感耦合线圈；4、30-反应腔；5-晶片；6-静电卡盘；7-介质窗口；10-扫频电源；20-匹配网络；21-阻抗传感器；22-匹配电路；23-控制器；24-电机。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明提供一种阻抗匹配方法，该阻抗匹配方法能够在深硅刻蚀工艺的交替循环的刻蚀和沉积步骤中使得射频电源的阻抗和匹配网络与反应腔的阻抗匹配，如图2所示，该方法可以包括：
S1、在前N个刻蚀步骤中，调节所述匹配网络，使所述射频电源的阻抗和所述匹配网络与所述反应腔的阻抗匹配，并获取所述匹配网络的刻蚀步骤阻抗值，以及在前N个沉积步骤中，调节所述匹配网络，使所述射频电源的阻抗和所述匹配网络与所述反应腔的阻抗匹配，并获取所述匹配网络的沉积步骤阻抗值；
S2、在第N+1个以及后续的刻蚀步骤中，设定所述匹配网络的阻抗值为所述刻蚀步骤阻抗值，在第N+1个以及后续的沉积步骤中，设定所述匹配网络的阻抗值为所述沉积步骤阻抗值，并在第N+1个以及后续的刻蚀步骤和第N+1个以及后续的沉积步骤中，调节所述射频电源的频率，以使所述射频电源的阻抗和所述匹配网络与所述反应腔的阻抗匹配；
其中，N为预先设定的正整数。
现有的深硅刻蚀工艺通常是交替循环的刻蚀和沉积步骤，即先通过刻蚀步骤对基片进行刻蚀，再通过沉积步骤在刻蚀沟槽的侧壁沉积一层保护膜，之后再进行下一个刻蚀步骤，如此两个步骤交替循环直至完成深硅刻蚀工艺。
在前N个刻蚀步骤和沉积步骤中自动调节匹配网络的阻抗值，并设定匹配网络的刻蚀步骤阻抗值和沉积步骤阻抗值，使得在后续的刻蚀步骤中和沉积步骤中能够利用频率调节实现阻抗匹配。
具体地，在前N个刻蚀步骤和前N个沉积步骤中，可以根据匹配网络和反应腔的阻抗，调节匹配网络的阻抗值，使得射频电源的阻抗和匹配网络与反应腔的阻抗匹配。之后，可以根据前N个刻蚀步骤和前N个沉积步骤中对匹配网络的调节，分别获得匹配网络的刻蚀步骤阻抗值和沉积步骤阻抗值，在后续的刻蚀步骤中和沉积步骤中，则分别固定设置匹配网络的阻抗值为刻蚀步骤阻抗值和沉积步骤阻抗值，并通过调节射频电源的频率实现阻抗匹配。
更进一步地，所述S1中设定的匹配网络的刻蚀步骤阻抗值可以为：第N个刻蚀步骤中，调节匹配网络使得射频电源的阻抗和匹配网络与反应腔的阻抗匹配后得到的匹配网络的阻抗值；所述S1中获取的所述匹配网络的沉积步骤阻抗值为：第N个沉积步骤中，调节匹配网络使得射频电源的阻抗和匹配网络与反应腔的阻抗匹配后得到的匹配网络的阻抗值。
更进一步地，上述方法中的N可以为1，即，以第一个刻蚀步骤和第一个沉积步骤中调节匹配网络后得到的匹配网络的阻抗值分别作为匹配网络的刻蚀步骤阻抗值和沉积步骤阻抗值。
更进一步地，本发明所提供的阻抗匹配方法中，N可以为大于1的正整数，且S1中获取的匹配网络的刻蚀步骤阻抗值可以为：前N个刻蚀步骤中每个刻蚀步骤调节匹配网络后得到的匹配网络的阻抗值的平均值；S1中获取的匹配网络的沉积步骤阻抗值可以为：前N个沉积步骤中每个沉积步骤调节所述匹配网络后得到的匹配网络的阻抗值的平均值。即，可以用前N个刻蚀步骤和前N个沉积步骤中每个步骤调节匹配网络后得到的匹配网络的阻抗值的平均值分别作为匹配网络的刻蚀步骤阻抗值和沉积步骤阻抗值。
更进一步地，射频电源可以为扫频电源，在S2中调节射频电源的频率使得射频电源的阻抗和匹配网络与反应腔的阻抗匹配可以通过控制射频电源采用自动扫频匹配实现。
应当理解的是，在前N个刻蚀步骤和前N个沉积步骤中，射频电源的频率固定（例如，可以设置为13.56MHz）。通常，射频电源的频率f可在fc±5%内进行调节，其中，fc为恒定值，例如，可以为13.56MHz。
虽然在前N个刻蚀步骤和前N个沉积步骤中已经分别确定了射频电源与匹配网络和反应腔匹配时，匹配网络的阻抗可调元件的参数值，但是，随着刻蚀步骤和沉积步骤的进行，反应腔的阻抗会有较小的变化，通过在射频电源的调节范围内调节射频电源的频率即可完成射频电源与匹配网络和反应腔的阻抗匹配。由于调节射频电源的频率属于电子调节，因此，利用本发明所提供的阻抗匹配方法具有较快的匹配速度。阻抗匹配速度越快，越有利于刻蚀工艺中刻蚀步骤和沉积步骤之间的快速切换，并可以减轻沟槽侧壁的凹凸不平现象。
上述方法能够使得在深硅刻蚀工艺中，在初始的刻蚀步骤和沉积步骤通过调节匹配网络实现阻抗匹配，在后续的刻蚀步骤和沉积步骤中，仅需要在刻蚀步骤与沉积步骤进行切换时，在匹配网络的刻蚀步骤阻抗值和沉积步骤阻抗值之间进行切换，而在刻蚀步骤与沉积步骤中通过电源的自动扫频即可稳定快速地实现阻抗匹配。
更进一步地，匹配网络中可以包括阻抗传感器，该阻抗传感器能够用于获取匹配网络和反应腔的阻抗值，在S1中可以根据阻抗传感器所获取的匹配网络和反应腔的阻抗值，调节匹配网络的阻抗值，使得射频电源的阻抗和匹配网络与反应腔的阻抗匹配。或者，也可以在匹配网络中设置幅值相位检测模块以获取匹配网络和反应腔的阻抗。
更进一步地，匹配网络中可以包括阻抗可调元件，S1中调节匹配网络具体可以包括：调节阻抗可调元件的参数值。其中，阻抗可调元件的参数值可以为电容的电容值或电感的电感值。
更进一步地，S1中获取匹配网络的刻蚀步骤阻抗值，具体可以包括：获取阻抗可调元件的刻蚀步骤参数值；获取匹配网络的沉积步骤阻抗值，具体可以包括：获取阻抗可调元件的沉积步骤参数值。
更进一步地，S2中设定匹配网络的阻抗值为刻蚀步骤阻抗值，具体可以包括：设定阻抗可调元件的参数值为刻蚀步骤参数值；设定匹配网络的阻抗值为沉积步骤阻抗值，包括：设定阻抗可调元件的参数值为沉积步骤参数值。
具体地，上述方法即为在S1中，根据前N个刻蚀步骤和前N个沉积步骤对阻抗可调元件的调节，分别获取阻抗可调元件的刻蚀步骤参数值和沉积步骤参数值，并在后续的刻蚀步骤和沉积步骤中，分别设定阻抗可调元件的参数为刻蚀步骤参数值和沉积步骤参数值。其中，可以以第N个刻蚀步骤和第N个沉积步骤中调节阻抗可调元件后的阻抗可调元件的参数值分别作为阻抗可调元件的刻蚀步骤参数值和沉积步骤参数值，或者，可以以前N个刻蚀步骤和前N个沉积步骤中每个步骤调节阻抗可调元件后的阻抗可调元件的参数值的平均值分别作为阻抗可调元件的刻蚀步骤参数值和沉积步骤参数值。
应当理解的是，上述刻蚀步骤阻抗值可以对应于匹配网络中的阻抗可调元件的一个参数值（即刻蚀步骤参数值），而沉积步骤阻抗值可以对应于匹配网络中的阻抗可调元件的另一个参数值（即沉积步骤参数值）。
在本发明所提供的阻抗匹配方法中，仅在前N个刻蚀步骤和前N个沉积步骤的过程中需要对匹配网络中的阻抗可调元件进行调节，在后续的刻蚀步骤中和沉积步骤中，仅需在刻蚀步骤与沉积步骤进行切换时，在刻蚀步骤参数值和沉积步骤参数值之间调节阻抗可调元件即可，无需持续对阻抗元件进行调节，因此本方所提供的阻抗匹配方法还可以延长匹配网络中阻抗可调元件以及电机的使用寿命。
N越大，获取到的阻抗可调元件参数的平均值越接近于射频电源与匹配网络和反应腔阻抗匹配时的参数值，从而可以减小射频电源的频率调节量，使得在射频电源的频率调节范围内即可达到阻抗匹配。优选地，N不大于5，从而既可以确保较快的阻抗匹配速度，又可以尽可能的降低对匹配网络中阻抗可调节元件的寿命的影响。
更进一步地，阻抗可调元件可以为电容，或电感，或电容与电感的组合。
下面结合图3和图4所示示例对本发明进行进一步描述，其中，a1、a2、a3和am分别表示第一个、第二个、第三个和第m个刻蚀步骤，b1、b2、b3和bm分别表示第一个、第二个、第三个和第m个沉积步骤。
在图3所示实施例中，N为1，即在a1中和b1中调节匹配网络阻抗值，并获取匹配网络的刻蚀步骤阻抗值和沉积步骤阻抗值，具体地，可以假设匹配网络中包括电容，若a1中调节该电容后的电容值为Ca，则该电容的刻蚀步骤参数值可以为Ca，若b1中调节该电容后的电容值为Cb，则该电容的沉积步骤参数值可以为Cb。在从第二个开始的后续的刻蚀步骤和沉积步骤中，可以分别设定该电容的电容值为Ca和Cb，并通过调节射频电源的频率来实现阻抗匹配。将N设置为1的优点在于，调节匹配网络所需的时间较短。
在图4所示实施例中，N为3，即在a1、a2、a3中和b1、b2、b3中调节匹配网络阻抗值，并获取匹配网络的刻蚀步骤阻抗值和沉积步骤阻抗值，具体地，可以假设匹配网络中包括电容，若a1、a2和a3中调节该电容后的电容值分别为Ca1、Ca2和Ca3，该电容的刻蚀步骤参数值可以为Ca=(Ca1+Ca2+Ca3)/3，若b1、b2和b3中调节该电容后的电容值分别为Cb1、Cb2和Cb3，该电容的刻蚀步骤参数值可以为Cb=(Cb1+Cb2+Cb3)/3，在从第四个开始的后续的刻蚀步骤和沉积步骤中，可以分别设定该电容的电容值为Ca和Cb，并通过调节射频电源的频率来实现阻抗匹配。
图5为本发明所提供的方法应用环境示例图，如图5所示，匹配网络20中可以包括阻抗传感器21、匹配电路22、控制器23和电机24，其中，匹配电路22可以由阻抗可调元件组成，阻抗传感器21能够获取匹配网络20和反应腔30的阻抗值，控制器23能够控制电机24的转动以调节匹配电路22中的阻抗可调元件（如调节电容的电容值或电感的电感值），同时，控制器23能够控制扫频电源10以固定频率工作或者以扫频匹配模式工作。
可见，本发明在深硅刻蚀的初始阶段通过调节匹配网络实现阻抗匹配，并获取匹配网络的刻蚀步骤阻抗值和沉积步骤阻抗值，在后续的刻蚀步骤和沉积步骤中通过调节射频电源的频率实现阻抗匹配。与现有技术相比，本发明仅在深硅刻蚀的初始阶段调节匹配网络的阻抗值，而在后续步骤中可以采用扫频匹配方式即可在扫频频率范围内实现阻抗匹配，有较快的匹配速度，能够稳定地实现阻抗匹配，避免了刻蚀和沉积效果不均匀的问题。同时，本发明使用扫频匹配时，无需预先确定匹配网络中各元件的参数值，减少了工艺开发的工作量。此外，本发明还能够避免现有技术中持续调节可调元件导致的电机和可调元件使用寿命较短的问题。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (7)

1.一种阻抗匹配方法，用于在交替循环的刻蚀和沉积中使得射频电源的阻抗和匹配网络与反应腔的阻抗匹配，其特征在于，所述阻抗匹配方法包括：
S1、在前N个刻蚀步骤中，调节所述匹配网络，使所述射频电源的阻抗和所述匹配网络与所述反应腔的阻抗匹配，并获取所述匹配网络的刻蚀步骤阻抗值，以及在前N个沉积步骤中，调节所述匹配网络，使所述射频电源的阻抗和所述匹配网络与所述反应腔的阻抗匹配，并获取所述匹配网络的沉积步骤阻抗值；
S2、在第N+1个以及后续的刻蚀步骤中，设定所述匹配网络的阻抗值为所述刻蚀步骤阻抗值，在第N+1个以及后续的沉积步骤中，设定所述匹配网络的阻抗值为所述沉积步骤阻抗值，并在第N+1个以及后续的刻蚀步骤和第N+1个以及后续的沉积步骤中，调节所述射频电源的频率，以使所述射频电源的阻抗和所述匹配网络与所述反应腔的阻抗匹配；
其中，N为预先设定的正整数；
N大于1时，所述S1中获取的所述匹配网络的刻蚀步骤阻抗值为：前N个刻蚀步骤中每个刻蚀步骤调节所述匹配网络后得到的所述匹配网络的阻抗值的平均值；所述S1中获取的所述匹配网络的沉积步骤阻抗值为：前N个沉积步骤中每个沉积步骤调节所述匹配网络后得到的所述匹配网络的阻抗值的平均值。
2.根据权利要求1所述的阻抗匹配方法，其特征在于，所述射频电源为扫频电源。
3.根据权利要求1所述的阻抗匹配方法，其特征在于，所述匹配网络包括阻抗传感器，所述阻抗传感器能够获取所述匹配网络和所述反应腔的阻抗值；
所述S1中根据所述阻抗传感器所获取的所述匹配网络和所述反应腔的阻抗值，调节所述匹配网络。
4.根据权利要求1所述的阻抗匹配方法，其特征在于，所述匹配网络包括阻抗可调元件，
所述调节所述匹配网络包括：调节所述阻抗可调元件的参数值。
5.根据权利要求4所述的阻抗匹配方法，其特征在于，所述S1中获取所述匹配网络的刻蚀步骤阻抗值，包括：获取所述阻抗可调元件的刻蚀步骤参数值；
所述S1中所述获取所述匹配网络的沉积步骤阻抗值，包括：获取所述阻抗可调元件的沉积步骤参数值。
6.根据权利要求5所述的阻抗匹配方法，其特征在于，所述S2中设定所述匹配网络的阻抗值为所述刻蚀步骤阻抗值包括：设定所述阻抗可调元件的参数值为所述刻蚀步骤参数值；
所述S2中设定所述匹配网络的阻抗值为所述沉积步骤阻抗值包括：设定所述阻抗可调元件的参数值为所述沉积步骤参数值。
7.根据权利要求4所述的阻抗匹配方法，其特征在于，所述阻抗可调元件为电容和/或电感。
CN201310412111.9A 2013-09-11 2013-09-11 一种阻抗匹配方法 Active CN104425208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310412111.9A CN104425208B (zh) 2013-09-11 2013-09-11 一种阻抗匹配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310412111.9A CN104425208B (zh) 2013-09-11 2013-09-11 一种阻抗匹配方法

Publications (2)

Publication Number Publication Date
CN104425208A CN104425208A (zh) 2015-03-18
CN104425208B true CN104425208B (zh) 2018-01-19

Family

ID=52973901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310412111.9A Active CN104425208B (zh) 2013-09-11 2013-09-11 一种阻抗匹配方法

Country Status (1)

Country Link
CN (1) CN104425208B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110829989A (zh) * 2019-10-27 2020-02-21 陕西亚成微电子股份有限公司 一种阻抗匹配电路及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576629A (en) * 1994-10-24 1996-11-19 Fourth State Technology, Inc. Plasma monitoring and control method and system
CN1937882A (zh) * 2005-12-09 2007-03-28 北京北方微电子基地设备工艺研究中心有限责任公司 一种射频系统的控制方法及其射频匹配器
US7306745B1 (en) * 1999-04-14 2007-12-11 Surface Technology Systems Plc Method and apparatus for stabilizing a plasma

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768999B2 (ja) * 2003-10-29 2006-04-19 澄英 池之内 プラズマ処理装置とその制御方法
JP5955520B2 (ja) * 2011-09-09 2016-07-20 東京エレクトロン株式会社 マイクロ波処理装置およびその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576629A (en) * 1994-10-24 1996-11-19 Fourth State Technology, Inc. Plasma monitoring and control method and system
US7306745B1 (en) * 1999-04-14 2007-12-11 Surface Technology Systems Plc Method and apparatus for stabilizing a plasma
CN1937882A (zh) * 2005-12-09 2007-03-28 北京北方微电子基地设备工艺研究中心有限责任公司 一种射频系统的控制方法及其射频匹配器

Also Published As

Publication number Publication date
CN104425208A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
TWI716436B (zh) 用於處理基板之射頻功率傳輸調節
TWI695411B (zh) 用於處理基板的射頻脈衝反射減量的方法和系統
JP7241730B2 (ja) スイッチング可能な粗同調回路網およびバラクタ微同調回路網を含むハイブリッド同調回路網を備えたソリッドステートインピーダンス整合システム
US10250217B2 (en) Method for impedance matching of plasma processing apparatus
US9595423B2 (en) Frequency tuning for dual level radio frequency (RF) pulsing
TWI614807B (zh) 電漿處理裝置
US9736921B2 (en) Method for impedance matching of plasma processing apparatus
JP2023075173A (ja) プラズマ処理源および基板バイアスの同期パルス化
US9788405B2 (en) RF power delivery with approximated saw tooth wave pulsing
US9053908B2 (en) Method and apparatus for controlling substrate DC-bias and ion energy and angular distribution during substrate etching
WO2017100136A1 (en) Method and apparatus for clamping and declamping substrates using electrostatic chucks
US20180261431A1 (en) Dual radio-frequency tuner for process control of a plasma process
TW202107949A (zh) 用於主動調諧電漿功率源的方法及設備
JP5492070B2 (ja) ウエハに面する電極に直流電圧を誘導するための方法およびプラズマ処理装置
TW202017436A (zh) 具有乘數模式的射頻(rf)脈衝阻抗調諧
KR102615894B1 (ko) 킬로헤르츠 rf 생성기의 존재시 메가헤르츠 rf 생성기의 전달된 전력의 효율을 상승시키기 위한 시스템들 및 방법들
US20230092887A1 (en) Tuning voltage setpoint in a pulsed rf signal for a tunable edge sheath system
CN105097397B (zh) 阻抗匹配装置及半导体加工设备
JP2016105489A (ja) プラズマ処理方法
CN104425208B (zh) 一种阻抗匹配方法
TW202234461A (zh) 蝕刻裝置及蝕刻方法
JP2018206805A (ja) プラズマ処理方法
KR20200056200A (ko) 기판 처리 장치
KR102663153B1 (ko) 일 상태에서의 주파수 및 매칭 튜닝과 다른 상태에서의 주파수 튜닝
KR100708313B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100176 No. 8 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant