TWI227542B - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
TWI227542B
TWI227542B TW090105307A TW90105307A TWI227542B TW I227542 B TWI227542 B TW I227542B TW 090105307 A TW090105307 A TW 090105307A TW 90105307 A TW90105307 A TW 90105307A TW I227542 B TWI227542 B TW I227542B
Authority
TW
Taiwan
Prior art keywords
film
layer
silicon dioxide
dyn
compressive stress
Prior art date
Application number
TW090105307A
Other languages
English (en)
Inventor
Narakazu Shimomura
Hiroyuki Teraoka
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TWI227542B publication Critical patent/TWI227542B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

1227542
五、發明說明（, 發明背景 1 ·發明領域 本發明有關一種半導體裝置及其製造方法，尤其有關一 種中間層薄膜之結構，使用於具有基於次微米尺寸設計法 則所得之小型結構的半導體裝置中，及一種製造中間層絕 緣膜的方法。 2·相關技藝之描述 隨著半導體裝置變得愈來愈高度積备，對於多層互連之 為求愈來愈高。形成多階互連時，需使位於兩線路層之間 的中間層絕緣膜平面化，以使第一層線路層中之階度不致 於第二層線路層中造成斷裂。將該中間層絕緣膜平面化時 ’廣泛地使用藉由塗佈及燒結方法形成之二氧化矽薄膜。 所形成之二氧化矽薄膜涉及生成粒子或裂紋的問題或薄膜 所含之水擴散的問題，導致半導體裝置之電晶體的特性受 損。 近年來，藉大氣化學蒸汽沉積CVD方法使用原矽酸四乙 酯（以下稱爲TEOS)及臭氧作爲材料而形成之二氧化矽薄 膜（以下稱爲TE0S/03-Si02薄膜）成爲漸受注重之中間層絕 緣膜，且變成實際使用。該TE0S/03-Si02薄膜之優點爲其 可於400°C或更低之低溫下形成，且包括在沉積時已爲流動 形式之階度。 然而，該TE0S/03-Si02薄膜之沉積與底層有密切關係， 易因底層之材料及結構而變化。例如，當該薄膜係沉積於 矽基材上時，TE0S/03-Si02薄膜之沉積速率高，而當該薄 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝— (請先閱讀背面之注意事項寫本頁) -T· --線- 經濟部智慧財產局員工消費合作社印製 1227542 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2 ) 膜係沉積於一絕緣膜諸如Si02薄膜上時，該沉積速率低。 此外，該TE0S/03-Si02薄膜中具有高水含量。因此，若 該薄膜作爲中間層絕緣膜以覆蓋MOS裝置，則該薄膜中之 水擴教至該MOS裝置中。結果，在該μ0S裝置操作時產生 熱載子，降低該裝置的可信度。 爲解決此種問題，提出各種方法，如例如日本未審理專 利公告編號Hei 5(1993)-41459及Hei 7(1995)-335753所揭示 。此等方法中，於第一層線路層上形咸氮化矽薄膜，而於 其上層沉積該TEOS/〇3_Si〇2薄膜。因此，該氮化矽薄膜係 於沉積該TEOS/〇3_Si〇2薄膜之前先形成，以控制該 TEOS/〇3_Si〇2薄膜之沉積速率相對於底層之相依性，阻隔 水，以確保可信度。 前述方法可控制該TEOS/〇3_Si〇2薄膜之沉積速率相對於 底層之相依性。然而，當第一線路薄膜較厚時，該 TEOS/(VSi〇2薄膜中之水無法充分地被阻隔，故有時會降 低該MOS裝置之可信度。 該TEOS/〇3_Si〇2薄膜阻隔水之無力係因該氮化矽薄膜太 薄（例如於曰本未審理專利公告編號Hei 5(1991)_41459中爲 20毫微米），而無法完全覆蓋該第一線路厚膜（圖2(勾之a部 份）。圖2(a)及2(b)中，編號1、2及3係個別表示該第一線路 薄膜、該氮化矽薄膜及該TEOS/〇3-Si02薄膜。 處理前述情況時，提出增厚該氮化矽薄膜（例如約1〇〇亳 微米或更厚），以完全覆蓋該側壁。然而，當該氮化矽薄膜 增厚時，產生該氮化矽薄膜因爲該薄膜内之應力而自該第 (請先閱讀背面之注意事項Η ___ ¥寫本頁} 訂： --線· 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） 1227542 A7 B7 五、發明說明（3 s曰泉路層剝離或於該氮化矽薄膜本身中產生裂紋的問 題0 發明概述 本發月之目的係控制該丁E〇s/〇3-Si〇2薄膜之沉積速率相 對於底層之相依性，且防止該TEC)s/c^siQ2薄膜中所含之 水擴散至孩MOS裝置中，以確認該則8裝置的高可信度。 因此’本發明提出一種半導體裝置，依序包括：一第一層 線路層，形成於其間夹置有一絕緣膜芝半導體基材上，一 中間層絕緣膜及-第二層線路層，形成於該第一層線路層 上其中4中間層絕緣膜由第一層線路層側面開始係包括 第一層一氧化矽薄膜，該薄膜中具有一壓縮應力，一氮化 碎薄膜，該薄膜中具有一壓縮應力，一第二層二氧化矽薄 膜，該薄膜中具有拉伸應力，及一第三層二氧化矽薄膜， 該薄膜中具有一壓縮應力。 此外，本發明提出一種製造半導體裝置之方法，包括以 下步驟：在一半導體基材上形成一第一層線路層，其間夾 .置有一絕緣膜，該第一層線路層上依序形成一第一層二氧 化矽薄膜一該薄膜具有壓縮應力，及一氮化矽薄膜—二薄膜 内具有一壓縮應力，於該氮化矽薄膜上形成一第二層二氧 化矽薄膜一該薄膜内具有拉伸應力，該第二層二氧化:薄膜 上形成一第三層二氧化矽薄膜―該薄膜内具有一壓縮應力， 及於該第三層二氧化矽薄膜上形成一第二層線路層。 可由以下詳述更輕易地明瞭本發明之此等及其他目的。 然而，應已知説明本發明較佳具體實例之詳述及特例僅供 -6 - ‘紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --I---i丨 (請先閲讀背面之注意事項wSRc本頁) 訂： .線. 經濟部智慧財產局員工消費合作社印製 !227542 Α7 Β7 五、發明說明（4 ) 説明’因爲熟習此技藝者可由此詳述明瞭包栝於本發明精 神及範圍内之各種變化及修飾。 ___!! :一^ ___ — 111— (請先閱讀背面之注意事項寫本頁) 圖式簡單説明 圖1 (a)至1 (d)係爲本發明半導體裝置製造方法之示意剖面 圖； 圖2(a)及2(b)係爲説明習用半導體裝置之問題的示意剖面 圖。 較佳具體實例描述 > 可使用於本發明之半導體基材不特別限制，但以矽基材 爲佳。該基材可具有η型或p型電導係數。使基材成爲p型導 電性之雜質的實例有硼，使該基材成爲η型導電性之雜質的 實例有磷及砷。源極/汲極區域或裝置諸如MOS裝置可預先 形成於該基材中。 •線· 第一層線路層係形成於該半導體基材上，其間夾置有一 絕緣膜。該第一層線路層之實例包括一閘極，具有夾置於 該閘極與該半導體基材間之閘極絕緣膜，及一線路層，具 .有失置於該線路層與該半導體基材間之中間層絕緣層。 經濟部智慧財產局員工消費合作社印製 該第一層線路層係爲閘極時，該閘極絕緣膜可爲二氧化 矽薄膜等具有0.005微米至〇·03微米厚度者，而該閘極可爲 多晶矽薄膜、多晶矽化鎢薄膜等具有〇 〇5微米至〇·3微米且 具有於高濃度下擴散之雜質者。然而，該第一層線路層不 限於前述結構，但已知材料可使用於各種應用。 當該第一層線路層係爲形成於該中間層絕緣膜上之線路 層時，該中間層絕緣層以具有5〇〇毫微米至1〇〇〇毫微米之厚 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1227542 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（5 ) 度爲佳，而該線路層以具有200毫微米至800毫微米之厚度 爲佳。使用於線路層之材料的實例包括鋁及其合金。該合 金之特例有AlCu，AlSi及AlSiCu。此外，可使用金屬之層積 薄膜，諸如Ti，TiN，TiW或W，及鋁合金諸如AlCu，AlSi或 AlSiCu。 其次，將中間層絕緣膜形成於該第一層線路層上。該中 間層絕緣膜由該第一層線路層開始包括在薄膜内具有壓縮 應力第一層二氧化矽薄膜，薄膜内具肴壓縮應力之氮化矽 薄膜，薄膜内具有拉伸應力之第二層二氧化矽薄膜，及薄 膜内具有壓縮應力之第三層二氧化矽薄膜。 該第一層二氧化矽薄膜較佳係藉電漿化學蒸汽沉積CVD 方法使用矽化合物諸如TEOS及02作爲材料而形成。該第一 層二氧化矽薄膜以具有80毫微米至200毫微米之厚度爲佳。 由前述方法所形成之薄膜具有每單位面積約3E8 dyn/cm2至 約5E8 dyn/cm2之壓縮應力，因此具有前埠厚度之薄膜具有 每單位長度爲0.24E4 dyn/cm至1E4 dyn/cm的壓縮應力。該 .電漿化學蒸汽沉積CVD方法中之薄膜沉積條件可爲矽化合 物流速700 seem至900 seem，02氣體之流速爲500 seem至 700 seem，RF能力爲600瓦至800瓦，壓力爲7托耳至9托耳 ，且溫度爲380°C至420°C。 該氮化矽薄膜較佳係藉電漿化學蒸汽沉積CVD方法使用 矽化合物諸如SiH4及氮化合物諸如NH3或N2作爲材料而形成 。該氮化矽薄膜較佳係具有100毫微米至200毫微米之厚度 。因爲該氮化矽薄膜係於形成該第一層二氧化矽薄膜之後 -8- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------- (請先閱讀背面之注意事項寫本頁) 訂： 線 1227542 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（6 ) 形成，該二氧化矽薄膜係作爲緩衝薄膜，因此，即使形成 較厚之氮化矽薄膜，仍可防止氮化矽薄膜產生裂紋或剝離 。是故，可充分覆蓋該第一層線路層之側壁。 此種方法所形成之薄膜具有每單位面積約1E9 dyn/cm2至 約2E9 dyn/cm2之壓縮應力，因此具有前述厚度之薄膜具有 每單位長度約1E4 dyn/cm至4E4 dyn/cm之壓縮應力。就電黎 化學蒸汽沉積CVD方法中之薄膜沉積條件而言，可使用矽 化合物流速120 seem至160 seem，氮化4合物流速1200 seem 至1600 seem，RF能量350瓦至500瓦，壓力5托耳至6托耳， 及溫度340°C至3 80°C。 該第二層二氧化矽薄膜較佳係藉大氣壓化學蒸汽沉積 CVD方法使用矽化合物諸如TEOS及03作爲材料而形成。因 爲該第二層二氧化矽薄膜係形成於該氮化矽薄膜上，故該 第二層二氧化矽薄膜相對於底層之相依性可受控制。此種 方法所形成之薄膜具有每單位面積約1E9 dyn/cm2至約2E9 dyn/cm2之拉伸應力。第二層二氧化矽薄膜較佳係具有1〇〇〇 .毫微米至1800毫微米之厚度，更佳係1200毫微米至1700毫 微米。具有前述厚度之薄膜因此具有每單位長度1E5 dyn/cm至3.4E5 dyn/cm之拉伸應力。就大氣壓化學蒸汽沉積 CVD方法中之薄膜沉積條件而言，可使用矽化合物流速 2500 seem 至 3500 seem，03 氣體流速 6500 seem 至 8500 seem ，及溫度400°C至440°C。 在形成第三層二氧化矽薄膜之前，該第二層二氧化矽薄 膜可藉例如RIE方法進行回蝕。該回蝕可將第二層二氧化矽 -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----I I I I------^--- (請先閱讀背面之注意事項寫本頁) 訂 •線· 1227542 A7 B7 五、發明說明（7 ) 薄膜之厚度縮減至約100毫微米至約200毫微米。回蝕之後 ，該二氧化矽薄膜可藉著與形成第一層二氧化矽薄膜相同 之方法層積於二氧化矽薄膜上。進行回蝕之方法不特別限 制，可使用已知方法諸如RIE方法。該RIE方法係爲使用 CHF3、CF4、Ar等作爲蚀刻劑之乾式蚀刻方法。該回蚀改善 第二層二氧化矽薄膜的平坦度。就回蝕之條件而言，可使 用800 seem至1000 seem之蝕刻劑流速，700瓦至800瓦之RF 能量及1.5托耳至2.0托耳之壓力。 > 此外，爲自該第二層二氧化矽薄膜移除水，該第二層二 氧化矽薄膜可進行退火。退火係於惰氣諸如氮之氛圍中， 於400°C至420°C下，進行例如10分鐘至30分鐘。 第三層二氧化矽薄膜係形成於該第二層二氧化矽薄膜上 。該第三層二氧化矽薄膜較佳係藉電漿化學蒸汽沉積CVD 方法使用珍化合物諸如TEOS及02作爲材料而形成。該第三 層二氧化矽薄膜較佳具有200毫微米至300毫微米之厚度。 此方法所形成之薄膜具有每單位面積約3E8 dyn/cm2至約 .5E8 dyn/cm2之壓縮應力，因此具有前述厚度之薄膜具有每 單位長度約0.6E4 dyn/cm至2E4 dyn/cm之壓縮應力。就電漿 化學蒸汽沉積CVD方法中之薄膜沉積條件而言，可使用700 seem至900 seem之石夕化合物流速，500 seem至700 seem之02 氣體流速，600瓦至800瓦之RF能量，7托耳至9托耳之壓力 及380°C至420°C之溫度。 第二層線路層係形成於由前述方法所得之中間層絕緣膜 上。該第二層線路層較佳具有200毫微米至1000毫微米之厚 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項 —裝--- #寫 本頁) •線· 經濟部智慧財產局員工消費合作社印製 1227542 A7 B7 五、發明說明（8 ) 度。使用於該第二層線路層之材料的實例包括鋁及其合金 。合金之特例有AlCu，AlSi及AlSiCu。此外，第二層線路層 可使用金屬如Ti,TiN，TiW或W與鋁合金諸如A1Cu A丨Si及 AlSiCu的層積膜。 此外，藉著在中間層絕緣膜中形成接觸孔以曝露該第一 層線路層，之後形成第二層線路層，可確認該第一層線路 層與該第二層線路層間的導電性。 實施例 . 現在基於實施例及對照例詳述説明本發明。應已知本發 明不限於實施例。 實施例1 參照圖1(a)至圖1(d)，説明本發明實施例。 將厚度約0.01微米之閘極氧化物薄膜12形成於半導體基 材11上’之後於其上層沉積厚度約0·2微米之導電膜（例如多 晶石夕薄膜或多晶矽化鎢薄膜，其中擴散有高濃度雜質），供 以开^成閘極。其次’經由微影方法及蝕刻方法將該導電膜 .圖型成閘極13。之後，使用閘極作爲掩模，將雜質離子植 入該半導體基材中，以形成MOS電晶體。 此外’將中間層絕緣層14沉積至約600毫微米之厚度，以 覆蓋該半導體基材11及該閘極13。就中間層絕緣層14而言 ，使用藉化學蒸汽沉積C VD方法沉積含有硼及磷之Si02薄 膜，使用回流方法於約850Ό至約900°C之溫度下平面化所 形成之薄膜，或藉著使用化學蒸汽沉積CVD方法沉積不含 雜質之Si〇2薄膜且使用化學機械拋光CMP方法平面化所形 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 先 閲 讀 背 之 注 項 ¥ i 經濟部智慧財產局員工消費合作社印製 1227542 經濟部智慧財產局員工消費合作社印制衣 A7 B7 五、發明說明（9 ) 成之薄膜。 其次，接觸孔一未示一係藉微影方法及蝕刻方法形成於中 間層絕緣層14中之所需部位上，以於稍後在該閘極與該第 一層線路層之間得到導電性。之後，依序沉積之 Ti，TiN，AlCu及Ti薄膜係藉濺鍍方法沉積於該中間層絕緣層 14上。該層積薄膜中，該Ti，TiN，AlCu及Ti薄膜個別具有50 毫微米、100毫微米、400毫微米及1〇〇毫微米之厚度。該層 積薄膜進行微影方法及蝕刻方法，而点爲具有所需結構之 第一層線路層15(參照圖i(a))。 其次，該第一層二氧化矽薄膜16係藉電漿化學蒸汽沉積 C VD方法形成，以覆蓋該第一層線路層1 5及該中間層絕緣 層14。該電漿化學蒸汽沉積CVD方法中之薄膜沉積條件係 爲於TEOS中N2發泡氣體流速550 seem且02氣體流速550 seem，RF能量250瓦，壓力9托耳且溫度390°C。 於前述條件下形成之第一層二氧化矽薄膜丨6具有每單位 面積約3E8 dyn/cm2至約5E8 dyn/cm2之壓縮應力，因此具有 .每單位長度約0.3E4 dyn/cm至0.5E4 dyn/cm之壓縮應力。第 一層二氧化矽薄膜16其壓縮應力約爲欲後續形成之二氧化 矽薄膜17的十分之一可防止發生於該氮化矽薄膜之層積處 的剝離及裂紋。 之後，於該第一層二氧化矽薄膜16上藉電漿化學蒸汽沉 積CVD方法形成厚度100毫微米之氮化矽薄膜17。該電漿化 學蒸汽沉積CVD方法的薄膜沉積條件係爲SiR[4氣體流速14〇 seem且NH3氣體爲50 sccm，n2氣體爲14〇〇 sccm，RF能量爲 -12- 本紙張尺度適用中關家標準（CNS)A4規格（21G X 297公釐) --- 一 (請先閲讀背面之注意事項hW寫本頁) 卜裝 --線- 1227542 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1〇 ) 420瓦，壓力爲5·5托耳，且溫度爲360〇C 〇 在前述條件下形成之氮化矽薄膜丨7具有每單位面積約1E9 dyn/cm2至約2E9 dyn/cm2之壓縮應力，因此每單位長度爲 1E4 dyn/cm至2E4 dyn/cm。即使使用前述厚度，該二氧化石夕 薄膜17仍不剝離或裂開。因此，變成可防止該第二層二氧 化矽薄膜中所含之水擴散穿透該氮化矽薄膜17。 之後’藉大氣化學蒸汽沉積CVD方法使用te〇S及臭氧作 爲材料於該氮化矽薄膜17上形成厚度办15〇〇毫微米之第二 層二氧化矽薄膜18(參照圖1(b)):該大氣化學蒸汽沉積CVD 方法中之薄膜沉積條件係爲於TEOS中N2發泡氣體之流速爲 3公升/分鐘且N2氣體爲18公升/分鐘，&氣體流速爲7·5公升 /分鐘且溫度爲420°C。 於前述條件下形成之第二層二氧化矽薄膜18具有每單位 面積約1E9 dyn/cm2至約2E9 dyn/cm2的拉伸應力，因此每單 位長度具有15E4 dyn/cm至30E4 dyn/cm之拉伸應力。 其次，第二層二氧化矽薄膜以藉尺正方法進行回蝕，直至 .厚度約500毫微米。回蝕後之二氧化矽薄膜稱爲18a。回姓 中之條件係爲CHF3氣體之流速爲30 seem，CF4氣體爲9〇 seem，Ar氣體爲800 seem，RF能量爲750瓦且壓力爲18托 耳。回敍之性能將已因該第一層線路層等因素而形成於該 第二層二氧化矽薄膜1 8a之頂面上之階度平坦化。 之後’該二氧化矽薄膜18a於氮氛圍中於420T：下進行退 火歷經20分鐘。該退火之性能可去除該第二層二氧化砂薄 膜1 8 a中所吸收之水。 -13- (請先閱讀背面之注意事項一 ——裝--- 寫本頁) 訂· --線· 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） 1227542 .. A7 --------B7_____ 五、發明說明（11 ) '^後，厚度300毫微米之第三層二氧化矽薄膜19係藉電漿 化學蒸汽沉積CVD方法形成於第二層二氧化矽薄膜i 8a上（ 參照圖1(c)；)。該電漿化學蒸汽沉積CVD方法中之薄膜沉積 條件係爲於TEOS中％發泡氣體之流速爲550 sccm且〇2氣體 爲550 seem，RF能量爲250瓦，壓力爲9托耳，且溫度爲39〇 °C。 於前述條件下形成之第三層二氧化矽薄膜丨9具有每單位 面積約3E8 dyn/cm2至約5E8 dyn/cm^fe縮應力，因此每單 位長度具有0.9E4 dyn/cm至1.5E4 dyn/cm之壓縮應力。提供 第二層二氧化矽薄膜19更進一步地將已因該第一線路層等 因素而形成於第二層二氧化矽薄膜18a之頂面上的階度平坦 化。此外，該第三層二氧化矽薄膜19係用以在形成接觸孔 以確認該第一層線路層15及稍後欲形成之第二層線路層2〇 間之導電性時，防止第二層二氧化矽薄膜1 8a被過度蝕刻。 其次，用以確認第一層線路層15與第二層線路層20間之 導電性的接觸孔係藉由微影方法及蝕刻方法，形成於具有 .第一層二氧化矽薄膜16、氮化矽薄膜17、第二層二氧化矽 薄膜18a及第三層二氧化矽薄膜19之中間層絕緣膜之需要部 位上。此外，藉濺鍍方法於該中間層絕緣膜上依序沉積 Ti，AlCu及TiN之層積薄膜。該層積薄膜中，Ti，AiCu及丁⑺ 薄膜個別具有厚度100毫微米、800毫微米及50毫微米。該 層積薄膜進行微影術及蝕刻方法，以形成具有所需結構之 第二層線路層20(參照圖1(d))。 根據前述方法，製造一半導體裝置。 -14 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--- (請先閱讀背面之注意事項Him寫本頁) 訂： --線. 經濟部智慧財產局員工消費合作社印製 1227542 五、發明說明（12 對照例1 使用=施例1相同之方式製造一半導體裝置，不同處爲 不开/成咸弟-層二氧化秒薄膜16。所得之半導體裝置之氮 化矽薄膜中易產生剝離及裂紋。 ‘根據本發明’ L於該氮化珍薄膜底層之第—層二氧化石夕 薄膜防止該氮切薄膜中發生裂紋及制離，即使該氮切 薄膜隸厚以確認MOS裝置之高可信度時亦然。提供氛化 、夕薄膜，可防止水自氮化矽薄膜侵入組件中，而改善製造 半導體裝置時之良率。而且，該第二層二氧化·石夕薄膜可具 有均勻且經平面化之表面，而與底層無關。因此，變成可 於南良率下製造具有小型結構之半導體裝置。 I I I I 1 H ϋ — — — — — —— · ϋ I (請先閲讀背面之注意事項Jm寫本頁) 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 種半導體裝置，依序包括： 第一層線路層，形成於其間夾置有一絕緣膜之半導 體基材上，一中間層絕緣膜及一第二層線路層，形成於該第_層 線路層上， 其中該中間層絕緣膜由第一層線路層側面開始係包括 第一層二氧化矽薄膜，該薄膜中具有一壓縮應力， 一氮化矽薄膜，該薄膜中具有一壓縮應力，一第二 層二氧化矽薄膜，該薄膜中具有拉伸應力，及一第 二層二氧化矽薄膜，該薄膜中具有一壓縮應力。 2·如申請專利範圍第1項之半導體裝置，其中該第一層二氧 化矽薄膜係具有厚度80毫微米至200毫微米，薄膜内之壓縮應力爲 0.24E4 dyn/cm至 1E4 dyn/cm。 3·如申請專利範圍第1項之半導體裝置，其中該氮化矽薄膜 具有厚度100毫微米至200毫微米，薄膜内之壓縮應力爲1E4 dyn/cm至 4E4 dyn/cm 〇 4·如申請專利範圍第1項之半導體裝置，其中該第二層二氧 化石夕薄膜具有厚度1000毫微米至18〇〇毫微米，薄膜内之 拉伸應力爲 1E5 dyn/cm至 3.4E5 dyn/cm。 5·如申請專利範圍第1項之半導體裝置，其中該第三層二氧 化石夕薄膜具有厚度200毫微米至300毫微米，薄膜内之壓 縮應力爲 0.6E4 dyn/cm至 2E4 dyn/cm。 6· 一種製造半導體裝置之方法，-包括以下步驟： 在一半導體基材上形成一第一層線路層，其間失置有 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項
    本頁) · ;線· 1227542 申請專利範圍 一絕緣膜， 該第一層線路層上依序形成一 該薄膜具有壓縮應力，及-氮化，夕；：氧二:薄膜·_ 有一壓縮應力， 、吴--孩溥膜内具 於该氣化碎薄膜上形成一莫一路一片& 机弟一層一虱化矽薄膜，該薄 膜内具有拉伸應力， 於孩第二層二氧化矽薄膜上形成一第三層二氧化矽薄 膜’该薄膜内具有一壓縮應力，及 7· 於該第二層二氧化矽薄膜上形成一第二層線路層。 如申請專利範圍第6項之製造方法，其中該第二層二氧化 矽薄膜係藉電漿化學蒸汽沉積CVD方法使用TEOS及臭氧 作爲材料而形成。 8·如申請專利範圍第6項之製造方法，其中該第一層線路層 及第二層線路層係使用鋁或其合金製得，而該第三層二 氧化矽薄膜及該氮化矽薄膜係藉電漿化學蒸汽沉積CVD 方法形成。 經濟部智慧財產局員工消費合作社印製 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW090105307A 2000-04-14 2001-03-07 Semiconductor device and method for manufacturing the same TWI227542B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000113784A JP3676185B2 (ja) 2000-04-14 2000-04-14 半導体装置

Publications (1)

Publication Number Publication Date
TWI227542B true TWI227542B (en) 2005-02-01

Family

ID=18625700

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090105307A TWI227542B (en) 2000-04-14 2001-03-07 Semiconductor device and method for manufacturing the same

Country Status (4)

Country Link
US (1) US6455891B2 (zh)
JP (1) JP3676185B2 (zh)
KR (1) KR100380890B1 (zh)
TW (1) TWI227542B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US8471388B2 (en) 2006-06-27 2013-06-25 Megica Corporation Integrated circuit and method for fabricating the same
CN109192737A (zh) * 2018-09-10 2019-01-11 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
CN112309966A (zh) * 2020-10-30 2021-02-02 上海华力微电子有限公司 改善顶层金属互联层表面缺陷的工艺方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4038400B2 (ja) * 2001-09-11 2008-01-23 日本碍子株式会社 セラミック積層体、セラミック積層体の製造方法、圧電／電歪デバイス、圧電／電歪デバイスの製造方法及びセラミック焼結体
TW594976B (en) * 2003-01-17 2004-06-21 Taiwan Semiconductor Mfg CMOS device and its manufacturing method
JP2006005190A (ja) * 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
US20060118892A1 (en) * 2004-12-02 2006-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Structures to Produce a Strain-Inducing Layer in a Semiconductor Device
KR100607820B1 (ko) * 2004-12-29 2006-08-02 동부일렉트로닉스 주식회사 반도체 소자의 층간 절연막 형성 방법
US7470584B2 (en) * 2005-01-21 2008-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. TEOS deposition method
KR100772902B1 (ko) 2006-09-28 2007-11-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US7541288B2 (en) 2007-03-08 2009-06-02 Samsung Electronics Co., Ltd. Methods of forming integrated circuit structures using insulator deposition and insulator gap filling techniques
US7858532B2 (en) * 2007-08-06 2010-12-28 United Microelectronics Corp. Dielectric layer structure and manufacturing method thereof
JP2012216812A (ja) * 2011-03-31 2012-11-08 Elpida Memory Inc 半導体装置及びその製造方法
CN113539836A (zh) * 2020-04-14 2021-10-22 无锡华润上华科技有限公司 金属间介质层及其制造方法及半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499433B1 (en) * 1991-02-12 1998-04-15 Matsushita Electronics Corporation Semiconductor device with improved reliability wiring and method of its fabrication
JP3575807B2 (ja) 1991-08-05 2004-10-13 沖電気工業株式会社 半導体素子の製造方法
JPH0964037A (ja) * 1995-08-23 1997-03-07 Mitsubishi Electric Corp 半導体装置の製造方法
US5953635A (en) * 1996-12-19 1999-09-14 Intel Corporation Interlayer dielectric with a composite dielectric stack
JP4810712B2 (ja) * 1997-11-05 2011-11-09 ソニー株式会社 不揮発性半導体記憶装置及びその読み出し方法
JP3509510B2 (ja) * 1997-11-05 2004-03-22 セイコーエプソン株式会社 半導体装置およびその製造方法
US6187633B1 (en) * 1998-10-09 2001-02-13 Chartered Semiconductor Manufacturing, Ltd. Method of manufacturing a gate structure for a semiconductor memory device with improved breakdown voltage and leakage rate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471388B2 (en) 2006-06-27 2013-06-25 Megica Corporation Integrated circuit and method for fabricating the same
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
CN109192737A (zh) * 2018-09-10 2019-01-11 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
CN109192737B (zh) * 2018-09-10 2021-11-30 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
CN112309966A (zh) * 2020-10-30 2021-02-02 上海华力微电子有限公司 改善顶层金属互联层表面缺陷的工艺方法

Also Published As

Publication number Publication date
KR20010098548A (ko) 2001-11-08
US6455891B2 (en) 2002-09-24
US20010030344A1 (en) 2001-10-18
JP2001298022A (ja) 2001-10-26
JP3676185B2 (ja) 2005-07-27
KR100380890B1 (ko) 2003-04-18

Similar Documents

Publication Publication Date Title
US11450771B2 (en) Semiconductor device and method for manufacturing same
TWI227542B (en) Semiconductor device and method for manufacturing the same
TWI619178B (zh) 半導體裝置及其製造方法
US20060022228A1 (en) Method of manufacturing silicon nitride film, method of manufacturing semiconductor device, and semiconductor device
US20050224907A1 (en) Isolation structure with nitrogen-containing liner and methods of manufacture
JP2010080798A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
TW200414283A (en) Semiconductor device and the manufacturing method thereof
TW200820350A (en) Semiconductor devices and methods for forming the same
JPH08274043A (ja) 半導体装置の製造方法
US20230307231A1 (en) Semiconductor-on-insulator (soi) substrate and method for forming
TWI378534B (en) Method of manufacturing semiconductor device
JP2004502295A (ja) 自己整合接点形成用エッチングに用いるためのシリサイドゲート積層体の形成方法
US20010034132A1 (en) Method of manufacturing a semiconductor device and a semicondustor device
JPH0837296A (ja) 半導体装置の製造方法
JP3259535B2 (ja) Ｎｍｏｓトランジスタとｐｍｏｓトランジスタとを有する半導体装置の製造方法
JP2008147300A (ja) 半導体装置およびその製造方法
US6848454B2 (en) Method of manufacturing semiconductor device
TW550744B (en) Semiconductor device and method of manufacture thereof
TWI796599B (zh) 絕緣層上半導體（soi）基底、形成絕緣層上半導體基底的方法以及積體電路
WO2024102501A1 (en) Semiconductor structure with etch stop layer and method for making the same
TW401622B (en) Manufacture method and contact structure of preventing the invasion of hydrogen gas to the polysilicon load resistor
TW513775B (en) Process for device isolation
TW202305881A (zh) 積體電路結構及其形成方法
TW396455B (en) Semiconductor process for improving non-uniform etching thickness by providing etch stop layer
US20040169283A1 (en) Integrated circuit devices and methods of forming the same that have a low dielectric insulating interlayer between conductive structures

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees