TWI224790B - Apparatus and method of asynchronous FIFO control - Google Patents

Description

1224790 五、發明說明（l) 發明領域 R A Μ)本Ϊ Π !於一種先進先出隨機存取記憶體(F 1F 0 用以控制一非同步雙埠_記憶 體存取的裝置及方法。 相關技術說明 例如不穩定的暫態之類的轉換穩定度（metastabi )疋控制-非同步雙蟫FIF〇記憶體的—個主要問豸。y ^寫入中的不同存取頻率可能導致一讀取指標及一入 才:所指的操作位址上的不確定性。例# 的‘ 號nF〇_F的狀態是不时於讀取時脈-的。m脈7 取部分的先進先出控制需要取樣寫入 、 讀 讀取時脈的信號FIFO EMPTY的狀^1 ^本，以檢查一 的。然而，上述可能發生於於寫入時脈 轉換至”0”或從轉換至,，Γ， 位正從1 元產生轉換穩定度的問題。如此，每個信號位 灰階碼方式是常用來解決上述問題的一。 碼是一單.位的距離碼 / 。灰階 不同的。笛1圖鹿-〇 疋，相鄰兩碼間只有一位元是 方》叮”二』：~3位元灰階碼計數器的例+。灰階碼 的位元數降至最低。每；=二，產生轉換穩定問題 誤。這意謂著灰階最ί只有-位元的錯 元值。計數器中的前—二2::鄰值間的其中-個位 查先進先出指標。第二目：值广被取樣並校正，用以檢 圖說月一非同步雙埠先進先出記憶 第4頁 0702-7526TW ; 90Ρ136 ; sue.ptd 五、發明說明（2) 體，其包含一深度為8的字纟且（去g _ 灰階碼指標2 i、2 2 (即前述讀1取m :使用二個3位元的 讀寫頻率RCLK、WCLK及它們相S+W寫入指標），不同的 架構上述先進先出記憶體們=路，，來 時，先進先出記憶體内真的沒右曰'及寫入才曰才示相等 __ΕΜΡΤΥ表示之）。當真下%有入任何儲存資料（以 先進先出狀態指示器23、24所寫顯之f值等於讀取及寫入 即代砉I ϋ ~ M U所顯不的目前讀取指標值時， iti 已存滿(以fif_ 至二進制^數器2R、曰^2、1及寫入指標22有需要先利用灰階 形犬，^ 、以轉換成二進制的讀取及寫入輸出 接著在讀取及寫入二進制；與寫入位址，並 决疋目則在先進先出記憶體中的剩餘可用空間。 、& 然上述灰階碼方法解決轉換穩定度（metastabi 1 ity )的問題，然而，上述方法具有下列三個缺點。第一，當 ^ ^長串非同步先進先出記憶體時，這個方法很難以一 ί有灰階碼編碼狀態的狀態機器（state machine)的形式 編碼计數器。第二，合併1?11?〇一1?111^信號及複雜的灰階 =配置的偵測方式會引起時序遲緩（timing slacks)並佔 —電路面積的問題。例如，須要比較8種條件，以決定 右疋架構一 3位元灰階碼計數器時，是否先進先出記憶體 會近乎滿載的狀況。這8種條件包含如：當寫入指標 W二e-pointer 中的虛擬碼（pseudo code)為”100” 且讀取 寺曰標read —pointer中的虛擬碼為” 〇〇〇”時，FIFI一FULL中的

第5頁 0702-7526TW ； 90P136 ； sue.ptd 1224790 五、發明說明（3) 虛擬碼為值π 1π ;當讀取指標wr i te —po i nter中的虛擬碼 (pseudo code)為’’〇〇〇”且讀取指標read一pointer中的虛擬 碼為"001π時，FIFO一FULL中的虛擬碼為值"1，，…等等。最 後，使用灰階碼方法需要灰階對二進制的轉換器及減法 器，以指示先進先出記憶體的各種狀態，這樣會讓成本大 增。例如，第3圖顯示一個η位元灰階對二進制轉換所需的 電路及方程式，其中η是大於一的任何整數。此例中，假 如各位址具有η位元寬度，則一來自灰階計數器3丨的η位元 輸入值的每一位元擁有一輸入線，且同樣地，11位元輸入 ，分別對應至η位元輸出線34以形成一輸出至二進制計數 器32的η位元輸出值，其中η是大於一的任何整數。利用互 斥閘（X0R)35及圖中所給予的方程式^、Bi來完成上述〇位 元灰階對二進制轉換的功能，其中n是大於一的任何整數 。當η值越大時，則所需的轉換電路及方程式也越複雜， 成本也會隨著複雜的轉換電路及方程式 發明概述 货 有鑑於此，本發明之_日沾你丨日 制 置 -非η.㈣迫畚!提供一種用以有效地控 一非同步雙琿先進先出 圯憶體存取的方法及裝 本發明的另一目的係提供—插g 士 器以協調上述先進先出記.心的冷：η位70灰階碼什數 步雙埠先進取及寫人兩部分的非同 根據本發明，循環式灰階碼計數器 出記憶體讀取及寫入兩部分。額 、用以協調先進先 丨刀額外的二進-制計數器是用來

¢24790

一先進先出狀態指示器利用二進制’ 指示先進先出記憶體中已使用的空間。 盗二中之一來 :體中的記憶體使用程度可分別利用寫入部分 中的FIFO一FULL及FIF0_EMPTY輸出來表示先 出貝取 的狀態。 進先出圯憶體 士：明提供一不受讀取及寫入頻率限制以控制非同步 先進先出記憶體的應用。而且，本發明所提供的二進制叶 數器及一些η位元灰階計數器具有較好的時序遲緩及° 的面積等優點。 較佳實施例之詳細說明 全文中’類似元件功能以相同元件編號代表之。 在取樣讀取及寫入計數器時，灰階碼計數器可極小化 轉換穩定位元。當一先進先出記憶體具有深度2η時，=就須 架構一至少具有η位元的灰階碼計數器至每一個讀取及寫 入指標中。這個灰階碼計數器可以先進先出的深度來表示 ，如此，灰階碼讀取指標將不會超出寫入指標的限制範圍 。同樣地，灰階碼寫入指標絕不會超過讀取指標的限制範 圍。例如，當先進先出記憶體内未有任何資料時，讀取指 標會等於寫入指標’且使接下來的讀取指標失去作用以停 止讀取指標的計數。 ·

0702-7526TW ; 90Ρ136 ; sue.ptd 第7頁 1224/yu 五、發明說明（5) 取及i匕:ΓΛ元:循Λ”階碼計數w 這二個其中11疋大於一的任何整數。因為 的内2 計數器不夠用來指示讀取及寫入指標 階碼計數器的滿溢狀態。例如，-個二位元灰 入指標可指示四種寫入要求信號：〇〇、〇1、" 時，而：ΐί先出記憶體在寫入部分所含的資料大於四筆 已滿、、益拄 *圯憶體尚未存滿且灰階編碼的寫入計數器 已滿溢時’計數會轉換至二‘二 操作1入部分的動作也是；=數15中進…錄寫入 痒先ΓΛ顯示根據本發明的計數器動作範例。非同步雙 出記憶體包含16筆資料，且讀取部分及寫入部分 =自包含二個灰階碼計數器’稱之為Wmast 位Λ ave。在寫人部分中，計數器·咖是一個 Γ十數器，用以記錄寫入要求信號的動作。 部八：-s二：疋另一個2位70灰階碼計數器’用以與讀取 '刀取^步。同樣地’讀取部分的計數別嶋ter及 Wslave》別用來記錄讀取要求信號的動作及 數:，二進制計數器W配合計數—'來 ίϊ: ΪΓΤ二的滿溢狀態。寫入指標⑽是-個二 制小數I在本範财，寫人頻率是快於讀取頻率。步 :〇顯示起始狀態。從步驟〇到步驟4共服務了五個寫入要 ;。在步驟3中，寫入部分對讀取部分的計數器…謂取 樣’取樣的結果與計數器Wmaster作比較以偵測滿溢狀態

0702-7526TW ； 90P136 ： sue.ptd 第8頁 1224790 五、發明說明（6) 是否發生。當偵測到滿溢狀態時，計數器Wmaster停止計 數且計數器Wacc加一。在步驟5中，讀取部分對計數器 Wmaster。並將取樣的結果與計數器Wslave做比較。因為 計數器Wmaster及Ws lave的比較結果不相同，所以將計數 器WsUve加一。其間，因一個先進先出讀取要求被執行， 故將广數IJRmaster加一。在步驟6中，取消滿溢狀態， 以使計數器Wmaster加一及計數器Wcc減一。在步驟？中， 執行與步驟5相同的操作。在步驟8中，執行與步驟6相同 。❻是因A 一個先進先出寫入要求信號 ; = 減一。對稱於寫入部分㈤5圓）的讀取部分 具有與寫入部分一模一樣的操作。如此，在寫入及讀取二 數器wslave的限制範圍而計= 絕不會超過計 ^ η 礼固叫〇ΐ歎SRmaster也絕不會超過辞 ΐΓ:1::限制範圍。利用灰階碼計數器及二進制計數 1，本發明己二’：減少各灰階碼計數器所需的位元數。因 此，本發明的二進制訃赵哭 ^ 口 進先出記憶體中需用於同；寸；=數，相較於習知先 有較好的時序遲緩及較少的面積。〜、义火階碼配置’具 5。◦。第 先進先出記憶體 存取記憶體（RAM)51〇。輸入資料〜、體5〇()包括一雙埠隨機 入隨機存取記憶體51〇，並用一枓宜透過一輸入埠（未顯示）寫 位址。輸出資料透過一輪出追:入指標WPtr指示一寫入 W讀取，並用-讀取指# $ t顯示）自隨機存取記憶體 知不一讀取位址。先進先 第9頁 0702-7526TW ； 90P136 ； sue.ptd i 1224790 五、發明說明（7) 出500進一步包括一雙相對稱配置的讀取及寫入部分。 刀包含一先進先出狀態指示器（5〇1、5〇2)、一 (503〕504)及一滿溢控制器（505、5〇6)。上述先進先出 態指不器（50 1、502)指示一先進先出指標及讀取或寫入浐 標中的隨機存取記憶體51〇的位準（見第8圖）。先進先出 指標中的隨機存取記憶體510的位準可利用Fuu(見第8 圖）說明寫入部分中的先進先出已存滿並利用ΕΜρτγ說明讀 取部分中的先進先出空著。各指標是一二進制計數器。上 述協調單元（503、504)包含二個η位元灰階碼計數器及二 個同步電路（見第6圖），其中η是大於一的任何整數\上一述 同步電路可以是一正反器（Flip/Flop)。上述滿溢控制器 (505、506)搭配上述協調單元，以得到第4圖的操作。如 上述’在讀取及寫入部分兩者的操作是一模一樣的。為了 簡化’只進一步說明寫入部分，如第6至8圖所顯示的。 第6圖說明根據本發明的第5圖寫入部分中的協調單元 503的方塊圖。在上述協調單元5〇3，一個η位元灰稭碼計 數器是WmasterC也就是61)，另一個是Rsiave(也就是64) ，其中η是大於一的任何整數。其中元件62是一同步電 路，其經由來自計數器Ws lave的輸入信號，以取得與讀取 部分的信號的同步。若寫入要求信號Write被致能且經由 接收來自計數器Wacc發出的信號判定沒有滿溢狀態出現， 則如第5圖所示的步驟9般地將計數器Wmaster加一。同樣 地，若沒有的滿溢信號、沒有服務中的先進先出的寫入要 求信號Write及計數器Wacc不等於零這些條件被滿足，則

0702-7526TW ； 90P136 ； sue.ptd 第10頁 1224790 五、發明說明（8) 將計數器Wmaster加一。若是計數器Rslave的信號與經由 兀件63(另一同步電路）取樣的信號Rmaster的比較結果 Cpr(未顯示）不相同，則將計數器RsUve加一。讀取部八 中的協調單元504是相同於寫入部份的協調單元，只是讀 取及寫入部分中的元件及信號是互換的。 貝 第7圖說明根據本發明的第5圖寫入部分中 器5〇5的方塊圖。上述滿溢控制器5〇5是一個二進制= Wacc。若寫入要求信號計丨“被致能並自輸入的計數器σ Ws lave與Wmaster兩信號（未顯示）的比較結果cpw偵測到滿 溢^諕，則如第5圖所示的步驟4及5所示的步驟般地將計 數器acc加。右计數器Wmaster沒有滿溢、計數琴wacc 不等於零且沒有服務著先進先出的寫入要求信^則:c; ，所不的步驟6及7所示的步驟般地將計數器Wacc減一。 =部分中的滿溢控制器506是相同於寫入部份的滿溢控 制器，只是讀取及寫入部分中的元件及信號是互換的。 :8圖說明根據本發明的第5圖寫入部分中的先進先出 2‘t、扣不器501的方塊圖。上述狀態指示器5〇1包含一循 式一進制計數器Waddr，以指向寫入指標劻忖所示的一 一二進制計數器^1，以指示已用掉的先進 服Ϊ ^ 寸大小。若先進先出寫入要求信號計…被 且Ur十數器Waddr加一。若上述比較結果w相等 入要未信號Write被致能，則將計數器WUvel加一。 右述比較結果C p r不同且沒有I進先出寫入要求信號 Wnte被服務，則將計數器fflevel減一。一樣地，讀取部

1224790 五、發明說明（9) 分中的先進先出狀態指示器5〇 1是相同於寫入部份的先進 先出狀態指示器，只是讀取及寫入部分中的元件及信麥Η 互換的。 免 雖然本發明已以較佳實施例揭露如上，然其並非 限定本發明，杯h 1 t m ιλ 精神及範圍内，：ί此技術之人士，在不脫離本發明之 虽可做更動與潤飾，因此太鉻ΗΒ + / 圍當視後附之申往產U β㈤ 此本發明之保護笳 心节明專利範圍所界定者為準。 τ嘎靶 0702-7526TW ； 90Ρ136 ； sue.ptd 第12頁 I?2479〇 圖式簡單說明 為讓本發明之上述及其它目的、特徵、與優點处 而易見，下文特舉一較佳實施例，並配合所Q 此更顯 詳細說明如下·· 了團式，作 第1圖顯示一 3位元灰階碼計數器範例； 第2圖顯示一使用灰階碼方法的非同步雙 記憶體的方塊圖； 平无進先出 第3圖顯示_n位元灰階對二進制轉換器的範例； 第4圖顯示一本發明計數器動作的範例； 第5圖顯示一本發明的非同步雙埠先進先出記憶體； 第6圖顯示一根據本發明第5圖寫入部分中的協調單位 的方塊圖； 第7圖顯示一根據本發明第5圖寫入部分中的滿溢控制 電路的方塊圖；及 第8圖顯不一根據本發明第5圖寫入部分中的先進先出 狀態指示器的方塊圖。 [符號說明] 2卜讀取指標； 2 2〜寫入指標； 23、24、501、502〜I、隹生， 9R 9R ^ ^ 先進先出狀態指示器； 25 26〜灰階至二進制計數薄· 27、28〜上數/下數一、隹生丨器， R1 >数—進制計數器； 31、 61 ' 64〜灰階碼計數器； 32、 81 ' 82〜二進制計數器· 34〜輸出線； ° ’ 0702-7526TW ； 90P136 ； sue.ptd 第13頁 1224790 圖式簡單說明 3 5〜互斥閘； 62、63〜取樣電路； 210、220〜同步電路； 501、50 2〜先進先出狀態指示器； 503〜寫入協調（handshaking)單元； 504〜讀取協調（handshaking)單元； 5 0 5〜寫入滿溢（〇 v e r f 1 〇 w)控制器； 5 0 6〜讀取滿溢控制器； 510〜雙埠先進先出區（FIFO)。

0702-7526TW ； 90P136 ； sue.ptd 第14頁

Claims (1)

1224790 六 申請專利範圍 括一雙琿制—非同步先進先出記憶體的裝置，包 在不同操作頻率下各自咬敌芬：項取埠及一寫入埠，以 式灰階碼計數器，以说二取、+，寫入資料、一對n位元循環 取及寫入操作；率及上、位雙埠其先進先出記憶體中的讀 中，η是大於一 :：：Ϊί灰階碼計數器的滿溢狀態，其 出記利；圍二項括之？控制-非同步先進先 其連接至上述雙琿先進進先出狀態計數器，將 階碼計數器及該η位-改先/-憶體、該對η位元循環式灰. A ^ ^ . Μ 70滿溢二進制計數器，以指示上述· = 操作位址及使用率，如此，當上述雙 式灰= 存滿—fuU)但該對“立元猶環 器計繼浐在、令^ I 溢時，使該11位元滿溢二進制計數 ° q Γ由主奎’仏號（c〇ming request)的計數工作 3. 如巾請專利範圍第μ之用以控制一 作。 出記f體的裝置，其中，上述操作位址是一讀取位址進先 4. 如申請專利範圍第i項之 取位址。 出記f體：裝置’其中，上述操作位址是-寫入位址進先 括·· ·用以控制-非同步先進先出記憶體的裝置，包 器， 入要 及一 一具有一寫入累積二 上述寫入累積二進制計數 求信號的第一輸入端、一 進制計數器的寫入滿溢控制 器含有一用以接收一外部寫 第二輸出端、一第三輸入端

1224790 六、申請專利範圍 用以輸出一寫入累積信號的輸出端； -連接至上述寫人滿溢控制器的寫人協調單元， =一同步電路、一具有“立元循環式灰階碼的寫入主計有 數器（master COUnter)、一第二同步電路以及一且^ 兀循裱式灰階碼的讀取從屬計數器（slave 中，7Λ71步電路接收一寫^屬信 =一輸广’上述具有η位元循環式灰階碼的寫入 l§(master counter)接收上述第一同+ τ数 入要求信號及上述寫入累積信號並= 述寫入滿溢控制器的第三輸入端，以與上：二y 述第二同步電路接收-讀取主信號並輸 計二號以及上述具有η位元循環式灰階碼的讀取從屬 讀取從：信8: ;C〇Unter)接收上述第二同步信號並輸出- 一寫入先進先出狀態指示器，包含一 ί ΐ: i. ΐ信i:輸t ”標具有-用以接收上述外 輸出端而上述寫入：準：寫入位址信號的 比較的第二輸=的讀取從屬信號以與上述讀取主信號做 第三輸人端及用以接收上述外部寫人要求信號的 號至外部的輸出端；场出一先進先出記憶體已滿（ful 1)信

第16頁 、申請專利範圍 入協調，同步雙埠先進先出記憶體，具有一連接至上述寫 寫入的輸入琿及-輸出槔，其中1用上述輸入璋 一 y並利用上述輸出埠讀取資料； 讀取協至上述非同步雙埠先進先出記憶體的輪出埠的 式灰階踩具有一第三同步電路、一具有n位元循環 元循環；γ ”，、入從屬計數器（slave counter)、一具有n位 四同步白碼的5買取主計數器（maSterC〇Unter)及一第 協調單元的堂其中，上述第三同步電路接收來自上述寫入 n位元循環式Ά主信號並輸出一第三同步信號’上述具有 出上述寫入碼的寫入從屬計數器（slave counter)輸 元循ΪΪΐΐ屬信號至上述第一同步電路，上述具有η位 部讀取信號的第-輸入端、-第 出端及— 主信號至上述第二同步電路的第-輸 接收來自以及上述第四同步電路具有一用以 用以輸出調單元的讀取從屬信號的輸入端及-一且第四同步信號的輸出端； 上述讀ϋ讀取累積二進制計數器的讀取滿溢控制器， 號：：：白：用以接收來自上述讀取協調單元的讀取主信 用以輪出一讀取心:==輸 輸入端的輸出端；以及 τ数的第一

六 、申請專利範圍 取位準指標，^ ^出狀態指不器，包含一讀取指標及一讀 部讀取要^ #龄&仏上述讀取指標具有一用以接收上述外 輸出端而上=::=:以；出-讀取位址信號的 協調單元的第三同有：用以接收來自上述讀取 比= :的寫入從屬信號以與上述寫入主信號做 第三輸入端及—用以輸土；外部讀取要求信號的 信號至外部的輪出端。 $先出錢體已空（empty) 6.如申請專利範圍第5項之 出記憶體的裝置，其中，—控制非同一步先進先 步電路係為-正反器⑴ip/flop)。 第二及第四同 出記7隐體方法，適用於"'用以控制-非同步先進先 先進非同步先進先出記憶體包括—雙埠 :進先出δ己憶體’具有一讀取埠及二： = =料、-對-元循環式灰階Τ 述雙璋先進先出記憶胃中的讀取及窝人 =頻率、以及-η位元滿溢二進制計數器，以 寫入 位元循環式灰階碼計數器的滿溢狀態，其中;i· 於一的任何整數，上述操作方法包括下列步驟：疋大 了零位元循環式灰階碼計數器是否具有除 判斷上述雙埠先進先出記憶體狀態；及 當一先進先出要求信號進入時，若該對11位元循環式 ΪΚΠίΗ 0702-7526TW ； 90Ρ136 ； sue.ptd 第18頁 六、申請專利範圍 G;有:::::的相同值且^7^1 代該8對:位二循專環式灰階碼計數。著益=制計數器來取 =為已進 輸出一已滿信號至外部。 月〜、礼不已滿（full)，則 9.如申凊專利範圍第7項之操 ::為若該雙埠先進先出記憶體狀態指法'，進；步包括該 、丨J輸出一已空信號至外部。 〜曰下已空（empty)， I 〇·如申請專利範圍第7項之 步驟為在沒對任何先進先出要=:進-步包括該 進制計數器不為零，則將該讀 ：位凡滿溢- 一。 兩/益一進制計數器滅 II ·如申請專利範圍第1 0項之操作方、土， . 進先出要求是任-先進先出寫人要 方去’其中，該先 、隹12·如申請專利範圍第1〇項之操作方法， 進先出要求是任一先進先出讀取要求。 八中以 第19頁 0702-75261^ ；90P136； sue.ptd