CN100536020C - 一种先入先出存储器及其读写地址的调整方法 - Google Patents

一种先入先出存储器及其读写地址的调整方法 Download PDF

Info

Publication number
CN100536020C
CN100536020C CNB2004100708810A CN200410070881A CN100536020C CN 100536020 C CN100536020 C CN 100536020C CN B2004100708810 A CNB2004100708810 A CN B2004100708810A CN 200410070881 A CN200410070881 A CN 200410070881A CN 100536020 C CN100536020 C CN 100536020C
Authority
CN
China
Prior art keywords
logic
read
address
write
produce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100708810A
Other languages
English (en)
Other versions
CN1725367A (zh
Inventor
胡建凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CNB2004100708810A priority Critical patent/CN100536020C/zh
Priority to PCT/CN2005/001111 priority patent/WO2006007801A1/zh
Publication of CN1725367A publication Critical patent/CN1725367A/zh
Application granted granted Critical
Publication of CN100536020C publication Critical patent/CN100536020C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
    • G06F5/14—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations for overflow or underflow handling, e.g. full or empty flags

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种先入先出存储器，其特征在于，空满标志产生逻辑进一步接收写地址产生逻辑生成的写地址和读地址产生逻辑生成的读地址；并将接收的写地址和读地址与已使用单元进行比较，在状态出现异常时生成状态调整信号，分别输出给写地址产生逻辑和读地址产生逻辑，对先入先出存储器进行初始化。本发明同时公开了一种先入先出存储器读写地址的调整方法，在空满标志产生逻辑中判断等式W_addr＝(Usedw+R_addr)modN是否成立，对FIFO的状态实时进行检测；如果等式不成立，则生成一个状态调整信号，在不破坏系统正常运行的前提下，自动在短时间内迅速对FIFO的状态进行纠正，保证系统出现异常情况后能及时自愈。

Description

一种先入先出存储器及其读写地址的调整方法
技术领域
本发明涉及通用缓冲存储器领域，特别涉及一种先入先出存储器及其读写地址的调整方法。
背景技术
先入先出存储器(FIFO)是数字逻辑设计中常用的一种通用缓冲存储器，其写入和读出遵循先入先出的基本原则。FIFO是利用了一个双端口随机存储器(RAM)作为存储单元，再加上一个控制逻辑单元实现的。控制逻辑单元由读写允许产生逻辑、读写地址产生逻辑和一个空满标志产生逻辑组成。当RAM中数据没有存满，并且有数据要求写入时，FIFO将写入一个单元的数据；当RAM中保存的有数据，并且有数据读出的请求时，FIFO将读出一个单元的数据。
在系统正常运行的情况下，表示FIFO中已使用数据单元数目的参数已使用单元Usedw，与写地址W_addr和读地址R_addr之间应满足一个固定的关系：W_addr＝(Usedw+R_addr)mod N，其中N为RAM的缓冲深度，mod N表示模N，即读写地址的取值是在0至N-1的范围内循环的。例如当N等于8时，如果读写地址的值为7，此时若再加1，读写地址的值就又变成0。在本发明中提到的读写地址的加1，都是基于模N的。
如图1所示，图1为现有技术中FIFO的结构框图。现有技术中的FIFO包括：空满标志产生逻辑101、写允许产生逻辑102、写地址产生逻辑103、双端口随机存储器104、读地址产生逻辑105和读允许产生逻辑106。
空满标志产生逻辑101接收读写允许产生逻辑106和102输出的读写允许信号，生成已使用单元和空满标志信号，已使用单元被输出到存储器的外部，满标志信号被输出给写允许产生逻辑102，空标志信号被输出给读允许产生逻辑106。
写允许产生逻辑102接收外部的写申请信号，生成写允许信号分别输出给空满标志产生逻辑101、写地址产生逻辑103和双端口随机存储器104。
写地址产生逻辑103将写地址输出给双端口随机存储器104，根据该地址将数据单元写入双端口随机存储器104。
读允许产生逻辑106接收外部的读申请信号，生成读允许信号分别输出给空满标志产生逻辑101、读地址产生逻辑105和双端口随机存储器104。
读地址产生逻辑105将读地址输出给双端口随机存储器104，根据该地址从双端口随机存储器104将数据单元读出。
当有一个写申请Wrreq到达写允许产生逻辑102时，写允许产生逻辑102判断空满标志产生逻辑101是否发送过来一个满标志Full，若空满标志产生逻辑101没有发送满标志Full，则写允许产生逻辑102就生成一个写允许信号W_allow。写允许信号W_allow被分别发送给双端口随机存储器104、写地址产生逻辑103和空满标志产生逻辑101，在双端口随机存储器104中有一个数据单元被写入，写地址产生逻辑103中的写地址W_addr加1，同时在空满标志产生逻辑101中的已使用单元Usedw加1。写地址W_addr被输出给双端口随机存储器104，已使用单元Usedw被输出到FIFO的外部。
当有一个读申请Rdreq到达读允许产生逻辑106时，读允许产生逻辑106判断空满标志产生逻辑101是否发送过来一个空标志Empty，若空满标志产生逻辑101没有发送空标志Empty，则读允许产生逻辑106就生成一个读允许信号R_allow。读允许信号R_allow被分别发送给双端口随机存储器104、读地址产生逻辑105和空满标志产生逻辑101，在双端口随机存储器104中有一个数据单元被读出，读地址产生逻辑105中的读地址R_addr加1，同时在空满标志产生逻辑101中的已使用单元Usedw减1。读地址R_addr被输出给双端口随机存储器104，已使用单元Usedw被输出到FIFO的外部。
其中，图1中空满标志产生逻辑101的结构如图2所示，图2为现有技术中FIFO的空满标志产生逻辑结构框图。空满标志产生逻辑是由一个计数器201和一个比较器202连接而成的，其工作原理如下：
读写允许产生逻辑106和102生成的读写允许信号R_allow和W_allow，在计数器201中驱动Usedw的计数：在同一时刻，只有W_allow脉冲到来，而无R_allow脉冲到来，则Usedw加1；只有R_allow脉冲到来，而无W_allow脉冲到来，则Usedw减1；如果W_allow脉冲和R_allow脉冲同时到来或同时都没有到来，则Usedw都不变。
在计数器201中生成的已使用单元Usedw被输出给比较器202，同时也被空满标志产生逻辑输出到FIFO的外部。在比较器202中，已使用单元Usedw与比较器202中预先设定的满值进行比较，如果Usedw等于预先设定的满值，则生成满标志Full，输出给写允许产生逻辑102；如果Usedw等于0，则生成空标志Empty，输出给读允许产生逻辑106。
在上述系统正常运行的过程中，FIFO对读写地址R_addr和W_addr的调整，只是参考了读写允许信号R_allow和W_allow，即只是参考了FIFO的空满标志以及外部的读写申请信号Rdreq和Wrreq，而没能实时地参考非常重要的、实际上能够实时反映写地址与读地址差值的参数Usedw。
在实际应用中，经常会遇到时钟抖动或者电磁辐射等异常干扰，这些干扰有可能造成FIFO内部的状态异常，而且有可能不可恢复。如果FIFO发生异常情况，可能会出现Usedw不能真实反映FIFO中已使用数据单元数目的现象，此时等式W_addr＝(Usedw+R_addr)mod N不成立。例如：当一个数据单元被写入并未被读出，而此时Usedw已经变为0，表示FIFO已经空了，那么这时即使有FIFO的读申请信号Rdreq输入，该数据也不会被读出，FIFO的写入和读出双方状态出现不一致，从而造成整个系统状态的紊乱。
发明内容
有鉴于此，本发明的一个目的在于提供一种先入先出存储器，使FIFO能够实时对自身的状态进行检测和纠正。
本发明的另一个目的在于提供一种先入先出存储器读写地址的调整方法，使FIFO能够自动在短时间内迅速对自身的状态进行检测和纠正。
为达到上述的一个目的，本发明提供了一种先入先出存储器，包括：空满标志产生逻辑、写允许产生逻辑、写地址产生逻辑、双端口随机存储器、读地址产生逻辑和读允许产生逻辑；
其中，空满标志产生逻辑接收读写允许产生逻辑输出的读写允许信号，生成已使用单元和空满标志信号，已使用单元被输出到存储器的外部，满标志信号被输出给写允许产生逻辑，空标志信号被输出给读允许产生逻辑；
写允许产生逻辑接收外部的写申请信号，生成写允许信号分别输出给空满标志产生逻辑、写地址产生逻辑和双端口随机存储器；
写地址产生逻辑将写地址输出给双端口随机存储器，根据该地址将数据单元写入双端口随机存储器；
读允许产生逻辑接收外部的读申请信号，生成读允许信号分别输出给空满标志产生逻辑、读地址产生逻辑和双端口随机存储器；
读地址产生逻辑将读地址输出给双端口随机存储器，根据该地址从双端口随机存储器将数据单元读出；
关键在于：所述的空满标志产生逻辑进一步接收写地址产生逻辑生成的写地址和读地址产生逻辑生成的读地址；并将接收的写地址和读地址与已使用单元进行比较，在状态出现异常时生成状态调整信号，分别输出给写地址产生逻辑和读地址产生逻辑，对先入先出存储器进行初始化。
上述方案中，所述的空满标志产生逻辑包括：计数器和比较器；所述的计数器接收读写允许产生逻辑输出的读写允许信号，生成已使用单元，并将已使用单元输出给存储器的外部和比较器；所述的比较器接收写地址产生逻辑生成的写地址和读地址产生逻辑产生的读地址；并将接收的写地址和读地址与已使用单元根据等式W_addr＝(Usedw+R_addr)mod N来进行比较，在等式不成立时生成状态调整信号，分别输出给计数器、写地址产生逻辑和读地址产生逻辑。
为达到上述的另一个目的，本发明提供了一种先入先出存储器读写地址的调整方法，该方法至少包括：
在空满标志产生逻辑中，对已使用单元与读写地址进行比较，判断等式W_addr＝(Usedw+R_addr)mod N是否成立，如果等式不成立，则空满标志产生逻辑将生成状态调整信号，输出给写地址产生逻辑和读地址产生逻辑，在写地址产生逻辑中驱动写地址清零，在读地址产生逻辑中驱动读地址清零。
上述方案中，所述的空满标志产生逻辑包括：计数器和比较器；所述的对已使用单元与读写地址的比较是在空满标志产生逻辑的比较器中进行的，生成的状态调整信号被输出给写地址产生逻辑和读地址产生逻辑的同时，也被输出给空满标志产生逻辑的计数器，驱动计数器清零。
该方法进一步包括：如果等式W_addr＝(Usedw+R_addr)mod N成立，则在空满标志产生逻辑的比较器中利用已使用单元和比较器中预先设定的满值进行比较，如果已使用单元等于预先设定的满值，则生成满标志，输出给写允许产生逻辑；如果已使用单元等于0，则生成空标志，输出给读允许产生逻辑。
因此，本发明提供的这种先入先出存储器，对现有FIFO的空满标志产生逻辑进行了改进，使其在异常情况下产生的状态调整信号能够直接输出给写地址产生逻辑和读地址产生逻辑。本发明还提供了一种先入先出存储器读写地址的调整方法，在空满标志产生逻辑中，通过对读写地址与已使用单元Usedw的比较以及在异常情况下产生状态调整信号，对FIFO的状态实时进行检测和纠正。应用本发明，可以在不破坏系统正常运行的前提下，实时对FIFO的状态进行检测，无论由于何种原因导致FIFO的状态发生紊乱，都能自动在短时间内迅速对FIFO的状态进行纠正，保证了系统出现异常情况后能够及时自愈。另外，本发明提供的这种先入先出存储器，结构简单，成本较低，实现起来较为容易。
附图说明
图1为现有技术中FIFO的结构框图；
图2为现有技术中FIFO的空满标志产生逻辑结构框图；
图3为本发明一个较佳实施例中FIFO的结构框图；
图4为图3所示较佳实施例中FIFO的空满标志产生逻辑结构框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面举实施例，并参照附图，对本发明进一步详细说明。
本发明的技术方案是在现有FIFO空满标志产生逻辑的基础上进行了改进，通过对读写地址与已使用单元Usedw的比较以及在异常情况下产生状态调整信号，对FIFO的状态实时进行检测和纠正，保证系统出现异常情况后能够及时自愈。
请参见图3，图3为本发明一个较佳实施例中FIFO的结构框图。该较佳实施例中的FIFO包括：空满标志产生逻辑301、写允许产生逻辑302、写地址产生逻辑303、双端口随机存储器304、读地址产生逻辑305和读允许产生逻辑306。
空满标志产生逻辑301接收写允许产生逻辑302输出的写允许信号、写地址产生逻辑303输出的写地址、读地址产生逻辑305输出的读地址和读允许产生逻辑306输出的读允许信号，生成状态调整信号Adjust、已使用单元Usedw和空满标志信号。状态调整信号Adjust被输出给写地址产生逻辑303和读地址产生逻辑305，Usedw被输出到存储器的外部，满标志信号被输出给写允许产生逻辑302，空标志信号被输出给读允许产生逻辑306。
写允许产生逻辑302接收外部的写申请信号，生成写允许信号分别输出给空满标志产生逻辑301、写地址产生逻辑303和双端口随机存储器304。
写地址产生逻辑303将写地址输出给双端口随机存储器304，根据该地址将数据单元写入双端口随机存储器304。
读允许产生逻辑306接收外部的读申请信号，生成读允许信号分别输出给空满标志产生逻辑301、读地址产生逻辑305和双端口随机存储器304。
读地址产生逻辑305将读地址输出给双端口随机存储器304，根据该地址从双端口随机存储器304将数据单元读出。
与现有技术相比，在本发明这个较佳实施例FIFO中，对空满标志产生逻辑301进行了改进，其除了与写允许产生逻辑302和读允许产生逻辑306相连外，还直接与写地址产生逻辑303和读地址产生逻辑305分别相连。
图3中空满标志产生逻辑301的结构如图4所示，图4为图3所示较佳实施例中FIFO的空满标志产生逻辑结构框图。该空满标志产生逻辑包括一个计数器401和一个比较器402。
其中，计数器401接收读写允许产生逻辑输出的读写允许信号，生成已使用单元Usedw，并将已使用单元Usedw输出给存储器的外部和比较器402。
比较器402接收该Usedw和由读写地址产生逻辑输出的读写地址信号，并将该Usedw与读写地址信号进行比较，根据等式W_addr＝(Usedw+R_addr)modN是否成立，来判断状态是否异常，在状态出现异常时生成状态调整信号Adjust，其中N为RAM的缓冲深度。
如果等式不成立，则表明状态出现异常，比较器402将生成状态调整信号Adjust。状态调整信号Adjust被同时输出给计数器401和读写地址产生逻辑305、303，在计数器401中驱动已使用单元Usedw清零，在读写地址产生逻辑305和303中驱动读写地址清零，从而使整个系统恢复到初始状态。
如果等式成立，则表明状态运行正常，则比较器402将已使用单元Usedw与预先设定的满值进行比较，如果Usedw等于预先设定的满值，则生成满标志Full，输出给写允许产生逻辑302；如果Usedw等于0，则生成空标志Empty，输出给读允许产生逻辑306。
在图3所示的这个较佳实施例中，读写地址的调整方法是在Usedw＝0的时候对系统进行检测和纠正的，该较佳实施例具体的实现步骤如下：
1.在空满标志产生逻辑的比较器402中，利用已使用单元Usedw生成FIFO的空满标志Empty和Full；
2.在读写允许产生逻辑306和302中，利用空满标志和读写申请信号Rdreq、Wrreq，生成内部读写允许信号R_allow和W_allow；
3.在读写地址产生逻辑305和303中，利用读写允许信号R_allow和W_allow，驱动读写地址的增加，即：如果W_allow脉冲到来，则写地址W_addr加1；如果R_allow脉冲到来，则读地址R_addr加1；
4.在空满标志产生逻辑的比较器402中，利用Usedw和读写地址W_addr、R_addr来完成状态检测的功能，具体实现方法如下：
在Usedw＝0时，判断等式W_addr＝(Usedw+R_addr)mod N是否成立，其中N为RAM的缓冲深度：如果等式成立，则表明系统状态正常；如果等式不成立，则表明系统状态发生紊乱，此时在比较器402中生成状态调整信号Adjust＝(usedw＝＝0)&&(Rd_addr！＝Wr_addr)，并同时把状态调整信号Adjust输出给计数器401、写地址产生逻辑303和读地址产生逻辑305；
5.在空满标志产生逻辑的计数器401中，利用读写允许信号R_allow、W_allow和状态调整信号Adjust，驱动Usedw的计数和清零：在同一时刻，只有W_allow脉冲到来，而无R_allow脉冲到来，则Usedw加1；只有R_allow脉冲到来，而无W_allow脉冲到来，则Usedw减1；如果W_allow脉冲和R_allow脉冲同时到来或同时都没有到来，Usedw都不变；在任何时刻，只要有状态调整信号Adjust到来，则Usedw清零；
6.在读写地址产生逻辑305和303中，利用读写允许信号R_allow、W_allow和状态调整信号Adjust，驱动读写地址的增加和清零：如果状态调整信号Adjust没有到来，则如上面步骤3所述；如果状态调整信号Adjust到来，则读写地址全部都清零。
在本发明所举的这个较佳实施例中，对系统的状态进行检测是在Usedw等于0的时候，判断等式W_addr＝(Usedw+R_addr)mod N是否成立。如果等式不成立，就生成状态调整信号Adjust＝(Usedw＝＝0)&&(Rd_addr！＝Wr_addr)。事实上，对系统的状态进行检测，可以在任何时刻进行，通过判断等式W_addr＝(Usedw+R_addr)mod N是否成立，实时地生成状态调整信号Adjust＝(W_addr！＝(Usedw+R_addr)mod N)，这样的方案与本发明技术方案的思路完全相同。
从上面的实施例可以看出，本发明提供的这种先入先出存储器，对现有FIFO的空满标志产生逻辑进行了改进，使其在异常情况下产生的状态调整信号能够直接输出给写地址产生逻辑和读地址产生逻辑。本发明还提供了一种先入先出存储器读写地址的调整方法，在空满标志产生逻辑中，通过对读写地址与已使用单元Usedw的比较以及在异常情况下产生状态调整信号，对FIFO的状态实时进行检测和纠正。应用本发明，可以在不破坏系统正常运行的前提下，实时对FIFO的状态进行检测，无论由于何种原因导致FIFO的状态发生紊乱，都能自动在短时间内迅速对FIFO的状态进行纠正，保证了系统出现异常情况后能够及时自愈。另外，本发明提供的这种先入先出存储器，结构简单，成本较低，实现起来较为容易。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的一个具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1、一种先入先出存储器，包括：空满标志产生逻辑、写允许产生逻辑、写地址产生逻辑、双端口随机存储器、读地址产生逻辑和读允许产生逻辑；
空满标志产生逻辑接收读写允许产生逻辑输出的读写允许信号，生成已使用单元和空满标志信号，已使用单元被输出到存储器的外部，满标志信号被输出给写允许产生逻辑，空标志信号被输出给读允许产生逻辑；
写允许产生逻辑接收外部的写申请信号，生成写允许信号分别输出给空满标志产生逻辑、写地址产生逻辑和双端口随机存储器；
写地址产生逻辑将写地址输出给双端口随机存储器，根据该地址将数据单元写入双端口随机存储器；
读允许产生逻辑接收外部的读申请信号，生成读允许信号分别输出给空满标志产生逻辑、读地址产生逻辑和双端口随机存储器；
读地址产生逻辑将读地址输出给双端口随机存储器，根据该地址从双端口随机存储器将数据单元读出；
其特征在于：所述的空满标志产生逻辑进一步接收写地址产生逻辑生成的写地址和读地址产生逻辑生成的读地址；并将接收的写地址和读地址与已使用单元进行比较，在状态出现异常时生成状态调整信号，分别输出给写地址产生逻辑和读地址产生逻辑，对先入先出存储器进行初始化，在写地址产生逻辑中驱动写地址清零，在读地址产生逻辑中驱动读地址清零。
2、根据权利要求1所述的先入先出存储器，其特征在于，所述的空满标志产生逻辑包括：计数器和比较器；
所述的计数器接收读写允许产生逻辑输出的读写允许信号，生成已使用单元，并将已使用单元输出给存储器的外部和比较器；
所述的比较器接收写地址产生逻辑生成的写地址和读地址产生逻辑产生的读地址；并将接收的写地址和读地址与已使用单元根据等式W_addr＝(Usedw+R_addr)mod N来进行比较，在等式不成立时生成状态调整信号，分别输出给计数器、写地址产生逻辑和读地址产生逻辑。
3、一种先入先出存储器读写地址的调整方法，其特征在于，该方法至少包括：
在空满标志产生逻辑中，对已使用单元与读写地址进行比较，判断等式W_addr＝(Usedw+R_addr)mod N是否成立，如果等式不成立，则空满标志产生逻辑将生成状态调整信号，输出给写地址产生逻辑和读地址产生逻辑，在写地址产生逻辑中驱动写地址清零，在读地址产生逻辑中驱动读地址清零。
4、根据权利要求3所述的方法，其特征在于，所述的空满标志产生逻辑包括：计数器和比较器；
所述的对已使用单元与读写地址的比较是在空满标志产生逻辑的比较器中进行的，生成的状态调整信号被输出给写地址产生逻辑和读地址产生逻辑的同时，也被输出给空满标志产生逻辑的计数器，驱动计数器清零。
5、根据权利要求3所述的方法，其特征在于，该方法进一步包括：
如果等式W_addr＝(Usedw+R_addr)mod N成立，则在空满标志产生逻辑的比较器中利用已使用单元和比较器中预先设定的满值进行比较，如果已使用单元等于预先设定的满值，则生成满标志，输出给写允许产生逻辑；如果已使用单元等于0，则生成空标志，输出给读允许产生逻辑。
CNB2004100708810A 2004-07-23 2004-07-23 一种先入先出存储器及其读写地址的调整方法 Expired - Fee Related CN100536020C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2004100708810A CN100536020C (zh) 2004-07-23 2004-07-23 一种先入先出存储器及其读写地址的调整方法
PCT/CN2005/001111 WO2006007801A1 (fr) 2004-07-23 2005-07-25 Memoire peps et procede d'ajustement d'adresses d'ecriture/lecture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100708810A CN100536020C (zh) 2004-07-23 2004-07-23 一种先入先出存储器及其读写地址的调整方法

Publications (2)

Publication Number Publication Date
CN1725367A CN1725367A (zh) 2006-01-25
CN100536020C true CN100536020C (zh) 2009-09-02

Family

ID=35784884

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100708810A Expired - Fee Related CN100536020C (zh) 2004-07-23 2004-07-23 一种先入先出存储器及其读写地址的调整方法

Country Status (2)

Country Link
CN (1) CN100536020C (zh)
WO (1) WO2006007801A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102866874B (zh) * 2012-08-29 2014-12-24 哈尔滨工业大学 通用异步fifo模块存储方法
CN105574242A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种通信接口及基于该接口的仿真应用方法
CN111400205B (zh) * 2020-02-29 2022-05-24 华南理工大学 一种先进先出地址轮询缓存读写方法、系统及装置
CN111581132B (zh) * 2020-04-27 2022-03-25 武汉中科牛津波谱技术有限公司 一种基于fpga的可扩展的多端口ddr3控制器
CN113485672B (zh) * 2021-09-07 2021-11-19 苏州浪潮智能科技有限公司 基于fifo存储器的信息生成方法、装置、设备及介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950010770B1 (ko) * 1993-11-29 1995-09-22 대우전자주식회사 광폭의 데이터전송장치에 있어서 에러검출 및 정정회로
JP3998314B2 (ja) * 1998-01-21 2007-10-24 沖電気工業株式会社 先入れ先出し記憶装置
KR19990086737A (ko) * 1998-05-29 1999-12-15 이계철 비동기식 선입선출 시스템의 제어 장치
US6263410B1 (en) * 1998-09-15 2001-07-17 Industrial Technology Research Institute Apparatus and method for asynchronous dual port FIFO
US6701390B2 (en) * 2001-06-06 2004-03-02 Koninklijke Philips Electronics N.V. FIFO buffer that can read and/or write multiple and/or selectable number of data words per bus cycle
US6845414B2 (en) * 2002-03-15 2005-01-18 Silicon Integrated Systems Corp. Apparatus and method of asynchronous FIFO control
JP2004206487A (ja) * 2002-12-26 2004-07-22 Kyocera Mita Corp Ｆｉｆｏメモリ回路

Also Published As

Publication number Publication date
CN1725367A (zh) 2006-01-25
WO2006007801A1 (fr) 2006-01-26

Similar Documents

Publication Publication Date Title
CN102981776B (zh) 双倍数据率虚拟静态随机存取存储器及其控制器、存取与操作方法、写入与读取方法
CN101105980B (zh) 具有自测试功能的存储器控制器及其测试方法
WO2022083060A1 (zh) Fifo存储器及fifo存储器的处理方法
CN100546191C (zh) 一种大容量无刷新的高速统计计数器
CN102117193B (zh) 一种实现预读式fifo的方法和预读式fifo
US20050232367A1 (en) Two-wire chip-to-chip interface
CN100536020C (zh) 一种先入先出存储器及其读写地址的调整方法
CN115359821A (zh) 用于存储器芯片行锤威胁背压信号和主机侧响应的方法和装置
CN106250321A (zh) 2r1w存储器的数据处理方法及数据处理系统
CN101901193A (zh) 一种数据的缓冲方法和服务端
CN104064213A (zh) 存储器存取方法、存储器存取控制方法及存储器控制器
CN101645305A (zh) 静态随机存取存储器(sram)的自动跟踪数据
US8751853B2 (en) Quad-data rate controller and implementing method thereof
US8688872B2 (en) Method and device for managing queues, and corresponding computer program product
CN101261611A (zh) 一种外围设备间的数据传输装置和传输方法
CN107958438A (zh) 一种OpenGL新建显示列表电路
CN106297889A (zh) 存储器测试系统及其测试方法
CN107463340A (zh) 计算机的数据存储系统
CN109243650B (zh) 基于fpga的具有组态功能的核电站安全级仪控系统及方法
CN101277378B (zh) 图像缩放装置及其线缓冲器
CN103888211B (zh) 一种交叉芯片间进行数据传输的方法及装置
CN100354814C (zh) 存储器写入方法与控制装置
CN105446863A (zh) 具有记录能力的电子装置与电路状态记录方法
CN102739818B (zh) 一种地址调度方法、装置及系统
CN102393672A (zh) 可编程逻辑控制器及其扩展模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090902

Termination date: 20130723