TWI223892B - Semiconductor device having integrated capacitor structure and its manufacturing method - Google Patents

Semiconductor device having integrated capacitor structure and its manufacturing method Download PDF

Info

Publication number
TWI223892B
TWI223892B TW092105722A TW92105722A TWI223892B TW I223892 B TWI223892 B TW I223892B TW 092105722 A TW092105722 A TW 092105722A TW 92105722 A TW92105722 A TW 92105722A TW I223892 B TWI223892 B TW I223892B
Authority
TW
Taiwan
Prior art keywords
rod
metal layer
conductive
metal
scope
Prior art date
Application number
TW092105722A
Other languages
English (en)
Other versions
TW200305996A (en
Inventor
Thomas Benetik
Erwin Ruderer
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of TW200305996A publication Critical patent/TW200305996A/zh
Application granted granted Critical
Publication of TWI223892B publication Critical patent/TWI223892B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1223892
--案號 92105722 五、發明說明(Γ) 本發一的半導體元件具有一半導體基材,在此半導體 基材上有一個絕緣層,此絕緣層内有一個電容結構。此外 本發明還提出一種製造這種半導體元件的方法。 大部分混有數位一類比電路的類比電路元件都需要具 有高電容值、高度線性關係、以及高品質的電容器。為/了 盡可能壓低元件的製造成本,需盡可能減少電容結構製造 流程的步驟。此外,為了配合元件及積體電路微型化的趨 勢 還而要盡可能降低電谷結構佔用的面積。專利說明奎 DE 1 985091 5 C1提出一種現行使用的電容結構,在這種^ 稱為三明治式的電容結構的半導體基材上具有兩個彼此被 一個介電層(絕緣層)隔開的導電塗層。位於介電層(絕緣 層)上方的導電塗層經由至少一個導電空橋與電容結構的 =條,接線中的至少一條連接。經由至少一條連接電容結 的尚歐姆線路將這兩條連接線連接在一起, = 的寄生電感獲得大幅度的補償。 之哥夺〜構 容 極 結 的 個 條 此 此 金 專 構 金 介 與 接 均 屬 利說 。在 屬片 電層 該金 觸, 形成 片彼 ,書US 5583359提出另外一種積體電路用的電 ^種電容結構中,許多片構成多層電容器之電 彼此堆疊在一起,且金屬片與金屬片之間均以 (絕緣層)隔開。每一片金屬片的每一個面都 屬片絕緣的金屬線。這些金屬線經由v丨a接 位於堆疊金屬片之奇數位置的所有金屬片 連接,而位於堆疊金屬片之偶數位置的 一_^^成導電連接。由於位於偶數位置的金
第5頁 1223892
屬片被接在第一條連接數上, 接在第二條連接線上,因此相 位,並以成雙成對的方式構成 容結構的表面是由這些金屬片 成電極的方式是將製作成條狀 而位於奇數位置的金屬片被 鄰的金屬片會具有不同的電 平板電容器的電極。因此電 的表面所構成。另外一種構 線路的金屬片並聯在一起。 專利說明書US 520872 5 構。在這種電容結構中,半 起的第一種條狀線路。在第 電層(絕緣層)設有數量相同 垂直相鄰的線路及橫向相鄰 位,因此在上下線路之間及 間都會產生電容。 也提出一種與此類似的電容結 導體基材上設有許多並聯在一 一種條狀線路上方隔著一個介 的第二種條狀線路。這樣由於 的線路彼此均具有不同的電 在同一個平面上的相鄰線路之 另外一種已知的電容結構是由Aparici〇,R•及
Hajimiri, Α·在Capacity Limits and Matching
Properties of Lateral Flux Integrated Capacitors (IEEE Custom Integrated Circuits Conference, San Diego May 6--9,20 0 1 )所提出。在這種電容結構中,垂 直設置的棒狀結構以對稱方式排列。每一個棒狀結構都是 由依序相互堆疊在一起的金屬區和Via區構成。每一個棒 狀結構的金屬光點均接在一個共同的電位上。相鄰棒狀^ 構的金屬光點則具有不同的電位。Via區與棒狀結構的兩° 個相鄰的金屬區接觸。電容密度是由棒狀結構之金屬區的 最小尺寸所界定。由於金屬區的尺寸遠大於via區的尺
第6頁 1223892 -i^2105722-曰 倏正 五、發明說明(3,) ' 寸,因此對於製造金屬區所用的遮蔽罩的要求不同於對掣 造Via區所用的遮蔽罩的要求。由於金屬區的尺寸有必須< 達到某一最小尺寸的要求,因此棒狀結構的尺寸也無法任 意的縮小,所以就元件微型化及縮小電容結構佔用面積的 趨勢而言,這種電容結構的電容密度會受到很大的限制。 利用前面提及的各種方式製造具電容結構的半導體元 件的一個最大缺點是製造成本過高。特別是利用另外增加 的兩個金屬層構成的平板電容器所形成的電容結構不論是 在製造的困難度或製造成本上都很不利,這是因為除了構 成平板電容器外,這兩個金屬層在元件或電路内都沒有其 ,,用。此外,三明治式電容結構還有的一個很大的缺點 就是對其在晶片上佔用的面積的利用效益很低,也就是說 相較於其在晶片上佔用的面積而言,三明治式電容結構口、 能提供很低的有效電容,因此會使半導體基材具有相當/高 比例的寄生電容。由於寄生電容所佔的比例相當高,^ : 要提高三明治式電容結構的有效電容會受到很大的限制。 本發明的目的在於提出一種具積體電容結構之半導體 凡件及其製造方法,且這種具積體電容結構之半導體元件 必須同時具備容易製造及較佳的有效電容與寄生電 例的優點。 电谷的比 具有申請專利範圍1的特徵的半導體元件及具有申請 ifL?圍17的特徵的製造方法即可達到本發明的目的。月 1223892
在本發明的半導體元件的半導體基材上有一個侗 J數個絕緣層構成的層狀絕緣層系統。在這個層狀:緣廣 統内形成-個電容結構。t容結構的電容表面〆個 分是由至少兩個金屬層的部分面積所構成。 金屬層與半導體基材平行,並與-條連;“成
本發明的一個重要特點是在電容結構的絕緣層系統内 至少設有一個位於金屬層之間的導電區。除了第一個電容 表面區之外,由於此至少一個導電區的設置,電容結構還 具有第二個電容表面區,因此得以將整個電容表面擴大。 此導電區僅與一個金屬層有形成導電連接。· K 按知别面δ兒明的方式只需相當簡單的製程即可製造出 本發明的電容結構’而且可以使電容結構的有效電容與寄 生電容的比例關係獲得很大的改善。另外—個優點是,導 電區的設置幾乎不會增加整個電容結構需要的水平面積, 因此也可以使有效電容與所需佔用的晶片面積的比例關係 獲得很大的改善。 本發明的一種有利的實施方式是將導電區製作成一個 均勻連貫的隆起結構。這種實施方式在導電區未具有經金 屬層的結構化而形成的金屬區的情況下,具有最大的優 點。這是因為如此一來就可以構成沒有因金屬層的結構化
第8頁 1223892 案號 92105722 年 曰 修正 五、發明說明(5) $ 而形成的中間金屬區的導電區。這種實施方式形成的均,勻 的Via結構具有很大的優點。這種實施方式形成的Via結構 遠小於Aparicio, R·及Hajimiri, A·在Capacity Limits and Matching Properties of Lateral Flux Integrated Capacitors( IEEE Custom Integrated Circuits Conference, San Diego May 6 — 9, 200 1 )提出的由中間 金屬區及Via區堆疊而成的結構。尤其是在一種所謂的雙
Damescene 製程(Dual -Damescene -Prozess)中,只需一個 步驟即可形成均勻的V i a結構,因此這些結構就可以被很 密集的依次排g在一起,而且在需要佔用的水平面積幾乎 沒有增加的情況下,電極的電容表面可以被大幅提高。雙
Damescene 製程(Dua 卜Damescene-Prozess)並不是同時製 造多個相疊在一起的Via ,而是製造出一個Via金屬層 代化的雙Damescene 製程(Dual-Damescene-prozess)"是依 序蝕刻出待製造的Via及金屬執道的通孔及/或溝槽,疋接著 再同時以金屬(例如:銅)將通孔及/或溝槽填滿。為 出被介電層(絕緣層)整個穿過的Via,可以利用一個:= 步驟(Via光刻)來形成電容結構的介電層(絕緣層)。綠由 接下來的Via餘刻步驟即可將所需的&結構钱刻至介二層 (絕緣層)。#另外一種經由一個Via遮蔽罩及曰 蔽罩(用來製造金屬軌道的溝槽區)製造出被介電 精確性對於電容的形成並不會造成影響,以;it 方面可以提高電容的精確度,另一方 々各私 万面為產生線形結構而
第9頁 权置的金屬遮蔽罩無法用來形&狀結槿。與此相比,由 1223892 __案號 92105722_______ί-Β_絛正 --- 五、發明說明(6) 於二度空^的繞射效應,為產生點狀結構而設置的通孔層 金屬遮蔽罩需要更高的曝光強度,以便產生相應的結構, 因此通孔遮蔽罩必須具有規定大小的通孔。為了產生點狀 結構,原本需另外形成只在一個方向上具有最小間距的金 屬線形通孔(縱向通孔),以便可以用來產生電容。但是利 用本發明的這種實施方式,可以不必形成縱向通孔,只需 形成在二個方向上均具有最小間距且可以應用在交替輪換 的電容器面積的Via即可。 另外一種有利的方式是將導電區設置在垂直於金屬層 的位置。這樣可以盡可能擴大導電區的表面,以便對有效 電容產生最大的貢獻。 在 皆為均 形成導 朝向二 一個金 相隔一 設置在 電區彼 的第二 之間, 屬層上 去就會 本發明 勻的板 電連接 個金屬 屬層上 個固定 第二個 此亦相 種棒狀 並朝第 的導電 發現第 的另外一 狀結構。 。可以將 層的方向 。設置在 的間距。 金屬層上 隔一個固 導電區的 一個金屬 區就會彼 一種棒狀 種有利 這兩片 導電區 的實施方式中 金屬板都至少 製作成棒狀。 延伸的第一種棒狀導 第一個金屬層上的棒 同樣的,將多個坌-。設置 定的間 位置最 層的方 此交錯 導電區 在第二個金屬 距。設置在第 好是介於第一 ,兩個金屬層 與一個導電區 另外可將多個 電區設置在第 狀導電.區彼此 種棒狀導電區 層上的棒狀導 二個金屬層上 種棒狀導電區 設置在兩個金 垂直方向看過 二個金屬層表 向延伸。這樣 排列,因此從 定是位於第
第10頁 1223892 i號 92105799 修正 五、發明說明(7) 面而第二種棒狀導電區一定是位於第-個金屬.層 :種特別有利的方式是使第一種棒狀導電區的長度為 一種棒狀導電區的長度為L2,且L1及L2之和大於^ 距離。這樣就可以說第一種棒狀導電區和 種棒狀導電區在某種程度上是彼此嚙合在一起。由於 =二J棒狀導電區的侧面區域位於第二種棒狀導電區的侧 面區域的對面,因此可以使整個電容表面 有效電容。 延旳徒冋 _ 在 有兩個 一個金 的第二 設置一 設置在 於其對 同樣的 區亦均 方向延 設置多 最好也 固定間 係位於 本發明的另 由多條彼此 屬層的第一 種線路的設 個導電區。 構成第一個 面之構成第 ’設置在構 朝位於其對 伸。一種有 外一種有 平行設置 種線路的 置方式完 最好是將 金屬層的 二個金屬 成第二個 面之構成 利的方式 個彼此相隔一個固定 是在每一條 距的棒狀導 第二種線 電區。第 第一種線路的棒狀導 利的實施方式中,電容結構具 的線路構成的金屬層。構成第 設置方式與構成第二個金屬層 全相同。在每一條線路上均可 這些導電區製作成棒狀,並使 第一種線路上的導電區均朝位 層的第二種線路的方向延伸, 金屬層的第二種線路上的導電 第一個金屬層的第一種線路的 疋,在母一條第一種線路上均 間距的棒狀導電區。同樣的, 路上均設置多個彼此相隔一個 一種線路的棒狀導電區的位置 電區之間’並朝第一種線路的 1223892 ^號 9210572? 五、發明說明(8) 方向延伸。因此,0 及第二種線路的“ = ;:種=的棒狀導電區的長度u 康#古々从了 ! 狀導電區的長度L2之間的關係與上一種 狀ΐ電i (第一及二的關係一樣,就可以說第-種線路的棒 t - +狀導電區)和第二種線路的棒狀導電區 二人 電區)在某種程度上是彼此唾合在一起(形 施方式的優點。乂種實細方式也同樣具有上-種實 、本發明的另外一種實施方式的特徵是,第一個金屬層 為一均勻的板狀結構,第二個金屬層為一類似柵狀的結 構。在第一個金屬層(板狀層)上至少設有一個朝第二個金 屬層(拇狀層)的方向延伸的棒狀導電區。一種特別有利的 方式是使棒狀導電區至少有一部分伸入第二個金屬層(栅 狀層)的缺口内,因為這樣可以擴大電容表面,使有效電 容所佔的比例變大。 在本發明的另外一種實施方式中,除了具有上一個實 施例中的兩個金屬層外,還另外設置第三個金屬層。第三 個金屬層也是柵狀結構(第二個柵狀層),並設置在與第一 個柵狀層(第二個金屬層)相隔—定距離的平行位置了兩個 柵狀層之間經由連接線形成導電連接。設置在第一個金屬 層(板狀層)上的至少一個棒狀導電區完全穿過第一個栅狀 層上的缺口,且至少有一部分伸入第二個柵狀層(第三個 金屬層)的缺口内。這種實施方式可以進一步擴大電容表 @,使有效t&所佔的比例變大,而且電容結構所需佔用 1223 挪
修正 的晶片面積幾乎沒 丁又頁任何增加 本發明的另外_ Α 構之半導體元件的方ΐ77是提出一種製造具有積體電容結 的一個絕緣層内。'木路。電容結構係設置在半導體基材上 結構的至少兩個金的-:重要特點*,在具有電容 區’且這個導電區ίί之間設有—個位於絕緣層内的導電 導電連接。 °°僅〜兩個金屬層中的一個金屬層有形成 是將導電區製作成均勻連貫的 經由一個金屬層的結構化而形 隆 成 種特別有利的方式 起結構,且導電區未具有 的金屬區。 、 種特別有利的方 式是將導電區製作成Via結構 〇 以經由 内,接菩旦、,t個蝕刻步驟將蝕刻進行至絕緣層的通孔 成Via,即可势作屮道♦广^ j A螞)將通孔填滿,以形 益兩此插糾方丨\ 導私區或具有Via結構的導電區。由 蝕刻㈣及製作金屬' 個金屬遮蔽罩界定合屬舳、蓄从μ V ^ ^ u ~ 製竹中、s力 、 、的範圍)組成的蝕刻作業即可 此電令結構可以達到很高的電容密度。 半 從屬於主申請專利範圍 導體元件及其製造方法的 的其他申請範圍均為本發明之 進一步的有利實施方式。
1223892
92105722 五、發明說明(ί〇) 本發明之半導體元件的第一種實施方式(第丨 一個圖中未繪出的f導體基材,在這個半導體基材上右 中未繪出的絕緣層系統。這個絕緣層系統 ^ 圖 絕緣:構成,也可以是由數個絕緣層構成。絕J層内;: 個電容結構(K)。f本發明的第一種實施方 構⑴的第—個金屬層⑴係—片均句連貫的金屬板Γ第 一個金屬層(1)平行的第二個金屬層(2) 一 /、第 的金屬板。第-個金屬層⑴與圖中切;^ 條勻連貫 線連接,第二個金屬層(2)與圖中未繪出的第二條= 連接,因此兩個金屬層(1,2)具有不同線 成電極。在板狀的第一個金屬層(丨)上μ ’、,为別構 狀導電區Ua--⑴。長度均為…棒‘以 接與板狀的第一個金屬層(1)形成導電 )直 均句連貫的VU結構。棒狀導電區(la=:形f-個 層⑴的方向延伸,但並未與金二個 1第厂個金屬 接。 复屬層(2)形成導電連 在2方向上,棒狀導電區(la)/(lb)、棒狀 。丫…”棒狀導電區(lf)/(lg)、棒狀導 (10/(10彼此均間隔一個固定的間距a。 :區「3,:,,他方向上相對於棒另狀=^^ d,le,lh,U,1D平移a/2的距離,這樣棒狀( lc/lh、棒狀導電區la/lf、棒狀導電區丨 % 區lb/lg/le在x方向上就會位於同一條直 知狀導電 1223892 案號 92105722 曰 修正 五、發明說明(11) 同樣的,i板狀的第二個金屬層(2 )上亦設有多個長度构 為L2的棒狀導電區(2a--2 j)。棒狀導電區(2a- — 2 j)彼此亦 相隔一個固定的間距a,但其設置在金屬層(2 )上的位置係 介於棒狀導電區(la--lj)之間,並朝金屬層(丨)的方向延 伸。因此棒狀導電區(2a,2b,2c)與棒狀導電區(la,ib) 在x方向上的位置是一樣的,但是在z方向上則不同(彼此 之間有一個平移量)。同樣的情況也會出現在棒狀導電區 (lc--lj)與棒狀導電區(2d--2j)之間。 棒狀導電區(la--1 j)的長度L1及棒狀導電區(2 a —2 j) 的長度L2均小於金屬層(1)及金屬層(2)的間距b,但是u 與L 2相加則大於b。這樣相鄰的兩個棒狀導電區(例如1 a及 2 a )的侧面區就會彼此相對而立,而且因為相鄰的兩個棒 狀導電區(例如la及2a)具有不同的電位,所以會形成一個 電容表面,這個電容表面的電容則成為有效電容的一部 分0 棒狀導電區(la--1 j)及棒狀導電區(2a- —2 j)可以分別 具有不同的長度。重要的是金屬層(丨)的棒狀導電區及與 其相鄰的金屬層(2 )的兩個棒狀導電區的長度加起來必須 大於金屬層(1)及金屬層(2)的間距b。這樣才能夠使金屬 層(1 )的棒狀導電區(la--1 j )的側面區板狀金屬層(丨)之及 與其相鄰的金屬層(2)的棒狀導電區(2a- — 2 j)的側面區會 彼此相對而立,以便形成一個可以使有效電容加大的電容 表面。在這種實施方式中,具有棒狀導電區(2a —
1223892
五、發明說明(12) / 導體基材相距較遠的板狀金屬層(2)具有相對於半導體美 材最小的寄生電容。 止 第2圖為第1圖沿BB線的斷面圖。在第2圖中,板狀金 屬層(1 )及板狀金屬層(2 )分局具有彼此相隔一個固定間距 a的棒狀導電區(if,lg)及棒狀導電區(2f--2h)。從第2圖 的斷面圖可看出彼此交錯的棒狀導電區(lf,lg)及棒狀導 電區(2f--2h)形成一個嚙合結構。構成第1圖之電容結構 的總有效電容的一部分的第一種電容部分(C1 )係在構^°成均 勻的V i a結構的棒狀導電區(1 f1 g ; 2 f - - 2 h )之間形成。 同樣也是構成總有效電容的一部分的第二種電容部分(C2) 則是在棒狀導電區(1 f,1 g)及板狀金屬層(丨)、以及棒狀 導電區(2f--2h)及板狀金屬層(丨)之間形成。同樣也是構 成總有效電容的一部分的第三種電容部分(c 3)則是經由板 狀金屬層(1)及板狀金屬層(2 )形成。 第3圖為第1圖之電容結構沿^線的斷面圖。第3圖中 電容部分(Cl ’C2,C3)的形成方式與第2圖相同。 第4圖為第1圖沿cc線的斷面圖。從第4圖中可以看出 5又置在板狀金屬層(1)上的棒狀導電區及設置在 板狀金屬層(2)上的棒狀導電區(2a_ —2 j)所具有的對稱 性。母一個棒狀導電區(丨a ——丨〗)均至少與兩個棒狀導電區 (2 a--2 j)相鄰,同樣的,每一個棒狀導電區(2a一 亦均 至少與兩個棒狀導電區(la- —1;})相鄰,從而形成圖式中未
第16頁 1223892 _案號92105722___年月 五、發明說明(13) $ 繪出的電容部分(c 1 )。
々第5圖顯示本發明之半導體元件的第二種實施方式。 和第冑實施方式樣,第二種實施方式的電容結構(κ) 也是形成於未在圖中繪出的一個絕緣層内,或是形成於未 在圖中繪出的由數個絕緣層組成的絕緣層系統内,而且絕 緣層(或是絕緣層系統)係位於未在圖中繪出的半導體基材 上。金屬層(3,4)係分別由多個彼此平行的線路(3卜-36) 及線路(4卜-46)構成,且線路(31 —-36)的設置方式完全與 線路(4卜-46)相同。線路(31 , 33,35,42 , 44,46)分別、 f一條未在圖中繪出的第一種連接線形成導電連接,這些 第一種連接線均連接至第一種電位。線路(32,34 , 41,43,45)分別與一條未在圖中繪出的第二種連接線形 成導電連接,這些第二種連接線均連接至第二種電位。在 每一條線路(3卜-36 ; 41--46)上均設有一個均勻的棒狀 電區(31a--36a ;41a —46a)。棒狀導電區(31a —— 36a)均 垂直於線路(41--46)的方向延伸。同樣的,棒狀導電區 (41a--46a)亦均朝垂直於線路(3丨一別)的方向延伸。°° 1瞧 、第5圖所繪出的棒狀導電區(313 — 363;41^_4^)^ 為多種可能方式中的一冑,實務上可視需要再加以擴充。 例如,—在每一條線路(3卜-36 ; 4卜—46)上均可設置多個 此相隔一個固定間距的棒狀導電區。棒狀導電區(31a — 36a)均設置在z方向上的第一個固定位置,棒狀導電3區 (41a--46a)均設置在2方向上的第二個固定位置,因二棒
第17頁 1223892 ---鎌92105722_年月日 倏正__ 五、發明說明(14) i 狀導電區(31a--36a)與棒狀導電區(41a--4 6a)在z方向上 的位置相差一個固定的平移量。棒狀導電區(31a —— 36a)可 以具有相同的長度,也可以分別具有不同的長度。同樣 的’棒狀導電區(41a--46a)也可以具有相同的長度,也可 以分別具有不同的長度。重要的是,一個棒狀導電區 (31a--3 6 a)的長度加上一個棒狀導電區(4ia — —46a)的長度 必須大於金屬層(3 )的線路與金屬層(4 )的線路之間的距離 d。只要適當的選定線路(3卜—36 ; 4卜-46)連接的電位, 即可使線路(31,33,35,42,44,46)及其所屬的棒狀導 電區(31a,33a,35a,42a,44a,46a)具有相對於設置在 金屬層(3 )下方的半導體基材的最小寄生電容。同樣的, 也可以選定其他適當的電位,使線路(32,34,36,41, 43,45)及其所屬的棒狀導電區(32a,34a,36a,41a, 43a,4 5a)具有相對於半導體基材的最小寄生電容。 第6圖為第5圖之電容結構(κ)沿㈤線的斷面圖。在第5 圖中已經e尤明過’金屬層(3 )及金屬層(4 )的相鄰線路係連 接至不同的電位。因此相鄰的棒狀導電區(31a—36a ; 41a--46a)具有不同的電位,從而產生構成電容結構的總 有效電容的一部分的四種電容部分。第一種電容部分(c7) 是由棒狀導電區(31 a--36a)之間相對而立的側面區所形 成。同樣的,如第7圖所示,在棒狀導電區(41a_ —46a)之 間相對而立的側面區也會形成第一種電容部分(C1)。第7 圖為第5圖之電容結構(κ)沿dd線的斷面圖。如第6圖所 不,第二種電容部分(C2)是由棒狀導電區(31a_ —36α偽_ 第18頁 1223892
案號92〗n?V799 五、發明說明(15) 路(41 --46ί)之間相對而立 7圖所示,在棒狀導電巴η'所形成。同樣的’如,第 相對而立的表面區也合开彡士、 〇〜 < 間 ffl « - &曰形成弟二種電容部分(C2)。如帛6 圖及第7圖所不,第三種電 弟b 金屬層⑷内線路⑶―二:广二(,由在金屬層⑺及 成。 36,41--46)的相鄰的表面區所形 ^圖為第5圖之電容結構⑴沿gg 圖 圖中可看出,第四種電容部分C4是由第一图 :狀導電區(31a--36a)及第二個金曰巴 a:-46a)之間相對而立的表面區(例如:棒以Γ (成。及棒狀導電區(46a)之間相對而立的表面區)所形 第9圖為第5圖之電容結構⑴沿FF線的斷面圖。從第9 圖中可以清楚的看出棒狀導電區(31a一一 36a ; 4“ — :稱性。如第9圖所示,棒狀導電區的數量 )的 向擴增,因此線路(31_ —36 ;4卜_46)的數量並不限兩^第方5 圖至第8圖所繪出的數量,而是可以視需要擴增。 _第1 0圖的透視圖顯示本發明的另外一種實施方式。在 這種貝施方式中,電谷結構(K)具有一個位於未在圖中繪 出的絕緣層或絕緣層系統内的板狀結構的第一個金屬層 (5 )。這個絕緣層或絕緣系統係設置在未在圖中繪出的
Μ 國
1223892 -盡號 92105722 车月日 修正 五、發明說明(16) " " --- 一個金屬層(1)平行,並相距一個固定的距離。在第一個 金屬層(5)上設有均勻的棒狀導電區(5a — - 5f)。棒狀導^ 區(5a--5f)至少有一部分伸入具有栅狀結構的第二個金屬 層(6)内。 第11圖為第1 0圖之電容結構(K )沿HH線的斷面圖。在 第11圖中可看到構成電容結構的有效電容的一部分的第一 種電容部分(C1)及第二種電容部分(C2)。第一種電容部分 (C1)是由棒狀導電區(5a —— 5c)及金屬層(6)的柵狀結構3之 間相對而立的表面區所形成。第二種電容部分(C 2)是由栅 狀金屬層(6)及金屬層(5)之間相對而立的表面區所^成。 相對於設置在第一個金屬層(5)下方的半導體基材,柵狀 金屬層(6)具有一最小寄生電容。在這種實施方式中,重 ,的並不是第一個金屬層(5)或第二個金屬層(6)具有最小 2生電容,而是第一個金屬層(5)及第二個金屬層。 $對於半導體基材的寄生電容之和需為最小。因此在 足種實施方式中,也可以將柵狀金屬層(6)作為電容結 =工方電極,這樣柵狀金屬層(6)的位置就會比金^ 更靠近半導體基材。 屬曰 第12圖為第10圖之電容結構(1〇的上視圖。棒狀 ,(5a--5f)分別伸入金屬層(6)的缺口内,並與各缺口 = :::邊緣都相距大致相同的距離。"12圖所示、,在棒 :電區(5a--5f )與缺口邊緣之間的4個相對而立在 ^形成一個電容部分(C1)。在^式中,也可以 II 鍵从K.i!陬關_丨 ...__ 第20頁 1223892
修正 將栅狀金廬層(6)的缺口製作成圓形或橢圓形,而棒狀導 電區(5a--5f)的斷面亦可製作成圓形或橢圓形。 第13圖所示的實施方式是將上一種實施方式作進一步 的擴充。在這種實施方式中,除了金屬層(5,6)之外電 容結構還具有第三個金屬層(7)。與金屬層平行的第三 個金屬層(7)也具有栅狀結構,且其設置方式與金屬層 完全相同。金屬層(6,7)經由連接線(61)形成導電連接。 棒狀導電區(5a--5j)穿過栅狀金屬層的缺口,且至少 有一部分伸入柵狀金屬層(7 )的缺口内。 第1 4圖為第1 3圖之電容結構(κ )沿11線的斷面圖。從 第14圖中可看出,此種實施方式可形成構成電容結構(κ) 的有效電谷的一部分的電容部分(Ci,C2,C3)。第一種電 容部分(C1)是由棒狀導電區(5a — — 5c)及柵狀金屬層(6,7) 之間相對而立的表面區所形成。第二種電容部分(C2)是由 棒狀導電區(5a~-5c)及連接線(61)之間相對而立的表面區 所形成。第一種電容部分(C3)是由金屬層(5)及柵狀金屬 層(6)之間相對而立的表面區所形成。 在這種實施方式中,均勻的棒狀導電區係以金屬材料 (例如:銅或鎢)製成。 以上所舉的本發明的各種實施方式均可以用間單的製 造步驟及相當低廉的成本造造出電容結構(κ),這種容結
第21頁 1223892 i號92癌7?9 五、發明說明(18) 構(κ)可以在幾乎不增加所佔用的晶片面積的情況下具有 很大的電容表面,這對於改善有效電容與寄生電容之 比例關係有很大的幫助。特別是可以經由均句的(也就是 不存在經由金屬層的結構化而形成的中間金屬層)棒狀 電區提高電容結構的電容密度。 本發明並不限於以上實施方式的電容結構(κ)。電容 ,,(κ)的構造方式尚有其他許多可能的選擇。例如一種 =能的方式是,以第10及13圖的金屬層(6)作為電容結構 ^的第一個金屬層,以第5圖的金屬層(3)作為電容結構 C )的第二個金屬層,並在這兩個金屬層上設置導電區。 另外一種可能的方式是使電容結構的兩個金屬層均為 ^13 ^的栅狀金屬層(6),且其設置方式為使第一個栅狀 盈f層之栅狀結構的各個交又點均剛好位於第二個柵狀金 : 結構的各個交叉點的正下方。&兩個柵狀金屬 i4 Γ.棒狀導電區,且這些棒狀導電區係設置在金屬 二今S 2結構的交又點上並伸人位於對面的另外一個栅 狀金屬層的缺口内。 1U w
1223892 _案號92105722_年月日__ 圖式簡單說明 / 第1圖:本發明之半導體元件的第一種實施方式的透視, 圖。 第2圖:第1圖之實施方式的第一個斷面圖。 第3圖:第1圖之實施方式的第二個斷面圖。 第4圖:第1圖之實施方式的第三個斷面圖。 第5圖:本發明之半導體元件的第二種實施方式的透視 圖。 第6圖:第5圖之實施方式的第一個斷面圖。 第7圖:第5圖之實施方式的第二個斷面圖。 第8圖:第5圖之實施方式的第三個斷面圖。 第9圖 ··第5圖之實施方式的第四個斷面圖。 第10圖:本發明之半導體元件的第三種實施方式的透視 圖。 第11圖:第10圖之實施方式的第一個斷面圖。 第12圖:第10圖之實施方式的第二個斷面圖。 第13圖:本發明之半導體元件的第四種實施方式的透視 圖。 第14圖:第13圖之實施方式的一個斷面圖。 元件符號說明 K 電容結構 LI,L2 長度 1,2,3,4,5,6,7金屬層 d 距離
Cl , C2 , C3 , C4 電容
第23頁 1223892 _案號92105722_年月日 修正_ 圖式簡單說明 la-- lj , 2a-2j , 31a--36a , 41a--46a , 5a- 棒狀導電區 31 , 32 , 33 , 34 , 35 , 36 , 41 , 42 , 43 , 44 , 45 , 46 路 5,f 線

Claims (1)

1223892 日 ΛΜ 921057^ 六、申請專利範圍 1 · 一種半導體元件: —一具有一半導體基材,在此半導體基材上 , 層, 育一個絕緣 ――具有一個設置在絕緣層内的電容結構, 至少具有兩個用來形成電容表面的第一個部^八固電容結構 (卜-7),這些金屬層與半導體基材表面平行=的金屬層 接線中的一條形成導電連接, 並與兩條連 本發明的特徵為: —-電容結構至少具有一個導電區— — 31a -36a,41a--46a,5a —5f),這個用來形成 , 的第二個部分的導電區(la--l j,2a--2j,3la〜電容表面 41a —46a,5a —5f)係、設置在絕緣層内的金屬=6a, 間, 々〜7)之 一一導電區(la--lj,2a —— 2j,31a —— 36a,4U、 5f)僅與一個金屬層(1--7)形成導電連接。 a,5a — 2·如申請專利範圍第1項的半導體元件,其特 區,2a —2j,31a__36a,41a_ —46a徵為:導電 個均勻連貫的隆起結構,特別是一個Via結構。bf)係一 馨 3 ·如申請專利範圍第1或第2項的半導體元件,其特徵 為:導電區(la —1 j,2a_ —2j·,31a —36a,41a —…: 5a —5f)未具有經金屬層(1—-7)中任何一個金屬層的結構 化而形成的金屬區。 4·如前述申請專利範圍中第1項的半導體元件,其特徵 為··導電區(la —lj,2a--2j,31a — 36a,41a--46a,
第25頁 1223892 MM 9210R799 六、申請專利範圍 5a--5f)垂直於金屬層(1__7)。如前述申請專利範圍中第丨項的半導體元, ί電HU層(;,2)均為板狀結構,並分別與ϋ 電£(la -1 j , 2a_ — 2 形成導電連接。 6.如申請專利範圍第5項的半導體元件,其特徵 固金屬層(1)連接多個第一種棒狀導電區(1 id P、、, 個金屬層(2)連接多個第二種棒狀導電區(2a —— 2彳)。 7相^^請專利範圍第6項的半導體元件,其特徵為m 隔一個固定間距3的第一種棒狀導電區(1υ〇係$ 由第「個金屬層⑴上,並朝第二個金屬層⑵的方向。又延 申,彼此相隔一個固定間距a的第二種棒狀導電區— 2J)係以位於第一種棒狀導電區(u一u)之間的方 #第二個金屬層⑵上,並朝第一個金屬層⑴的方向又延 8*如申請專利範圍第7項的半導體元件,其特徵為:第一 種棒狀導電區(la_-1i)的長度為L1,第二種棒狀導電區 (2a 2j)的長度為L2 ’L2可以大於、等於、或是小於L1, 且—個第一種棒狀導電區(la--U)的長度以及―個第二 棒狀導電區(2a--2 j)的長度L2之和大於兩個金屬声 之間的距離(b)。 曰W ~ ^如申請專利範圍第!項的半導體元件,其特徵為:兩個 金屬層(3,4)均由至少兩條彼此平行設置的導電線路 (31--3 6 ; 4卜-46)構成,且構成第一個金屬層的第一 種導電線路(3卜-36)的設置方式與構成第二個金屬層(4) 曰 修正 第一 第 彼此 第26頁 1223892
的第二種_電線路(4卜-46)的設置方式完全相同。 10·如申請專利範圍第9項的半導體元件,其特徵為·在 1 —條第一種導電線路(3卜-36)及每一條第'二種導電線路 (41—46)上均至少設置一個導電區(31a —36a ; 4la — 4 6a)。 11·如申請專利範圍第10項的半導體元件,其特徵為··在 每二條第一種導電線路(31--36)上均設置多個彼二相隔一 固疋間距c的第一種棒狀導電區(3 1 a —-36a),且第一種棒 狀導電區(3 la--36a)係朝第二種導電線路(41一46)的方♦向 =伸;同樣的,在每一條第二種導電線路(4卜—46)上亦二 多個彼此相隔一固定間距c、但位置與第一種棒狀導 電區(31a--36a)交錯的第二種棒狀導電區(41a —4^),且 ,於第一種棒狀導電區(31a —36a)之間的第二種棒狀導電 區(41 a--46a)係朝第一種導電線路(3 ^ — 的方向延伸。 如申吻專利範圍第1 1項的半導體元件,其特徵為: =種棒狀導電區(31a-—36a)的長度為。,第二種棒狀導兩 = (41a —46a)的長度為L2,L2T以大於、等於、或是小二 二且一個第一種棒狀導電區(31a —_36a)的長度L1及一個 第-,棒狀導電區(31a—36a)的長度L2之和大於導電線路 ( 36,41— — 46)之間的距離(d)。 13.如申請專利範圍第1項的半導體元件,其特徵 個金屬層(5)為一均勻的板狀結構,第二個金 一栅狀結構。 @噌V b )為 14.如申請專利範圍第13項的半導體元件,其特徵為:在
1223892 魏92105722_年月日 倏正 六、申請專利範圍 具有板狀結構的第一個金屬層(5 )上至少設有一個朝具有 栅狀結構的第二個金屬層(6)的方向延伸的棒狀導電^ (5a 5f) ’且棒狀導電區(5a--5f)至少有一部分伸入°°且 拇狀結構的第二個金屬層(6 )的缺口内。 八 15·如申請專利範圍第13項的半導體元件,其特徵 且 有柵狀結構的第三個金屬層(7 )設置在與第二個金‘、 距離的平行位置,同時第二個金屬層(6)及第:個 金屬層(7)之間經由連接線(61)形成導電連接。 -個 1 狀6導專:範ΐ第Γ的半導體元件,其特徵為:棒 狀導電Q(5a--5f)完全穿過第二個金屬層(6)上的 且至少有一部分伸入第三個金屬層(7)的缺口内。、, I7’其:,ί造半導體元件的方法,這種半導體元件的丰V 體Λ材上的絕緣層内有一個電容結構,這、導 (Ό至少具有兩個平行於半導體基材表面的金結構 7),此種方法的特徵為··在絕曰卜-間設有-個導電區。卜 46a,5a-5f),而且這個導電區(13__1] 236^413-- 36a,41a--46a ’5a--5n 僅與金屬層(1— 〕’31a — 層形成導電連接。 ^的―個金屬 _ 二,申請專利範圍第17項的方法, (la-lj ,2a--2j,3la —_36a,41a__46a 為.導電區 均勻連貫的隆起結構,而且導電區(la— 係一個 31a--36a,41a--46a,5a_5f)未具有經金二厂2j, 任何-個金屬相結構化而形成的金屬區、屬層 第28頁 1223892 _案號92105722_年月日__ 六、申請專利範圍 19. 如申請專利範圍第1 7或第1 8項的方法,其特徵為:,在 絕緣層内的導電區(1&--1】,23--2】,318--368,41&--46a,5a--50 為一Via 結構。 2 0. 如申請專利範圍第1 7項的方法,其特徵為:導電區 (la--lj,2a--2j,31a--36a,41a--46a,5a — 5f)垂直於 金屬層(1--7)。
第29頁
TW092105722A 2002-04-19 2003-03-14 Semiconductor device having integrated capacitor structure and its manufacturing method TWI223892B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10217567A DE10217567A1 (de) 2002-04-19 2002-04-19 Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
TW200305996A TW200305996A (en) 2003-11-01
TWI223892B true TWI223892B (en) 2004-11-11

Family

ID=29224606

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092105722A TWI223892B (en) 2002-04-19 2003-03-14 Semiconductor device having integrated capacitor structure and its manufacturing method

Country Status (6)

Country Link
US (1) US7768054B2 (zh)
EP (1) EP1497861B1 (zh)
JP (1) JP2005528784A (zh)
DE (2) DE10217567A1 (zh)
TW (1) TWI223892B (zh)
WO (1) WO2003090280A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2992125C (en) 2004-03-01 2018-09-25 Dolby Laboratories Licensing Corporation Reconstructing audio signals with multiple decorrelation techniques and differentially coded parameters
JP4343085B2 (ja) * 2004-10-26 2009-10-14 Necエレクトロニクス株式会社 半導体装置
DE102005004433B4 (de) * 2005-01-31 2006-12-07 Austriamicrosystems Ag Halbleiterbauelement mit integriertem Kondensator und Herstellungsverfahren
US7956438B2 (en) * 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US7994609B2 (en) * 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US8362589B2 (en) * 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US8207592B2 (en) * 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US7944732B2 (en) * 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
KR101546300B1 (ko) 2009-06-22 2015-08-21 주식회사 동부하이텍 Mom 커패시터 및 방법
US8482048B2 (en) * 2009-07-31 2013-07-09 Alpha & Omega Semiconductor, Inc. Metal oxide semiconductor field effect transistor integrating a capacitor
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8810002B2 (en) * 2009-11-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US9343237B2 (en) 2009-11-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US10283443B2 (en) 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
JP5609757B2 (ja) * 2011-04-21 2014-10-22 富士通セミコンダクター株式会社 キャパシタおよび半導体装置
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
US8980708B2 (en) 2013-02-19 2015-03-17 Qualcomm Incorporated Complementary back end of line (BEOL) capacitor
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
WO2015191641A1 (en) * 2014-06-10 2015-12-17 Smart Hybrid Systems Incorporated High energy density capacitor with micrometer structures and nanometer components
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
WO2019107130A1 (ja) * 2017-11-30 2019-06-06 株式会社村田製作所 キャパシタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
US6366443B1 (en) * 1997-12-09 2002-04-02 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely-spaced interior conductive planes reliably connecting to positionally-tolerant exterior pads through multiple redundant vias
JPH11312855A (ja) * 1998-04-28 1999-11-09 Kyocera Corp コンデンサ内蔵基板
US6037621A (en) * 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
DE19850915C1 (de) * 1998-11-05 2000-03-23 Bosch Gmbh Robert Monolithisch integrierte Kapazität
JP4446525B2 (ja) * 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6411492B1 (en) * 2000-05-24 2002-06-25 Conexant Systems, Inc. Structure and method for fabrication of an improved capacitor
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS

Also Published As

Publication number Publication date
US7768054B2 (en) 2010-08-03
JP2005528784A (ja) 2005-09-22
WO2003090280A1 (de) 2003-10-30
US20050208728A1 (en) 2005-09-22
EP1497861B1 (de) 2007-05-16
TW200305996A (en) 2003-11-01
DE10217567A1 (de) 2003-11-13
EP1497861A1 (de) 2005-01-19
DE50307293D1 (de) 2007-06-28

Similar Documents

Publication Publication Date Title
TWI223892B (en) Semiconductor device having integrated capacitor structure and its manufacturing method
JP5159618B2 (ja) 集積回路チップのための多層相互接続
US7859039B2 (en) X-shaped semiconductor capacitor structure
CN102217068B (zh) 金属-绝缘体-金属电容器
US20050161725A1 (en) Semiconductor component comprising an integrated latticed capacitance structure
US7557426B2 (en) Integrated capacitor structure
US20180269152A1 (en) Power rail for standard cell block
US20210233904A1 (en) Decoupling capacitor
US10748711B2 (en) Capacitor assembly
TWI666779B (zh) 積體結構、電容及形成電容之方法
US7061746B2 (en) Semiconductor component with integrated capacitance structure having a plurality of metallization planes
CN105575945A (zh) 一种mom电容及其制作方法
CN103700645A (zh) Mom电容及其制作方法
US20180269201A1 (en) Intra-metal capacitor and method of forming the same
CN102044567B (zh) 一种mos管及其版图设计方法
CN104882430A (zh) 一种基于深亚微米cmos工艺的横向mom电容
CN105514031A (zh) 一种后道互连空气隙的制备方法
WO2020056705A1 (zh) 一种集成电路
US11600707B2 (en) Methods of forming conductive pipes between neighboring features, and integrated assemblies having conductive pipes between neighboring features
WO2019044705A1 (ja) 半導体装置及びその製造方法
US10096543B2 (en) Semiconductor capacitor structure for high voltage sustain
CN118486674A (zh) Mom电容器及其形成方法
CN116093085A (zh) Mom电容结构及其制备方法、存储器
CN117497518A (zh) 电容结构
KR20060113969A (ko) 커패시터

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees