TWI223497B - Apparatus for measuring intervals between signal edges - Google Patents

Apparatus for measuring intervals between signal edges Download PDF

Info

Publication number
TWI223497B
TWI223497B TW089120645A TW89120645A TWI223497B TW I223497 B TWI223497 B TW I223497B TW 089120645 A TW089120645 A TW 089120645A TW 89120645 A TW89120645 A TW 89120645A TW I223497 B TWI223497 B TW I223497B
Authority
TW
Taiwan
Prior art keywords
signal
timing
edge
input
timing signals
Prior art date
Application number
TW089120645A
Other languages
English (en)
Inventor
Philip Theodore Kuglin
Original Assignee
Credence Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Credence Systems Corp filed Critical Credence Systems Corp
Application granted granted Critical
Publication of TWI223497B publication Critical patent/TWI223497B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an ac
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/06—Apparatus for measuring unknown time intervals by electric means by measuring phase
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

1223497 A7 B7 五、發明說明C ) 發明背景 發明領域 本發明大致而言係關於用以量測兩訊號緣之間的時間 間隔之裝置，特別是利用延遲鎖定迴路的延遲線之時脈訊 號作爲時序參考之裝置。 相關技藝說明 一種用以量測兩訊號緣之間的時間間隔的已知系統， 使用晶體振盪器產生時脈訊號其具有穩定、可預定的頻率 ，以及計數器用以計算時脈訊號的脈波並產生代表其數目 的輸出訊號。"START”訊號緣連接時脈訊號至計數器，使 其可開始計算時脈訊號脈波。"STOP”訊號緣隨後使時脈訊 號從計數器分離，使其停止計算時脈訊號脈波。最終計算 所得之數値乘上時脈訊號的週期，相當於開始與停止訊號 緣之間的間隔。除非開始及停止訊號脈波與時脈訊號脈波 同步發生，否則間隔量測的誤差可能會如晶體振盪器的時 脈訊號輸出週期一般大。所以，如果我們想要減低量測誤 差至小於晶體振盪器的週期之數値，需要有某些用於量測 時間間隔的其他方法。 1998年12月8日由Yanazaki發表的美國專利 5,847,590及1994年2月22日由Hoshino等人發表的美國 專利5,289，135說明了利用環型振盪器產生N個時脈訊號的 時間間隔量測裝置，其N個時脈訊號具有相同週期P而在 相位上平均分佈，使得能夠將時脈訊號週期除爲N個相同 分段。環型振盪器由連結於迴路中的一組反相邏輯閘所構 4 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
-I ϋ n n -^1 ϋ ^OJ ί e^i ϋ ϋ ^1 I ϋ n ϋ ϋ ϋ ϋ ϋ ϋ ϋ H ϋ ϋ n I 1 n ϋ ϋ ^1 ϋ ϋ ϋ I 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1223497 A7 B7 五、發明說明（γ ) (請先閱讀背面之注意事項再填寫本頁) 成，而每一閘通過來自前一閘的脈波，傳送至迴路中的次 一閘。當迴路爲閉迴路時，訊號緣在迴路中循環運行，於 每個後續閘的輸出改變訊號狀態。N個時脈訊號在構成迴 路的閘之輸出來產生。每一時脈訊號隨著訊號緣在迴路中 循環運行的頻率，以及依據產生時脈訊號的閘迴路的位置 之相位而振盪。從一時脈訊號至下一時脈訊號的相位移， 與產生它們的閘之交換速度相等。當所有的閘具有相同的 交換速度時，時脈訊號相位平均地分佈。 在先前說明的系統中，START訊號脈波封閉此迴路藉 以造成一個脈波在閘中循環運行，並觸發產生N個輸出時 脈訊號。隨後，計數器計算N個時脈訊號之一的週期次數 ，直到STOP訊號緣停止了計算。此時，計數器輸出資料 指示在START與STOP訊號緣之間所通過的整數時脈訊號 週期數之資料。振盪器的N個輸出時脈訊號之狀態構成表 示分數時脈週期的N位元資料字，其可被加至由計數器輸 出所代表的整數時脈週期數中，以計算在START與STOP 訊號緣之間的時間間隔。 經濟部智慧財產局員工消費合作社印製 假定時脈訊號週期穩定且可預知，這些系統能夠量測 約N分之一週期環型振盪器時脈訊號範圍內之二訊號緣間 的時間間隔。然而’自由執行(free-running)的環型振盪器 之時脈訊號週期依構成振盪的每一閘的交換速度而定，且 交換速度既不穩定也不可預知。因爲邏輯閘的交換速度部 份依其半導體材料的特性而定，在半導體材料上所發生的 正常製程變動使其難以正確地預知閘速度。邏輯閘的交換 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 1223497 A7 B7 五、發明說明（、3 ) 速度也受其運作環境影響，包括能造成不可預知之變化的 溫度與電源位準。因此，前述能夠在START與STOP訊號 緣之間量測時間間隔的系統之正確性’受到環型振盪器輸 出訊號週期的不可預知性之負面影響’因爲不可預知的製 程與環境攀動影響了構成振盪器的閘之交換速度。 需要有一種使用穩定、可預知的時脈訊號作爲時序參 考，用於量測二訊號緣之間的時間週期之裝置，且其能夠 以遠小於時脈訊號週期之誤差來量測時間間隔。 發明槪要 根據本發明之特徵，一種用於量測START與STOP訊 號緣之間的時間間隔之裝置，利用晶體振盪器產生穩定、 可預知的時脈訊號，其不受溫度或製程變動的影響。時脈 訊號對串聯的N個相同邏輯閘所構成之延遲線提供輸入， 而每一接續的閘以共同提供至所有閘之控制訊號電壓 (CONTROL)所決定的延遲時間來延遲時脈訊號。電源或偏 壓電壓所構成的CONTROL訊號電壓影響了閘的交換速度 。時脈訊號與每一閘的輸出訊號構成一組時序訊號T0-TN ，用作爲量測START與STOP訊號緣之間的時間間隔之時 序參考。 根據本發明之另一特徵，一個與延遲線上的閘相同之 外加的閘延遲了延遲線最後的閘之輸出訊號TN，以提供參 考訊號。鎖相控制器比較參考訊號的相位與輸入至延遲線 的時脈訊號之相位，並調整控制所有閘的交換速度之 CONTROL訊號，使得能鎖住參考訊號至時脈訊號之相位。 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮") ' (請先閱讀背面之注意事項再填寫本頁) LT·' 1223497 B7 五、發明說明（斗） (請先閱讀背面之注意事項再填寫本頁) 此舉使得閘的交換速度相同、穩定並可預知，儘管溫度與 製程變動，並因此使得每個時序訊號TO-TN的週期與相位 穩定且可預知。 根據本發明之另一特徵，此裝置包括π開始”時間量測 單元(時間量測單元)與相同的”停止π時間量測單元。開始時 間量測單元計算發生在參考訊號(ARMING)緣與START訊 號緣之間的一個時序訊號TO-TN緣之數目，並產生回應此 數目的輸出資料。開始時間量測單元同時監控由時序訊號 產生器所產生的所有時序訊號TO-TN之狀態，且其輸出資 料也指出N+1個時序訊號中何者之訊號緣最接近隨後的 START訊號緣。開始時間量測單元的輸出資料 (STARTJ3ELAY)因此代表在ARMING訊號與START訊號 緣之間所測得的時間延遲，作爲整數或分數的時脈訊號週 期數。同樣地，停止時間量測單元產生輸出訊號指示發生 於ARMING訊號緣與STOP訊號緣之間的相同時序訊號緣 之數目，並指出時序訊號T0-TN中何者之訊號緣最接近隨 後的STOP訊號緣。所以，停止時間量測單元的輸出資料 (ST〇P__DELAY)因此代表在ARMING訊號與STOP訊號緣之 經濟部智慧財產局員工消費合作社印制衣 間所測得的時間延遲，作爲整數或分數的時脈訊號週期數 〇 根據本發明之另一特徵，此裝置包括解譯 STARTJDELAY與STOP_DELAY資料組合之解碼器，以產 生代表START與STOP訊號緣之間的時間間隔之輸出資料 (INTERVAL)。INTERVAL 資料代表由 START一DELAY 資料 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1223497 A7 B7 五、發明說明（、f ) 所表示的START訊號緣時間延遲’與由STOPJDELAY資 料所表示的STOP訊號緣時間延遲之間的時間差。 START與STOP延遲的量測具有本質上的不正確性， 宜可大到一個時脈訊號週期’因爲ARMING gJl號的時序相 對於觸發賽個時間量測單元計數器的時序訊號緣無法預知 ，同時變動可大到一*個完整的時脈週期。然而’因爲由一^ 個時間量測單元所執行的開始延遲量測與停止延遲量測中 所得到的誤差相同，當解碼器由停止延遲減去開始延遲以 計算START與STOP訊號緣之間的時間間隔時’誤差被消 去。所以，由此裝置所量得的時間間隔可精確至時脈訊號 週期的1/N，且量測本質上不受製程或環境變化的影響。 因此本發明的目的在於提供一種用來量測在二訊號緣 之間的時間週期之裝置’其使用穩定、可預知的時脈訊號 作爲時序參考，也就是能夠以遠小於時脈訊號週期之誤差 量測時間間隔。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) -線 此說明書的結論部份特別指明並淸楚地對本發明的主 題加以申請專利。然而’熟習此技藝的人士藉由參考相關 圖示硏讀本說明書的剩餘部份，其中，相同圖號代表相同 零件，結合其進一步的優點與目的，將更加明瞭本發明運 作的組織與方法。 圖示簡單說明 圖1描繪根據本發明構成時間間隔量測裝置之方塊圖 ，用來產生指示二輸入訊號脈波緣之間的時間間隔之輸出 資料， 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1223497 A7 B7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明) 圖2以更詳細的圖示及方塊圖形式描繪圖1的二個時 間量測單元中之任一者。 圖3爲描繪圖1之時間間隔量測裝置的各種訊號作用 之時序圖，以及 圖4描繪構成訊號產生器的其他實施例之方塊圖，其 可被用於圖1之時間間隔量測裝置。 元件符號說明 10 時間間隔量測裝置 12 開始時間量測單元 14 停止時間量測單元 16 解碼器 17 參考振盪器 18 時序訊號產生器 20(1) ...20(32) 閘 21 延遲線 22 鎖相控制器 30(0)...30(31) D型正反器 32 XOR閘 34 訊號 36 致能線路 38 致能線路 40 〇R閘 42 OR閘 50 多工器 9 (請先閱讀背面之注意事項再填寫本頁) · --線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1223497 經濟部智慧財產局員工消費合作社印制衣 A7 —^一 ___ —B7 五、發明說明（、j ) 51 AND閘 52 〇R閘 53 AND閘 54 正反器 55 正反器 56 〇R閘 60 線路 62 計數器 66 線路 68 D型正反器 69 AND閘 70 線路 72 D型正反器 74 正反器 76 AND閘 78 AND閘 80 環型振盪器 82(1)...82(31) 反相器 84 鎖相控制器 較佳實施例說明 圖1描繪根據本發明之時間間隔量測裝置10，用於產 生指示二訊號脈波緣(START與STOP)之間的時間間隔之輸 出資料(INTERVAL)。裝置10包括開始時間量測單元12 ’ 用來量測參考訊號(ARMING)的前緣與START訊號緣之間 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) . 丨線· 1223497 A7 __B7 五、發明說明（、p) 的延遲’並用於產生代表延遲的輸出資料(START DELAY) 。同樣地’停止時間量測單元14量測ARMIN(}訊號緣與 STOP訊號緣之間的延遲，並產生代表延遲的輸出眘料 .(STOP—DELAY)。如隨後所討論的，開始與停止時間量測單 元12與J4二者皆低估了所量測的延遲，但其所低估的量 相同。所以’當我們從STOP_DELAY資料所記錄的ST〇p 訊號延遲減去從START_DELAY資料所記錄的START訊號 延遲時’我們發現誤差彼此消除且所得結果正確地反應了 START與STOP訊號緣之間的時間間隔。裝置1〇包括用來 執f了相減的解碼器16 ’藉由解譯START DELAY跑 STOPJDELAY資料組合以產生代表此時間間隔的輸出 INTERVAL 資料。 時序訊號產生器 START—DELAY與STOP-DELAY資料代表由參考振盪 器17產生的週期性時脈訊號之完整與部份循環次數和之延 遲。延遲鎖定迴路時序訊號產生器18產生並供應一組32 輸入時序訊號T0-T31至開始與停止時間量測單元丨2與η ，當量測脈波緣之間的時間間隔時用作爲時序參考。每個 時序訊號T0-T31具有相同的時脈訊號頻率，但它們在相位 上平均地分佈，使其訊號緣以時脈訊號1週的1/32相隔開 ，藉以平均地將時脈訊號週期除爲32個時間狹縫。 傳統的時序訊號產生器18包括一組32個相同的閘 20(1)-20(32)串聯連接，以構成延遲線21。時脈訊號（其同 時作爲T0訊號)驅動延遲線21的第一閘20(1)。閘20(1)將 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------·! (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員工消費合作社印製 1223497 A7 ___ B7 _ 五、發明說明（、"J ) (請先閱讀背面之注意事項再填寫本頁) 時脈訊號(TO)延遲1/32週的時脈訊號，以產生時序訊號T1 。第二閘20(2)將時序訊號T1延遲1/32週的時脈訊號以產 生T2。同樣地，所有的閘20(3)-20(32)將其前一閘的時序訊 號輸出延遲1/32.週的時脈訊號以產生時序訊號T3-T32。 經濟部智慧財產局員工消費合作社印製 傳統韵鎖相控制器22供應控制訊號(CONTROL)輸入至 每一閘20。CONTROL訊號的電壓(其可能爲輸入至每一閘 20的電源或偏壓電壓)藉由控制其交換速度來控制閘的延遲 。鎖相控制器22在時脈訊號到達序列的第一閘20(1)之輸 入時，比較其相位與序列的最終閘20(32)輸出訊號之相位 丁32。當T32訊號超前時脈訊號時，鎖相控制器22改變供 應至閘20的CONTROL電壓以減低其交換速度，藉以增加 時脈與T32之間的延遲。當T32訊號落後時脈訊號時，鎖 相控制器22調整在閘20的CONTROL訊號電壓以增加其 交換速度，藉以減小時脈與T32之間的延遲。因而回授路 徑在所有時序訊號T0-T32與時脈訊號具有相同頻率，以及 時序訊號T0-T31以時脈訊號週期平均分割之32個區隔的 時間狹縫在相位上向前移動時，維持T32訊號與時脈訊號 同相位。如隨後所說明，開始時間量測單元12與停止時 間量測單元14在量測時間間隔時利用T0-T31訊號作爲時 序參考，並且因而能夠以時脈訊號週期的1/32之解析度來 量測START與STOP訊號緣延遲。 時間量測單元輸入/輸出訊號 開始與停止時間量測單元12與14爲相同線路’雖然 其行爲因其連接方式而具有某些差異。時間量測單元12 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1223497 A7 B7 五、發明說明) 與14具有輸入與輸出端列於表I中：
TABLE I 端點 型態 功能 TIMING 輸入 T0-T31輸入(32位元） IN · ，輸入 START或STOP訊號輸入 POL 輸入 指示START或STOP訊號緣極性 ARN 輸入 ARMING訊號 INT一ΕΝ 輸入 連結致能 INT^A 輸出 A相位連結 INT 一 B 輸出 B相位連結 DONE 輸出 資料有效訊號 CNT 輸出 時脈週數(32位元） A 輸出 STARTLA或ST〇P_A輸出 B 輸出 STARTLB 或 ST〇P__B 輸出 FA 輸出 START^FA 或 ST〇P__FA 輸出 TIMING (請先閱讀背面之注意事項再填寫本頁) 9. . 丨線· 每個時間量測單元12與14的32個時序輸入端接收 T0_T31時序訊號。 經濟部智慧財產局員工消費合作社印製
IN 時間量測單元12的IN輸入接收傳遞START訊號緣 之訊號，而時間量測單元.14的IN輸入接收傳遞STOP訊 號緣之訊號。START與STOP訊號緣可出現在相同訊號或 不同訊號中。
POL _ 13 I紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1223497 A7 B7 五、發明說明（、t I )
施加於開始時間量測單元 12之POL輸入的 STARTJOL訊號狀態(高或低），分別指示START訊號緣爲 前緣或後緣。同樣地，施加於停止時間量測單元14之 P〇L輸入的STOP—POL訊號狀態，指示STOP訊號緣爲前 緣或後緣J ARM 時間量測單元12與14的ARM輸入接收ARMING訊 號。
INT一EN，INT—A，INT—B，EN一Α，ΕΝ—B 時間量測單元12的INTjN輸入設爲低準位(邏輯”〇”) 以指示時間量測單元12作爲開始時間量測單元，而停止 時間量測單元14的INTLEN輸入設爲高準位(邏輯”1”)以指 示時間量測單元14作爲停止時間量測單元。當傳遞 START與STOP訊號緣的訊號爲週期性時，開始時間量測 單元12簡單地選擇ARMING訊號脈波之後的第一個輸入 訊號緣作爲START訊號緣。然而，必須保證開始時間量測 單元12選擇START訊號緣是在停止時間量測單元14選 擇其輸入訊號緣作爲STOP訊號緣之前。因此，在偵測到 ARMING訊號後，停止時間量測單元14停止接收其輸入 訊號緣作爲STOP訊號緣，直到開始時間量測單元12通知 停止時間量測單元14已收到一個輸入訊號作爲START訊 號緣。 因爲時間量測單元12與14爲相同線路，每一時間量 測單元包括一輸入端INT_EN，用來接收指出其作爲開始時 14 本紙張尺度過用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) . 線· 經濟部智慧財產局員工消費合作社印制衣 1223497 A7 - B7 五、發明說明u 1) 間量測單元或停止時間量測單元之訊號。在其INTJEN輸 入設爲低準位(邏輯Π0Π)時，開始時間量測單元12將發生 在ARMING訊號緣後具有適當極性的第一個輸入訊號緣視 爲START訊號緣。隨後，在偵測到ARMING訊號脈波並 接收其1個輸入訊號緣作爲START訊號緣之後，開始時間 量測單元12驅動一對輸出允許訊號EN_A與ENJB其中之 一爲高準位。這些訊號驅動停止時間量測單元14的連結 輸入 ΙΝΤ^Α 與 INT_B。 在其INTJEN輸入驅動爲高準位(邏，輯”Γ)時，停止時 間量測單元14忽略ARMING訊號緣之後的所有輸入訊號 緣，直到開始時間量測單元12驅動停止時間量測單元的 INT_A與INTJB輸入的其中之一爲高準位。停止時間量測 單元14隨後接收下一個到達之具有適當極性的輸入訊號 緣作爲STOP訊號緣。
DONE 每個時間量測單元12與時間量測單元14驅動其 DONE輸出爲高準位，以指示量測已完成及其輸出資料 START-DELAY或STOPJDELAY有效。在圖1中，當解釋 START—DELAY與STOP—DELAY資料時，停止時間量測單 元14的DONE輸出加至解碼器16的VALID訊號輸入，以 告知其產生裝置10的INTERVAL資料輸出。
CNT，A，B，FA 時間量測單元12與時間量測單元14的CNT，A，B， FA輸出端傳遞4種不同範圍的時間量測單元輸出資料、 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) 0 訂 線丨· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 1223497 A7 B7 五、發明說明（\、） STARTJDELAY 或 ST0PJ3ELAY。時間量i!J單元 12 與 14 以整數與分數（以1/32爲單位）之時脈訊號週期代表 ARMING訊號緣與START或STOP訊號緣之間的時間間隔 。32位元CNT範圍指示時間間隔的整數部份。一對16位 元範圍A與B及單一位元範圍FA構成代表時間間隔分數 部份的數碼。以下的表II列出由A、B及FA領域構成的 32位元數碼所代表的分數數値。 -------訂---------線--· (請先閱讀背面之注意事項再填寫本頁)
表II A B FA 數値 1111111111111111 1111111111111111 1 0/32 0111111111111111 1111111111111111 1 1/32 0011111111111111 1111111111111111 1 2/32 0001111111111111 1111111111111111 1 3/32 0000111111111111 1111111111111111 1 4/32 0000011111111111 1111111111111111 1 5/32 0000001111111111 1111111111111111 1 6/32 0000000111111111 1111111111111111 1 7/32 0000000011111111 1111111111111111 1 8/32 0000000001111111 1111111111111111 1 9/32 0000000000111111 1111111111111111 1 10/32 0000000000011111 1111111111111111 1 11/32 0000000000001111 1111111111111111 1 12/32 0000000000000111 1111111111111111 1 13/32 0000000000000011 1111111111111111 1 14/32 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1223497 A7 B7 五、發明說明"f) 0000000000000001 1111111111111111 1 15/32 1111111111111111 1111111111111111 0 16/32 1111111111111111 0111111111111111 0 17/32 1111111111111111 0011111111111111 0 18/32 1111111111111111 0001111111111111 0 19/32 1111111111111111 0000111111111111 0 20/32 1111111111111111 0000011111111111 0 21/32 1111111111111111 0000001111111111 0 22/32 1111111111111111 0000000111111111 ,0 23/32 1111111111111111 0000000011111111 0 24/32 1111111111111111 0000000001111111 0 25/32 1111111111111111 0000000000111111 0 26/32 1111111111111111 0000000000011111 0 27/32 1111111111111111 0000000000001111 0 28/32 1111111111111111 0000000000000111 0 29/32 1111111111111111 0000000000000011 0 30/32 1111111111111111 0000000000000001 0 31/32 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 例如，當ARMING脈波緣與START訊號緣之間的時 間間隔爲19-30/32的時脈訊號週期時，時間量測單元12 或14所產生的各種範圍輸出資料如下所示： CNT : 0000000000010011 (十進位的 19) A : 1111111111111111 B : 0000000000000011 FA ·· 0 17 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1223497 A7 ___B7___ 五、發明說明（]έ〇 單元12的POL端之極性指示訊號狀態相吻合，XOR閘32 維持所有正反器30(0)-30(31)的D輸入爲低準位。所以，正 反器30(0)-30(31)的Q輸出保持低準位。當START或STOP 訊號緣到達時間量測單元12的IN端，START或STOP訊 號改變狀態並不再與POL訊號狀態相吻合。X0R閘32因 而驅動所有正反器30(0)-30(31)的D輸入爲高準位。 例如，假設圖2的時間量測單元作爲開始時間量測單 元，且START訊號緣正好在時序訊號T15計數正反器 30(15)前到達。然後，在START訊號緣之後，當時序訊號 T15-T31向前計數正反器時，正反器30(15)-30(31)的Q輸出 將依序升至高準位。同時，在時序訊號T31緣後，時間量 測單元12的A輸出將具有値0000000000000001，且時間 量測單元12的B輸出將具有値1111111111111111。這些 値如前面表I中所示，對A與B相當於15/32。 相位A致能線路36監控OR閘40的輸出，其對組A 的所有正反器30(0)-30(15)之Q輸出進行或運算。當時間量 測單元作爲開始時間量測單元12時，供應至致能線路36 與38的INT_EN輸入維持於低準位。所以，當〇R閘40的 輸出升至高準位時，指示出組A正反器30(0)-30(15)其中之 一已偵測出START訊號緣，致能線路36在下一個到達的 T24訊號脈波上解除建立其輸出EN_A訊號。此舉防止下 一組到達的T0-T15時序訊號計數正反器30(0)-30(15)。因 此’正反器30(0)-30(14)的Q輸出保持低準位而正反器 30(15)的Q輸出保持高準位，不管後續START訊號狀態的 19 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1223497 A7 B7 五、發明說明（q) 任何改變。所以，時間量測單元12的A輸出維持在 0000000000000001，直到時間量測單元重新待命後。 同樣地，相位B致能線路38監控OR閘42的輸出， 其對組B的所有正反器30(16)-30(31)之Q輸出進行或運算 ，且在閘42的輸出升至高準位後，在T8訊號的第一 個脈波上解除建立EN_B訊號(在INTJEN維持低準位時）。 此舉防止下一組T16-T31時序訊號緣計數正反器30(16)-30(31)。因而在此例中，START訊號脈波正好在T15訊號 緣之前發生，正反器30(16)-30(31)的Q輸出、時間量測單 元12的B輸出維持在1111111111111111直到ARMING訊 號隨後重置這些正反器。 時間量測單元12包括用來監控OR閘40與42之輸出 ，以及在ARMING訊號緣重置組A正反器後的第一個T24 脈波上驅動時間量測單元12之FA輸出訊號爲低準位的線 路70。其後，當用來指示任意組A正反器30(0)-30(15)之Q 輸出的OR閘40，在用來指示組B正反器30(16)-30(31)之 Q輸出的〇R閘42被驅爲高準位之前，回應進入的START 訊號之時，線路70驅動FA訊號爲高準位。如表I中所述 ，FA輸出訊號用於時間量測單元12的START_DELAY輸 出訊號之範圍，以解決A與B値在0/32與16/32之間的不 確定性。也就是說，當A與B具有値1111111111111111時 ，由START_DELAY所代表的延遲之分數値可爲0/32或 16/32。FA位元解決了不確定性。 當圖2的時間量測單元做爲圖1的停止時間量測單元 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -♦ -------IT---------線—· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1223497 A7 B7 五、發明說明（/f) 14時，致能線路36與38的INT-EN輸入維持於高準位， 且開始時間量測單元12的EN-A與EN-B輸出驅動停止時 間量測單元的致能線路36與38之INT—A與INTLB輸入。 當〇R閘40或42對致能線路36或38發出組A或組B正 反器之一偵測到STOP訊號緣已發生之訊號時’如果開始 時間量測i元尙未將INT—A與INT_B訊號驅至低準位，致 能線路36與38將停止驅動EN-A與ENLB訊號至低準位。 然而，當開始時間量測單元在OR閘40對致能線路36發 出STOP訊號緣已發生之訊號之前，已驅動INT-A訊號至 低準位時，致能線路36在下一個T24脈波時使組A正反 器失效。同樣地，當開始時間量測單元在OR閘42告知致 能線路38 STOP訊號緣已發生之時’已驅動INTJB訊號至 低準位時，致能線路38在下一個T8脈波時使組B正反器 失效。 致能線路36包括由INT_EN輸入訊號所控制的多工器 50，接收INT_A訊號及直接連線的”0”作爲輸入，並驅動 AND閘51的反相輸入。〇R閘40的輸出驅動AND閘51的 非反相輸入。OR閘52將ARM輸入與EN_A訊號輸出作或 運算，以產生驅動AND閘53的輸入之訊號。AND閘51的 輸出驅動AND閘53的非反相輸入。AND閘53控制由時序 訊號T24計數的正反器54之D輸入。正反器54在其Q輸 出產生EN_A訊號。致能線路38 —般而言與致能線路36 相似，除了其輸出正反器55是由時序訊號T8來計數。同 時在致能線路38中，相對於致能線路36的OR閘52而言 21 (請先閱讀背面之注意事項再填寫本頁)
-4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印制衣 1223497 A7 _______ ____ B7 五、發明說明（ ij) ，ARM端並非直接連接至OR閘56的輸入。時序訊號T24 計數到達ARM輸入的ARMING訊號至OR閘56的輸入， 代替計數正反器56。此舉確保組A正反器不會在組B正反 器之前致能。 繪於圖2中的時間量測單元12與14同時包括線路60 ，包含當致能線路38使組B致能以產生時間量測單元的 CNT輸出資料時，用來計數T8時序訊號脈波發生的數目 之32位元計數器62。由ARMING訊號重置的計數器62， 藉由使正反器55的D輸入與Q輸出作及運算的AND閘之 輸出，而使其致能。 每個時間量測單元進一步包括線路66，用於監控致能 線路38的ΕΝ^Β訊號輸出，並在ENJB訊號被驅至低準位 後的第一個Τ8訊號脈波時，驅動DONE訊號至高準位，藉 以指出時間量測單元12已完成其時間量測且其現正產生 有效輸出資料。線路66隨後在下一個T8脈波時，再次驅 動DONE訊號至低準位。線路66包括由時序訊號T8所計 數的D型正反器68，在其D輸入接收ENJB訊號並供應其 Q輸出至AND閘69的輸入。AND閘69在反相輸入接收 EN__B訊號，並在其輸出產生DONE訊號。 每個時間量測單元並包括用來監控OR閘40與42之 輸出，以及在ARMING訊號緣重置組A正反器後的第一個 T24脈波上驅動時間量測單元12之FA輸出訊號爲低準位 的線路70。其後，當用來指示任意組A正反器30(0)-30(15)之Q輸出的〇R閘40，在用來指示組B正反器 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " (請先閱讀背面之注意事項再填寫本頁) .. -線. 1223497 A7 B7 經濟部智慧財產局員工消費合作社印制农 五、發明說明（#) 30(16)-30(31)之Q輸出的〇R閘42被驅爲高準位之前，回 應進入的START訊號之時，線路70驅動FA訊號爲高準位 。如表I中所述，FA輸出訊號用於時間量測單元12的 STARTJDELAY輸出訊號之範圍，以解決A與B値在0/32 與16/32之間的不確定性。也就是說，當A與B具有値 1111111111111111 時，由 STARTJDELAY 所代表的延遲之 分數値可爲0/32或16/32。FA位元解決了不確定性。 線路70包括由T24時序訊號所計數的D型正反器72 ，用於在其Q輸出產生FA訊號，以及由T8時序訊號所計 數的正反器74，用於在其Q輸出產生FB訊號。AND閘76 在其反相輸入接收FB訊號，並將其與OR閘40的輸出作 及運算，以產生用來驅動正反器72的D輸入之訊號。同 樣地，AND閘78在其反相輸入接收FA訊號，並將其與 〇R閘42的輸出作及運算，以產生控制正反器72的D輸入 之訊號。 訊號時序 圖3爲描繪當設定在量測2個不同訊號中，所發生之 START訊號脈波的前緣與STOP訊號脈波的後緣之間的差 異時，圖1之時間量測單元12與時間量測單元14的各種 輸入與輸出訊號之行爲的時序圖。在此特例中，START訊 號傳遞訊號脈波，而STOP訊號爲週期性。以下的說明改 變圖3中的訊號於不同時間。 時間A :在ARMING訊號脈波到達前的某一時間A， 輸入開始時間量測單元12的STARTLPOL訊號被設爲低準 23 (請先閱讀背面之注意事項再填寫本頁) · —線· 黪 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1223497 Α7 Β7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明（、y) 位，以指出START訊號緣爲前緣’而輸入時間量測單元 14的STOPJOL訊號的狀態被設爲高準位，以指出ST〇P 訊號緣爲後緣。 時間B ·· ARMING訊號被驅爲高準位’重置組A與組 B正反器30及時間量測單元12與14之計數器’並藉以驅 動時間量測單元的A與B輸出資料範圍至 0000000000000000，並驅動 CNT 範圍至 0。 時間C:回應ARMING訊號脈波前緣之後的下一個 T24訊號脈波，開始與停止時間量測單元12與14驅動其 EI^LA訊號至高準位，以使其組A正反器致能。 時間D :回應下一個T8訊號脈波，開始與停止時間量 測單元12與14驅動其EN_B訊號至高準位，以使其組B 正反器致能。 時間E : START訊號的前緣略爲比時序訊號T7脈波的 前緣早到達。在此之後，時序訊號緣開始設定時間量測單 元12中的某此組A與組B正反器。 時間F :下一個T8脈波緣將開始與停止時間量測單元 12與14的CNT範圍加1。 時間G :在下一個T24脈波的前緣，開始時間量測單 元12藉由驅動其訊號至低準位而使其組A正反器 失效。開始時間量測單元12同時驅動其輸出FA訊號至高 準位。 時間Η :在下一個T8脈波的前緣，開始時間量測單元 12藉由驅動其ΕΝ_Β訊號至低準位而使其組Β正反器失效 24 (請先閱讀背面之注意事項再填寫本頁) 鲁 . · -線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1223497 A7 B7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明 ，並驅動其DONE訊號至高準位。時間量測單元12與14 將其輸出CNT範圍加2 ° 時間I :略早於T18訊號緣之前’ STOP訊號的後緣發 生。 時間J :在下一個T24脈波的前緣’停止時間量測單 元14驅動其EN_A訊號至低準位以使其組A正反器失效 〇 時間K ··在下一個T8脈波的前緣，停止時間量測單元 14驅動其ENJB訊號至低準位而使其組B正反器失效’並 驅動其DONE訊號至高準位。開始時間量測單元12同時 再次驅動DONE訊號輸出至低準位。 時間L :在下一個T8脈波的前緣’停止時間量測單兀 14再次驅動其DONE訊號至低準位。 在時間L之後，圖1的解碼器16解譯開始與停止時間 量測單元12與14的輸出資料，以產生代表出現在時間C 的START訊號脈波前緣與出現在時間1的STOP訊號後緣 之間的時間延遲之INTERVAL値。開始時間量測單元12 的START_DELAY資料輸出(CNT、A、B與FA)指出1又 7/32時脈訊號週期之延遲時間。停止時間量測單元14的 STOPJDELAY 資料輸出(CNT、A、B 與 FA)指出 2 又 18/32 時脈訊號週期之延遲時間。所以，在START訊號脈波前緣 與STOP訊號脈波後緣之間的延遲，也就是由時間量測單 元12與14的輸出所代表的時間之間的差異爲1又11/32 時脈訊號週期。 25 (請先閱讀背面之注意事項再填寫本頁) 0 訂： -線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1223497 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（yi) START_DELAY資料低估了 ARMING與START訊號緣 之間的真實延遲，且ST0PJDELAY資料低估了 ARMING與 STOP訊號脈波之間的真實延遲。其低估了由ARMING訊 號緣與下一個TO訊號脈波緣之間的相位差異造成的時間延 遲。然而」因爲開始與停止時間量測單元12與14的資料 輸出低估了同値的延遲，當解碼器16產生輸出INTERVAL 資料値，彼此的誤差將消除。如果我們將ARMING訊號與 丁〇訊號作閘處理，使ARMING訊號靠近TO訊號緣發生， 貝丨J START_DELAY與ST0PJ3ELAY値得以較準確地估算真 實的START與STOP訊號脈波延遲。然而，此舉對輸出 INTERVAL資料値沒有影響。 當裝置10被描述成利用延遲線產生32個分散的相位 時序訊號T0-T31時，熟知此技藝之人士將明瞭藉由適當的 改變開始與停止時間量測單元12與14操作於較大或較小 的時序訊號32，並藉由改變解碼器16以適應不同大小的 START_DELAY與STOP_DELAY資料輸入，則此裝置能被 改變成適於產生較大或較小數目之時序訊號的延遲線21。 圖4描繪利用環型振盪器80以產生一組31個分散相 位的時序訊號T0-T31之時序訊號產生器。環型振盪器包括 一組31個反相閘82(1)-82(31)連接構成迴路，每個反相器 產生一個分離的時序訊號T0-T30。鎖相控制器84調整輸 入至每個反相器82(1)-82(31)的CONTROL訊號，以鎖住T0 訊號至時脈訊號的相位。環型振盪器80需要奇數反相器來 操作，且因而僅能產生奇數個(例如31)分散的相位時序訊 26 (請先閱讀背面之注意事項再填寫本頁) 0 · •線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1223497 A7 B7 五、發明說明（ 號。圖1之延遲線所構成的時序訊號產生器18，能夠以圖 4中所描繪的時序訊號產生器加以代替來實現。然而如此 做法，開始與停止時間量測單元12與14必須加以適當地 修改，以操作於一組31個時序訊號，取代圖1之時序訊號 產生益18所提供的3 2個時序訊號。解碼器16也必須適當 地配置，以適於時間量測單元的START_DELAY與 STOPJDELAY資料輸出減少1位元之大小。 因此，一種使用穩定、週期性的時脈訊號作爲時序參 考，用於量測二訊號緣之間的時間間隔之裝置被加以描繪 與說明，其中，此裝置能夠測得誤差遠小於時脈訊號週期 的時間間隔。當先前的說明內容描述本發明的較佳實施例 時，熟習此技藝之人士在不偏離本發明之廣義含意下，可 對較佳實施例作很多修改。因此，所附申請專利範圍意欲 含蓋本發明真實範疇與精神內的所有此類修改。 (請先閱讀背面之注意事項再填寫本頁) -線· 經濟部智慧財產局員工消費合作社印製 27 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1223497 A8B8C8D8 六、申請專利範圍 置（16)，用來接收第一個與第二個輸出資料，以及用於產 生根據隨即代表該第—事件訊號緣與該第二事件訊號緣之 間的時間間隔之間隔資料。 4,·根據申請專利範圍第3項之裝置，其中，第一個輸 出資料代表等待訊號緣與第—事件訊號緣之間的第一麵 間間隔， 其中’第二個輸出資料代表等待訊號緣與第二事件訊 號緣之間的第二個時間間隔，以及 .其中，該時間間隔資料代表第二個時間間隔與第一個 時間間隔之間的時間差。 5·根據申請專利範圍第丨項之裝置，其中，該時序訊 號產生裝置係包含： 由複數個閘串聯連接而成的延遲線，時脈訊號加於延 遲線的第一個閘，每個接續的閘延遲了其前一閘的輸出， 以產生一個具有由共同加於所有閘上的控制訊號之大小所 控制的延遲之時序訊號，延遲線的最後一閘產生週期性的 參考訊號；以及 用來接收時脈訊號與週期性參考訊號的鎖相控制器， 藉由調整控制訊號的大小來調整閘的交換速度，使週期性 參考訊號在相位上鎖定時脈訊號。 6.根據申請專利範圍第1項之裝置，其中，該時序訊 號產生裝置係包含： 用來產生時序訊號的環型振盪器，其中，每個時序訊 號的相位對時脈訊號的相位是由控制訊號的大小來控制， 2 ___ L本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐：Γ" " ..........................裝...........——1T-...................^ (請先閲讀背面之注意事項再塡寫本頁) 1223497 A8B8C8D8 $、申請專利範圍 做爲環型振盪器的輸入；以及 鎖相控制器，接收時脈訊號與一個由該環型振盪器所 產生的時序訊號，用於調整控制訊號的大小，使該時序訊 號其中一個在相位上鎖定該時脈訊號。 7.根據申請專利範圍第2項之裝置，其中，該第一時 間量測單元係包含： 第一複數個邏輯裝置(20)，每個是由分開的一個時序 訊號加以計時，每個是當致能訊號輸入建立時而被致能， 每個接收該第一事件訊號且每個在致能時產生輸出資料位 $，指示被致能時當計時之時該第一事件訊號的現態； 第一裝置(36/38)，用於等待訊號緣發生後，建立輸入 至第一組複數個邏輯裝置中每個之致能訊號，並用於第一 事件訊號緣發生後，解除建立輸入至第一組複數個邏輯裝 置中每個之致能訊號；以及 第一計數器(62)，用於計算發生在等待訊號緣與第一 事:件訊號緣之間的時序訊號緣的第一個數目， 其中，該第二時間量測單元包含： 第二複數個邏輯裝置，每個是由個別分開的一個時序 訊號加以計時，每個是在當以建立之致能訊號輸入時而致 能’每個接收該第二事件訊號，以及每個在被致能時產生 輸出資料位元，其指示當計數時該第二事件訊號的現態； 第二裝置，用於在等待訊號緣發生後，建立輸入至第 二複數個邏輯裝置中每個之致能訊號，並且用於在第二事 件訊號緣發生後，解除建立輸入至第二複數個邏輯裝置中 3 ^紙7長尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ..........................裝..............訂-................線 (請先閲讀背面之注意事項再填寫本頁) 1223497 B8 C8 D8 六、申請專利範圍 每個之致能訊號；以及 第二個計數器，用於計算發生在等待訊號緣與第二事 件訊號緣之間的時序訊號緣的第二個數目。 8.根據申請專利範圍第7項之裝置，其中，該複數個 第一邏輯裝置與複數個第二組邏輯裝置中的每個邏輯裝置 爲正反器。 9·根據申請專利範圍第2項之裝置，其中，該時序訊 號由第一組時序訊號(T0-T15)與第二組時序訊號(T16-T31) 組成， 其中，該第一時間量測單元包含： 複數個第一邏輯裝置(20(1)-20(15))，每個第一邏輯裝 置是由分開的第一組時序訊號之一加以計時，每個當第一 個以建立之致能訊號(ΕΝ_Α)輸入時被致能，接收該開始訊 號，並且在被致能時產生輸出資料位元，其指示當計時之 時開始訊號的現態； 複數個第二組邏輯裝置(20(16)-20(31))，每個第二邏輯 裝置是由個別分開的該第二組時序訊號之一加以計時，每 個在虽第一個已建AA之致能訊號(EN_B)輸入時被致能，接 收該第一事件訊號，並且在致能時產生輸出資料位元，指 示當計時之時第一事件訊號的現態； 第一個致能裝置(36，40)，用於建立輸入至該第一組 邏輯裝置之第一致能訊號，其回應發生在等待訊號緣之後 的一個第二組時序訊號緣，並用於解除建立第一個致能訊 號，其回應發生在第一事件訊號緣之後的一個第二組時序 _____________ 4 $紙張尺度適財關家標準(CNS)A4規格(210 X 297公澄) " '一 ......................—裝·............訂................線 (請先閲讀背面之注意事項再填寫本頁) 1223497 A8B8C8D8 六、申請專利範圍 訊號緣；以及 第二致能裝置(38，42)，用於建立輸入至第二組邏輯 裝置的該第二致能訊號，回應發生在等待訊號緣之後的一 個第一組時序訊號緣，並且用於解除建立輸入至第二組邏 輯裝置的第二個致能訊號，回應發生在該第一事件訊號緣 之後的一個第一組時序訊號緣。 ^ 10. —種用於量測開始訊號緣與停止訊號緣之間的時間 間隔之裝置，其回應作爲輸入的等待訊號緣，此裝置係包 含： 用於產生週期性時脈訊號之裝置（17); 時序訊號產生裝置（18)，回應用於產生複數個第一時 序訊號與複數個第二時序訊號之時脈訊號，該第一與第二 時序訊號爲週期性且頻率鎖定至該時脈訊號，每個第一與 第二時序訊號每個具有獨特的相位； 第一組邏輯裝置(30(0)-30(15))，每個是由個別分開的 第一組時序訊號之一加以計時，每個當第一個已建立之致 能訊號(ENLA)輸入而致能，每個接收開始訊號且在被致能 時產生第一位元，指示當計時之時開始訊號的現態，由第 一組邏輯裝置產生的第一組位元構成第一個資料範圍； 第二組邏輯裝置(30(16)-30(31))，每個是由個別分開的 第二時序訊號之一加以計時，每個當第二已建立之致能訊 號(EN_B)輸入時而被致能，每個接收開始訊號且在致能時 產生第二位元，指示當計時之時開始訊號的現態，由第二 組邏輯裝置產生的第二位元構成第二個資料範圍； _____5__ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐） ..........................裝·..........i—1T................線 (請先閲讀背面之注意事項再塡寫本頁) 1223497 C8 D8 六、申請專利範圍 第三組邏輯裝置，每個是由個別分開的第一時序訊號 之一加以計時，每個當第三個已建立之致能訊號輸入而致 能，每個接收停止訊號且在被致能時產生第三位元，指示 當計時之時停止訊號的現態，由第三組邏輯裝置產生的第 三組位元構成第三個資料範圍； 第四組邏輯裝置，每個是由個別分開的第二時序訊號 之一加以計時，每個當第四致能訊號踰入時而被致能，每 個接收停止訊號且在致能時產生第四位元，指示當計時之 時停止訊號的現態； 第一致能裝置，接收該等待訊號、第二時序訊號之一 與第一組邏輯裝置產生的第一組位元，用於建立第一致能 訊號，回應在等待訊號緣之後收到的一個第二時序訊號緣 ，以及用於解除建立第一個致能訊號，回應在任一個第一 位元狀態改變之後的一個第二時序訊號緣； 第二致能裝置，接收等待訊號、第一時序訊號之一與 第二組邏輯裝置產生的第二位元，用於建立第二致能訊號 ，回應在等待訊號緣之後收到的一個第一組時序訊號緣， 以及用於解除建立第二致能訊號，回應在任一個第二位元 狀態改變之後的一個第一組時序訊號緣； 第三致能裝置，接收等待訊號、第二組時序訊號之一 、第三組邏輯裝置產生的第三位元與第一致能訊號，用於 建立第三致能訊號，回應在等待訊號緣之後收到的一個第 二組時序訊號緣，以及用於解除建立第三致能訊號在第一 致能訊號被解除建立後，回應在任一個第三位元狀態改變 6 尺度適用中國國家標準（CNS)A4規格(210 X 297公釐) ； .............................裝...........——、1ri.............線 (請先閲讀背面之注意事項再塡寫本頁) 1223497 A8B8C8D8 六、申請專利範圍 之後的一個第二時序訊號緣； 第四致能裝置，接收等待訊號、第一時序訊號之一、 第二組邏輯裝置產生的第二位元與第二致能訊號，用於建 立第四致能訊號，回應在等待訊號緣之後收到的一個第一 時序訊號緣，以及用於解除建立第四致能訊號在第二個致 能訊號被解除建立後，回應在任一個第四位元狀態改變之 後的一個第一組時序訊號緣； 11·根據申請專利範圍第10項之裝置，其係進一步包 含： 用於計算發生在等待訊號緣與解除建立第二個致能訊 號之間，第一與第二時序訊號其中之一的訊號緣的第一個 數目之裝置，並用於產生指示第一個數目之輸出的第一個 計算資料；以及 用於計算發生在等待訊號緣與解除建立第四致能訊號 之間’第一與第二時序訊號其中之一的訊號緣的第二個數 目之裝置，並用於產生指示第二個數目之輸出的第二個計 算資料。 12.根據申請專利範圍第η項之裝置，進一步包含了 用來處理由第一組、第二組、第三組與第四組邏輯裝置所 產生的第一、第二、第三與第四資料位元之裝置，且第一 與第二產生代表開始訊號緣與停止訊號緣之間的時間間隔 之輸出時間間隔資料。 13·根據申請專利範圍第1〇項之裝置，其中，該時序 訊號產生裝置係包含·· 7 適用中國國家標準(CNS)Α4規格(210 X 297公釐） ..........................等 .............、玎...........……t (請先閱讀背面之注意事項再填寫本頁) 1223497 A8 D8 六、申請專利範圍 複數個第一組閘，串聯連接構成第一個延遲線，時脈 訊號加至第一個延遲線作爲輸入，每個第一組閘產生個別 分開的一個第一組時序訊號； 複數個第二組閘，串聯連接構成第二個延遲線，由第 一個延遲線的第一組閘的最後一個所產生的第一個時序訊 號，被加至第二個延遲線的第二組閘的第一個作爲輸入， 每個第二組閘產生分開的一個第一組時序訊號；以及 鎖相控制器，接收時脈訊號與第二個延遲線所產生的 輸出訊號，用以調_閘的交換速度，使輸出訊號在相位上 鎖定該時脈訊號。1 14·根據申請專利範圍第1〇項之裝置，其中，該時序 訊號產生裝置係包含： 用於產生第一與第二時序訊號的環型振盪器，其中， 每個第一與第二時序訊號的相位相對於時脈訊號的相位， 是由作爲輸入至環型振盪器的控制訊號大小來控制；以及 鎖相控制器，接收時脈訊號與環型振盪器所產生的第 一與第二時序訊號之一，用於調整該控制訊號的大小，使 第一與第二時序訊號之一在相位上鎖定該時脈訊號。 8 本紙張尺度"^中國國家標準（CNS)A4規格(210 X 297公楚) ..........................裝............... ^................線 (請先閲讀背面之注意事項再填寫本頁)
TW089120645A 1999-10-26 2000-10-04 Apparatus for measuring intervals between signal edges TWI223497B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/427,464 US6246737B1 (en) 1999-10-26 1999-10-26 Apparatus for measuring intervals between signal edges

Publications (1)

Publication Number Publication Date
TWI223497B true TWI223497B (en) 2004-11-01

Family

ID=23694989

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089120645A TWI223497B (en) 1999-10-26 2000-10-04 Apparatus for measuring intervals between signal edges

Country Status (6)

Country Link
US (1) US6246737B1 (zh)
EP (1) EP1243069A4 (zh)
JP (1) JP2003513249A (zh)
KR (1) KR100704349B1 (zh)
TW (1) TWI223497B (zh)
WO (1) WO2001031775A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621767B1 (en) * 1999-07-14 2003-09-16 Guide Technology, Inc. Time interval analyzer having real time counter
US6456959B1 (en) * 1999-07-14 2002-09-24 Guide Technology, Inc. Time interval analyzer having parallel counters
GB2368651B (en) * 2000-10-31 2006-05-31 Consultronics Europ Ltd Method and apparatus for measurement of jitter
JP2004538703A (ja) * 2001-08-03 2004-12-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アナログｆｉｒフィルタ
US6868047B2 (en) * 2001-12-12 2005-03-15 Teradyne, Inc. Compact ATE with time stamp system
US7516032B2 (en) * 2001-12-20 2009-04-07 Stmicroelectronics Pvt. Ltd. Resolution in measuring the pulse width of digital signals
GB2397709B (en) * 2003-01-27 2005-12-28 Evangelos Arkas Period-to-digital converter
US7512196B2 (en) * 2004-06-28 2009-03-31 Guidetech, Inc. System and method of obtaining random jitter estimates from measured signal data
JP4846215B2 (ja) 2004-08-27 2011-12-28 株式会社アドバンテスト パルス発生器、タイミング発生器、及びパルス幅調整方法
WO2006063361A2 (en) * 2004-12-08 2006-06-15 Guide Technology Periodic jitter (pj) measurement methodology
JP2006329735A (ja) * 2005-05-25 2006-12-07 Agilent Technol Inc 時間間隔測定方法および装置
US8255188B2 (en) * 2007-11-07 2012-08-28 Guidetech, Inc. Fast low frequency jitter rejection methodology
US7843771B2 (en) * 2007-12-14 2010-11-30 Guide Technology, Inc. High resolution time interpolator
TWI374284B (en) * 2008-12-16 2012-10-11 Princeton Technology Corp Logic tester and method for simultaneously measuring delay periods of multiple tested devices
US8324952B2 (en) 2011-05-04 2012-12-04 Phase Matrix, Inc. Time interpolator circuit
JP6369866B2 (ja) * 2015-01-20 2018-08-08 国立研究開発法人理化学研究所 時間測定装置
US10895849B2 (en) * 2019-05-13 2021-01-19 Sharp Kabushiki Kaisha Time-to-digital conversion circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983481A (en) * 1975-08-04 1976-09-28 Ortec Incorporated Digital intervalometer
JPH02296410A (ja) * 1989-05-11 1990-12-07 Mitsubishi Electric Corp 遅延回路
US5270666A (en) * 1989-12-22 1993-12-14 Nokia Mobile Phones, Ltd. Method and circuitry for demodulation of angle modulated signals by measuring cycle time
JP2868266B2 (ja) 1990-01-25 1999-03-10 株式会社日本自動車部品総合研究所 信号位相差検出回路及び信号位相差検出方法
GB2296142B (en) * 1994-12-16 1998-03-18 Plessey Semiconductors Ltd Circuit arrangement for measuring a time interval
JP3708168B2 (ja) 1995-06-13 2005-10-19 富士通株式会社 遅延装置
JP3499051B2 (ja) * 1995-06-22 2004-02-23 株式会社アドバンテスト タイミング信号発生回路
JP2793524B2 (ja) * 1995-07-31 1998-09-03 日本電気アイシーマイコンシステム株式会社 時間測定システムおよびその測定方法
US5903522A (en) * 1996-04-19 1999-05-11 Oak Technology, Inc. Free loop interval timer and modulator
JP3123931B2 (ja) * 1996-08-29 2001-01-15 日本電気アイシーマイコンシステム株式会社 時間測定システム及びその時間測定方法
US6121810A (en) * 1998-10-06 2000-09-19 International Business Machines Corporation Integrated delay line calibration method and apparatus for direct access storage device (DASD)

Also Published As

Publication number Publication date
KR20020039350A (ko) 2002-05-25
EP1243069A4 (en) 2006-11-29
US6246737B1 (en) 2001-06-12
EP1243069A1 (en) 2002-09-25
WO2001031775A1 (en) 2001-05-03
KR100704349B1 (ko) 2007-04-05
JP2003513249A (ja) 2003-04-08

Similar Documents

Publication Publication Date Title
TWI223497B (en) Apparatus for measuring intervals between signal edges
TW408550B (en) A master-slave delay locked loop for accurate delay of non-periodic signals
TW425766B (en) Non-integer frequency division device
JPH11110065A (ja) 内部クロック信号発生回路
JP4843480B2 (ja) マイクロプロセッサの動作周波数をスケーリングするカウンタを提供するシステム、装置、および方法
TW399368B (en) A method and apparatus for synchronizing a control signal
KR101045070B1 (ko) 반도체 메모리 장치와 반도체 메모리 장치를 포함하는 반도체 시스템 및 그 동작방법
JP2000156635A (ja) セルフ・タイミング制御回路
JP2006172202A (ja) 半導体装置
US4985640A (en) Apparatus for generating computer clock pulses
TW487923B (en) Delay locked loop for use in semiconductor memory device
TW406471B (en) Synchronous delay circuit for generating synchronous delayed signals with short time and frequency multiplying circuit using the same
JP2005157883A (ja) リセット回路
JPH09167134A (ja) データ同期システム
US6236427B1 (en) Edge placement device
JP2006302056A (ja) クロック制御回路
TW460702B (en) Test apparatus for testing clock generation circuit
TW490568B (en) Timing generation circuit for semiconductor test system
CN114791896A (zh) 片上系统中的时域同步
JPH0755856A (ja) 周期測定装置
JPS62147371A (ja) パルス幅測定器
KR100834399B1 (ko) 반도체 메모리 장치 및 그의 구동방법
US6891417B2 (en) Circuits and methods for alignment of signals in integrated circuits
TW472455B (en) Clock signal generator and the clock signal transmission method thereof
JP2009098019A (ja) 時間計測回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees