TWI223260B - Magnetic random access memory - Google Patents

Magnetic random access memory Download PDF

Info

Publication number
TWI223260B
TWI223260B TW092123740A TW92123740A TWI223260B TW I223260 B TWI223260 B TW I223260B TW 092123740 A TW092123740 A TW 092123740A TW 92123740 A TW92123740 A TW 92123740A TW I223260 B TWI223260 B TW I223260B
Authority
TW
Taiwan
Prior art keywords
layer
aforementioned
memory
value
magnetization
Prior art date
Application number
TW092123740A
Other languages
English (en)
Other versions
TW200405334A (en
Inventor
Yoshiaki Fukuzumi
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200405334A publication Critical patent/TW200405334A/zh
Application granted granted Critical
Publication of TWI223260B publication Critical patent/TWI223260B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Description

玖、發明說明: 【發明所屬之技術領域】 本I明係於具有使用利用磁組效應施行資料之記憶之磁 p元件之记憶胞之磁性隨機存取記憶體。 【先前技術】 明 性隨機存取記憶體(Magnetic Random Access ΜβΠ1〇ΙΤ •以下簡稱MRAM),係指作為資訊之記錄載體,可 隨時改寫、供括 ^ 休待、碩出利用強磁性體之磁化方向之記錄資 訊之固體記憶體之總稱。 MRAM之纪憶胞通常具有疊層多數強磁性體之構造。資 机(尤錄係利用使構成記憶胞之多數強磁性體之磁化之相 寸配置主現平行或反平行對應於2進制資訊,,1,,、”〇”之方式 進仃兌綠具訊之窝入係利用通電流至十字狀交叉配置之 寫入線所產生之電流磁場,使各單元之強磁性體之磁化反 I之方式進仃。纪錄保持時之耗電力原理上為〇,且屬索 使切斷電源,彳乃可彳黑姓〗攸、 、士 乃了保持记錄足非揮發性記憶體。記綠資 〈謂出係利用記憶胞之電阻因構成單元之強磁性體之趣 方向與感測電流之相對角或多數強磁性層之磁化之㈣ 而又化之現象,即利用磁阻效應進行讀出。 MRAM之機能與以往使用電介質之半導體記憶體相^ 具有下列⑴〜(3)所示之諸多優點。⑴具有完全不揮㈣ 且改寫次數可達#次以上。(2)可施行非破壞性讀出, 需更新動作,故可縮短讀出週期。(3)對放射線之耐性H 荷儲存型記憶胞強。騰AM之單位面積之積體度、寫> 87515 1223260 讀出時間預料大致可達與DRAM相同之程度,因此,可望 有效利用其不揮發性之大特色,應用於可攜式機器用之外 部記憶裝置、同時搭載LSI之用途,甚至於個人電腦之主記 憶體。 在目前正進行實用化之探討中之MR AM中,係使用在記 憶胞形成強磁性隨道接合作為磁阻元件之MTJ (Magnetic Tunnel Junction:磁隧道接合)元件(例如參照ISSCC 2000 Digest Paper TA7.2)。MTJ元件主要係由強磁性體/絕緣層/ 強磁性體之三層膜所構成,電流可鐵過絕緣層隧道而流$ 通。接合之電阻值與兩強磁性金屬層之磁化之相對角之餘 弦成正比地變化,兩極化反平行時,可取得極大值。此為 TMR (Tunneling Magneto Resistive :隨道磁阻)效應,例如 在NiFe/Co/Al2〇3/Co/NiFe中,已在50〇e以下之低磁場中, 發現超過25%之磁阻變化率。 在MTJ元件之構造方面,已知有利用雙方之強磁性體之 保持力差來保持資料之保持力差型之MTJ元件。此外,獲0 悉也有基於改善磁場感度或降低寫入電流之目的,鄰接一 方之強磁性體而配置反強磁性體’不望精此固定磁化方向 之所謂自旋閥構造之MTJ元件(例如參照Jpn. J. Appl. Phys。 36, L200 (1997) ° 但,為了開發具有Gb級積體度之MRAM,尚留下若干有 待解決之問題。其一係MTJ元件之加工差異而產生之接合 電組織差異比TMR效應更不能加以忽視,以致於顯著地難 以加以讀出。為了解決此問題,有人提議採行自我基準型 87515 -6- 1223260 之謂出操作。在此方法中,伤接τ r係%用以下之步騾執行其讀出 操作: 首先,檢測依據記憶於位於讀㈣象之位址之對象記憶 胞之記憶資料之電的特性值’將其料於資料緩衝器。兑 次,將T資料窝入該對象記憶胞,並加以讀出,藉以檢測 依據"Γ,資料之電的特性值,將其儲存於,, 次,將T資料寫人該對象記憶胞,並加以讀出,藉以檢測 依據0資料之私的特性值,將其儲存於"〇 ”資料緩衝器。最 後,比較儲存於各資料缓衝器之依據資料之電的特性值、 與分別依據”1”資料及”〇,,資料之電的特性值,並判斷記憶資 料之值。 如上所述,自我基準型之讀出操作基本上屬於破壞性讀 出,因此,例如記憶資料為"丨,,時,在判斷記憶資料之值之 後,有必要再寫入"丨,,資料。又,由於需經過複雜之程序才 能完成讀出,故讀出動作速度可能降低,無法實現高速記 憶體,且因附帶有2次之寫入動作,故也會增大讀出時之耗 電力。 因此’最好能提供可利用少於自我基準型之讀出操作之 工序’且以非破壞性讀出之形態執行低誤差之讀出之 MRAM。 【發明内容】 【相關申請案交叉參考】 本申凊案係以先前於2002年9月10日提出之日本特願 2002-264215號公報揭示之申請案為基礎,茲主張優先權, 87515 1223260 該案之全部内容可經由參照方式引用於本案。 本發明之第1觀點之磁性隨機存取記憶體係包各· =胞陣列’其係將以包含夹著隨道阻擒膜:配設之記 =基率層,在前述記錄層記錄資料之磁阻元件作為記 兀件〈記憶胞配設於配置成矩陣狀之各位址者,· 子凡線’其係連接於前述記憶胞陣列之各列者; 么兀線’其係連接於前述記憶胞陣列之各行者; 列解碼益,其係選擇前述字元線者;及 行解碼器,其係選擇前述位元線者; 在讀出記憶於前述記憶胞陣列内之選擇記憶胞之記憶層 <記憶資料之際,利„述字元線及前述位元線中至少一 、'面將可不破壞則述記憶資料而改變前述選擇記憶胞 之基準層之磁化方向士鴒 <嘴出用《磁%犯加至前述磁阻元 件,一面執行讀出操作,以判斷前述記憶資料之值。 、^W述第1觀點中’讀出前述記憶資料之際,可不施加前 =讀出狀料而執㈣出,藉以制前輯擇記憶胞之 包的特性值之基本值,利用一面施加讀出用之磁場,一面 執仃I買出,藉以檢測前述選擇記憶胞之電的特性值之基準 利用比較$逑基本值與前述基準值,即可判斷前逑記 憶資料之值。 Θ 本發明之第2觀點之磁性隨機存取記憶體之特徵在於包 含: ' 兹阻元件,其係包含夹著隧道阻擋膜而配設之記錄層與 基準層’在前逑記錄層記錄資料者;及 87515 1223260 電流驅動線,其係選擇地將 町兹%她加至i述磁阻元件杳· I述記錄層包含第丨強磁性層, , 臨』处基準層包含第2強磁性 層,對由則述電流驅動源施加 土則逑磁阻兀件之磁場,保 持第2強磁性層之磁化方向 < 1禾待力係被設疋於小於保祛 第1強磁性層之磁化方向之保持力。 、待 在莉述第2觀點中,前述基準 +臂係構成在未將電流通至前 述電流驅動源之狀熊下,可蚀乂、+、斤 狀心下可使則逑第2強磁性層之磁化方向 不依料前述第!強磁性層之磁化方向而成為特定方向。 、在前述第2觀點中,前述基準層係構成在未將電流通至前 述電流驅動源之狀態下’可使前述第2強磁性層之磁化方向 依存於前述第1強磁性層之磁化方向而加以決定。 【實施方式】 以下,參照圖式說明有關本發明之實施形態。又,在以 下之說明中,對於具有約略同一機能之構件,附以同一符 號,僅在有必要時才作重複說明。第丨實施形態 (第1實施形態) 圖1係表示本發明之第1實施形態之MRAM之區塊圖。此 MRAM具有同步型之記憶體晶片構成。 此MRAM具有在配置成矩陣狀之各位址配設以磁阻元件 作(MTJ元件)為記憶元件之記憶胞24之記憶胞陣列2丨。在記 憶胞陣列2 1之各列連接字元線22,在記憶胞陣列2 1之各行 連接位元線23。又,在圖1中,為了單純化,字元線22係以 代表寫入字元線及讀出字元線兩者之形態顯示。 為了選擇字元線22,配設有列位址缓衝器11、列解碼器 87515 !22326〇 13、15、及列驅動器14、16。為了選擇位元線23,配設有 行位址缓衝器12、行解碼器17、及行驅動器18,又,在位 元線23,連接著以後述之形態執行記憶資料之讀出用之感 測電路1 9。感測電路19包含A/D變換器25、第1資料緩衝器 26、第2資料緩衝器27、及比較器29等。 列位址缓衝器11及行位址缓衝器12係連接於產生位址訊 號及資料訊號等之控制部CS1。控制部CS 1係以與記憶胞陣 列21等同時搭載於同一基板上,或以有別於記憶胞陣列2】 等之元件形態形成。來自控制部CS1之位址訊號係暫時分別 被鎖存於列位址緩衝器11及行位址緩衝器丨2。 讀出時,依據被鎖存之位址訊號,在列解碼器13及行解 碼斋17刀別&擇列及行。在寫入時,電流由行驅動器1 8流 m至對象之記憶胞24之位元線23,同時,對應於窝入資訊 心電流由左右之列驅動器14、16施加至相當於對象之記憶 胞24之位址之字元線22。 在本實施形態iMRAMf,欲讀出記憶於記憶胞陣列内 4¾擇記憶胞之記憶資料之際,以下列之步驟執行操作。 又,此讀出操作如後所述,可設法利用包含MTJ元件之記 憶胞24之構造予以達成。 首先,不將磁場施加至選擇記憶胞之MTJ元件而執行讀 出,藉以檢測選擇記憶胞之電的特性(典型上為電阻)之基本 值和'此基本值之資料儲存於第1資料緩衝器26。其次,一 面利用具有作為產生磁場用之電流驅動線之機能之字元線 22及位兀線23之至少—方施加讀出用之磁場於選擇記憶胞 87515 -10- 1223260 之MTJ元件’ 一面執行讀出’藉以檢測選擇記憶胞之電的 特f生之基準值將此基準值之資料儲存於第2資料緩衝器 27。其次,利用比較器29比較儲存於第丨及第2資料缓衝器 26、27之基本值與基準值,藉以判斷記憶資料之值例如為 ’’Γ,或,’0"。 圖2係表示相當於本發明之第1實施形態之M R A Μ之2個 記憶胞之部分之平面圖,圖3及圖4係分別為沿著圖2之 ΙΙΙ-ΙΙΙ線及IV-IV線之剖面圖。 在半導體基板40形成Mos電晶體41作為讀出用之開關元籲 件。MOS電晶體41具有形成於基板4〇之表面内之源擴散層 42及汲擴散層43、及介著閘絕緣膜配設於基板4〇之表面之 通道區域上之閘極44。閘極44係由與圖3之紙面成正交而延 伸之讀出字元線(在圖1中以字元線22所代表者)之一部分所 構成。源擴散層42係經由插塞45連接於讀出源線46。 另一万面,MOS電晶體41之汲擴散層43係經由插塞47、 49及配線層48、50、51而連接於MTJ元件35。MTJ元件35 係夾在配線層51與一方之窝入用電流驅動線之位元線# 57(在圖1中以位元線23所代表者)之間。在MTJ元件%之正 下方介著絕緣膜而配置有作為他方之窝入用電流驅動線之 寫入字元線56(在圖1中以字元線22所代表者)。窝入字元線 56係向垂直於位兀線57之延伸方向(行方向)之方向(列方向) 延伸。在圖3及圖4中,符號54、55係分別表示層間絕緣膜 及元件分離絕緣膜。 寫入丰元線56與位元線57如圖2所示,互相正交而形成交 87515 -11- 1223260 叉矩陣。配置於寫入字元線56與位元線57之各交點之^固 MTJ元件35係對應於圖!所示之丨個記憶胞以。利用流通至 窝入字元線56之電流及流通至位元線57之電流所形成之磁 場,將資料寫入MTJ元件35。又,在圖3中,雖採用位元線 57位於寫入字元線56之上方之構成,但也可採用相反之構 成。 各MTJ元件35係具有央著隧遒阻擋膜%而配設之記錄層 37與基準層38,在記錄層37記錄著資料。記錄層”與基準 層3 8均具備強磁性層,各強磁性層係由含有卜、Ni、之 強磁性合金之單層或多層膜所構成。MTJ元件35例如對由 寫入竽元線(電流驅動源)56施加至以刃元件35之磁場,係將 保持基準層38之強磁性層之磁化方向之保持力設定於小於 保持記錄層37之磁性層之磁化方向之保持力。在此,所稱 「保持磁化方向之保持力」,具體上係意味著使該磁化方向 反轉所需之最小限度之磁場大小。又,有時也可使用「保 磁力」之字眼取代「保持力」。 因此’使基準層38之強磁性層之磁化方向反轉所需之流 通至寫人字元線56之電流之絕對值之最小值之電流值小於 使保持記錄層37之強磁性層之磁化方向反轉所需之流通至 窝入字元線56之電流之絕對值之最小值之電流值。即,將 特疋值惑迅/儿通至寫入字元線56時,可將不改變記錄層37 〈磁性層《磁化方向而改變基準層38之強磁性層之磁化方 向之磁場施加至MTJ元件35。 欲利用此種構成,讀出記憶於MTJ元件35之記錄層37之 87515 -12- ^23260 記憶資料之際,以下列之步驟執行操作。即首先,不將電 a通至寫入字元線56(不將磁場施加iMTJ元件35)而執行 讀出,藉以檢測MTJ元件之電的特性(典型上為電阻)之基本 值。其次,利用使上述之特定值之電流通至窝入字元線%, 面將僅使基準層3 8之強磁性層之磁化方向改變或使其朝 向特定方向之讀出用之磁場施加至MTJ元件35,一面執行 碩出,藉以檢測MTJ元件3 5之電的特性之基準值。其次, 比較基本值與基準值,藉以判斷記憶資料之值例如為1,,或 ,,0,,。 在上逑MTJ元件35之記憶資料之讀出操作中,形成讀出 用之磁場所需之電流值及記憶資料之值之判斷形態因包含 MTJ元件之圮憶胞24之構造而異。有關此等之詳細情形, 擬在以下之實施形態中,逐次加以說明。 (第2實施形態) 圖5及圖6A係表示本發明之第2實施形態之MRAM之各記 憶胞之MTJ元件之縱剖側面圖及平面配置圖。又,本實施 形態之MRAM之全體之構成之區塊圖實質上與圖丨所示相 同,且各記憶胞周圍之配線構造及層構造實質上與圖2至圖 4所示相同。 如圖5所示,此MTJ元件60係配置於圖3所示之乂刃元件35 之位置,即被夾在配線層51與位元線57之間。MTJ元件60 係具有夾著隧道阻擋膜(絕緣膜)61而配設之記錄層62與基 準層63之自旋閥構造。記錄層62由含有pe、Ni、Co之強磁 性合金之單層或多層膜所構成。記錄層62之底面電性連接 87515 -13- 1223260 於配線層5 1。 另一方面,基準層63係由隧道阻擋膜61侧,利用含有Fe、 Ni、Co之強磁性合金之單層或多層膜所構成之強磁性層 6 6、Ru等非磁性層6 7及高保磁力層6 8所形成。高保磁力層 68係包含含有Fe、Ni、Co之強磁性合金之單層或多層膜所 構成之強磁性層68a、及至少一層之ptMn等反磁性體之薄膜 所形成之反強磁性層68b。反強磁性層68b之上面經由配線 5 8電性連接於位元線5 7。
又,MTJ元件60也可構成雙自旋閥構造之MTJ元件。此 時,MTJ元件60係具有夾著記錄層而配設之2個隧遒阻擋 膜、與配設於2個隧道阻檔膜外側之2個基準層。記錄層及 各基準層之構造係與例如圖5所示者相同。採用雙自旋閥構 造時,可降低對施加電壓之磁阻變化率之減少,提高耐壓。 MTJ元件60對由寫入字元線(電流驅動源)56(參照圖3)施 加至MTJ元件60之磁場,係將保持基準層63之強磁性層% <磁化方向之保持力設定於小於保持記錄層62之強磁性層 之磁化方向之保持力。因此,將特定值之電流通至寫入字_ 兀線56時’可將不改變記錄層62之強磁性層之磁化方向而 夂基準層63之強磁性層66之磁化方向之磁場施加至 元件60。 此種兹化方向之保持力之設定可利用減弱基準層Μ之高 保磁力層6 8與強磁性層6 6之耦合力之方式予以實現。在圖$ 斤、構t中利用央在高保磁力層68與強磁性層66之間 <非磁性層67來減弱兩層間之耦合力。又 為了減弱基準 87515 -14 - 1223260 層6之向保磁力層68與強磁性層66之搞合力,可適宜地採 用薄化高保磁力層68之膜厚、薄化強磁性層⑽身之膜 厚曰加非磁性層67之膜厚等之條件變更方式。為了防止 記錄層(強磁性層)62之磁化方向之反轉,對朝向記錄層62 4合易磁化軸方向,最好將記錄層62之磁化方向之保持力 汉定為基準層63之強磁性層66之磁化方向之保持力之2倍 以上。 如圖6A所示,假設位元線57之延伸方向為χ方向,窝入 字元線56(參照圖3)之延伸方向為γ方向時,記錄層以之長 軸万向及容易磁化軸方向平行於χ方向。另一方面,基準層 63之強磁性層66之容易磁化軸方向及反強磁性層6肋之磁 化万向也平行於χ方向,因此,與賦予讀出用之磁場用之寫 入字元線56之延伸方向(γ方向)成正交。 依據本實施形態,欲讀出記憶於記憶層62之記憶資料之 際,可利用下列之步騾執行操作。在下列讀出操作之說明 中,記憶資料為”1”時,為初期狀態,即記錄層62之強磁性 層及基準層63之強磁性層66之磁化方向分別處於圖6A中之 箭號Mil、M12所示之狀態。又,將讀出用之電流kef 電流通至寫入字元線56時,可將不改變記錄層62之強磁性 層之磁化方向而使基準層63之強磁性層66之磁化方向反轉 (大致180度旋轉)之磁場施加至mtj元件。 不通電流至寫入字元線而讀出(基本值)。 一面通Iref 1至寫入字元線而讀出(基準值)。 比較基本值與基準值而判斷記憶資料之值。 87515 -15- 1223260 若基本值 > 基準值,則記憶資料為"丨,,。 若基本值 <基準值,則記憶資料為,,〇"。 即,在初期狀態下,記錄層62之自旋(磁化方向)與基準層 63之自旋(磁化方向)平行時,在流通讀出用之電流1之 ’、月間’兩自旋成為反平行,隧道磁阻會增加。另一方面, 在初期狀態下,記錄層62之自旋與基準層63之自旋反平行 時,在流通讀出用之電流Iref }之期間,兩自旋成為平行, 隧道磁阻會減少。因此,觀察基本值與基準值之關係,即 可判斷記憶資料為”1”或"〇,,。 依據本實施形態,可利用不反轉記錄層62之自旋(磁化方 向)而僅反轉基準層63之自旋(磁化方向),以執行非破壞性 靖出。基準層63之自旋方向在使窝入字元線56之電流恢復 為〇時,可利用高保磁力層68與強磁性層66之耦合力而恢復 原狀。換j之,可利用一面將電流通至寫入字元線%,一 面執行獲得基準值用之讀出工序,來減少以往之自我基準 方式之操作工序數。 、又,記錄層62為了改善其資料保持特性,最好具有容易 、、軸方向之長度與難以磁化軸方向之長度之比大幅偏離 之形狀矢方性。在本實施形態中,記錄層62係將對難以磁 、軸方向之長度之容易磁化軸方向之長度之比(X方向長/γ 方向長)設定於1.5以上。 另方面,基準層63最好將對難以磁化軸方向之長度之 备易磁化軸方向之長度之比(X方向長/Y方向長)設定於1或 低A 1,藉此,可利用來自寫入字元線%之讀出用之磁場, 87515 -16- 使基準層63之強磁性層66之磁化方向容易反#。即,容易 將形成讀出用之磁場用之電流值抑料較小值。因此,可 降低讀出時之耗電力,抑制讀出時對鄭接記憶胞之記錄層 62之W響,提鬲mrAM之可靠性。 土、此觀占’在圖6A所TF之構造中,記錄層62係形成長 轴長(容易磁化軸方向)/短軸長(難以磁化抽方向)之比為2 ^睛圓形狀’基準層63則形成圓形。又,在圖㈣斤示之構 、Q中》&錄層62與基準層63均形成橢目形狀,記錄層62之 長軸方向(容易磁化軸方向)與基準層63之長軸方向(容易磁 化轴方向)互相正交。 依據本實施形態,可利用非破壞性讀出,實現與以往之 自我基準方式同程度之讀出訊號量差,因此,可防止因製 程所引起之記憶胞之個體差導致可靠性之降低。且因可減 少以往之自我基準方式之操作工序數,故可執行高速動作。 (第3實施形態) 圖7及圖8係表示本發明之第3實施形態之mram之各記 te胞之MTJ元件之縱剖侧面圖及平面配置圖。又,本實施 形態之MRAM之全體之構成之區塊圖實質上與圖丨所示相 同,且各記憶胞周圍之配線構造及層構造實質上與圖2至圖 4所示相同。 依據上述第2實施形態’利用丨次之讀出動作,可由平走 之多數位元線一次地讀出屬於1條寫入字元線%之η個位元 之資訊。但,考慮寫入動作時,多半採用利用通至位元線 之電流方向分別寫入,,Γ,與,,0,,之構造。像第2實施形態一 87515 -17 - 1223260 般,在圮錄層62之強磁性層之容易磁化軸方向與窝入字元 、'表56之延伸方向(γ方向)互相正交時,為了窝入於屬於1條 寫入字兀線56又全部n個位元,需要施行心欠之窝入動作。 對此,依據第3實施形態,讀出/寫入均只要分別丨次即可完 成在屬於1條寫入字元線個位元之讀寫動作。 如圖7所示,此MTJ元件7〇係配置於圖3所示之mtj元件h 之位置,即被夹在配線層5丨與位元線5 7之間。MT了元件7 〇 係具有夾著隧道阻擋膜(絕緣膜)71而配設之記錄層72與基 準層73之自旋閥構造。記錄層72由含有以、Ni、c〇之強磁 性合金I單層或多層膜所構成。記錄層72之底面電性連接 於配線層5 1。 另一方面,基準層73係由隧道阻擋膜71侧,利用含有以、 Ni、Co之強磁性合金之單層或多層膜所構成之強磁性層 76、Ru等非磁性層77及高保磁力層78所形成。高保磁力^ 7 8係包含含有Fe、Ni、Co之強磁性合金之單層或多層膜所 構成之強磁性層78a、及至少一層之PtMn等反強磁性體之薄 膜所形成之反強磁性層78b。反強磁性層78b之上面經由配 線58電性連接於位元線57。 MTJ元件70對由寫入字元線(電流驅動源)56(參照圖3)施 加至MTJ元件70之磁場,係將保持基準層73之強磁性層% 之磁化方向之保持力設定於小於保持記錄層72之強磁性層 之磁化方向之保持力。因此,將特定值之電流通至窝入字 元線56時,可將不改變記綠層72之強磁性層之磁化方向而 改變基準層73之強磁性層76之磁化方向之磁場施加至mtj 87515 -18 - 元件70。 此種磁化方向之保持力之設定如第2實施形態所示,可利 用減弱基準層73之高保磁力層78與強磁性層%之搞合力之 方式丁 乂貫現又,如第2實施形態所示,MTJ元件70也可 構成雙自旋閥構造之MTj元件。 如圖8所不,作又设位元線57之延伸方向為X方向,窝入字 元線56(參照圖3)之延伸方向為γ方㈣,記錄層η之長轴 方向及容易磁化軸方向平行於Υ方向。另-方面,基準層73 之強磁性層76之長軸方向平行於χ方向,因此,與賦予讀出 用之磁場用之寫人字元線56之延伸方向(γ方向 >成正交。 又’基準層73之反強磁性層78b之感應磁異方性之軸平行於 Y方向’基準層73之強磁性層76之感應磁異方性之轴平行於 X方向。 利用此種構成,基準層73之強磁性層76之磁化方向在外 部磁場不存在之狀態τ,利用與反強磁性層爲之搞合力而 朝向Y万向。另-万面’在外部有又方向之磁場存在之狀態 下,基準層73之強磁性層76之磁化方向利用其形狀磁里: 性及感應磁異方性,容易朝向χ方向。又,感應磁異方性之 方向具體而言,例如在一面施加磁場,一面沉積磁性 “旲《處理、及一面施加磁場,一面將磁性體膜退火之處 理中,與施加之磁場方向大致一致。 依據本實施形態,欲讀出記憶於記錄層之記憶資料之 際,可利用下列之步騾執行操作。此時之動作原理雖與第2 實施形態相同,但在利用寫入字元線%將讀出用之磁場施 87515 -19- 1223260 加至MTJ元件70之期間,基準層73之強磁性層76之磁化方 向與記錄層72之強磁性層之磁化方向大致成為正交。 在下列讀出操作之說明中,記憶資料為”丨,,時,為初期狀 態,即記錄層72之強磁性層及基準層73之強磁性層%之磁 化方向分別處於圖8中之箭號M21、M22所示之狀態。又, 將讀出用之電流Iref 2之電流通至寫入字元線56時,可將不 改變記錄層72之強磁性層之磁化方向而使基準層73之強磁 性層76之磁化方向改變(大致9〇度旋轉)之磁場施加至mtj 元件70。 不通電流至寫入字元線而讀出(基本值)。 一面通Iref 2至寫入字元線而讀出(基準值)。 比較基本值與基準值而判斷記憶資料之值。 若基本值 > 基準值,則記憶資料為”丨,,。 若基本值 < 基準值,則記憶資料為,,〇,,。 即,在初期狀態下,記綠層72之自旋(磁化方向)與基準層 73之自旋(磁化方向)平行時,在流通讀出用之電流2之 期間,兩自旋方向成大致直角,隧道磁阻會增加。另—方 面,在初期狀態下,記錄層72之自旋與基準層乃之自旋反 平行時,在流通讀出用之電流^·#〕之期間,兩自旋成為大 致直角,隧道磁阻會減少。因此,觀察基本值與基準值之 關係’即可判斷記憶資料為,’ Γ,或,’〇,’。 依據本實施形態,基本值與基準值之訊號量差小於第2 實施形態。此係由於在第2實施形態中,利用使基準層。之 自旋反轉觀察(平行—反平行)或(反平行—平行)變化之際 87515 -20 - 1223260 之訊號量變化;相對地,在第3實施形態中,基準層73之自 旋並不「反轉」而僅止於「大致90度旋轉」,只能獲得(平 行—正交)或(反平行—正交)之變化部分之訊號量變化之 故。因此,在第3實施形態中,訊號量變化量大致為第2實 施形態之一半程度,但在比較基本值與基準值而判斷記憶 資料之值上,已充分足夠。 另一方面,依據第3實施形態,除了第2實施形態之效果 外,上可獲得以下之效果。即,由於使記錄層72之容易磁 化軸方向平行於寫入字元線5 6,故讀出/寫入均只要分別^ 次即可完成在屬於1條寫入字元線56之η個位元之讀寫動 作。且可避免通以讀出用之電流lref 2導致對記錄層72之錯 誤寫入之危險。此係由於電流通至寫入字元線56之際,施 加至記錄層72附近之磁場方向為記錄層72之難以磁化軸方 向之故。即,即使有大電流流通至窝入字元線56,也不會 使記錄層72之自旋方向反轉而破壞資料。且讀出時流通之
Iref2之容許範圍較寬,可提供難以產生錯誤寫入及錯誤讀 出之MR AM。 又,記錄層72為了改善其資料保持特性,最好具有容易 兹化軸方向之長度與難以磁化轴方向之長度之比大幅偏離 1又形狀兴方性。在本實施形態中,記錄層72係將對難以磁 化軸万向之長度之容易磁化軸方向之長度之比(X方向長/γ 方向長)設定於1.5以上。 、另一万面,基準層73之強磁性層76最好將對容易磁化軸 万向〈長度〈難以磁化軸方向之長度之比(Υ方向長/X方向 87515 -21- 1223260 長)設定於1或低於1,藉此,可利用來自窝入字元線56之讀 出用之磁場’使基準層7 3之強磁性層7 6之磁化方向容易旋 轉大致90度。即,容易將形成讀出用之磁場用之電流值抑 制於較小值。因此,可降低讀出時之耗電力,抑制讀出時 對鄰接記憶胞之記錄層72之影響,提高MRA1V[之可靠性。 基於此觀點’在圖8所示之構造中,記錄層72與基準層73 均形成橢圓形狀,記錄層72之長軸方向(容易磁化軸方向) 與基準層63之長軸方向(容易磁化軸方向)互相正交。 (第4實施形態) 鲁 圖9及圖10A係表示本發明之第4實施形態<MRAM之各 1己憶胞之MTJ元件之縱剖側面圖及平面配置圖。又,本實 施形態之MRAM之全體之構成之區塊圖實質上與圖丨所示 相同,且各記憶胞周圍之配線構造及層構造實質上與圖2至 圖4所τχτ相同。 如圖9所示,此MTj元件8〇係配置於圖3所示之mtj元件 之位置,即被夾在配線層51與位元線57之間。MTJ元件8〇 係具有夾著隧道阻擋膜(絕緣膜)81而配設之記錄層82與基· 準層83之自旋閥構造。記錄層82由含有以、Ni、之強磁 性合金之單層或多層膜所構成之強磁性層所形成。記錄層 82之底面電性連接於配線層5丨。另一方面,基準層μ係由 含有Fe、Nl、Co之強磁性合金之單層或多層膜所構成之強 磁性層所形成。基準層83之上面經由配線58電性連接於位 元線5 7。 又,MTJ元件80也可構成具有2個隧道阻擋膜之元 87515 -22- 1223260 件。此時,MT J元件80係具有夾著記錄層而配設之2個隨道 阻擋膜、與配設於2個隧道阻擋膜外側之2個基準層。記錄 層及基準層之構造係與例如圖9所示者相同。採用具有2個 遂遒阻擋膜之構造時,可降低對施加電壓之磁阻變化率之 減少,提高耐壓。 作為本實施形態之特徵之點,基準層83係異於第2及第3 貫施形態之基準層63、73,並不具有反強磁性層,而僅由 強磁性層所形成。MTJ元件80對由寫入字元線(電流驅動 源)56(參照圖3)施加至MTJ元件8〇之磁場,係將保持基準層 化磁性層(磁化方向之保持力設定於小於保持記錄層 82之磁性層之磁化方向之保持力。因&,將特定值之電流 通至寫入字元線56時,可將不改變記綠層82之磁性層之磁 化方向而改變基準層83之強磁性層之磁化方向之磁場施加 至MTJ元件80。 基準層83《磁化万向之保持力可利用適宜地組合其材事 組成之變更、薄膜化、低縱橫比之形狀等之條件,設定承 小於記錄㈣之磁化方向之保持力。因此,在外部磁場不 存在dHT,基準層83之則以㈣用與記㈣a之箱 合力而依存於記錄層82之磁 ^ 兹化万向加以決足。但,基準 83之自旋(磁化方向)盥 曰 一、 」、记綠層82又自旋(磁化方向)呈現平 行或反平行’則依存於某進、 μ 、丰層83又大小及隧道阻擋膜81之 艇厚。 曰丹令與記錄層82同程度以上之大 隧道阻擋膜81較薄時, Χ 兩者< 自旋方向會成平行。另 87515 -23- 1223260 面,將基準層83加工成小於記錄層82,隧道阻擋膜Μ具有 某種程度之厚度時,㈣之自旋方向會成反平行。處:何 種狀態係由材料、製程、大小等加以決定。但在以下,為 了使說明更為容易起見’將後者之狀態,即實質上益外部 磁場時,列為基準層83之自旋與記錄屬82之自旋呈現反; 行。以下之說明也可容易替代解釋置換成前者之狀態之情 、如圖10A所示,假設位元線57之延伸方向為χ方向,寫入 字元線56(參照圖3)之延伸方向為γ方向時,記錄層a之長 軸方向及容易磁化軸方向平行方向。另—方面,基準層 83之容易磁⑽方向也平行於X方向,因此,與賦予譆出; 〈磁場用之寫入字元線56之延伸方向(γ方向)成正交。 —依據本貫她形怨,欲讀出記憶於記錄層82之記憶資料之 際’可利用下列之步驟執行操作。基準層83之強磁性層之 ^化^如上所述’係利用與記綠層82之㉝合力加以決 足’可利用施加弱的外部 ^ 、 I丨磁知使其反轉。但,在第4實施形 感中’流通至窝入字元蚱 ^ 、 予兀、'泉5 6爻謂出用之電流係用於使基準 層83之磁化方向朝向 一—、 、 木特疋万向,因此,基準層83之磁 化方向在初期狀能下, ^ 已朝向特定方向時,基準層83之磁 化万向不因讀出用夕心 ^ 而改變。此點與在第2及圖3實施 ^ ' 曰u 5貝出用之電流而改變基準層之強磁化方 向 < 點不同。 在下列讀出操作之說明 態,即記錄層82及基準層 中,記憶資料為”1”時,為初期狀 83之強磁性層之磁化方向分別處 87515 -24- 1223260 於圖10A中之箭號M31、M32所示之狀態。又,將讀出用之 電流Iref3之電流通至窝入字元線56時,可將不改變記綠層 82之強磁性層之磁化方向而使基準層83之磁化方向朝向圖 10A中之左方向之磁場施加至mtj元件80。 不通電流至寫入字元線而讀出(基本值)。 一面通Iref 3至寫入字元線而讀出(基準值)。 比較基本值與基準值而判斷記憶資料之值。 若基本值与基準值,則記憶資料為”丨”。 若基本值 <基準值,則記憶資料為"〇"。 即,在初期狀態下,記錄層82之自旋(磁化方向)向右,基 準層83之自旋(磁化方向)向左時,在流通讀出用之電流“Μ 3之期間,兩自旋方向不變,故隧道磁阻會也不變。另一方 面,在初期狀態下,記錄層82之自旋向左,基準層83之自 旋(磁化方向)向右時,在流通讀出用之電流Iref 3之期間, 兩自旋成為平行,隧道磁阻會減少。因此,觀察基本值與 基準值 < 大小關係,即可判斷記憶資料為,,丨"或"〇,,。 依據本實施形態,可利用不反轉記錄層82之自旋(磁化方 向)而僅反轉基準層83之自旋(磁化方向),執行非破壞性讀 出以貫現與以往之自我基準方式同程度之訊號量差。又, 基準層83之自旋方向在使寫人字元線56之電流恢復為〇 :可利用基準層83與記錄層82之核合力而恢復原狀。換 可利用—面將電流通至寫入字元線56,一面執行獲 传基準值用之讀出工序,來減少以往之自我基準方式之操 作工序數。 87515 -25 - 1223260 又,記錄層82為了改善其資料保持特性,最好具有容易 磁化軸方向之長度與難以磁化軸方向之長度之比大幅偏離 形狀異万性。在本實施形態中,記錄層82係將對難以磁 化軸方向 < 長度之容易磁化軸方向之長度之比(X方向長/γ 方向長)設定於1.5以上。 另一方面,基準層83最好將對難以磁化軸方向之長度之 容易磁化軸方向之長度之比(χ方向長/γ方向長)設定於 低於1,藉此,可利用來自寫入字元線56之讀出用之磁場, 使基準層834磁化方向容易反轉。即,容易將形成讀出用 之磁場用之電流值抑制於較小值。因此,可降低讀出時之 耗私力,抑制謂出時對鄰接記憶胞之記錄層82之影響,提 高MRAM之可靠性。 基於此觀點,在圖10A所示之構造中,記錄層82係形成長 軸方向(容易磁化軸方向)/短軸長(難以磁化軸方向)之比為 2之橢圓形狀,基準層83則形成圓形。又,在圖1〇B所示之 構造中,圮錄層82與基準層83均形成橢圓形狀,記錄層82 <長軸方向(容易磁化軸方向)與基準層83之長軸方向(容易 磁化軸方向)互相正交。 又,在本實施形態之MRAM中,MTJ元件80不含反強磁性 層。反強磁性層多半含有^^等金屬原子,κΜη再低溫下也 各勿擴散,故可能劣化隧道阻擋膜之特性,有降低MRAM 心可靠性惑問題。因此,在以往使用MTJ元件之MRAM中, 有必要將MTJ元件形成後支配線工序及電晶體之特性改善 用之退火溫度抑制於30(rc程度。此對於將電晶體之特性作 87515 -26 - 1223260 最大之發揮會造成阻礙。 對此,在本實施形態之MRAM中,基準層83係利用與記 錄層82耦合而決定自旋方向。MTJ元件80因不需要決定基 準層又自旋方向之反強磁性層,故無需使用Μη等元素。因 此,可缓和對MTJ元件80形成後之熱處理工序之限制,形 成更问性能之電晶體。因此,可將MRAM同時搭载於更高 性能之邏輯LSI上。 依據本實施形態,可利用非破壞性讀出,實現與以往之 自我基準方式同程度之讀出訊號量差,因此,可防止因製 程所引起之記憶胞之個體差導致可靠性之降低。且因可減 少以往之自我基準方式之操作工序數,故可執行高速動作。 (第5實施形態) 圖11係表示本發明之第5實施形態之MRAM之各記憶胞 惑MTJ元件之縱剖侧面圖。又,本實施形態<mram之全體 之構成之區塊圖實質上與圖丨所示相同,且各記憶胞周圍: 配線構造及層構造實質上與圖2至圖4所示相同。 本貪施形態之MTJ元件90係疊層2個圖9所示之第4實施 形態之基準層與記錄層部分,可在丨個記憶胞中執行多位元 之記錄。此MTJ元件90係配置於對應於2個圖3所示之mtj 元件35之位置,即被夹在配線層51與位元線”之間。 如圖11所示,此MTJ元件90係具有夹著第!隧道阻檔膜(絕 緣膜)91而配設之第1記錄層92及第1基準層93、與夾著第2 隧道阻擂膜(絕緣膜)96而配設之第2記錄層97及第2基準層 98。第1基準層93與第2基準層98之間介著非磁性層95。第j 87515 -27- 1223260 尤錄層92足底面電性連接於配線層51。第2記錄層97之上面 電性連接於位元線57。各記錄層92、97由含有Fe、Ni、c〇 足強磁性合金之單層或多層膜所構成。另一方面,各基準 ^ 98由含有Fe、Ni、Co之強磁性合金之單層或多層膜 所構成。 MTJ兀件90對由寫入字元線(電流驅動源)56(參照圖3)施 加至MTJ元件90之磁場,係將保持第i基準層93之磁化方向 之保持力設定於小於保持第丨記綠層92之磁性層之磁化方 向之保持力,且將保持第2基準層98之強磁性層之保持力設 定於小於保持第2記錄層97之磁性層之磁化方向之保持 力。又,將保持第1記錄層92之磁化方向之保持力設定於小 於保持第2记錄層97之磁化方向之保持力。第丨及第2基準層 93、98之磁化方向在不將電流通至窝入字元線56之狀態 下,分別依存於第1及第2記錄層92、97之磁化方向而加以 決定。 第1及第2記錄層92、97之長軸方向及容易磁化軸方向平 行於位元線57之延伸方向。另一方面,第i及第2基準層93、 98之容易磁化軸方向也平行於位元線57之延伸方向,因 此,與賦予讀出用之磁場用之窝入字元線56之延伸方向成 正交。 依據本實施形態,欲讀出記憶於第1及第2記錄層92、97 之記憶資料之際,可利用下列之步騾執行操作。在此,將 分別使第1及第2基準層93、98反轉所需之寫入字元線56之 最小值電流設定為Iref 41、iref 42,且設定lref 41大於Iref 87515 -28- 1223260 42 〇 不通電流至寫入字元線而讀出(基本值)。 一面通Iref 41至窝入字元線而讀出(第!基準值)。 一面通Iref 42至窝入字元線而讀出(第2基準值)。 比較基本值與第1基準值而判斷記綠層92之記憶資料之 值。 ' 比較基本值與第2基準值而判斷記錄層97之記憶資料之 值。 ' 又,也可使第1及第2記錄層92、97之容易磁化軸方向互 相正叉,以增大寫入時之錯誤寫入容許範圍。在此情形下, 讀出時,可使第1及第2基準層93、98反轉,例如,在第 綠層92之讀出時,將Iref41通至寫入字元線兄,在第2記錄 層97之讀出時,將Iref 42施加至窝入位元線57。因此,可 實現更穩定動作之MRAM。 依據本實施形態,除了第4實施形態之效果之外,尚可縮 小單位位元之單元面積,故可實現MRAMi更高密度化。 如上所述’依據本發明之第1至第5實施形態,可利用少 於自我基準型之讀出操作之工序,且以非破壞性讀出之形 怨,提供可執行低誤差之讀出之MRAM。 有鐘於精通此技藝者可輕易地對本發明之實施形態加以 模仿或欠更’獲取附加利益。因此,從廣義而言,本發明 义内容不應僅限定於上述特殊細節及代表性之實施形態。 從而’在不背離其精神或一般發明概念下,如所附申請專 利範圍等闡述之要旨之範圍内,當然可作種種之變更,不 87515 -29- 1223260 待贅言。 【圖式簡單說明】 圖1係表示本發明之第1實施形態之MRAM之區塊圖。 圖2係表示相當於本發明之第1實施形態之MRAM之2個 記憶胞之部分之平面圖。 圖3係沿著圖2之III-III線之剖面圖。 圖4係沿著圖2之IV-IV線之剖面圖。 圖5係表示本發明之第2實施形態之MRAM之各記憶胞之 MT J元件之縱剖侧面圖。 圖6A係表示圖5所示之MTJ元件之平面配置圖,圖6B係表 示其變更例之平面配置圖。 圖7係表示本發明之第3實施形態之MRAM之各記憶胞之 MT J元件之縱剖侧面圖。 圖8係表示圖7所示之MTJ元件之平面配置圖。 圖9係表示本發明之第4實施形態之MR AM之各記憶胞之 MTJ元件之縱剖侧面圖。 圖10A係表示圖9所示之MTJ元件之平面配置圖,圖10B 係表示其變更例之平面配置。 圖11係表示本發明之第5實施形態之MRAM之各記憶胞 之MT J元件之縱剖侧面圖。 【圖式代表符號說明】 11 列位址緩衝器 12 行位址缓衝器 13 列解碼器 •30 - 87515 1223260 14 列驅動器 15 列解碼器 16 列驅動器 17 行解碼器 18 行驅動器 19 感測電路 21 記憶胞陣列 22 字元線 23 位元線 24 記憶胞 25 A/D變換器 26 第1資料緩衝器 27 第2資料緩衝器 29 比較器 35 MTJ元件 36 隧道阻擋膜 37 記錄層 38 基準層 40 半導體基板 41 MOS電晶體 42 源擴散層 43 汲擴散層 44 閘極 87515 - 31 - 1223260 45 插塞 46 讀出源線 47 插塞 48 配線層 49 插塞 50 配線層 51 配線層 54 層間絕緣膜 55 元件分離絕緣膜 56 寫令兀線 57 位元線 58 配線 60 MTJ元件 61 隧道阻擋膜 62 記錄層 63 基準層 66 強磁性層 67 非磁性層 68 南保磁力層 70 MTJ元件 71 隧道阻擋膜 72 記錄層 73 基準層 87515 32 - 1223260 76 強磁性層 77 非磁性層 78 雨保磁力層 68a 強磁性層 68b 反強磁性層 78a 強磁性層 78b 反強磁性層 CS1 控制部 Mil 箭號 M12 箭號 M21 箭號 M22 箭號 80 MTJ元件 81 隧道阻擋膜 82 記錄層 83 基準層 M31 箭號 M32 前號 90 MTJ元件 91 第1隧道阻擋膜 92 第1記錄層 93 第1基準層 95 非磁性層 87515 -33 - 1223260 96 97 98 隧道阻檔膜 第2記錄層 2基準層 87515 -34-

Claims (1)

  1. 拾、申請專利範圍: L 一種磁性隨機存取記憶體,其特徵在於具備: 二記憶胞陣列,其係將以具有央著隨道阻擋膜而配設之 兄錄層與基準層,在前述記錄層記錄資料之磁阻元件作 為記憶元件之記憶胞配設於配置成矩陣狀之各位址者; 字元線,其係連接於前逑記憶胞陣列之各列者; 位元線,其係連接於前逑記憶胞陣列之各行者; 列解碼器,其係用作選擇前述字元線者;及 行解碼器,其係用作選擇前述位元線者; 在讀出記憶於前述記憶胞陣列内之選擇記憶胞之吃錄 ^之記憶資料之際,制前述字元線及前述位元線之至 少-万,-面將不破壞前述記憶資料而可改變前述選擇 記憶胞之基準層之磁化方向之讀出用之磁場給與前述磁 阻兀件’ 一面施行讀出之操作,以判斷前述記憶資料之 值者。 2.如申請專利範圍第丨項之記憶體,其中 讀出前述記憶資料之際,藉由不給與前述讀出用之磁 —執行讀出’檢測前述選擇記憶胞之電氣特性之基本 值,並且藉由一面給與前述讀出用之磁場,一面執行讀 出::測前述選擇記憶胞之電氣特性值之基準值,藉由 3 ^仏逑基本值與前述基準值,判斷前述記憶資料之值。 •-種磁性隨機存取記憶體,其特徵在於具備: ,磁阻兀件’其係具有夹著隧道阻檔膜而配設之記錄層 與基準層,在前述記錄層記錄資料者;及 " 87515 4 此電流驅動線,其係選擇地將磁場給與前述磁阻元件者; :述記綠層具備請磁性層,且前述基準層具備第2強 ^性層,料由前述電流驅動線給與前述磁阻元件之磁 保持前述第2強磁性層之磁化方向之保持力被設定成 Μ 呆持珂述第!強磁性層之磁化方向之保持力小者。 如申請專利範圍第3項之記憶體,其中 使可逑第2強磁性層之磁化方向反轉所需之流至前述 = >見驅動線之電流之絕對值之最小值之第2電流值比使 則迷第i強磁性層之磁化方向反轉所需之流至前述電流 驅動線之電流之絕對值之最小值之韌電流值小。 如申请專利範圍第3項之記憶體,其中 丽述第1強磁性層之長軸方向與前逑第2強磁性層之長 軸方向互相正交。 如申請專利範圍第3項之記憶體,其中 、前述第1及第2強磁性層之容易磁化轴方向對於前述電 流驅動線延伸之方向正交。 如申請專利範圍第3項之記憶體,其中 頰π前述第2強磁性層之長軸長/短軸長之第2比較顯示 前述第1強磁性層之長軸長/短軸長之第丨比小。 如申請專利範圍第3項之記憶體,其中 前述第1強磁性層之容易磁化軸方向係對於前述第2強 磁性層之容易磁化軸方向正交,且與前逑電流驅動線延 伸之方向平行。 9 如申請專利範圍第3項之記憶體,其中 87515 ^貝4於_磁阻元件之記憶資料之際,利用前述 ^驅動線’一面將不改變前述第1強磁性層之磁化方向 :可改變第2強磁性層之磁化方向之讀出用之磁場給與 則述磁阻兀件,一面施行讀出之 資料之值。 -作則心己憶 ίο.如申請專利範圍第9項之記憶體,其中 ,前述記憶資料之際,藉由不給與前述讀出用之磁 %而執行讀出,檢測前述磁阻元件之電氣特性之基本 值’並且藉由一面給與前述讀出用之磁場,一面執:為 出,檢測前述磁阻元件之電氣特性之基準值,藉由比: 則述基本值與前述基準值,判斷前述記憶資料之值。乂 11. —種磁性隨機存取記憶體,其特徵在於具備: 磁阻兀件’其係具有夾著隧道阻擋膜而配設之記錄層 與基準層,在前述記錄層記錄資料者;及 ^ H驅動、、泉’其係選才畢地將石兹場給與前述磁阻 者;且具備·· 开 A則述尤錄層具備第1強磁性層,且前述基準層具備第2 Μ性層’對於由前述電流驅動線給與前述磁阻元件之 =場,保持前述第2強磁性層之磁化方向之保持力被設定 、:保持mi逑第1強磁性層之磁化方向之保持力小;及 前述f準層構成如下:在未使電流流至前述電流驅動 7〈狀怨下,則述第2強磁性層之磁化方向不取決於前述 第1強磁性層之磁化方向而成為特定方向者。 12. 如申請專利範圍第u项之記憶體,其中 87515 13. 使前述第2強磁性層之磁化方向反轉所需之流至前述 =流驅動線之電流之絕對值之最小值之第2電流值比使 則述弟!強磁性層之磁化方向反轉所需之流至前述電流 驅動線义電流之絕對值之最小值之約電流值小。 如申請專利範圍第Π項之記憶體,其中 前述基準層具備前述第2強磁性層與反 層構造。 14. 如申請專利範圍第13項之記憶體,其中 前述基準層更具備配設於前述第2強磁性層與前述反 知磁性層之間之非磁性層。 15. 如申請專利範圍第13項之記憶體,其中 W述第1及第2強磁性層之容易磁化轴方向及前述反強 磁性層之磁化方向料前述電流驅動線延伸之方向正 又0 16. 如申請專利範圍第13項之記憶體,其中 性=第2強磁性層之^磁化轴方向對於前述w強磁 17· ^容易磁化轴方向、前述反強磁性層之磁化方向及 則述電流驅動線延伸之方向正交。 如申請專利範圍第π項之記憶體,其中 則逑第1強磁性層之長軸方向與前逑第2強磁性層之長 f由万向互相正交。 如申請專利範圍第11項之記憶體,其中 2出記憶㈣述磁阻元件之記憶資料之際,利用前迷 ""驅動線’ 一面將不改變前逑第1強磁性層之磁化方向 18. 而可改變前述第2強磁性層之磁化方向之讀出用之磁場 給與前述磁阻元件,一面施行讀出之操作,以判斷前述 記憶資料之值。 19«如申請專利範圍第18項之記憶體,其中 利用前述讀出用之磁場,前述第2強磁性層之磁化方向 實質上被旋轉ΙδΟ度或90度。 2 0.如申請專利範圍第1 $項之記憶體,其中 碩出$逑記憶資料之際,藉由不給與前述讀出用之磁 場而執行讀出,檢測前述磁阻元件之電氣特性之基本 值,並且藉由一面給與前述讀出用之磁場,一面執行讀 出,檢測前述磁阻元件之電氣特性之基準值,藉由比較 I述基本值與前述基準值,判斷前述記憶資料之值。 —種磁性隨機存取記憶體,其特徵在於具備·· 磁阻兀件,其係具有夾著隧遒阻擋膜而配設之記錄層 與基準層,在前述記錄層記錄資料者;及 電流驅動線,其係選擇地將磁場給與前述磁阻元件 者;且具備·· △前述記錄層纟備第1強磁性層,ϋ述基準層具備第: 強磁性層,對於由前述電流驅動線給與前述磁阻元件之 磁場’保持前述第2強磁性層之磁化方向之保持力被設定 成轉持前述第!強磁性層之磁化方向之保持力小;及 的述基準層構成如下:在未使雷 隹木1史兒,瓜流至可述電流驅動 、:〈狀怨下’前述第2強磁性層之磁化方向依前述第!強 磁性層之磁化方向而定者。 87515 22. 如申請專利範圍第21項之記憶體,其中 使雨述第2強磁性層之磁化方向反轉所需之流至前述 包/凡驅動線之電流之絕對值之最小值之第2電流值比使 則述第1強磁性層之磁化方向反轉所需之流至前述電流 驅動線之電流之絕對值之最小值之第1電流值小。 23. 如申請專利範圍第21項之記憶體,其中 W述基準層構成如下:在未使電流流至前述電流驅動 、桌之狀悲下,兩述第2強磁性層之磁化方向與前述第1強 磁性層之磁化方向成為平行。 24 ·如申請專利範圍第2丨項之記憶體,其中 則述基準層構成如下:在未使電流流至前述電流驅動 、、泉之狀悲下,前述第2強磁性層之磁化方向與前述第j強 磁性層之磁化方向成為反平行。 25. 如申請專利範圍第21項之記憶體,其中 前述基準層不含反強磁性層。 26. 如申請專利範圍第21項之記憶體,其中 可述第1及第2強磁性層之容易磁化軸方向對於前述電 流驅動線延伸之方向正交。 2 7 ·如申請專利範圍第21項之記憶體,其中 顯示前述第2強磁性層之長軸長/短軸長之第2比較顯示 前述第1強磁性層之長軸長/短軸長之第丨比小。 28.如申請專利範圍第21項之記憶體,其中 前述第1強磁性層之長軸方向與前述第2強磁性層之長 軸方向互相正交。 87515 • 6 - 29·如申請專利範圍第21項之記憶體,其中 请出$己t思於前逑磁阻 兹I兀仵(记诫資料之際,利用 電流驅動線,一面脾乂 ^ 將不改交則述弟1強磁性層之磁化方向 而使前述第2強磁性厣夕族仆士 虫兹丨生層 < 磁化万向朝向特定方向之讀 用之磁場給與前逑磁阻 、 茲|瓦兀仵面施行讀出之操作,以 判斷前述記憶資料之值。 3〇.如申請專利範圍第29项之記憶體,其中 讀出前述記憶資料之際,藉由不給與前述讀出用之磁 場而執行讀出,檢測前述磁阻元件之電氣特性之基本 值’並且藉由一面給與前述讀出用之磁場,一面執行讀 :,檢測前述磁阻元件之電氣特性之基準值,藉由比: 前述基本值與前述基準值,判斷前述記憶資料之值。 31. —種磁性隨機存取記憶體,其特徵在於具備·· 兹阻元件其係具有央著第1隧道阻擔膜而配設之第j 记錄層與第1基準層及夹著第2隧道阻擋膜而配設之第2 記錄層與第2基準層,在前述第1及第2記錄層記憶資料 者;及 電流驅動線,其係選擇地將磁場給與前述磁阻元件 者;且具備: 丽述第1及第2記錄層分別具備第1及第3強磁性層,且 前述第1及第2基準層分別具備第2及第4強磁性層,對於 由妁逑電流驅動線給與前述磁阻元件之磁場,保持前述 第2 磁性層之磁化方向之保持力被設定成比保持前述 第1 &磁性層之磁化方向之保持力小,且保持前述第4強 87515 1223260 磁性層之磁化方向之保持力被設定成比保持前述第3強 磁性層之磁化方向之保持力小;及 前述第1及第2基準層構成如下:在未使電流流至前述 電流驅動線之狀態下,前述第2及第4強磁性層之磁化方 向依前述第1及第3強磁性層之磁化方向而分別決定者。 87515
TW092123740A 2002-09-10 2003-08-28 Magnetic random access memory TWI223260B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002264215A JP3788964B2 (ja) 2002-09-10 2002-09-10 磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
TW200405334A TW200405334A (en) 2004-04-01
TWI223260B true TWI223260B (en) 2004-11-01

Family

ID=31884751

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092123740A TWI223260B (en) 2002-09-10 2003-08-28 Magnetic random access memory

Country Status (7)

Country Link
US (1) US6980464B2 (zh)
EP (1) EP1398789B1 (zh)
JP (1) JP3788964B2 (zh)
KR (1) KR100697140B1 (zh)
CN (1) CN100354973C (zh)
DE (1) DE60214374T2 (zh)
TW (1) TWI223260B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032464A (ja) 2004-07-13 2006-02-02 Toshiba Corp 磁気ランダムアクセスメモリ
KR100601994B1 (ko) * 2005-03-02 2006-07-18 삼성전자주식회사 외부 자기장 발생수단을 구비하는 메모리 장치와 그 동작및 제조 방법
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
EP1863034B1 (en) 2006-05-04 2011-01-05 Hitachi, Ltd. Magnetic memory device
JP4923896B2 (ja) * 2006-09-15 2012-04-25 富士通株式会社 交換結合膜及び磁気デバイス
US8054677B2 (en) * 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US20100053822A1 (en) * 2008-08-28 2010-03-04 Seagate Technology Llc Stram cells with ampere field assisted switching
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8487390B2 (en) 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
DE102010055754A1 (de) * 2010-12-22 2012-06-28 Sensitec Gmbh Magnetoresistives Sensorelement
JP2012156167A (ja) * 2011-01-21 2012-08-16 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP5768494B2 (ja) 2011-05-19 2015-08-26 ソニー株式会社 記憶素子、記憶装置
NL1040700B1 (nl) 2014-03-03 2015-11-10 Heatpoint B V Kabelgoot.
WO2018148327A1 (en) * 2017-02-08 2018-08-16 Crocus Technology Inc. Mram reference cell with shape anisotropy to establish a well-defined magnetization orientation
JP2018148159A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、磁気メモリの記録方法及び磁気メモリの読み出し方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3483534A (en) 1966-07-15 1969-12-09 Ibm Nondestructive-readout memory device
US5578943A (en) * 1995-01-05 1996-11-26 Bell-Northern Research Ltd. Signal transmitter and apparatus incorporating same
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US5579943A (en) 1995-05-24 1996-12-03 Phoenix Closures, Inc. Container and dispensing closure lid having a tear-away tab
JP3333670B2 (ja) * 1995-09-22 2002-10-15 ティーディーケイ株式会社 磁性薄膜メモリ
DE69835475D1 (de) 1997-04-28 2006-09-21 Canon Kk Magnetisches Dünnfilmspeicherelement unter Verwendung des GMR-Effekts und magnetischer Dünnfilmspeicher
WO2000010178A1 (de) 1998-08-12 2000-02-24 Infineon Technologies Ag Magnetoresistives element und dessen verwendung als speicherelement in einer speicherzellenanordnung
US6215695B1 (en) * 1998-12-08 2001-04-10 Canon Kabushiki Kaisha Magnetoresistance element and magnetic memory device employing the same
JP3589346B2 (ja) * 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
US6134138A (en) * 1999-07-30 2000-10-17 Honeywell Inc. Method and apparatus for reading a magnetoresistive memory
JP3891540B2 (ja) 1999-10-25 2007-03-14 キヤノン株式会社 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびmram
US6383534B1 (en) * 2000-01-18 2002-05-07 Lorin Dyrr Mineral water composition
JP3920564B2 (ja) * 2000-12-25 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
JP4712204B2 (ja) * 2001-03-05 2011-06-29 ルネサスエレクトロニクス株式会社 記憶装置
US6404674B1 (en) * 2001-04-02 2002-06-11 Hewlett Packard Company Intellectual Property Administrator Cladded read-write conductor for a pinned-on-the-fly soft reference layer
US6538920B2 (en) 2001-04-02 2003-03-25 Manish Sharma Cladded read conductor for a pinned-on-the-fly soft reference layer
US6576969B2 (en) 2001-09-25 2003-06-10 Hewlett-Packard Development Company, L.P. Magneto-resistive device having soft reference layer
US6795281B2 (en) * 2001-09-25 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto-resistive device including soft synthetic ferrimagnet reference layer
US6504221B1 (en) 2001-09-25 2003-01-07 Hewlett-Packard Company Magneto-resistive device including soft reference layer having embedded conductors
US6538917B1 (en) 2001-09-25 2003-03-25 Hewlett-Packard Development Company, L.P. Read methods for magneto-resistive device having soft reference layer
DE10149737A1 (de) 2001-10-09 2003-04-24 Infineon Technologies Ag Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
US6750491B2 (en) 2001-12-20 2004-06-15 Hewlett-Packard Development Company, L.P. Magnetic memory device having soft reference layer
WO2003054886A2 (en) 2001-12-20 2003-07-03 Koninklijke Philips Electronics N.V. Increased magnetic stability devices suitable for use as sub-micron memories
US6606262B2 (en) * 2002-01-10 2003-08-12 Hewlett-Packard Development Company, L.P. Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus
US6646910B2 (en) * 2002-03-04 2003-11-11 Hewlett-Packard Development Company, L.P. Magnetic memory using reverse magnetic field to improve half-select margin
US6593608B1 (en) 2002-03-15 2003-07-15 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having double tunnel junction
US6850433B2 (en) 2002-07-15 2005-02-01 Hewlett-Packard Development Company, Lp. Magnetic memory device and method
US6654278B1 (en) 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
US6801451B2 (en) 2002-09-03 2004-10-05 Hewlett-Packard Development Company, L.P. Magnetic memory devices having multiple bits per memory cell

Also Published As

Publication number Publication date
US6980464B2 (en) 2005-12-27
KR100697140B1 (ko) 2007-03-20
EP1398789B1 (en) 2006-08-30
JP2004103125A (ja) 2004-04-02
TW200405334A (en) 2004-04-01
CN1495793A (zh) 2004-05-12
DE60214374T2 (de) 2007-09-20
US20040047177A1 (en) 2004-03-11
EP1398789A3 (en) 2004-06-02
EP1398789A2 (en) 2004-03-17
JP3788964B2 (ja) 2006-06-21
CN100354973C (zh) 2007-12-12
DE60214374D1 (de) 2006-10-12
KR20040023764A (ko) 2004-03-18

Similar Documents

Publication Publication Date Title
TWI223260B (en) Magnetic random access memory
TW201735026A (zh) 磁性記憶體
JP2005064050A (ja) 半導体記憶装置及びそのデータ書き込み方法
JP5982795B2 (ja) 記憶素子、記憶装置
US6724651B2 (en) Nonvolatile solid-state memory and method of driving the same
TW201220310A (en) Storage apparatus
JP4834403B2 (ja) 磁気書き込み線を利用したmramメモリ
JP2004153181A (ja) 磁気抵抗効果素子および磁気メモリ
JP2006237329A (ja) 磁気記憶装置及び磁気記憶装置の書き込み方法
JP5488833B2 (ja) Mram混載システム
JP2010219104A (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
JP5754531B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
JP2005011502A (ja) 磁気トンネル接合での復元可能な抵抗変化を利用した磁気メモリの情報読み出し方法
JP2004153182A (ja) 磁気メモリ
US10375698B2 (en) Memory system
JP2004087870A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2011096734A (ja) 情報記憶素子及びその駆動方法
JP2019160365A (ja) 磁気メモリ装置及び磁気メモリ装置の書き込み方法
JP4726169B2 (ja) 磁気メモリ及びその駆動方法
CN100524531C (zh) 利用磁性写线的mram的存储器
JPWO2009044609A1 (ja) 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法
WO2010021213A1 (ja) 磁気抵抗記憶装置
WO2006035943A1 (ja) 磁気メモリ
JP2004172155A (ja) 磁気記憶素子及びその記録方法、並びに磁気記憶装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees