TW591717B - Method for forming notched gate - Google Patents

Method for forming notched gate Download PDF

Info

Publication number
TW591717B
TW591717B TW91124034A TW91124034A TW591717B TW 591717 B TW591717 B TW 591717B TW 91124034 A TW91124034 A TW 91124034A TW 91124034 A TW91124034 A TW 91124034A TW 591717 B TW591717 B TW 591717B
Authority
TW
Taiwan
Prior art keywords
layer
gate
forming
pad oxide
pad
Prior art date
Application number
TW91124034A
Other languages
English (en)
Inventor
Yun Jun Huh
Original Assignee
Shanghai Grace Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Grace Semiconductor filed Critical Shanghai Grace Semiconductor
Priority to TW91124034A priority Critical patent/TW591717B/zh
Application granted granted Critical
Publication of TW591717B publication Critical patent/TW591717B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

591717 Μ 修正 —案號 91124031 五、發明說明(1) 【發明領域 明領域】 漆鑌元件的製造方法,特別是有 本發明係有關一種半導的方法。 關於一種形成凹槽閘極輪鄭 的方 發明背景】 .其在半導體製程技術中成長尤 科技進少日新月異’ 的元件密度不斷的被提升: 此即所謂的摩爾定律(Μ〇〇Γ^的設計面臨到必須降低兀件 在有限的面積上’元作速度。 電容,以提升元件的曰 (M0SFET)中,當元件尺寸 在金屬半導體場效電1 < 源極//汲極延伸區 !其快速,在相同大小的晶圓,s Law),元件的尺寸愈來愈 re · 縮小至數十個奈米(nnu厂.iic capacitance)就變得
extension)的寄生電容(parasitic V 十分顯著,也因此限制了 mosfet的運作速度及電性品質’ 而後有人提出具凹槽閘極輪廓(n〇tched gate)的結構,以 降低閘極與源極/汲極延伸區寄生電容的產生,但習知形 成具凹槽問極輪廢的方法係利用等向性蝕刻(is〇tr〇pic etching),由於在進行等向性蝕刻製程時,因任一方向的 蝕刻速率均㈣,因此不易控制所需的凹槽結構盘尺寸, 因而限制了半導體元件良率與產能的提升。寸 因此習知半導體製造方 越高,製程的線寬愈來愈小的 二70件積集度越來 輪廓的結構,來降低閘極與湄^ ,欲利用具凹槽閘極 將難以控制製程中蝕刻的^果=極延伸區間的電容, 定性,將使得難以製作較小& :進一步影響元件的穩 ]的+導體元件,而降低元件之
IH 第4頁 591717 _案號 91124034_年月日__ 五、發明說明(2) 良率及電性品質。因此,本發明即在針對上述之缺失,提 出一種形成凹槽閘極輪廓的方法,以有效克服傳統方式之 缺失。 【發明目的與概述】 本發明之主要目的係在提供一種形成凹槽閘極輪廓的 方法,其係在多晶矽層與氧化層之介面兩側,形成一向内 凹陷的氧化薄層,可降低閘極與源極/汲極延伸區間的電 容,以增進元件之特性及電性品質。 本發明之次要目的係在提供一種形成凹槽閘極輪廓的 方法,可在有限的閘極長度下,降低金屬矽化物的電阻。 本發明之再一目的係在提供一種形成凹槽閘極輪廓的 方法,因在較低的閘極與源極/汲極延伸區間之電容下, 具有較高的飽和電流密度。 為達上述之目的,本發明係在一基底表面完成氧化層 與多晶矽層極堆疊結構後,進行一熱氧化製程,氧化部份 的多晶矽層,以在該多晶矽層周圍形成一氧化薄層,而介 於多晶矽層與墊氧化層間的氧化薄層向内凹陷,經蝕刻去 除多晶矽層兩側與上表面的氧化薄層及部份的墊氧化層後 ,形成具凹槽閘極結構。 以下藉由具體實施例配合所附的圖式詳加說明,當更 容易瞭解本發明之目的、技術内容、特點及其所達成之功 效。 【圖號簡單說明】 10 基底 ,
第5頁
a
591717 號 91124034 五、發明說明(3) 12墊氧化層 14多晶矽層 16氧化薄層 18淺離子摻雜製程 側壁 22 深離子摻雜步驟 【詳細說明】 隔離:!i閱/ 1Α圖’首先在一半導體基底10中形成適當的 離:=未於圖中表示)’如場氧化層、淺溝渠隔 ;0 u疋義出主動區,接著在該基底10上形成一墊氧,爲 ’然後在塾氧化層1 2上沈積一多晶矽層1 4,JL中,執Γ >ih JS 1 o-r , 力f讀塾氣 兮二&氧化矽組成,而多晶矽層14可利用化學氣相 换,(chemical vapor depositi〇n,CMP)沈積摻雜 摻雜的多晶矽。 々買和雜或未 圖案化光 晶矽層1 4 層1 2的閘 之多晶矽 接著請參閱第1 BgI 阻(未於圖中表示),利 與墊氧化層12,以形成 極堆疊結構,其中,圖 層1 4之尺寸。 ,在該基底10表面覆蓋_ 用微影触刻技術姓刻該多 一具多晶石夕層1 4與塾氧化 中所示之L1即代表圖案化 進行一 田m ......乳化製程,以在閘極堆疊結構之多曰坊a 成如第lc圖所示的氧化薄·16,形】該;‘ ::消耗掉部份的間極堆疊結構中的多晶石夕層14,:層n 石夕層u與塾氧化層12間的氧化薄層⑺會位 ”原理就如在石夕之局部氧化(L〇c〇s)製程,於 凹,,
591717 _案號91124034_年月曰 修正_ 五、發明說明(4) 絕緣結構時,形成鳥嘴(b i r d ’ s b e a k )的結構,因氧在二 氧化矽中的擴散是等向性的過程,因此氧也會碰到側邊的 多晶矽層1 4,在多晶矽層1 4與墊氧化層1 2間的介面形成一 凹陷氧化區域。其中,圖中所示之L 2即代表多晶石夕層1 4經 過氧化後之尺寸,L3之長度較L2稍短,L3為氧化後之多晶 矽層1 4的有效通道長度(亦即氧化後之多晶矽層1 4扣除凹 陷氧化區域後的實際長度);一般而言,L2之長度係介於 〇· 08// m〜0· 22// m之間,而L3之長度係介於〇. 〇5// m〜
0 · 1 8/z m之間,且二者之長度差係介於於〇至4 〇 〇埃(A)之 間。 然後’餘刻去除5亥多晶石夕層1 4兩側與上表面之氧化薄 層1 6及其部份的墊氧化層1 2,以形成如第1 d圖所示在多晶 石夕層1 4與塾氧化層1 2介面兩側,具有一凹陷氧化區域之閘 極堆疊結構;再以該閘極堆疊結構為罩幕,進行一淺離子 推雜製程’在閘極堆疊結構為罩幕,進行一淺離子摻雜製 程1 8閉極堆疊結構兩側之基底丨〇内,形成一淺離子摻雜區 (未於圖中表示),其中該淺離子摻雜區之離子種類可為磷 離子或棚離子。
“在基ί 面沈積—層氧化層’利用蝕刻技術對該氧 二匕層進行垂直早向性的回蝕刻’蝕刻除去多晶石夕層14與基 底1 〇之部份氧化層,以在該間搞±4甚 1 E圖所示之側1 20結構,以今門極=7 纟形成如第 幕,在該基底1〇中進行深離;=疊結構與側壁22為罩 摻雜區(未於圖中表示),分別$ A ^2,以形成深離子 刀別作為源極與汲極,其中在該
第7頁 591717 _案號91124034_年月曰 修正_ 五、發明說明(5) 淺離子摻雜未被深離子摻雜的位置即為源極/汲極延伸區 的結構,可繼續後續的半導體製程,如形成自動對準金屬 矽化物(s a 1 i c i d e ),以完成後續的半導體結構。 因此,本發明形成凹槽閘極輪廓的方法,可廣泛應用 在半導體製程中,在基底上形成多晶矽層與墊氧化層之閘 極堆疊結構後,利用熱氧化的方式消耗部份的多晶矽層與 墊氧化層介面間,會形成類似鳥嘴的結構,經蝕刻製程即 可形成具凹槽氧化區域的閘極堆疊結構,可減少多晶矽層 與源極/汲極延伸區間的寄生電容,提高飽和電流的密 度,並可降低自動對準石夕化物的電阻值,簡化製程中的控 制及增加穩定性,藉此增加產品的特性及電性品質,以提 升產品的良率。 以上所述之實施例僅係為說明本發明之技術思想及特 點,其目的在使熟習此項技藝之人士能夠瞭解本發明之内 容並據以實施,當不能以之限定本發明之專利範圍,即大 凡依本發明所揭示之精神所作之均等變化或修飾,仍應涵 蓋在本發明之專利範圍内。
591717 案號 91124034 案號91124034_年月日_修正 圖式簡單說明 第1 A圖至第1 E圖為本發明形成凹槽閘極輪廓結構之各 步驟剖面圖。
IBBI 第9頁

Claims (1)

  1. 591717 案號 91124034 Λ_η 曰 修正 六 5 申請專利範圍 且該第二種摻雜離子則選自砷離子及硼離子/氟化 獨0 如申請專利範圍 法,其中去除部 的步驟中,進一 在該多晶 蝕刻未被 除去該罩 6 7 8 一種形成 提供一基 在該墊氧 餘刻部份 中該閘 進行一熱 化薄層 入形成 如申請專 法,其中 於該側壁 度小於第 一邊,並 如申請專 法,其中 層,在ϋ 矽層上 罩幕層 幕層。 凹槽閘 底,其 化層上 的該多 極堆疊 氧化製 ,其中 於該側 利範圍 靠近該 的步驟 二邊, 相對於 利範圍 在蝕刻 刻步驟 第1項 份的該 步包括: 覆蓋一罩幕層; 覆蓋的該多晶矽層;及 所述之形成凹槽閘極輪廓的方 多晶矽層形成該閘極堆疊結構 極輪廓的方法,包括下列步驟: 上已形成一墊氧化層; 沈積一多晶石夕層; ,以形成一閘極堆疊結構,其 有一側壁; 在該閘極堆疊結構上形成一氧 墊氧化層的該氧化薄層向内凹 晶矽層 結構具 程,以 靠近該 壁〇 第6項 墊氧化 中,使 而該第 第二邊 第6項 製程前 後即移 所述之形成凹槽閘極輪廓的方 層的該氧化薄層向内凹入形成 得該閘極堆疊結構的第一邊長 一邊係指與該墊氧化層接觸的 〇 所述之形成凹槽閘極輪廓的方 先在該多晶矽層上形成一罩幕 除該罩幕層。
    第11頁 591717 案號 91124034 _η 曰 修正 六、申請專利範圍 9 .如申請專利範 法,在進行熱 驟: 除去部份的該 該閘極堆疊 以該閘極堆疊 子的植入製 在該閘極堆疊 以該閘極堆疊 底中植入第 1 0 .如申請專利範 法,其中該間 圍第6項所述之形成凹槽閘極輪廓的方 氧化製程之步驟後,進一步包括下列步 氧化薄層與該墊氧化層,以露出部份的 結構, 結構為第一罩幕層,進行第一種摻雜離 程,以形成輕摻雜汲極(LDD)結構; 結構兩側形成一間隙壁;及 結構與該間隙壁為第二罩幕層,在該基 二種摻雜離子,以形成源/汲極區域。 圍第9項所述之形成凹槽閘極輪廓的方 隙壁由一氧化物組成。 章節結束
    第12頁
TW91124034A 2002-10-18 2002-10-18 Method for forming notched gate TW591717B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW91124034A TW591717B (en) 2002-10-18 2002-10-18 Method for forming notched gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW91124034A TW591717B (en) 2002-10-18 2002-10-18 Method for forming notched gate

Publications (1)

Publication Number Publication Date
TW591717B true TW591717B (en) 2004-06-11

Family

ID=34057912

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91124034A TW591717B (en) 2002-10-18 2002-10-18 Method for forming notched gate

Country Status (1)

Country Link
TW (1) TW591717B (zh)

Similar Documents

Publication Publication Date Title
CN100472806C (zh) 具有多栅结构的半导体器件及其制造方法
TWI302029B (en) Self-aligned conductive spacer process for sidewall control gate of high-speed random access memory
JP4154578B2 (ja) 半導体装置及びその製造方法
US6710383B2 (en) MISFET semiconductor device having a high dielectric constant insulating film with tapered end portions
JP2001284466A (ja) 半導体装置及びその製造方法
US6844602B2 (en) Semiconductor device, and method for manufacturing the same
JPH11111981A (ja) 半導体デバイス及びその製造方法
JPH1012847A (ja) 半導体デバイスの製造方法
JP3746907B2 (ja) 半導体装置の製造方法
TW591717B (en) Method for forming notched gate
JPH07153952A (ja) 半導体装置及びその製造方法
TWI353640B (en) Method of forming semiconductor structure
JP2001313396A (ja) 半導体装置およびその製造方法
CN1259697C (zh) 形成凹槽栅极轮廓的方法
KR101060697B1 (ko) 채널 폭이 증가된 mos 트랜지스터 및 그 제조 방법
JP4083869B2 (ja) 半導体装置の製造方法
US6821853B1 (en) Differential implant oxide process
JPH10242264A (ja) 半導体装置の製造方法
JPH10209306A (ja) 不揮発性半導体記憶装置及びその製造方法
JPH06196689A (ja) 絶縁ゲート電界効果半導体装置およびその製造方法
JP3523244B1 (ja) 半導体装置の製造方法
KR100280537B1 (ko) 반도체장치 제조방법
KR100424185B1 (ko) 트랜지스터 형성 방법
TWI242238B (en) Manufacturing method for dual gate oxide layer
JPH1154743A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees