TW583437B - Display device and its control circuit - Google Patents

Display device and its control circuit Download PDF

Info

Publication number
TW583437B
TW583437B TW091111011A TW91111011A TW583437B TW 583437 B TW583437 B TW 583437B TW 091111011 A TW091111011 A TW 091111011A TW 91111011 A TW91111011 A TW 91111011A TW 583437 B TW583437 B TW 583437B
Authority
TW
Taiwan
Prior art keywords
data
image data
memory
digital image
patent application
Prior art date
Application number
TW091111011A
Other languages
English (en)
Inventor
Seiji Matsuda
Mitsugu Kobayashi
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001161022A external-priority patent/JP3895946B2/ja
Priority claimed from JP2001160996A external-priority patent/JP2002354313A/ja
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Application granted granted Critical
Publication of TW583437B publication Critical patent/TW583437B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V1/00—Shades for light sources, i.e. lampshades for table, floor, wall or ceiling lamps
    • F21V1/14—Covers for frames; Frameless shades
    • F21V1/146—Frameless shades
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V1/00—Shades for light sources, i.e. lampshades for table, floor, wall or ceiling lamps
    • F21V1/14—Covers for frames; Frameless shades
    • F21V1/16—Covers for frames; Frameless shades characterised by the material
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/63—Control of cameras or camera modules by using electronic viewfinders
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

583437
[發明所屬之技術領域] f發明係有關輸入數位影像資料之數位輸入顯示裝 。尤係有關與輸入數位資料不同周期抽樣的顯示裝置 [先前技術] P現著數位靜態攝影機（Digital Stiu Camera DSC)及 頻攝影機（DVC)等的數位攝影裝置的普及，做為該 ^站_用。之顯不器係採用小型液晶的顯示裝置（LCD)。而 二’’’、、不為係被要求為一種小型構造且為高精細影像顯示 第6圖為表示習用數位攝影裝置構成之方塊圖。係由 、數位信號處理器（Digital Signal Processor =記ί媒體3、框記憶體4、編碼器1〇1、數位/類比 交換益102'類比信號處理部（Asp)1〇3、顯示器9等
對ί於部1係於内部具電荷麵合元件（CCD)，而由CCD 以：光的t色輸/數位影像資料。聊2對數位信號施 ψ 手之預疋處理，將處理後之數位影像 影像；復Π存於記憶媒體3及框記憶體4的數位 閃=於編碼器101。記憶媒體3係内裝快 圮.卜3 f ’用於保存攝取的影像資料者。框 體4係為DSP2處理之資料予以暫時保存。編碼器ι〇 D/Ι上像資料變編TSC或PAL等規格化的影像格式。 影像資枓ΑςΡ1 i ^ 為比貧料後，輸出類比 而Ϊ = = ϊ 比影像資料適合於顯示器9, 伽馬似，若該顯示器9為LCD時，即為反轉驅
313657.ptc
第5頁 583437
-Mm, 91111011 五、發明說明（2) 動而將信號予以反轉，以將影像 輸於顯示器9。顯示器9為LC]^ 換為联適電壓信號 陣塑時，内裝有掃描器93及v掃扩哭不衣置’其為動態矩 出之攝影部1及記憶媒體3之影像=b，由DSP2對應於輸 部9 c。 、’、 ’將影像顯示於顯示 近年來的DSC及DVC之CCD，因可据A A 而將數百萬像素配置成矩陣狀，依攝;^像素的急速增加 資料。唯因為對應數位攝影裝置、：規格予以攝取影像 顯示器9的像素數通常為十萬個像、/化，表示該攝影像 像資料，係知第2圖（a)所示’該RG^ f雖，因攝取的影 排配置為條狀排列，而於顯示 色雖二亍方向並 精細影像，係如第2圖（b)所示’ 像/數顯示高 此時，因心配置成三角排列。 數，予以進行隔區抽浐虛理。崦认^應於顯不恭之像素 資料先變換為類比理：唯於習用構成係將數位影像 於顯示^之比料資料對應 u ^ Jk w m L以預疋日守序予以抽樣輸出。 由Most曰體；信號的電路通常具有雙極性電晶體，較 成广電路需要較長㈣^
電晶體之數位電^ ^比電路，纟消耗電力即較使用M0S 較第2圖（a)及（b)j之顯=為„_不條狀排列資料時，可由比 η，而土、仓/ 不，因肓料像素與顯示像素之位置不 同而無法進行正確的顯示。
313657.ptc 第6頁 583437 _案號91111011 年7月/曰 修正_ 五、發明說明（3) [發明内容] 本發明係以提供一種不必使用ASP的DSC及DVC之顯示 裝置為目的。 本發明也以提供一種於三角排列之顯示器，得以良好 的再現性顯示條狀排列資料之顯示裝置為目的。 本發明係有關於：將第1周期輸入之具第1像素數之輸 入數位影像資料，變換為以第2像素數在第2周期之輸出數 位影像資料的顯示裝置及控制電路，且係以具有··使上述 輸入數位影像資料遲延1個像素之遲延電路，及就上述輸 入數位影像資料，與於上述遲延電路之輸出獲得的鄰接2 個像素之輸入數位影像資料，予以進行加權演算，同時， 對應於上述第1周期及上述第2周期之偏差予以設定上述二 個加權之像素數調整電路為特徵者。 如上所述，能將2個像素之資料予以加權加算，可使 輸出數位影像資料為具有良好再現性之資料。 復設記憶上述第1周期輸入之上述輸入數位影像資料 的記憶體，使讀出時序同步於顯示裝置之時序。因此，無 需設置ASP即可進行顯示。 [實施方式] 第1圖為表示有關本發明實施形態的數位攝影裝置之 構成方塊圖。此裝置係由攝影部1、數位信號處理器（DSP) 2、記憶媒體3、框記憶體4、像素數調整電路5、記憶體 6、數位信號處理器（DSP ) 7、放大器8及顯示器9構成。 攝影部1係於内部具備CCD，對應於景色輸出數位影像 資料。DSP2，係對數位信號施以伽馬修正等之預定處理，
313657.ptc 第7頁 583437 修正 五、發明說明（4) 將處理後之數位影像資料輸於各部，亦將 3及框記憶體4的數位影像資 ’、二於記憶媒體 調整電路5。記憶媒體3係内;之：，^ :;保；攝取的影像資料。框記憶體4係為二/ 理磁帶， :::暫時保存1素數調整電路5 ;理之資 :時序抽樣數位影像資料1出對應於顯示預 數位影像資料。記憶體6為正反器，《列記情體f】素數之 二町夂可保持8位元資料（丨字元”〇個字U = 6己fe體6項出的貢料再度施加伽 : ' :由 若顯示器9為LCD時，即為反轉驅動而將信^予9者。 將影像貧料變換為最適影像資反轉，以 位差IV的信號電壓而輸出。二二將數位貧料變換為電 料，以D/A變換· 〇至1V類比電^ ^ H8位元影像資 器9為LCD或EL顯示裝置等的顯示裝置，若為’動'堡。顯不 時，内建有Η掃描器9&及v掃描器9b，對岸==型 像資料，將影像顯示於顯示部9c。 心、P2輸出的影 、由攝影部1輸出，而由DSP2處理的數位影像 為例如QVGA規格，每列具有RGB各32〇像素之資、傻^ 置係f第2圖（a)所示之條狀排列。而於記憶媒體 -— 規格資料。對此，顯示器g的像素數 ”子口义 Z圖（b)所示，於苴粼妓 列的同色像素間相互偏移1 · 5個像♦的献罢α %八W接 (Deltaarrangement)。為此 U =^為三角排列
II 像資料顯示於顯示器9時，即須數位男=出的數位影 __〜像貝料之3 2 0個像素
313657.ptc 第8頁
五、發明說明（5) ___ 數減少為約3 / 5的1 8 6個像素數。 QVGA的數位影像資料，係以頻 發送。而5 5 7個像素之顯示器即以頻 ^bMHZ，周期160ns 抽樣。如上述，於信號發送頻率，盥' · 〇4MHz周期271ns 下進行抽樣作業’若抽樣時序重聂炉;奴頻率不同的狀態 時，即無法獲得正常的抽樣，=也=位資料之變化點 顯示。因此，於本實施形態中口 正常的顯示器 調整電路5及記憶體6。以下說明這此帝各色配置像素數 像素數調整電路5係將5像素 2 &之動作： 素分數位影像資料予以輪出的電。〜像貢料作成3像 保存削減為3/5像素數的影像資。而於記憶體6則暫時 率Π· ϋ4ΜΗζ讀出該資料。 、”，且於顯示器9之最適頻 茲就像素數調整電路5詳述如下· 第3圖為說明影像資料及選擇抽 圖。影像資料係同步於資擇袠像素數方法的概念 it=16〇ns，對應於RGB各色的予以輸入，周期為 輸於像素數調整電路之5a、 t，有8位元資料分別 5輸入5個像素之 5c。而於像素數調整電路 料，且抽樣時库伤田抑ί守，刀別作成3個像素之影像資 不同，故特於上广夺早ί : (〇DD)與偶數列（EVEN)的時序 序。 &表不早數列時序而於下段表示偶數列時 下：第1方、、*就作/成減少像素數資料有關的第1方法說明如 抽樣為3個德冬係由5個像素之影像資料選擇最適資料予以 Λ素資料的隔區法。先由抽樣時序決定應抽樣 _入的影像賁料為單數列的Β色時，該資料抽 583437
•MM 91111011 五、發明說明（6) _ 樣時序’係以（丨）的時序輸入影像資料「 行第1次抽樣。然後即以5t/3的周期進」&捋，同時進 數列的R色抽樣時序即較B色抽樣時序 ^作業。而單 其抽樣作業。也就是說：反色抽樣係於遲延1/3周期再開始 1/3=5t/9後，開始進行第1次抽樣，之後，即以1 + / 期進行作業，單數制G色抽 ；的周 2/3周期再開始。也就是汁口乂 β色抽衩時序遲延 m/賧，開始之:色抽樣係於遲延5ΐ/3>< 業。唯因本實施形態為亦：=周期進行作 列各色之抽樣時序係遲延單為二角形排列，而該偶數 即遲延5t/6)進行抽樣早數列各色抽樣時序丨.5像素（亦 3 5列°亥：偶數列各色的應抽樣資料如下： 早數列B色 資料卜2、4 偶數列 資料 1、3、4 6色 資料2、3、5 6色 資料1、3、5 如上述 資料 2、4、5 資料卜2、4 「L」的時序時選擇予抽以樣抽資樣料資料時鐘由「H」轉換為 時:如，第因5:，，係於各ί料： 3個，即可如上；用；；：資\的5個上升邊緣(e 體器9係將保二5 : V:資=憶 周期依序讀出，予以顯—^體6之育料，以顯不益9特有 .，、、負不。如上，由記憶體6的暫時保
313657.ptc 苐10胃 583437 五 存 下 之 9 〇 、發明說明（7) ^^ ，使於資料的變化點進行抽樣，g|7 7 p可防+ ~ 降。亦如上述，得對應於顯示器q 頌示的再3目w· y之拙檨肸+ v幵現性 資料為最適資料，即可抑制像質劣彳 可序，使選握 、化而顯示於顯示器擇 時 示 抽 特別於將條狀排列的資料顯示於二 ，可使顯示器9得以由記憶體6繼續^ σσ，排列之顯示器 三角形排列之最適資料。如：僅以偶Ζ純抽樣，即可顯 樣時序遲延1 · 5像素等特殊動作，田 列亦無需進行將 泛用顯示器。 而，得使用一般的 唯如上述，若將影像資料予以單純 料將完全喪失，而有損傷原來影像的時候⑺0^ ’該被隔資 縱線時，有於某列殘留縱線晝像，而^矣。尤係於顯示細 晝像，或發生縱線間斷、輪廓混礼等所f ~列中即間隔該 時。其次，就有關資料作成之第2方法^谓的「起毛」現像 影像資料以所定比例加算為新影像資剩5兒明於後：係將2個 首先，說明單數列β色的資料作成法勺法。 ......... 、貝料丄同一時序缸接 而於5t/3後抽樣的第2個資料 ，，因而使用該 入之時（2)之2^/3後，且係於輸人資料j = 2由資料2輸一 因此’該第2個資料係對應 -序（3)二t:3前 1各資料，取其「和數，U序偏差，女別將加 1個資料係以與原資料之資料1同一時序。單數列Β色之第 資料卜而於5t/3後抽樣的第2個=，=樣，因而使用該 者 榷指數乘於各負料，取其「和數 瓦刀力」前別 近方逐次加重，如於第2個資 。指數係由時序紙 資料3乘2/3的資料予以作、祥係加/ I料2乘上1/3及 序（4)之t/3後，時序（5)之 乂寸7，’第3個資料係位於時 2 / 3倍及資料5之1 / 3倍予刖 而，加算資料4之 ____^作成。〜、之’單數列B色資料係 583437 _—案號 91111011 — 7>年 7 月 五、發明說明（8) 以資料1至5的5個資料為基，由： 資料1 1/3 (資料 2) + 2/3(資料 3) 2/3 (資料 4) + 1 / 3(資料 5) 等3個資料作成後，予以輸出者。 八 其次，單數列R色之第1個資料係較單 、另〗遲延抽樣周期之1/3(即，5t/9)。因j ，延於時序（丨）5 t / 9，第2個資料係遲延於 f 3個資料係遲延於時序（4 ) 8 t / 9。對鹿於 异出單數列R色之資料為： 4/9 (資料 1 ) + 5/9(資料 2) 7/9 (資料 3 ) + 2/9(資料 4) 1/9 (資料4) + 8/9(資料5)而成。 八 同樣，單數列G色之第1個資料係較單 〜另】遲延l〇t/9;第1個資料係遲延於時序 貝料係遲延於時序（3 ) 71 / 9，第3個資料係 ^ 5 ) 4 ΐ / 9。因此，單數列g色之資料係由： 8/9 (資料 2 ) + 1/9(資料 3) 2/9 (資料 3 ) + 7/9(資料 4) 5/9 (資料5) + 4/9(資料6)的3個資料所成 而於時序（6 )以後，亦同樣重複該動十 又於顯示器9為條狀排列時，可對各歹 # ’將影像資料為最適顯示器9之像素數1 於顯示器9為三角形排列時，因偶數歹 單數列各色資料偏移1 · 5個像素。因而，未 修正 數列Β色資料， 二，第1個資料係 時序（2 ) 2 t / 9， 該遲延量進行加 數列B色資料，(2 ) 11 / 9，第 2個 遲延於時序 進行上述動 以顯示。 各色資料係較 樣時序係遲延
583437 _案號91111011_?/年7月 < 日 修正_ 五、發明說明（9) 1 . 5個像素的5 t / 6。而偶數列的資料作成，亦與單數列相 同，設定與輸入原影像資料之時序差為加權指數，予以算 出（省略詳細内容）。即可如上述，算出同樣的計數。 偶數列B色資料為： 1/6 (資料 1) + 5/6(資料 2) 1/2 (資料 3 ) + 1/2(資料 4) 5/6 (資料 5)+ 1/6(資料 6) 偶數列R色資料為： 11/18 (資料 2) + 7/18(資料 3) 17/18 (資料 4) + 1/18(資料 5) 5/18 (資料 5) + 13/18(資料 6) 偶數列G色資料為： 1/18 (資料 2) + 17/18(資料 3) 7/18 (資料 4) + 1 1/18(資料 5) 14/18 (資料 5) + 4/18(資料 6) 時序（6 )以後，亦同樣重複該動作。 如上述，由5個影像資料作成3個影像資料，係於該像 素一作成最適資料，因而於像素數較少的顯示器9顯示影 像時，亦得以抑成晝質的劣化於最低限度。 又，對記憶體6之寫入時序及讀出時序，係同於上述 狀況。 上述之計數，雖係最適於抽樣周期之值，唯對8位元 資料乘以上述計數，有使電路規模增大之虞。因此，特就 作成之資料之第3方法說明於後： 第3方法係以上述計數為基，重新設定乘於8位元資料
313657.ptc 第13頁 583437 _案號91111011_t年7月 < 日 修正 五、發明說明（10) 之必要程度計數者。 因而’設定 單數列B色資料為： 1. 00(資料 1)+0. 00(資料 2) 0. 25(資料 3)+0. 75(資料 4) 0. 7 5 (資料 5) + 0. 2 5(資料 6) 單數列R色資料為： 0. 5 0 (資料 2) + 0. 5 0 (資料 3) 0. 75 (資料 4) + 0. 2 5(資料 5) 0. 2 5 (資料 5) + 0. 75(資料 6) 單數列G色資料為： 0. 7 5 (資料 2) + 0. 25 (資料 3) 0. 2 5 (資料 4) + 0. 75(資料 5) 0. 5 0 (資料 5) + 0. 5 0 (資料 6) 偶數列B色資料為： 0. 2 5 (資料 1) + 0. 75(資料 2) 0· 50 (資料 3) + 0. 50 (資料 4) 0. 7 5 (資料 5) + 0. 2 5(資料 6) 偶數列R色貢料為· 0. 5 0 (資料 2) + 0. 5 0 (資料 3) 1. 0 0 (資料 4) + 0. 00 (資料 5) 0. 25(資料 5) + 0. 7 5 (資料 6) 偶數列G色資料為： 0. 0 0 (資料 2) + 1. 00 (資料 3) 0. 5 0 (資料 4) + 0. 5 0 (資料 5)
313657.ptc 第14頁 583437 _案號91111011_知年,月日 修正_ 五、發明說明（11) 0. 7 5 (資料 5) + 0. 2 5(資料 6) 也就是，將第2方法說明的各計數，設定為0 . 0 0、 0 . 2 5、0 . 5 0、0 . 7 5、1. 0 0等5個值之任何一個近值。上述4 個計數與第2方法的比較結果，雖晝像的再現性略有下 降，唯因計算容易，可使像素數調整電路5得為較小規 模。 再次，就進行上述動作之像素數調整電路5的具體例 予以說明如下： 第4圖為表示本發明像素數調整電路5—例之方塊圖， 係由，閂鎖電路（latch circuit)51，乘算器52、53，加 算器5 4，係數選擇器5 5、5 6，選擇器5 7，時序控制器5 8， 係數計算器59等構成。 閂鎖電路5 1係於輸入QVGA之數位影像資料及資料時 鐘，且於資料時鐘由「H」切換為「L」時，閂鎖該時影像 資料1像素者。將閂鎖於閂鎖電路5 1之影像資料輸入乘算 器5 2，亦將影像資料直接輸入乘算器5 3。由乘算器5 2、5 3 對各資料乘以預定係數後輸出。而於加算器5 4算出由乘算 器5 2及5 3輸出值之兩資料「和數」輸於記憶體6。因於係 數選擇器5 5、5 6，具有收容分別對應於單數列及偶數列係 數之資料表，將預定係數予以選擇後予以輸出。而由選擇 器5 7選擇係數選擇器5 5或5 6任何一方輸出再予以輸出。時 序控制器5 8係輸出預定時序之寫入控制信號WE，及水平同 步信號HS，垂直同步信號VS者。寫入控制信號WE輸於記憶 體6，由記憶體6對應於該信號進行資料寫入動作。又因於 係數選擇器5 5、5 6已輸入寫入控制信號WE，在寫入控制信
313657.ptc 第15頁 583437 tE 91111011 五、發明說明（12) 號由「Η」變為「L」時，士在*(、辟』取 為次一個值。又因於係數擇^ °。5 5、5 6將輸出切換 ㈣，由此，可復位 器57輸入水平同步信號H 糸數^之狀悲。而於選擇 選擇器55或56予以切換。係數計算器59 數 擇的係數輸於乘算器5 3者。 ’、、'^2^擇益選 =，就像素數調整電路5之動作予以說明如後： f -5圖為說明B色像素數調整電路動作之時序表。由上 .輸入貧料，資料時鐘，單數列寫入控制^ WE(ODD)，偶數列控制信 /_H。f 素數調整電路5係分別配置於RG=如所不，該像 素數調整電路5為枚矣不 各色。僅以對應B色之像 ^ ^ # n 55., #\Γ，7"3θ" ",J ^ ^#t 入控制信號WE依序切換輪屮^ ^ +, /才十且對應於寫 法，係數將A h、+、_ ^輸出（述第3之資料作成方 將為上34 5個數值其中之任一者）。 百先’說明單數列的^ ^ 器55、56係由水平同+ =。於初期狀態下，係數選擇 計數。即由係數二“予依設定，分別輸出第1個 數選擇器56選擇=7 T擇係數「L，而由偶數列係 步信號VS予以復付$ 」。且於選擇器5 7，由垂直同 (1)使時鐘由「L 1=擇單數列係數選擇器55。於時序 鐘由「H」切換為」「刀丨、二H」，同時輸入資料卜而於時 1予以閃鎖。且將門Λ時序時’即以閃鎖電路51將資料 「1」後予以輸出11貢料1輸於乘算器52,乘以係數 _ ，出。其夂，在時序（2),同步於時鐘為 583437 _案號91111011_7>年7月/日 修正_ 五、發明說明（13) 「H」時，輸入資料2，使寫入控制信號WE為「H」。為由 係數計算器5 9輸出1 - 1 = 0，可由乘算器5 3不管資料2之數 值，而輸出0資料，由加算器5 4將乘算器5 2、5 3的輸出予 以加算後，將第1個資料資料1 )寫入於記憶體6。 又於時鐘切換為「L」時，將資料2閂鎖於閂鎖電路 5 1，若時鐘同步於寫入控制信號WE變換為「L」時，使係 數選擇器5 5、5 6的係數切換，由係數選擇器5 5輸出係數 「1 / 3」。因而於係數計算器5 9輸出「2 / 3」。於時序（3 ) 輸入資料3，而於寫入控制信號WE切換為「H」時，係將閂 鎖於閂鎖電路5 1的資料2，於乘算器5 2乘以係數「1 / 3」， 亦於資料3由乘算器53乘上係數「2/3」送於加算器54加 算。該值即以第2個資料寫入記憶體6。且於寫入控制信號 WE為「L」時，將乘算器5 2、5 3予以切換，由係數選擇器 5 5輸出係數「2/3」。 之後，由時鐘切換為「L」，以閂鎖資料3。在時序 (4 )時乘算器及加算器雖動作，唯因寫入控制信號WE為 「L」，於記憶體6未能寫入時，時鐘再切換為「L」，即 由閂鎖電路5 1將資料4予以閂鎖。而於時序（5 )，時鐘及寫 入控制信號WE為「H」時，即於閂鎖之資料4乘上係數 「2/3」，亦於輸入的資料5乘以係數「1/3」後，將該加 算值寫入記憶體6。 重複上述動作完成1列後，由水平同步信號HS的輸入 導至次列。偶數列的動作如下： 由水平同步信號HS切換為選擇器5 7選擇偶數列之係數 選擇器5 6。由水平同步信號HS使係數選擇器5 5、5 6復位，
313657.ptc 第17頁 修正 —^^91111011 月 曰 五、發明說明（14) _ _ 且由係數選擇器56選擇係拿 時序（1)時，於 ，、數 1/6」予以輸出 鎖。在時序（2)輪二=貪料1，且於時序（1，）將資料1閂 於閂鎖的資料貧料2 ’將寫入控制信號WE為「H」。 「5/6」，加算後係數「1/6」，亦於資料2乘算係數 2，切換係數^擇哭^記憶體6。復於時序（2,）閃鎖資料 「1/2」。雖於時$ ' _56，由係數選擇器56輸出係數 「L」，故無法^ )輪入資料3，因寫入控制信號WE為 料3。 彳 仃"己憶體6之寫入。再於時序（3,）閂鎖資 在犄序（4 )輪入資料 被閂鎖的資料3乘上係 ^ 寫入控制信號WE為「H」。於 數「1/2」，加算後，亦於輸入的資料4乘係 4，由於係數選^哭·’5广5己憶體6。時序（4,）時閂鎖資料 數「5/6」。時序°(°5)輪入5:1切換’由係數選擇器56輸出係 而於時序U)輪入資料6,=枓5,時序（5，）時予以閃鎖。 被閂鎖的資料5乘係數「5呙入控制信號WE為「H」。故於 「1/6」加算後寫入於記l輸入之資料6乘係數 以下重複同樣動作，於。 單數列動作。 、水平同步信號HS輸入時，復為 以上說明係就削減像 圓」的影像資料在
313657.pic 第]8頁 對影像信號之320個像素數'數為3θ/5的，作。該削減數係 來說，變換比的3/5並不為正==不态之像素數為丨86個 正確像素數變換比進行變換，。當然應以186/320的 因變換比的分母愈大，愈使像素乂；高再現性顯示。唯 大。因而於本實施形態中，係以顯纟「、電路的電路規模增 583437
_ 案號 91111011 五 本 、發明說明（15) ,實施形態的顯示裝置顯示時，由該「 為何種程度的橢圓，也就是以所$的「 ^纟變換可變換 換比之基準。如以本實施形態之換:;」為決定變 圓率99%以上。也就是說，圓的變Λ縱二可獲得真 須使用其他變換比日夺’該像素數的ς換^;b u以下。若 97%」以上，歪斜度為± 3〇 、夂換率應M 「真圓率 純比率為宜。 下，且應設定為小分母的單 上述係以影像資料為QVG 一” 04MHz，即係以NTSC規袼為前’頭=器9之抽樣時鐘為丄工 設定於3 / 5。如顯示器為PAL昉、，上以說明，因此將變換率 1 0 · 9 7 Μ Η z，如須將該影像資料θ σ亥抽枚牯知應為 將輸入影像資料之像素數削示於上述顯示器9時，可 思考方法，算出加權係數予以二1 3即可依上述同樣的 27MHz的ITUR601規袼，該顯。又於輸入影像資料為 數削減為6/1 1。此時，可將、，為NTSC規袼時，可將像素 容易導出。因於任何一種變換，以上述同樣方式處理即可 設定者。像素數調整電路 /皆係考慮其真圓率予以 —片為多，而該顯示器及輸入成々控制顯不器之半導體 先設定。因此，可於像素數調：J::之規袼，亦得以預 定規格之全部型樣係數表予以、〃電路5内邛，將對應於預 號切換係數表的半導體晶片^數配置，作成可由外部信 片對應於連接的顯示器9及坆」即可使用同一半導體晶 別以製品作成像素數調整雷;貪料之各種製品，即較分 當然地，不限定顯*器^5]降低成本。 條狀排列時，亦可應用本一角形排列，該顯示器為 --於顯示畫像資料之像素數盘 313657.ptc 583437 一塞號—jjjjjOll 五、發明說明（16) 修正 :益像素數不同時。唯於條狀排列 全部列上重複實施即可。若該顯干資 二二、辩員不為像素數相同’將條狀 ^斗 二角係排列的顯示器時，，旦像貝科顯不於 錯開1.5個像素即可❹本發明。#狀_示資料與單數列 由於乘算哭r 〇 -定量的遲延U:力:算器54的動作時間，輸出將有 寫入控制信號WE之二升日士 ； ： f入貧料的不安定時，可將 可。無須另行考庹。守 1 ""於该遲延量予以遲延即 其t鲫就記憶體6說明如下： 規模必將擴:T。具有收容丨：分資料的全部容量，唯因電路 保存8位元影像資二憶體6,僅具可 憶體，或1 0段 σ ” 里"亥5己憶體6可為列記 之畫像資料依=佯=體6係將像素數調整電路5輸出 時，對顯示器ί開VAV/係於保存有5個像素資料 的位址，因無9完成輸出之記憶體6 得以隨時依序填補:：：G :而，於保存1 0像素後， 以寫入記憶體6時，該寫減入料之像素數㈣ 器9之讀出周期為971 5期為平均2 6 7 nS。而對顯示 較讀出快4 n ”、 ^。因此，每—像素之記情，收 個像素）時，i?顯示器之像素數為_素（二Γ二 μ生"仓 在進行1列顯示中，有4 n UGB各色186 的先仃寫入。該 =4 nsx 186像素=744 ns 個像素’因此，於10個像;^ : Ϊ ί入記憶體像素數為約3 於使對記憶體6的寫人
313657.ptc 第20頁 583437 mt 91111011
五 讀 量 作 述 、發明說明（I7) 出位址，而於未讀出資料上重疊新資料之現 記憶體6的容量可設定為8個像素的容量，1 ，寫入資料的讀出可由第4個像素開始，即I 。而且影像資料之規格，及顯示器、9的規格= 一得以考慮 1數式。若能配置1〇個像素的記，體，即可 由上述資料規格及顯示器規格的組合型樣斜 狀況係針對於記憶體寫入速度快於對顯示器續=ς ^处 J。且於本實施形態、’係將對記憶體的寫：二: :：反地：於記憶體的寫入係較對顯 ；：像 時，亦可不改變電路構成而予以對應 ]。貝出為f又 當然可將記憶體6的容量增大， < 的組合型樣。唯增大記憶體6的容量7 =應可能規格 大’因此’以50個像素以下的容,且對路規杈加 Γ素:量，—實性及電二= = 於顯示器像素數m :用除用於〜像資料像素數不同 料及顯示器顯示：；；相常係使用相等的影像資 入影像資料的變化；1::為同步。因 無法作出正確的題-抖:於顯不益之抽樣時序時， 時鐘時序的記情體：中A A’sg將影像資料暫時保存於該 後再顯示，即：中’再由』不益的抽樣時序予以讀出 以上之4:不必使兩時鐘同步亦無虞於顯示的錯:。
313657.ptc 影像資料以8位元說明，唯不：於8 583437 _案號91111011_?，年夕月〆曰 修正_ 五、發明說明（18) 位元。 如以上說明，本發明在顯示器9以前，係以不變換數 位影像信號為類比直接處理數位信號，且係於顯示器9前 變換DSP7輸出之電壓信號後，由放大器8予以放大。因 此，可不需要具有雙極電晶體的ASP1 03，因而，得縮短電 路設計期，同時，亦可增大由MOS電晶體構成之數位電路 構成比率，以節減消耗電力。又，因係將具第1像素數之 輸入數位影像資料於第1周期輸入後，將數位影像資料變 換為與第1像素數不同的第2像素數，且係以第2周期顯示 之顯示裝置，故對該影像資料鄰接的2個資料，係以第1及 第2周期的的時序偏差進行加權演算，因而具有作成新資 料的像素數調整電路，因此，得以將影像資料之晝質劣化 抑制於最小。尤於較間撥影像資料予以顯示者在該顯示品 質上具有提升的功效。 又因於單數列及偶數列上的加權係數不同、不管顯示 裝置為三角係排列，亦可獲得高顯示品質的實現。 又因係由預先設定之複數個係數選擇其中之一，再以 將輸入影像資料予以係數倍之第1乘算，及於輸入影像資 料之前或之後的影像資料予以（1 -係數）倍的第2乘算，將 該第1及第2的乘算結果，作成予以進行加算的新影像資料 即可容易實現該電路構成。 又因係具有：具由預先設定之複數個係數選擇係數之 係數選擇器，及將輸入影像資料予以係數倍之第1乘算 器，及於輸入影像資料之前或之後的影像資料予以（1 -係 數）倍的第2乘算器，及將第1及第2乘算結果予以加算之加
313657.ptc 第22頁 583437
3]3657.ptc 第23頁 583437 _案號 91111011 9^^ 年夕月 ^~s_iMi_ 圖式簡單說明 [圖式簡單說明] 第1圖表示有關本發明實施形態的數位攝影裝置之構 成方塊圖。 第2圖表示條狀配列及三角配列之示意圖。 第3圖表示影像資料及抽樣的時序概念圖。 第4圖表示有關本發明實施形態的像素數調整電路之 方塊圖。 第5圖說明有關本發明實施形態的像素數調整電路動 作之時序表。 第6圖表示習用數位攝影裝置之方塊圖。 1 攝 影 部 2 數 位 信 號 處理 器 (DSP) 3 記 憶 媒體 4 框 記 憶 體 5 像 素 數調整電路 6 記 憶 體 7 數 位 信號處理器（DSP) 8 放 大 器 9 顯 示 器 9 a Η掃描器 9b V掃描器 9 c 顯 示 部 51 閂 鎖 電路 52 乘 算 器 53 乘 算 器 54 加 算 器 55 係 數 選擇器 56 係 數 選 擇 器 57 選 擇 器 58 時 序 控 制 器 59 係 數 計算器 101 編 碼 器 102 數 位 /類比（D/A變換器） 103 類 比 信 號 處理 部 (ASP)
313657.ptc 第24頁

Claims (1)

  1. 號 91111011 六、申請蓴利範_ 1. 一種顯示控制電 之輸入數位影像 之輸出數位影像 使上述輸入 ，及 就上述輸入 輸出獲得的鄰接 行加權演算，同 期之偏差予以設 特徵者。 2. 如申請專利範圍 出數位影像資料 配置之三角係排 上述像素數 述加權係數者。 3 . —種顯示控制電 之輸入數位影像 之輸出數位影像 由預先設定 係數選擇器； 將選擇之係 的第1乘算電路； 在上述鄰接 個像素的輸入數 修正 路，係將第1周期輸入之具第1像素數 資料，變換為以第2像素數在第2周期 資料的顯示裝置控制電路中，具有： 數位影像資料遲延1個像素之遲延電路 數位影像資料，與於上述遲延電路之 2個像素之輸入數位影像資料，予以進 時，對應於上述第1周期及上述第2周 定上述二個加權之像素數調整電路為 第1項之顯示控制電路，其中，上述輸 係供應於；以同色像素每列予以偏差 列顯示裝置，且 調整電路係以單數，及偶數列變更上 路，係將第1周期輸入之具第1像素數 資料，變換為以第2像素數在第2周期 資料的顯示裝置控制電路中，具有： 複數之1以下的係數中，選擇1係數的 數乘於一個像素之輸入數位影像資料 於一個像素之輸入數位影像資料之一 位影像資料乘上（1 -上述係數）的第2乘
    313657.ptc 第25頁 583437 _案號91111011 年7 月>^日 修正_ 六、申請專利範圍 算電路； 將第1乘算電路及第2乘算電路之乘算結果，予以 加算之加算電路，且由上述加算電路將輸出數位影像 資料予以輸出者。 4. 如申請專利範圍第3項之顯示控制電路，其中，上述輸 出數位影像資料係供應於；以同色像素每列予以偏差 配置之三角係排列顯示裝置，且 上述像素數調整電路係以單數，及偶數列變更上 述加權係數者。 5. 如申請專利範圍第3項之顯示控制電路，係具有暫時記 憶上述輸出數位影像資料之記憶體，而於 上述記憶體具有對應於上述第1周期時序之寫入時 鐘進行寫入，及由該記憶體，於第2周期讀出輸出數位 影像資料者。 6. 如申請專利範圍第5項之顯示控制電路，其中，係於上 述記憶體，無保存輸出數位影像資料之空區域時，可 在舊資料上依序填入者。 7. 如申請專利範圍第6項之顯示控制電路，其中，上述記 憶體，係以上述輸出影像資料之5 0個像素以下之容量 為記憶體容量者。 8. 如申請專利範圍第7項之顯示控制電路，其中，上述記 憶體，係以上述輸出影像資料之1 0個像素資料為保存 容量，且係於保存5個像素資料時，開始將舊資料依序 予依讀出者。
    313657.pic 第26頁 583437 _案號91111011 年^月 修正_ 六、申請專利範圍 9. 一種顯示裝置，係將第1周期輸入之具第1像素數之輸 入數位影像資料，變換為以第2像素數在第2周期之輸 出數位影像資料的顯示裝置中，具有： 由預先設定複數之1以下的係數中，選擇1係數的 係數選擇器； 將選擇之係數乘於一個像素之輸入數位影像資料 的第1乘算電路； 在上述鄰接於一個像素之輸入數位影像資料之一 個像素的輸入數位影像資料乘上（1 -上述係數）的第2乘 算電路，及 將第1乘算電路及第2乘算電路之乘算結果，予以 加算之加算電路，由 上述加算電路之輸出，獲得輸出數位影像資料， 依該輸出數位影像資料進行顯示者。 1 0 .如申請專利範圍第9項之顯示裝置，其中，上述顯示裝 置為同色像素係以列偏差予以配置的三角形排列，而 而具有··具備單數列用之第1係數選擇器 及偶數列用之第2係數選擇器，以及，切換上述第1及 第2係數選擇器之選擇電路者。 1 1.如申請專利範圍第9項之顯示裝置，係具有：暫時記憶 上述輸出數位影像資料之記憶體，而以該記憶體對應 於上述第1周期之時序的寫入時鐘，以對應於第2周期 之間撥寫入時鐘進行寫入作業，由該記憶體，於第2周 期將輸出數位影像資料依序讀出者。
    313657.ptc 第27頁 583437 _案號91Π1011_^年，月^日 修正_ 六、申請專利範圍 1 2 .如申請專利範圍第9項之顯示裝置，係於上述記憶體無 保存輸出數位影像資料之空區域時，可在舊資料上依 序填入者。 1 3 .如申請專利範圍第1 2項之顯示裝置，係於上述記憶 體，具有：上述輸出影像資料之5 0個像素以下之容量 為記憶體容量者。 1 4 .如申請專利範圍第1 2項之顯示裝置，係於上述記憶 體，具有：上述輸出影像資料之1 〇個像素資料為保存 容量，且係於保存5個像素資料時，開始將舊資料依序 予依讀出者。 1 5 . —種顯示控制電路，係將第1周期輸入之具第1像素數 之輸入數位影像資料，變換為以第2像素數在第2周期 之輸出數位影像資料的顯示控制電路中，具有： 記憶上述第1周期輸入之上述輸入數位影像資料的 記憶體，及 由該記憶體讀出第2周期之輸出數位影像資料的讀 出電路，而 於上述記憶體具有上述輸出影像資料之5 0個像素 以下之容量為記憶體容量者。 1 6 .如申請專利範圍第1 5項之顯示控制電路，係於該記憶 體，由對應於上述第1周期時序之寫入時鐘，對應於第 2周期之間撥寫入時鐘，進行寫入作業，且由該記憶 體，於第2周期時，依序讀出於輸出影像資料者。 1 7 .如申請專利範圍第1 6項之顯示控制電路，係於上述記
    313657.ptc 第28頁 583437 _案號91111011_?>年7月/日 修正_ 六、申請專利範圍 憶體，無保存輸出數位影像資料之空區域時，可在舊 資料上依序填入者。 1 8 .如申請專利範圍第1 7項之顯示控制電路，係於上述記 憶體，具有：上述輸出影像資料之1 0個像素資料為保 存容量，且係於保存5個像素資料時，開始將舊資料依 序予依讀出者。 1 9 .如申請專利範圍第1 5項之顯示控制電路，其中上述記 憶體為正反器電路者。 2 0 .如申請專利範圍第1 5項之顯示控制電路，其中上述記 憶體為列記憶器者。 2 1. —種顯示裝置，係將第1周期輸入之具第1像素數之輸 入數位影像資料，變換為以第2像素數在第2周期之輸 出數位影像資料的顯示裝置中，具有： 記憶上述第1周期輸入之上述輸入數位影像資料的 記憶體，及 由該記憶體讀出第2周期之輸出數位影像資料的讀 出電路，而 於上述記憶體具有上述輸出影像資料之5 0個像素 以下之容量為記憶體容量者。 2 2 .如申請專利範圍第2 1項之顯示裝置，係於該記憶體， 由對應於上述第1周期時序之寫入時鐘，對應於第2周 期之間撥寫入時鐘，進行寫入作業，且由該記憶體， 於第2周期時，依序讀出於輸出影像資料者。 2 3 .如申請專利範圍第2 2項之顯示裝置，係於上述記憶
    313657.ptc 第29頁 583437 _案號 91111011_7>年 7 月 4曰_^_ 六、申請專利範圍 體，無保存輸出數位影像資料之空區域時，可在舊資 料上依序填入者。 2 4 .如申請專利範圍第2 3項之顯示裝置，係於上述記憶 體，具有：上述輸出影像資料之1 〇個像素資料為保存 容量，且係於保存5個像素資料時，開始將舊資料依序 予依讀出者。 2 5 .如申請專利範圍第2 1項之顯示裝置，其中上述記憶體 為正反器電路者。 2 6 .如申請專利範圍第2 1項之顯示裝置，其中上述記憶體 為列記憶器者。
    313657.ptc 第30頁
TW091111011A 2001-05-29 2002-05-24 Display device and its control circuit TW583437B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001161022A JP3895946B2 (ja) 2001-05-29 2001-05-29 表示装置及びその制御回路
JP2001160996A JP2002354313A (ja) 2001-05-29 2001-05-29 表示装置及びその制御回路

Publications (1)

Publication Number Publication Date
TW583437B true TW583437B (en) 2004-04-11

Family

ID=26615884

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091111011A TW583437B (en) 2001-05-29 2002-05-24 Display device and its control circuit

Country Status (4)

Country Link
US (1) US7079165B2 (zh)
KR (1) KR100500069B1 (zh)
CN (2) CN100401348C (zh)
TW (1) TW583437B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307646B2 (en) * 2001-05-09 2007-12-11 Clairvoyante, Inc Color display pixel arrangements and addressing means
US7123277B2 (en) * 2001-05-09 2006-10-17 Clairvoyante, Inc. Conversion of a sub-pixel format data to another sub-pixel data format
JP4185678B2 (ja) * 2001-06-08 2008-11-26 株式会社日立製作所 液晶表示装置
US7308703B2 (en) * 2002-12-18 2007-12-11 Novell, Inc. Protection of data accessible by a mobile device
TWI287770B (en) * 2004-03-09 2007-10-01 Novatek Microelectronics Corp Color managing structure and method for panel display apparauts
JP2006258882A (ja) * 2005-03-15 2006-09-28 Konica Minolta Photo Imaging Inc 画像表示装置および携帯型撮像装置
JP4561601B2 (ja) * 2005-11-11 2010-10-13 ソニー株式会社 表示駆動用信号処理装置、表示装置、表示駆動用信号処理方法
TWI315512B (en) * 2006-01-20 2009-10-01 Au Optronics Corp Driver ic capable of transforming stripe image data into delta image data and display device use the same
CN100395737C (zh) * 2006-06-08 2008-06-18 杭州华三通信技术有限公司 一种在内存和数字信号处理器之间传送数据的方法
WO2010055743A1 (ja) * 2008-11-11 2010-05-20 シャープ株式会社 画像データ変換装置、画像データ変換方法、プログラム、および記録媒体
CN101976542B (zh) * 2010-11-10 2012-07-04 友达光电股份有限公司 像素驱动电路
US9345083B2 (en) 2013-10-30 2016-05-17 Apple Inc. Boost converter with a pulse frequency modulation mode for operating above an audible frequency

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534892A (en) * 1992-05-20 1996-07-09 Sharp Kabushiki Kaisha Display-integrated type tablet device having and idle time in one display image frame to detect coordinates and having different electrode densities
JP3590996B2 (ja) * 1993-09-30 2004-11-17 ソニー株式会社 ディジタル画像信号の階層符号化および復号装置
JPH07168542A (ja) 1993-10-20 1995-07-04 Casio Comput Co Ltd 液晶表示装置
JPH07302061A (ja) * 1994-05-09 1995-11-14 Fujitsu General Ltd 映像の表示処理方法およびその装置
US6014126A (en) * 1994-09-19 2000-01-11 Sharp Kabushiki Kaisha Electronic equipment and liquid crystal display
JPH0934411A (ja) 1995-07-25 1997-02-07 Hitachi Ltd 画像表示装置および液晶表示コントローラ
JPH0993470A (ja) * 1995-09-21 1997-04-04 Asahi Optical Co Ltd 電子スチルカメラのモニタ制御装置
JP3713084B2 (ja) * 1995-11-30 2005-11-02 株式会社日立製作所 液晶表示制御装置
JP3377667B2 (ja) * 1995-12-25 2003-02-17 株式会社日立製作所 画像表示装置
US5767862A (en) * 1996-03-15 1998-06-16 Rendition, Inc. Method and apparatus for self-throttling video FIFO
JP3013808B2 (ja) * 1997-05-19 2000-02-28 日本電気株式会社 解像度変換方法およびこれを用いた表示制御装置
KR100459390B1 (ko) 1997-09-30 2005-04-06 엘지전자 주식회사 디지털스틸카메라의데시메이션회로
TW377429B (en) * 1998-02-11 1999-12-21 Au Optronics Corp Method of showing graphics on dot matrix display
JP3926922B2 (ja) * 1998-03-23 2007-06-06 オリンパス株式会社 画像表示装置
GB9815907D0 (en) * 1998-07-21 1998-09-16 British Broadcasting Corp Improvements in colour displays
JP2000207391A (ja) 1998-11-10 2000-07-28 Sony Corp 補間装置、補間方法及び画像表示装置
EP1001353A1 (en) * 1998-11-10 2000-05-17 Sony Corporation Interpolation apparatus and methods and image display apparatus
KR100294676B1 (ko) * 1999-01-19 2001-07-12 구자홍 범용 영상 포맷 변환 장치
JP3365333B2 (ja) * 1999-03-03 2003-01-08 日本電気株式会社 解像度変換装置
JP2001054075A (ja) * 1999-08-06 2001-02-23 Hitachi Ltd 画像信号の動き補償走査変換回路
JP2001134753A (ja) 1999-11-08 2001-05-18 Sony Corp 補間処理装置、補間処理方法及び画像表示装置

Also Published As

Publication number Publication date
US7079165B2 (en) 2006-07-18
KR20020095082A (ko) 2002-12-20
CN100401348C (zh) 2008-07-09
CN1555043A (zh) 2004-12-15
CN1388706A (zh) 2003-01-01
CN1218568C (zh) 2005-09-07
US20020180745A1 (en) 2002-12-05
KR100500069B1 (ko) 2005-07-12

Similar Documents

Publication Publication Date Title
TW583437B (en) Display device and its control circuit
US6750876B1 (en) Programmable display controller
TW533387B (en) Shift register, display device, image sensing element driving apparatus, and image sensing apparatus
US7570810B2 (en) Method and apparatus applying digital image filtering to color filter array data
TWI291686B (en) Image processing circuit, image display device and image processing method
US7693350B2 (en) Pixel interpolation device and camera adapted to perform pixel interpolation of captured image
TWI247530B (en) Image processing device and image processing method and processing program
JP2005044098A (ja) 画像処理装置及び画像処理方法
TW201227654A (en) Display debiasing scheme and display
CN102256059A (zh) 摄影装置及显示控制电路
US10943340B2 (en) Blending images
CN102291532A (zh) 摄影装置及定时控制电路
TWI294104B (zh)
TW200915276A (en) Apparatus for improving qualities of moving images on a liquid crystal display and method thereof
US20080118175A1 (en) Creating A Variable Motion Blur Effect
TW201242346A (en) Image capturing device and image processing method thereof
US7319463B2 (en) Electronic camera apparatus and image processing method thereof
TWI221735B (en) Image processing apparatus
US8824818B2 (en) Imaging apparatus and image processing method
TWI332796B (en) Method for buffering output pixel data of a jpeg image
JP5738639B2 (ja) データ処理装置およびデータ処理方法
US11546571B1 (en) Method and system for generating a multiview stereoscopic image
CN113194267B (zh) 图像处理方法及装置、拍照方法及装置
JP4725053B2 (ja) 液晶駆動装置及び液晶駆動方法
TW200306741A (en) Image processing apparatus and method of image processing

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees