TW580799B - Digital PLL-based data detector for recorded data reproduction from storage medium - Google Patents

Description

580799 A7 五、發明說明（1 ) 發明領域 本發明係關於至少使記餘在諸如光碟、硬碟、 碟片儲存媒體上的所記錄資料再生之一種碟片再生及:或 記錄系統，且更特別關於用自由碟片儲存媒體讀出的一資 料序列檢出所記錄資料的—全數位PLL(鎖相迴路）電路。、 相關技術之描述 自-碟片媒體驅動機中的記錄和再生電路供應之讀取 貧料序列通常包括抖動，且難以原樣處理。因此，自一碟 片儲存媒體再生記錄資料需要一pLL電路來使讀取資料序 列同步化，以提供同步化讀取資料和一同步信號。 本申請案揭露能夠在1996年2月6日出版的林公開公 告第08036836號巾以3.3v或以下之低壓來穩定操作的一全 數位PLL電路。如PLL電路只包含數位組件的，它可實施 為热需外部分立組件的一ic(積體電路）或部份之Ic。 本申請案也揭露能夠在1997年12月12日出版的日本公 開公告第09321615號中之一改良的數位pLL式資料檢測 器。上述文件在此被合併參考。 經濟部智慧財產局員工消費合作社印製 然而，在習知技術中仍有下列問題。 因為在可調整偏離標稱資料率的頻率範圍中並無限 制，故含有大幅頻率離差的輸入資料可使提出的PLl電路 進入一異常同步化狀態。 若一系列無效資料輸入到所提出PLL電路，如在旋轉 馬達啟動或讀取/寫入頭移動時發生的，這將使pll電路 内的數量處理變得異常，其可能使得無法確定在輸入序列 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 580799 五、發明說明（2 已恢復有效或規則再生資料後是否成功達到對一標稱資料 率之同步化。所提出PLL無法支持兩個或更多標稱傳輪 率。 本發明之概要 習知技術中的前述問題已依據本發明而解決，其提供 -種用於一碟片媒體再生器或記錄器中的數位Μ電路， 用來接收自一碟片儲存媒體讀取的輸入讀取資料，並提供 一輸出同步信號及使抖動大致消除的同步化讀取資料。鉍 PLL電路包含用來產生一可變率内部同步信號如一往下計 數器的裝置。内部同步信號之各週期的長度被決定為在前 一週期之終點供應的一初始計數值。一基準點被設定在内 部同步信號之各週期的-固定位置。針對輸入讀取資料之 各脈波，在輸入讀取資料脈波和與輸入讀取資料脈波同時 的一内部同步信號期間之基準點間的一相位差由彼此相減 而計算。-回授計數值係根據相位差和迄今所計算相位差 而計算加法器把回授計數值加至一給定計數值以獲得 初始計數值。内部同步信號係頻率二分成輸出同步信號。 同乂化的，貝取貧料係自輸入讀取資料和内部同步信號而產 生4 PLL電路更設有用來把回授計數值限定於一預定範 圍以把内部同步信號限定於一期望範圍的電路。 ^該PLL電路可更設有：用來在當期待輸入讀取資料為 無效以藉此在無效期間後確定一正常操作時的一無效期 間把違數位PLL式電路之一預定部份重置的電路；及/ 或用來自有第一頻率的一給定時鐘信號產生有與第一頻率 本紙張尺—•公爱 580799

五、發明說明（3 不同的第二頻率之一第二時鐘信號，以藉此支持一不同的 資料率之電路。 本發明PLL電路可使用分立組件來實施或實施為一 ic (積體電路）或為一1C之一部份。該數位PLL電路可合併在 如各種碟片驅動機控制器的電路板中。 周式之簡單抬试 從本發明之一例示實施例的下列描述和附圖，本發明 之特徵和優點將為明顯，其中： 第1圖係顯示依據本發明之一說明性實施例的一數位 PLL式資料檢測器之例示配置的結構方塊圖； 第2圖係用來說明第丨和6圖之資料檢測器丨和2的基本 操作之圖； 第3圖係顯示針對PLL電路丨和2的三個可能同步狀態 之波形的圖； 第4圖係顯示針對第3圖之三個同步狀態的正常頻率範 圍之圖； 第5圖顯示用來說明一讀取致能信號之功能的波形； 及 第6圖係顯示依據本發明之另一說明性實施例的一數 位PLL式資料檢測器之例示配置的結構方塊圖。 輕J圭實施Ifji詳細描述 第1圖係顯示依據本發明之一說明性實施例的一數位 PLL式資料檢測器之例示配置的結構方塊圖，其中本發明 之原理已應用於上述日本公開公告第〇9321615號的第8圖 (請先閱讀背面之注意事項再填寫本頁) 裝 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 6 580799 A7

圖中 之一傳統電路。 第1圖之資料檢測器1係與傳統電路相同，除了在第 ’-限頻器210(顯示為一實線方塊)已插入與加法器丨〇1 之FBV輸入端子連接的一回授值（FBV)輸入線； 讀取致能信號線（以實線顯示）22〇已加入作為初始相 位调整裝置，其把一讀取致能信號22〇供應至一往下計數 器102、一相位气存器103、一累積器暫存器1〇7及—同步 化單天J13之重置端子來把它們重置；及 打|里率轉換為230(顯示為一實線方塊）已加入，其 響應於從主系^統給予且也供應到一乘法器！ 〇8之乘法器（在 此例中註明”m”)設定輸入的一傳輸率交變信號，把自外部 給予的一外部時鐘轉換成有亭望率、的一内部時鐘。 為了較能瞭解本發明，吾人短暫檢視參考第丨和2圖之 資料檢測器^基本部份之操作。 加法器101把一回授計數值（在第丨和2圖中標示，，△ w,，） 加到自一主系統或控制器供應的參考計數值w〇。往下計 數為102被配置以自在計數器1 達到零時如由第2圖中的 貫體箭頭顯示地載入其中的初始值往下計數給定時鐘脈 波。亦即，當計數1 02之值為零時，往下計數器！ 〇2讀取 加法器101之目前值（或初始計數值）、把給定時鐘脈波往 下計數至零、回應地再讀取加法器101之目前值，及類推。 這導致如第2圖中顯示的計數器102,之計數值。 請注意到，初始計數值決定其中在所接收脈波之位置 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Μ--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 580799 A7 B7 五、發明説明（5 和視窗内之基準點間做一比較的視窗或範圍。基準點被設 定於麥考計數值Wo之一半，亦即，~/2。 當一脈波（例如，第2圖中的，，k”)被接收時，相位暫存 器103響應地讀取或捕捉來自計數器1()2的目前計數值，以 把所捕獲計數值CCV傳遞到一減法器1〇4，其自所捕獲計數 值CCV減掉基準計數值（編2)以提供指出在無接收脈波和 基準點間的相位差之值。針對脈波k之相位差由第_圖中 的“k註明。如從第2圖看到的，為正數若—脈波在 計數器102達到基準計數值Wq/2前被接收，為負數若該脈 波在汁數器102已通過基準計數值w〇/2後被接收。 相位差△ 0 k被供應到包含一加法器1〇6、一個丨時鐘延 遲單兀111和一暫存器107的一累積器及供應到一乘法器 108。此時，暫存器保留自第一到前一個（亦即，的 /=1 15 20 訂 線 相位差之總和。在累積器⑽、1G7iD111)中累積△ 並 由乘法器1G8中的第-常數m乘以△ 0k後，結果由加法器 109加到一起來產生一經加權總和： (1+ιή)Δ 0 k+f 叫。 /=1 經加權總和由除法器112中的第二常數n相除，其提供商 數。因為商數饋回加法器101的輸入端子中之一（FBV)，故 商數也參照為”回授計數值”並由△ W註明。如此，回授計 數值係藉由元件106至112而根據相位差和常數㈣” 的一經加權總和來計算。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） A7 A7 經濟部智慧財產局員工消費合作社印製

(請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） B7 五、發明說明（6) 回授計數值△W由加法哭〗Ω Ί σσ 101加至苓考計數值Wo來產 生Wo和△ W之總和，其被传 更用為針對次一計數器週期的 初始計數值。（-計數器週期意指從_初始計數值載至由 计數裔1G2往下計數到零之操作的終點之程⑻。透過此程 序，由計數器⑽的計數器週期之頻率被同步化到讀取資 料輸入脈波之頻率的整數倍。在計數器1〇2值為零時變高 的-信號透過-個1/2除法器114輸出作為—同步信號。使 錢同步信號’-同步化單元113如第2圖中顯示地自讀取 資料輸入產生同步化讀取資料。 請參考第3和4圖，將描述頻率限制器21〇之功能。如 上述的，PLL電路〗可具有讀取資料輸入脈波之頻率的整 數倍之同步狀態。第3圖中顯示例如2至4μ5圖型的三個典 型同步圖型。因為各計數器週期之期間在此特定例子中被 設定於Ιμν故有相同脈寬的兩計數器週期（丁n相位）T1和丁2 依據在2ps圖型上的讀取資料輸入之各脈波。脈寬係由在 脈波位在的計數器週期中之脈波位置來決定。以相同方 式，3ps圖型對於各輸入脈波使用三個計數器週期丁丨至 T3 ;且4ps圖型對於各輸入脈波使用四個計數器週期丁 1至 丁4 〇 在第4圖中，對於三個同步圖型，線L1至L3顯示在輸 入資料率和如計數器102的0計數信號之一内部同步信號頻 率間的關係。輸入資料率係250KHZ(針對4μδ圖型）、 375KHz(針對3ps圖型）、及500KHz(針對2ps圖型）。若pll 電路被同步化至約在例如3 μ s圖型的3 7 5 KHz之讀取資料輸 9 580799

發明説明（7 ίο 15 入，則PLL電路！之計數器102以中心頻率（亦即，在此特例 中的約1MHz)為中心來重複往下計數程序。在此情形中的 操作點係由在線L2上的點P1來顯示。在讀取資料輸入之頻 率上的改變使操作點沿著線L2移動。 如從第4圖看到的，對於約375KHz之讀取資料輸入， PLL電路1也可用設定於點Ρ24ρ3的操作點來操作。然而， 此等操作情況S不期望的，因為操作點偏離中心頻率太 遠。在線L1至L3上的實箭頭指出對於三個同步圖型的操作 點之較佳範圍。實箭頭係在由PLL内部同步頻率轴線上的，， 低限”和”高限’，界定的範圍中。 因此，限頻器210限制供應至加法器1〇1之FBV輸入的 回授計數值，使得來自計數器1()2的〇計數信號之頻率係在 自低限到高限的範圍内。因為計數器1〇2之各計數器週期之 期間係如上述的1μδ，故若參考計數週期Wo被設定於16計 數，則此意指一 16MHz時鐘被供應到計數器1〇2之一未顯示 時鐘輸入端子。若所允許内部同步頻率要設定於中心内部 同步頻率之± 25°/〇(亦即，1MHz)，則限頻器210只須把回授 計數值限制於± 4。 把限頻器210之限制範圍設定於一較小值導致pLL電 路1之一較窄的可調頻率範圍，而限頻器21〇範圍太大可能 引起如由第4圖中之點線顯示的異常同步。因此，需要把限 頻器210範圍設定於對於讀取資料輸入之期待頻率的適當 值。 第5圖係顯示用來說明一讀取致能信號220之功能的波 -------------------——裝::· (請先閲讀背面之注意事项再填寫本頁) -訂丨 :線丨 20 10 15 20 580799 五、發明説明（8 升^之圖在第5圖中，讀取資料輸人之-不規則狀態在電源 im開始時啟動’並延續通過響應於—開機重置的初 始化及由&轉馬達致能信號啟動的旋轉馬達轉動之過渡 j態、’直到旋轉馬達轉動達到_靜止狀態為止。讀取致能 △ 1皮保持低來指出在不規則狀態期間的一解除作用狀 ^ θ應於不規則狀態之終點，讀取致能信號被設於高來 指出一致能狀態。 因為口賣取資料輸入在一頭標移動狀態期間為無效，故 即使紅轉馬達轉動處在_靜止狀態，讀取致能信號W在當 因頭才不移動操作而不期待有效讀取資料時的期間也被設 於低亦即，只有在讀取資料輸入有效時讀取致能信號㈣ 才被保持高。 。。讀取致能信號220被供應到往下計數器1〇2、相位暫存 盗103、累積讀存器1〇7和同步化單元⑴之重置端子，來 在讀取致能信號22〇之邏輯零狀態期間把它們重置，佳在 讀取致能信號22G為低時把參考計數值之—半（亦即，㈣ 而非W〇)載入加法器1〇1之咖輸入端子。如此做使得可能 縮短PLL電路1花來同步於讀取請輸人的時間。 再者，如第1圖中顯示的，把時鐘率轉換器23〇設給數 位PLL式資料檢測器1使能容易支持多個不同頻率之讀取 資料輸入’亦即不同資料率之記錄媒體。若i6MHz的一時 鐘信號被用於資料率500KHz之讀取資料輸入，且若讀取 資料輸入之資料率要被改變至25〇咖，則必須傲的只是 把-適當傳輸率交變信號供應到時鐘率轉換器23〇，使它 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公嫠）

.......................裝:… (請先閲讀背面之注意事項再填寫本頁) ΪΓ..................線- 580799 A7 — B7 五、發明說明（9 ) 把内部時鐘率從16MHz改變到8MHz。 裝--- (請先閱讀背面之注意事項再填寫本頁) 當内部時鐘率被改變時，較佳來調整使用在乘法器108 中的加權值m，以把PLL電路1之轉移特性最佳化。一較大 加權值m導致較快響應及如來自計數器1 〇2的〇計數信號的 内4同步彳§號之更多抖動。另一方面，一較小m值產生 相反結果。 第6圖係顯示依據本發明之另一說明性實施例的數位 PLL式資料檢測器之例示配置的結構方塊圖，其中本發明 之原理已應用於上述日本公開公告第0932 161 5號的第1圖 之傳統電路。 至於限頻器210和時鐘率轉換器230，第6圖之數位PLL 式資料檢測器2係與傳統電路相同。 —線- 經濟部智慧財產局員工消費合作社印製 資料檢測器2只在資料檢測器2設有一初始相位調整器 225上與傳統電路不同。與合併初始相位調整器225連結 的’讀取致能信號220被供應到初始相位調整器225之一輸 入端子；一無效資料檢測器及重置電路丨2〇之一重置輸出 被供應到初始相位調整器225之另一輸入端子，且初始相 位調整器225輸出被供應到餘數處理器Π2之重置端子、以 及往下計數器1 02、相位暫存器1 〇3、累積器暫存器1 07和 同步化單元123之重置端子。初始相位調整器225只提供讀 取致能信號220和無效資料檢測器及重置電路120重置輸出 的邏輯加總。此藉由把元件102、103、107、123和132重 置來防止PLL式資料檢測器2免於在讀取資料輸入之無效 資料上操作，確定在重置後資料檢測器2之同步化。 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1-"PLL電路 2…數位PLL式資料檢測器 10卜· ·加法器 102···往下計數器 103···相位暫存器 104···減法器 105···相位比較器 106、109…加法器 107···累積器暫存器 108···乘法器 110···累加器 580799 A7 _B7__._ 五、發明説明（1G ) 前述只說明本發明之原理。本發明之許多廣泛不同實 施例可被組構，不致偏離本發明之精神和範疇。 例如，第1和6圖之電路1和2可藉由使用分立組件來實 施或實施為諸如一普通1C、一DSP(數位信號處理器）、一 5 AS 1C(特定應用1C)等的一 1C(積體電路）或如此1C之一部 份。 數位PLL式資料檢測器1和2可合併在如各種碟片驅動 機控制器的電路板上。 因此，請瞭解到本發明不限於說明書中描述的特定實 10 施例，除了如在所附申請專利範圍中界定者。 元件標號對照表 111···1時鐘延遲單元 112、 112a、114···除法器 113、 123…同步化單元 120···無效資料檢測器及重置電路 132…餘數處理器 210…限頻器 220…讀取致能信號線 225…初始相位調整器 230···時鐘率轉換器 L1〜L3…線 P1 〜P3···點 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐〉 ......裝..................,τ.......,……：線· (請先閲讀背面之注意事項再填寫本頁) 13

Claims (1)

1. 580799 Λδ BS cs DS 5· 六、申請專利範圍 此確保在該無效週期後有一正常操作的裝置。 3.依據申請專利範圍第2項的數位pLL電路，其中該加法 裝置被給予該給定計數值之半而非該給定計數值，以 縮短恢復一固定狀態所需的時間。 4·依據申請專利範圍第！項的數位pLL電路，其更包含： 用來自有一第一頻率的一給定時鐘信號產生有與 該第一頻率不同的一第二頻率之一第二時鐘信號，以 藉此支持資料率與該碟片儲存媒體不同的一第二碟片 儲存媒體之裝置。 一種結合數位PLL電路的積體電路，用來接收自一碟 片儲存媒體讀取的輸入讀取資料，並提供一輸出同步 信號及使抖動大致消除的同步化讀取資料，該數位pLL 電路包含： 用來產生一可變率内部同步信號的裝置，該内部 同步彳a 5虎之各週期的長度被決定為在前一週期之終點 供應的一初始計數值，且一基準點被設定在該内部同 步信號之各週期的一固定位置； 用來針對該輸入讀取資料之各脈波，藉由使在該 輸入t買取資料脈波和與該輸入讀取資料脈波同時的一 内部同步信號週期之該基準點彼此相減而計算二者間 的一相位差之裝置； 用來根據該相位差和迄今所計算相位差而計算一 回授計數值的裝置； 用來把該回授計數值加至一給定計數值以獲得該 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝·-------訂-------- ·線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智^-財產局員工消費合作社印製 15 )斯99 、_凊專利範圍 初始计數值的加法裝置· 用來對該内部同步信號作頻率二分而分 同步信號的裝置； 出 用來自該輸入讀取資料和該輪出同步信號產 同步化讀取資料的裝置；及 ^ 用來把該回授計數值限定於一預定範圍以把 部同步信號限定於一期望範圍的裝置。 6·依據申請專利範圍第5項的積體電路，其更包含·· 用來在當預期該冑入讀取資料為無效時的一 週期期間把該數位PLL^電路之_預定部份重置^ 此確保在δ亥無效週期後有一正常操作的裝.置。 7·依據申請專利範圍第6項的積體電路，其中該加法裝薏 被給予該給定計,數值之半而非該給定計數值，以_短 恢復一固定狀態所需的時間。 ^ 8·依據申凊專利範圍第5項的積體電路，其更包含： 用來自有一第一頻率的一給定時鐘信號產生有與 έ亥第一頻率不同的一第二頻率之一第二時鐘信號，以 藉此支持資料率與該碟片儲存媒體不同的一第二碟片 儲存媒體之裝置。 本紙張尺度適用中國國家標準（⑶幻M規格（210Χ297公釐）

   、一叮| (請先閲讀背面之注意事項再填寫本頁)