TW576772B - Two step chemical mechanical polishing process - Google Patents

Two step chemical mechanical polishing process Download PDF

Info

Publication number
TW576772B
TW576772B TW090115756A TW90115756A TW576772B TW 576772 B TW576772 B TW 576772B TW 090115756 A TW090115756 A TW 090115756A TW 90115756 A TW90115756 A TW 90115756A TW 576772 B TW576772 B TW 576772B
Authority
TW
Taiwan
Prior art keywords
polishing
pad
item
dielectric layer
patent application
Prior art date
Application number
TW090115756A
Other languages
English (en)
Inventor
Joseph E Page
Original Assignee
Infineon Technologies Corp
Infineon Technologies Richmond
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26908978&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW576772(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies Corp, Infineon Technologies Richmond filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW576772B publication Critical patent/TW576772B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/24Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/24Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • B24B37/245Pads with fixed abrasives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

576772 五、發明說明(i) 參照相關申諳案 本申請案主張優先於2000年6月28曰申請之美國臨時專— 利申請案第6 0 / 2 1 4,4 0 9號,該案以引用的方式併入本文 中 〇 背景 1 ·拮術範. 揭示的是關於半導體製造,尤其是二步拋光過程中半導 體晶圓平坦化的方法。 2·相關技藝說明 半導體裝置係藉由處理放在基板表面上的材料層來製造 。一個這樣的過程包含平坦化上表面以消除、打平或弄平 上表面。可是平坦化的技術並不總是均一地遍及晶圓的上 表面,而是通常取決於已經形成於將平坦化層之下的裝置 類型與密度。半導體隔離層製造的最後一個步驟通常包含 一化學機械拋光(CMP)過程。化學機械拋光過程是使用來 平坦化與/消除介電質材料,如晶圓上表面用作隔離區域 的氧化物。 參考圖1 ,在化學機械拋光期間,晶圓1 0被固定於載台 1 2,裝置側面朝下。裝置側邊與接合於工作台1 6上的襯墊 14平行。工作台16與載台12旋轉,經由載台12施力,泥狀 研磨漿或化學藥品18於襯塾14中配料。 傳統上氧化物化學機械拋光使用堆疊在柔軟的黏合襯墊 上,非常堅硬的氨基甲酸乙脂。如圖2所示,硬式襯塾2 0 堆疊在軟式襯墊2 2之上。如圖2所說明,兩襯墊的合成動
第5頁 576772 五、發明說明(2) 辄變形,減 。為了彌補 ,通常平坦 物目標厚度 目標厚度, 試圖使平 情況中,於 ,以提供將 區域的方法 減少氧化物 化學機械拋 使用光罩 昂貴的。必 的#刻光罩 間與材料。 0 . 2 5微米技 等離子體沈 時,因為改 步驟一般是 因此,存 需要,可沈 來說,平坦 發明概要 少平坦化效果。襯墊變 減少的平坦化,便執行 化完成後,需要額外的 (亦即減少氧化物厚度) 需要一 坦化過 選擇的 平坦化 包含空 以促進 光之薄 與姓刻 須研製 。光罩 這使得 術中, 積薄膜 良的平 極不可 在一個 積與平 化介電 個非常 程更均 區域使 之更均 隙自由 平坦化 膜移除 過程的 包含需 步驟、 用來促 變得不 ,配合 坦化是 能的。 ,具有 坦化介 質層之 均一,控 一,可使 用光罩過 質層。舉 填充之氧 之光罩與 與平坦化 形的 光罩 抛光 〇為 制良 用預 程與 例來 化物 蝕刻 結果 與蝕 以取 提供 好的 處理 蝕刻 說, 放置 步驟 是減 刻步 得剩 適當 過程 步驟 過程 一種 、藉 , 以 少平坦化 驟。此外 下的氧化 平坦化與 〇 。在一種 消除材料 形成隔離 由大特徵 及借助於 個問題是光罩過程通常是非常 區域與不要之蝕刻區域 與蝕刻步驟需要加工時 的預處理,特別是在次 。可是,當使用高密度 機械抛光(C Μ P ) >肖耗品 要餘刻之 微影步驟 進平坦化 具吸引力 現有化學 以總體均 改良總體 電質層方 前的光罩 一性為代價,除去光罩 均一性卻沒有預處理的 法的需求,例如,舉例 與蝕刻。 種拋光半導體晶圓的方法,根據本發明,它包含提供
第6頁 576772 五、發明說明(3) 一個具有拓 成介電 ,介電 過程中 抛光 特徵的 充特徵 物質, 化搬光 二種拋 體消除 質層。 抛光 拓樸特 填充特 研磨漿 份,以 層,於 第二個 下部分 的拋光 在其 無堆疊 固定式 質層 質層 做介 半導 半導 之間 在抛 襯塾 光物 ,以 半導 徵的 徵之 提供 第一 堆疊 壓板 ,做 襯墊 他的 的拋 研磨 樸特徵 以填充 是平坦 電質層 體晶圓 體晶圓 的部分 光過程 拋光介 質,在 第二種 體晶圓 半導體 間的部 抛光工 種研磨 的拋光 ’ 將晶 介電質 拋光介 方法中 光襯墊 襯墊。 的半 特徵 地遍 之表 的另 ,形 ,於 的第 電質 抛光 抛光 還有 晶圓 分, 具的 漿與 襯塾 圓傳 層的 電質 ,平 ,舉 抛光 導體晶 之間的 及整個 體消除 一個方 成半導 平坦化 一部份 層,於 過程的 物質與 圓,以 部分。 半導體 ,抛光 法包括 體晶圓 抛光概 ,以第 表體消 剩下部 表體消 及在 抛光 晶圓 介電 步驟 上形 塾上 一種 除拋 分, 除拋 半導 過程 0在 質層 :提 成介 提供 抛光 光襯 做介 光襯 體晶 的第 剩下 〇 供具 電質 第一 物質 塾上 電質 墊撤 圓上形 一部份 的拋光 有拓樸 層以填 種拋光 與平坦 提供第 層的表 光介電 另一個 ,在半 於單一 第一個 〇σ a- 早一無 上以第 送到第 表體消 層。 坦化的 例來說 介電質 方法,包含步驟:提供具有 導體晶圓上形成介電質層以 無堆疊拋光襯墊上以第一種 壓板,在拋光過程的第一部 堆疊拋光襯墊平坦化介電質 二種研磨漿提供拋光工具的 二個壓板,在拋光過程的剩 除,以第二種研磨漿與堆疊 步驟可能包含使用一個單一 ,可能包含氨基甲酸乙脂或 層的步驟可能包含使用一個
第7頁 576772 五、發明說明(4) 堆疊的拋光襯墊。堆疊的拋光襯墊可能包含用來接觸晶圓 的第一個襯墊,以及用來支持第一個襯墊的第二個襯墊。― 第二個襯墊可能比第一個襯塾柔軟以改善拋光均一性,表 面拋光,以及缺陷。拋光介電質層的步驟可能包含使用單 一的黏合襯墊。拋光的步驟可能包含以沈澱碳酸鋇二氧化 矽顆粒研磨漿來拋光的步驟。平坦化的步驟可能包含以蒸 發的二氧化矽研磨漿來拋光的步驟。平坦化的步驟可能包 含利用固定式研磨襯墊以及活化固定式研磨襯墊上拋光加 工之化學藥品來拋光的步驟。平坦化與拋光的步驟可能在 相同工具的不同壓板上完成。第一部份以約佔拋光過程全 部拋光時間之5 0 %較佳。 本發明的這些與其他的東西,特色與優點,從下列配合 附圖閱讀、圖解具體實施例的詳細說明中,將變得顯而易 見。 圖式簡單說明 關於下列附圖,所揭示的將詳細地呈現於下列較佳具體 實施例之說明中,其中: 圖1是一概圖,顯示根據先前技藝,供作化學機械拋光 之裝設; 圖2是根據先前技藝導致不均一性變形之剖面圖; 圖3是一概圖,顯示根據本發明,供作化學機械拋光之 平坦化步驟的裝設; 圖4是拋光過程期間,階躍高度對消除百分比之作圖; 圖5是一概圖,顯示根據本發明,供作化學機械拋光之
第8頁 576772 五、發明說明(5) 表體消除步驟的裝設; 圖6是根據本發明,供作化學機械拋光之多重壓板/臺子 的俯視圖; 圖7是根據本發明化學機械拋光方法之流程圖; 圖8是根據本發明,介電質材料將被平坦化之半導體晶 圓的剖面圖; 圖9是圖8中介電質物質已根據本發明平坦化後的半導體 晶圓剖面圖; 圖1 0是圖9中介電質物質已根據本發明之表體消除平坦 化後的半導體晶圓剖面圖; — 圖1 1是以根據本發明之單一襯墊平坦化晶圓之後,以及 二步過程之後,整個晶圓消除物質數量之作圖; 圖1 2是以根據本發明之單一襯墊平坦化晶圓之後,以及 二步過程之後,整個晶圓剩下的氧化物數量之作圖。 較佳具體實施例詳細說明 本發明消除使用昂貴之光罩與蝕刻步驟以促進半導體裝 置之製造中平坦化過程的需要。本發明將以例子的方式, 為供作半導體裝置活化區域之隔離區域,如淺渠溝隔離 (STI )區域,的化學機械拋光(CMP),做圖解式敘述說明。 本發明可應用於任何化學機械拋光過程,而在此敘述之例 證不應被解讀成限制本發明。 根據本發明之一方面,提供一種不用光罩與蝕刻步驟, 卻能實現淺渠溝隔離製造之方法。在一具體實施例中,本 發明將淺渠溝(STI )化學機械拋光(CMP)分成兩個截然不同
第9頁 576772 五、發明說明(6) 的過程,使用兩個截然不同的消耗性機組。過程的第一個 步驟使用為平坦化做最佳化之消耗品。第二步驟使用為表 體消除做最佳化之消耗品。這些過程步驟可於具有兩個或 更多研磨臺之工具上完成,一個臺子用於平坦化步驟,而 第二個則用於表體消除步驟,或者是,兩個不同的拋光工 具,其一用來最佳化平坦化步驟,另一用來最佳化表體消 除。這些步驟在完成消耗品變更後,可在同一個工具上完 成。 隔離活化區域在次0 . 2 5微米技術中要求相當昂貴的光罩 與蝕刻步驟以減少大特徵上的氧化物,與/或提供更多用-來促進化學機械拋光(CMP)之圖案因素。藉著將化學機械 拋光過程分成兩個截然不同的步驟,第一個是平坦化步驟 ,第二個是表體消除步驟,平坦化可方便地改善至光罩與 蝕刻步驟可移除的程度。 現在特別仔細地參考圖式,其中參考數字從不同角度識 別近似或同一元件,而圖3開始,根據本發明化學機械拋 光之第一步驟以概圖描寫。研磨臺1 〇 2提供支持襯墊1 0 4的 平面。襯墊1 0 4,舉例來說,可能含有可從3 Μ公司購得之 單一的(無堆疊的)硬式襯塾,固定式研磨襯塾,或其他設 計來做平坦化的襯墊。在較佳具體實施例中,氨基曱酸乙 脂硬式襯墊用作襯墊1 0 4。襯墊1 0 4可能直接黏合於研磨臺 1 0 2上,或堆疊於單獨的襯墊。在襯墊1 0 4上引進研磨物質 (研磨漿或化學藥品)1 0 6以拋光晶圓1 0 8。泥狀研磨漿或 化學藥品1 0 6,舉例來說,可能包含沈澱碳酸鋇二氧化矽
第10頁 576772 五、發明說明(7) 製品、蒸發二氧化矽製品、酸化鈽製品、氫氧化鉀或其他 合適的化學藥品。通常,平坦化的改良可藉由使用蒸發二 氧化矽而非沈澱碳酸鋇二氧化矽來達成,但平坦化進一步 的改良則可能以酸化鈽研磨漿來達成。可是,鈽研磨漿往 往是昂貴的,而且可能產生缺陷。用來平坦化,蒸發二氧 化矽是較佳的。氫氧化鉀或其他化學藥品可能與固定式研 磨襯墊使用。固定式研磨襯墊可達到極佳的平坦化,因為 晶圓的地勢,只有在晶圓上的高點釋放研磨漿。此外,可 以添加化合物到研磨漿中,藉由防護較低區域免於研磨來 改善平坦化·。選擇正確的襯墊與研磨漿組合來最佳化平坦 化,在選擇特殊研磨漿以完成平坦化中是較佳的。最佳化 平坦化過程應衡量諸如,舉例來說,花費、要求均一性等 之考慮。 晶圓108由載台110支持。載台110可能是已知技藝中之 任何載台。襯墊1 0 4與晶圓1 0 8之間的相對運動是藉由旋轉 載台110,臺子102或兩者一起來達成。載台110或臺子之 旋轉在提供襯墊上1 〇 4之研磨漿1 0 6與晶圓1 0 8之間的拋光 動作。在晶圓1 0 8後方對晶圓1 0 8施壓以完成拋光加工。藉 由使用平坦化襯墊1 0 4,例如無堆疊硬式襯墊,可方便地 於拋光過程早些達到較高之可平面性。平坦化襯墊的顆粒 ,包含單一無堆疊的沈澱碳酸鋇襯墊,例如可自羅德 (Rodel )公司購得之IC 1 0 0 0襯墊。發明者已發現大部分平 坦化發生於拋光過程(全部拋光時間)之第一個約5 0 %的部 份,如圖4所示。因為均一性的緣故,傳統上並不使用單
第11頁 576772 五、發明說明(8) 一的、硬式的襯墊。根據本發明,是實施初始拋光來達到 可平面性。在一具體實施例中,如上所述,於拋光時間的 第一個5 0 %使用硬式襯墊拋光。可是,可能使用到其他數 量或比例的時間來達成可平面性。 為了圖解之效果,硬式襯墊是一個具有約5 %或更少壓縮 率的襯塾,而軟性襯塾則具有約1 2 %或更多的壓縮率。可 能使用其他標準,如硬度測量,來決定根據本發明使用之 襯墊的類型。 圖5概要地描寫根據本發明之化學機械拋光過程(CMP)的 第二步驟。藉由使用更均質的襯墊或表體消除襯墊112,-以第二個步驟完成拋光。襯墊1 1 2可能包含一個堆疊襯墊 或單一的軟式襯墊。襯墊112可用於同一個研磨台102上, 要不然載台1 1 0與晶圓1 0 8可傳送到其他工具或到相同工具 的不同壓板或臺子。襯塾112宜包含軟式襯塾113與硬式襯 墊1 1 5。在一具體實施例中,如關於圖3所述的,硬式襯墊 1 1 5可能是與襯墊1 0 4相似或相同的襯墊,而軟式襯墊1 1 3 則可能包含黏合襯墊或其他可壓縮的材料。軟式襯墊1 1 3 放置於臺子1 0 2與硬式襯墊1 1 5之間。硬式襯墊1 1 5接受用 來拋光晶圓1 0 8之研磨漿1 1 4。襯墊1 1 2與研磨漿1 1 4被用來 做晶圓表面1 0 8材料(如氧化物)之表體消除。硬式襯墊1 1 5 可能包含一個可自羅德(R 〇 d e 1 )公司購得之I C 1 0 0 0襯墊, 而軟式襯墊1 1 3可能包含一個也可自羅德公司購得之蘇巴 I V ( S u b a I V )。具有上述相似特徵之其他襯墊也可使用。 在其他具體實施例中,單一的襯墊被用作表體消除,例如
第12頁 576772 五、發明說明(9) ,可能使用下列任何一個:可自羅德公司購得之單一的黏 合襯墊、單一的固定式研磨襯墊、浮凸的保麗鐵斯 (politex)襯墊,或者是蘇巴IV (Suba IV)襯墊。研磨漿 1 1 4宜包含沈澱碳酸鋇二氧化矽研磨漿。 施加壓力於晶圓108,而載台110,臺子102或兩者一起 旋轉以提供晶圓1 0 8之機械拋光。既然晶圓1 0 8先前已平坦 化,剩下氧化物或其他材料高度之表體消除將持續進行, 直到達成目標高度。在一具體實施例中,表體消除消耗約 5 0 %的拋光時間。這可能視情況調整; 本發明方便有利地將平坦化拋光從表體消除中分離出來 。緊接於第二個壓板(或臺子)表面上堆疊襯墊之處理,壓 板(或臺子)的表面上宜使用單一的硬式襯墊。如果有多於 一個的壓板,它便可在相同工具或是在兩個不同的工具上 完成。 圖6顯示的是多重壓板工具200之俯視圖,顯示本發明的 安裝啟用。工具200包含許多壓板或臺子204。根據實用, 第一個壓板2 0 1支持一個硬式襯墊1 0 4,如氨基曱酸乙脂。 如關於圖3之上述,第一壓板2 0 1是設計來完成平坦化晶圓 表面的第一個拋光步驟。完成第一步拋光加工之後,晶圓 108 (參閱圖3與5)由載台傳送到第二個壓板2 0 2 (參閱圖3
與5)。第二個壓板202包含一個堆疊的襯墊112,在軟式襯 墊上方有一個硬式襯墊。如關於圖5之上述,表體消除於 第二個壓板2 0 2上實現。 在另一具體實施例中,完成第二步拋光之後,晶圓1 〇 8
第13頁 576772 五、發明說明(ίο) (參閱圖3與5 )經由載台1 1 0 (參閱圖3與5 )再度被傳送到第 三個壓板203。進一步的處理可於第三個(或第四個,等-等)壓板2 0 3上完成。在一例中,壓板2 0 3被用來實現晶圓 拋光用軟皮,以減少晶圓1 〇 8的缺陷。 自表體消除中分離平坦化步驟的概念可應用於消耗品而 非上述之襯墊堆疊。舉例來說,平坦化可經由壓板上的固 定式研磨襯墊之後,接著壓板2 0 2上標準堆疊襯墊之拋光 加工來完成,要不然平坦化可以壓板2 0 1上氧化鈽研磨漿 拋光之後,接著壓板2 02上堆疊襯墊之拋光來完成。還要 注意的是分離工具可提供上述之多重壓板(壓板不需在同― 一工具上)。 根據本發明平坦化與消除介電質層之方法的流程圖顯示 於圖7。在方塊3 0 0中,提供一個半導體晶圓。如圖3與5所 示之半導體晶圓1 0 8,可能包含半導體記憶裝置,舉例來 說,如動態或靜態隨機存取記憶體,特殊應用積體電路 (AS I C s ),邏輯晶片或任何其他半導體晶片。雖然可能使 用其他晶圓材料,晶圓1 0 8以實質上從單晶系矽晶中形成 較佳。 在方塊3 0 2中,處理晶圓1 0 8以形成表面特徵。圖8顯示 具有特徵之半導體裝置4 0 0的剖面圖,例如藉由使用傳統 蝕刻技術,於基板4 0 4中形成之渠溝4 0 2。渠溝4 0 2可能藉 & 由使用硬式光罩(未顯示),以及符合硬式光罩之基板4 0 4 的各向異性乾式蝕刻,如反應性離子蝕刻來形成。其他傳 統的蝕刻過程也可以使用。渠溝4 0 2可能包含隔離區域4 0 3
第14頁 576772 五、發明說明(11) ,如用來隔離形成於基板404中或其上之裝置的淺渠溝隔 離區域。渠溝4 0 2可能為其他目的與結構而形成。往上的-特徵4 0 6是由於基板4 0 4的拓樸特徵,在介電質材料41 0的 沈積期間形成的。 方塊3 0 4中,如圖8所示,藉由沈殿/藏射介電質材料來 形成隔離區域4 0 8 (如淺渠溝隔離,S T I )或其他結構。介 電質材料4 1 0以包含氧化物較佳,而含有二氧化矽更佳。 在一具體實施例中,藉著在渠溝4 0 2中填充介電質材料1 08 來形成淺渠溝隔離區域。請注意,基板4 0 4的上表面可能 被其他層(未·顯示)所覆蓋,如襯墊氧化物層或襯墊氮化物 層,或其他用來圖案化或處理裝置的介電質層。 在方塊306中,如關於圖3之上述,完成平坦化拋光的步 驟。這導致平坦化的介電質材料410的上表面412,如圖9 所示。在方塊3 0 8中,如關於圖5之上述,完成表體消除拋 光步驟以最佳化晶圓的全面均一性。這導致介電質材料 410的表體消除降至目標厚度或高度414,如圖410所示, 並含有明顯較大,晶圓之全面均一性。藉由將化學機械拋 光(CMP)過程(使用於隔離區域之製造)分成兩個截然不同 的步驟或製程(方塊3 0 6與3 0 8 ),平坦化可改善至移除昂貴 的光罩與預處理步驟的程度。 關於圖1 1 ,顯示的是比較在相同預定拋光時間裡,根據 方塊3 0 6平坦化步驟拋光加工之晶圓,對根據本發明二步 過程(方塊306與308)拋光加工之晶圓的圖解式作圖。移除 之氧化物的埃(y軸)對晶圓上許多區分地段(位置)之測量
第15頁 576772 五、發明說明(12) 作圖。2 0 0 0埃的消除是目標。曲線5 0 0顯示根據一步平坦 化拋光的晶圓,其歸因於硬式襯墊之拋光性質。曲線5 Ο (Γ 在測量氧化物消除厚度中遭受大的變化。曲線5 0 2顯示根 據本發明二步過程拋光加工之晶圓。由二步過程(曲線 5 0 2 )提供之移除厚度顯示本發明明顯地較曲線5 0 0均一。 圖1 2是記憶陣列上剩下的氧化物厚度(以埃為單位)的比 較對遍及晶圓之晶圓位置的作圖。曲線5 0 4顯示在預定拋 光時間裡,根據平坦化步驟3 0 6拋光之晶圓。曲線5 0 4在測 量氧化物厚度時遭受較大的變化。曲線5 0 6顯示在預定撤 光時間裡,根據本發明二步過程拋光之晶圓。當拋光加工 是由本發明之二步過程提供時,剩下的厚度明顯較均一地 遍及晶圓。 根據本發明,由發明者測量之平坦化曲線證明大部分平 坦化發生於拋光之前50 %,而且在第二拋光步驟中用堆疊 的襯墊,晶圓非均一性相當大程度地減少。藉由使用二步 拋光過程,陣列階躍高度比先前技藝之技術平順。此外, 在圖解式測量中,剩下的氧化物範圍減少,從平均3 6 3埃 到2 3 7埃,提供氧化物消除相當大程度地趨近於目標值。 儘管缺陷導致的與氧化物對氮化物的選擇性是相當的,既 然可平面性已經相當大程度地由本發明之方法所改善,晶 圓視覺上的外觀已經改善。 已敘述二步化學機械拋光過程之較佳具體實施例(希望 是說明而非限制),應注意的是可由熟諳此藝之士根據以 上教導進行修改與變化。因此應了解於本發明揭示之特殊
第16頁 576772 五、發明說明(13) 具體實施例中做改變,係屬列舉如本發明 圍要點之範圍與精神。因此以專利法律規 細目敘述本發明,所聲明與要求的於附加 提出,由專利權保護。 加申請專利範 之詳細資料與 利申請範圍中 576772
第18頁

Claims (1)

  1. 576772 六、申請專利範圍 1 . 一種拋光半導體晶圓的方法,包含下列步驟: _ 提供一具有拓樸特徵的半導體晶圓; 在半導體晶圓上形成介電質層以填滿特徵之間的部 分; 在拋光過程的第一部份,全面平坦化整個半導體晶圓 之介電質層;以及 在剩下的拋光過程中做介電質層之大體移除,以拋光 該介電質層。 2 .如申請專利範圍第1項之方法,其中平坦化的步驟包 含使用單一無堆疊的拋光襯墊。 3 .如申請專利範圍第2項之方法,其中拋光襯墊包含氨 P 基甲酸乙脂。 4.如申請專利範圍第1項之方法,其中平坦化的步驟包 含使用固定式研磨襯墊。 5 .如申請專利範圍第1項之方法,其中拋光介電質層的 步驟包含使用堆疊的拋光襯墊。 6 .如申請專利範圍第1項之方法,其中堆疊的拋光襯墊 包含用來接觸晶圓的第一個襯墊,以及用來支持第一個襯 墊的第二個襯墊,第二個襯墊較第一個襯墊柔軟以改善拋 光均一性。 7 .如申請專利範圍第1項之方法,其中拋光介電質層的 > 步驟包含使用單一黏合襯墊。 8 .如申請專利範圍第1項之方法,其中拋光介電質層的 步驟包含用沈澱碳酸鋇二氧化矽顆粒研磨漿拋光之步驟。 576772 六、申請專利範圍 9.如申請專利範圍第1項之方法,其中平坦化介電質層 的步驟包含用蒸發二氧化矽研磨漿拋光之步驟。 1 0.如申請專利範圍第1項之方法,其中平坦化步驟包含 使用固定式研磨襯墊與活化研磨襯墊上拋光加工化學藥品 拋光之步驟。 1 1.如申請專利範圍第1項之方法,其中平坦化與拋光在 同一個工具的不同壓板上完成。 1 2.如申請專利範圍第1項之方法,其中第一部分約佔拋 光過程全部拋光時間之5 0 %。 1 3. —種拋光半導體晶圓的方法,包含下列步驟: — 提供具有拓樸特徵的半導體晶圓; 在半導體晶圓上形成介電質層以填充特徵之間的部 分; 在平坦化拋光襯墊上提供第一種拋光物質; 在拋光過程的第一部份,以第一種拋光物質與平坦化 拋光襯墊平坦化介電質層; 在大體移除拋光襯墊上提供第二種拋光物質;以及 在拋光過程的剩下部分,做介電質層的表體消除,以 第二種拋光物質與表體消除拋光襯墊拋光介電質層。 1 4.如申請專利範圍第1 3項之方法,其中平坦化拋光襯墊 包含單一無堆疊的襯墊。 1 5.如申請專利範圍第1 4項之方法,其中單一無堆疊的襯 墊包含氨基曱酸乙脂。 1 6.如申請專利範圍第1 3項之方法,其中平坦化拋光襯墊
    第20頁 576772 ^^____ 六、申請專利範圍 包含固定式研 1 7 ·如申請專 墊包含用來接 塾的第二個襯 光均一性,與 1 8 ·如申請專 的 潔度, 第1 3項 塾 〇 第13項 磨聚。 第13項 化矽研 第13項 壓板上 第13項 之50%。 體晶圓 徵的半 形成介 ’而第一種拋光物質 第13項之方法,其中 的第一個襯墊,與用 二個襯墊比第一個襯 以及缺陷。 之方法,其中 墊包含單 1 9 ·如申請專 包含蒸發二氧 2 0 ·如申請專 包含沈澱碳酸 2 1 ·如申請專 驟在同一工具 2 2 ·如申請專 先過程全部拋 2 3 · —種平坦 提供具有 在半導體 分; 磨襯墊 利範圍 觸晶圓 墊,第 表面光 利範圍 軟式襯 利範圍 化石夕研 利範圍 鋇二氧 利範圍 的不同 利範圍 光時間 化半導 拓樸特 晶圓上 之方法,其令 之方法,其令 磨漿。 之方法,其中 完成。 之方法,其中 之方法,包含 導體晶圓; 電質層以填充 包含化學溶液。 大體移除拋光襯 來支持第一個襯 墊柔軟以改善拋 大體移除拋光襯 第一種拋光物質 第二種拋光物質 平坦化與拋光步 第一部份約佔拋 下列步驟: 特徵之間的部( 在單一無堆疊的 光工具之第一個壓板 在拋光過程的第 叠拋光襯墊平坦化介 在堆疊的抛光襯 拋光襯墊上,以第一種研磨漿提供拋 f :ϊ ί:以第一種研磨漿與單-無堆 電質層; $ 墊上,以第二種研磨漿提供拋光工具
    第21頁 576772 六、申請專利範圍 的第二個壓板―; 將晶圓傳送到第二個壓板;以及 在拋光過程的剩下部分,做介電質層的大體移除,以 第二種研磨漿與堆疊的拋光襯墊拋光介電質層。 2 4.如申請專利範圍第2 3項之方法,其中單一無堆疊襯墊 包含氨基甲酸乙脂拋光襯墊。 I 2 5 .如申請專利範圍第2 3項之方法,其中堆疊的拋光襯墊 包含用來接觸晶圓的第一個拋光襯墊,以及支持第一個拋 光襯墊的第二個拋光襯塾,第二個拋光襯墊比第一個搬光 襯墊柔軟,以改善拋光均一性,與表面光潔度,以及缺- 陷。 2 6 .如申請專利範圍第2 3項之方法,其中第一種研磨漿包 含蒸發二氧化矽顆粒研磨漿。 2 7.如申請專利範圍第2 3項之方法,其中第二種研磨漿包 含沈澱碳酸鋇二氧化矽研磨漿。 2 8.如申請專利範圍第2 3項之方法,其中第一個部分約佔 抛光過程全部抛光時間之5 0 %。
    第22頁
TW090115756A 2000-06-28 2001-06-28 Two step chemical mechanical polishing process TW576772B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US21440900P 2000-06-28 2000-06-28
US09/723,802 US6593240B1 (en) 2000-06-28 2000-11-28 Two step chemical mechanical polishing process

Publications (1)

Publication Number Publication Date
TW576772B true TW576772B (en) 2004-02-21

Family

ID=26908978

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090115756A TW576772B (en) 2000-06-28 2001-06-28 Two step chemical mechanical polishing process

Country Status (5)

Country Link
US (1) US6593240B1 (zh)
EP (1) EP1295322B1 (zh)
DE (1) DE60124252T2 (zh)
TW (1) TW576772B (zh)
WO (1) WO2002001620A2 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020183053A1 (en) * 2001-05-29 2002-12-05 Muralimohan Gopalakrishna Methods and systems for testing macrodiversity and handover functionality of a radio network controller
US7677956B2 (en) 2002-05-10 2010-03-16 Cabot Microelectronics Corporation Compositions and methods for dielectric CMP
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US7071105B2 (en) 2003-02-03 2006-07-04 Cabot Microelectronics Corporation Method of polishing a silicon-containing dielectric
US7172970B2 (en) * 2003-03-11 2007-02-06 United Microelectronics Corp. Polish method for semiconductor device planarization
US7294575B2 (en) * 2004-01-05 2007-11-13 United Microelectronics Corp. Chemical mechanical polishing process for forming shallow trench isolation structure
US7109117B2 (en) * 2004-01-14 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for chemical mechanical polishing of a shallow trench isolation structure
US7125321B2 (en) * 2004-12-17 2006-10-24 Intel Corporation Multi-platen multi-slurry chemical mechanical polishing process
US7291280B2 (en) * 2004-12-28 2007-11-06 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Multi-step methods for chemical mechanical polishing silicon dioxide and silicon nitride
KR100614773B1 (ko) * 2004-12-28 2006-08-22 삼성전자주식회사 화학 기계적 연마 방법
US7803308B2 (en) 2005-12-01 2010-09-28 Molecular Imprints, Inc. Technique for separating a mold from solidified imprinting material
US7906058B2 (en) 2005-12-01 2011-03-15 Molecular Imprints, Inc. Bifurcated contact printing technique
US7670530B2 (en) 2006-01-20 2010-03-02 Molecular Imprints, Inc. Patterning substrates employing multiple chucks
US7670529B2 (en) 2005-12-08 2010-03-02 Molecular Imprints, Inc. Method and system for double-sided patterning of substrates
JP5306989B2 (ja) * 2006-04-03 2013-10-02 モレキュラー・インプリンツ・インコーポレーテッド 複数のフィールド及びアライメント・マークを有する基板を同時にパターニングする方法
US8850980B2 (en) 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
US7802978B2 (en) 2006-04-03 2010-09-28 Molecular Imprints, Inc. Imprinting of partial fields at the edge of the wafer
US8142850B2 (en) 2006-04-03 2012-03-27 Molecular Imprints, Inc. Patterning a plurality of fields on a substrate to compensate for differing evaporation times
US8012395B2 (en) 2006-04-18 2011-09-06 Molecular Imprints, Inc. Template having alignment marks formed of contrast material
US7510974B2 (en) * 2006-05-05 2009-03-31 United Microelectronics Corp. CMP process
WO2016051796A1 (ja) * 2014-10-01 2016-04-07 日東電工株式会社 研磨パッド
US9969049B2 (en) * 2015-06-29 2018-05-15 Iv Technologies Co., Ltd. Polishing layer of polishing pad and method of forming the same and polishing method
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US6069081A (en) 1995-04-28 2000-05-30 International Buiness Machines Corporation Two-step chemical mechanical polish surface planarization technique
US5951373A (en) * 1995-10-27 1999-09-14 Applied Materials, Inc. Circumferentially oscillating carousel apparatus for sequentially processing substrates for polishing and cleaning
US5872043A (en) * 1996-07-25 1999-02-16 Industrial Technology Research Institute Method of planarizing wafers with shallow trench isolation
US5965459A (en) * 1996-10-11 1999-10-12 International Business Machines Corporation Method for removing crevices induced by chemical-mechanical polishing
US5876490A (en) * 1996-12-09 1999-03-02 International Business Machines Corporatin Polish process and slurry for planarization
US5817567A (en) * 1997-04-07 1998-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Shallow trench isolation method
US5934980A (en) * 1997-06-09 1999-08-10 Micron Technology, Inc. Method of chemical mechanical polishing
US5899745A (en) * 1997-07-03 1999-05-04 Motorola, Inc. Method of chemical mechanical polishing (CMP) using an underpad with different compression regions and polishing pad therefor
US5880007A (en) 1997-09-30 1999-03-09 Siemens Aktiengesellschaft Planarization of a non-conformal device layer in semiconductor fabrication
US5975991A (en) * 1997-11-26 1999-11-02 Speedfam-Ipec Corporation Method and apparatus for processing workpieces with multiple polishing elements
WO2000002235A1 (en) * 1998-07-06 2000-01-13 Strasbaugh Method of planarizing integrated circuits
US6435942B1 (en) * 1999-02-11 2002-08-20 Applied Materials, Inc. Chemical mechanical polishing processes and components
US6315645B1 (en) * 1999-04-14 2001-11-13 Vlsi Technology, Inc. Patterned polishing pad for use in chemical mechanical polishing of semiconductor wafers
US6227949B1 (en) * 1999-06-03 2001-05-08 Promos Technologies, Inc. Two-slurry CMP polishing with different particle size abrasives

Also Published As

Publication number Publication date
WO2002001620A2 (en) 2002-01-03
DE60124252D1 (de) 2006-12-14
EP1295322A2 (en) 2003-03-26
EP1295322B1 (en) 2006-11-02
US6593240B1 (en) 2003-07-15
WO2002001620A3 (en) 2002-05-23
DE60124252T2 (de) 2007-09-20

Similar Documents

Publication Publication Date Title
TW576772B (en) Two step chemical mechanical polishing process
US6435942B1 (en) Chemical mechanical polishing processes and components
JP3645528B2 (ja) 研磨方法及び半導体装置の製造方法
US7393759B2 (en) Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device
JP2000301454A5 (zh)
KR100552435B1 (ko) 반도체 웨이퍼 상의 유전체층을 평탄화하는 방법
EP1306891A1 (en) Mirror chamfered wafer, mirror chamfering polishing cloth, and mirror chamfering polishing machine and method
JP2000049122A (ja) 半導体装置の製造方法
US6846225B2 (en) Selective chemical-mechanical polishing properties of a cross-linked polymer and specific applications therefor
US6729941B2 (en) Process for manufacturing semiconductor wafer and semiconductor wafer
US6478977B1 (en) Polishing method and apparatus
JP3348272B2 (ja) ウェハ研磨方法
US6472291B1 (en) Planarization process to achieve improved uniformity across semiconductor wafers
JP4681970B2 (ja) 研磨パッドおよび研磨機
JPH10256201A (ja) 半導体の製造方法
KR100914605B1 (ko) 나노토포그라피가 개선된 웨이퍼 제조 방법
US20230127390A1 (en) Polishing of polycrystalline materials
JP2019125722A (ja) 貼り合わせウェーハの製造方法、貼り合わせウェーハ
KR20230092807A (ko) 반도체 기판을 폴리싱하기 위한 방법
JPH08192353A (ja) 半導体ウェーハの研磨装置およびその製造方法
KR100392239B1 (ko) 연마방법 및 연마장치
EP1308243B1 (en) Polishing method
KR101581469B1 (ko) 웨이퍼 연마방법
JP2003007656A (ja) 半導体装置の製造方法
TWI220007B (en) Polishing pad and method of polishing wafer

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees