KR100392239B1 - 연마방법 및 연마장치 - Google Patents

연마방법 및 연마장치 Download PDF

Info

Publication number
KR100392239B1
KR100392239B1 KR10-1998-0701691A KR19980701691A KR100392239B1 KR 100392239 B1 KR100392239 B1 KR 100392239B1 KR 19980701691 A KR19980701691 A KR 19980701691A KR 100392239 B1 KR100392239 B1 KR 100392239B1
Authority
KR
South Korea
Prior art keywords
polishing
grindstone
semiconductor substrate
insulating film
convex pattern
Prior art date
Application number
KR10-1998-0701691A
Other languages
English (en)
Other versions
KR19990044443A (ko
Inventor
시게오 모리야마
가츠히코 야마구치
요시오 홈마
스나오 마츠바라
요시히로 이시다
료세이 가와아이
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Priority claimed from PCT/JP1995/001814 external-priority patent/WO1997010613A1/ja
Publication of KR19990044443A publication Critical patent/KR19990044443A/ko
Application granted granted Critical
Publication of KR100392239B1 publication Critical patent/KR100392239B1/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/24Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00Other grinding machines or devices
    • B24B27/0023Other grinding machines or devices grinding machines with a plurality of working posts
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24DTOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D3/00Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
    • B24D3/001Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as supporting member
    • B24D3/002Flexible supporting members, e.g. paper, woven, plastic materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24DTOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D3/00Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
    • B24D3/02Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent
    • B24D3/20Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent and being essentially organic
    • B24D3/28Resins or natural or synthetic macromolecular compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

숫돌입자와 그들을 결합하는 결합수지로 이루어지는 숫돌을 사용한 연마방법 및 그것에 사용하는 연마장치에 관한 것이다. 숫돌입자의 결합에 수지를 사용하는 것에 의해서 원하는 탄성율을 갖는 숫돌을 제조할 수 있다. 이것에 의해, 오목볼록을 갖는 기판의 표면을 오목볼록의 치수에 관계없이 균일하게 평탄화할 수 있다. 또, 탄성율이 작은 연마공구에 의해 연마한 후 탄성율이 큰 연마공구에 의해 연마하는 것에 의해서 손상이 작은 연마면을 얻을 수 있다. 본 방법은 오목볼록을 갖는 각종 기판표면의 평탄화에 유효하다.

Description

연마방법 및 연마장치{GRINDING METHOD OF GRINDING DEVICE}
반도체제조공정은 많은 프로세스처리공정으로 이루어지지만, 우선 본 발명이 적용되는 공정의 1예인 배선공정에 대해서 도 1의 (a)∼도 1의 (f)를 사용해서 설명한다.
도 1의 (a)는 1층째의 배선이 형성되어 있는 웨이퍼의 단면도를 도시하고 있다. 트랜지스터부가 형성되어 있는 웨이퍼기판(1)의 표면에는 절연막(2)가 형성되어 있고, 그 위에 알루미늄 등의 배선층(3)이 마련되어 있다. 트랜지스터와의 접합을 취하기 위해서 절연막(2)에 콘택트홀이 마련되어 있으므로, 배선층의 그 부분(3′)는 다소 움푹 들어가 있다. 도 1의 (b)에 도시한 2층째의 배선공정에서는 1층째상에 절연막(4), 금속알루미늄층(5)를 형성하고, 또 이 알루미늄층을 배선패턴화하기 위해 노출용 포토레지스트막(6)을 도포한다. 다음에, 도 1의 (c)에 도시한 바와 같이, 스테퍼(7)을 사용해서 2층째의 배선회로패턴을 상기 포토레지스트막(6)상에 노출전사한다. 이 경우, 포토레지스트막(6)의 표면이 오목볼록으로 되어 있으면 도면에 도시한 바와 같이, 포토래지스트막표면의 오목부와 볼록부(8)에서는 동시에 촛점이 일치하지 않게 되어 해상불량이라는 중대한 장해로 된다.
상기의 불합리를 해소하기 위해 다음에 설명하는 바와 같은 기판표면의 평탄화처리가 검토되고 있다. 도 1의 (a)의 처리공정의 다음에 도 1의 (d)에 도시한 바와 같이, 절연층(4)를 형성한 후 도면중 (9)의 레벨까지 평탄하게 되도록 후술하는 방법에 의해서 연마가공하여 도 1의 (e)의 상태를 얻는다. 그 후, 금속알루미늄층(5)와 포토레지스트층(6)을 형성하고, 도 1의 (f)와 같이 스테퍼(7)에 의해 노출한다. 이 상태에서는 레지스트표면이 평탄하므로 상기 해상불량의 문제는 발생하지 않는다.
도 2에 상기 절연막패턴을 평탄화하기 위해 종래 일반적으로 사용되고 있는 화학기계연마가공법을 도시한다. 연마패드(11)을 테이블(12)상에 점착해서 회전시켜 둔다. 이 연마패드로서는 예를 들면 발포우레탄수지를 얇은 시트형상으로 슬라이스해서 성형한 것이 사용되고, 피가공물의 종류나 마무리하고자 하는 표면거칠음의 정도에 따라서 그의 재질이나 미세한 표면구조를 여러가지 선택해서 적절하게 사용한다. 한편, 가공할 웨이퍼(1)은 탄성이 있는 압압패드(13)을 거쳐서 웨이퍼홀더(14)에 고정시킨다. 이 웨이퍼홀더(14)를 회전하면서 연마패드(11)표면에 하중시키고, 또 연마패드(11)상에 연마슬러리(15)를 공급하는 것에 의해 웨이퍼표면상의 절연막(4)의 볼록부가 연마제거되어 평탄화된다.
이산화규소 등의 절연막을 연마하는 경우, 일반적으로 연마슬러리로서는 콜로이달실리카가 사용된다. 콜로이달실리카는 직경 30nm 정도의 미세한 실리카입자를 수산화칼륨 등의 알칼리수용액에 현탁시킨 것으로서, 알칼리에 의한 화학작용이 부가되기 때문에 숫돌입자만에 의한 기계적연마에 비해 비약적으로 높은 가공능률과 가공손상이 적은 평활면을 얻을 수 있는 특징이 있다. 이와 같이, 연마패트와 피가공물 사이에 연마슬러리를 공급하면서 가공하는 방법은 유리(遊離)숫돌입자연마기술로서 잘 알려져 있다.
한편, 종래의 유리숫돌입자연마가공에 의한 웨이퍼평탄화기술에는 크게 두가지의 해결곤란한 과제가 있다. 그 하나는 패턴의 종류나 단차의 상태에 의해서는 충분히 평탄화할 수 없다는 패턴치수의존성의 문제이고, 또 하나는 연마공정에서 필요로 되는 과대한 소모품비용의 문제이다. 이하, 이들의 문제에 대해서 상세히 서명한다.
일반적으로 반도체웨이퍼상의 패턴은 여러가지의 치수나 단차를 갖는 패턴으로 형성되어 있다. 예를 들면, 반도체메모리소자를 예로 든 경우, 도 3의 (a)에 도시한 바와 같이, 1개의 칩은 크게 4개의 블럭으로 분할되어 있다. 이 중, 4개의 블럭내부는 미세한 메모리셀이 규칙적으로 치밀하게 형성되어 있고, 메모리매트부(16)이라 불린다. 이 4개의 메모리매트부의 경계부에는 상기 메모리셀을 액세스하기 위한 주변회로(17)이 형성되어 있다. 전형적인 다이나믹메모리인 경우, 1개의 칩치수는 7mm×20mm정도, 주변회로부(17)의 폭은 1mm정도이다. 상기 칩의 단면A-A′를 취하면, 도 3의 (b)에 도시한 바와 같이 메모리매트부(16H)의 평균높이는 주변회로부(17L)의 평균높이보다 0.5∼1㎛정도 높다. 이와 같은 단차패턴상에 두께 1∼2㎛정도의 절연막(4)를 성막하면, 그 표면부의 단면형상(31)도 대략 하지패턴의 단차형상을 반영한 것으로 된다.
본 발명의 목적으로 하는 평탄화공정에서는 상기 웨이퍼표면의 절연막(4)를 일점쇄선(32)와 같이 평탄화하고자 하지만, 일반적으로 이 용도에 많이 사용되고 있는 발포폴리우레탄수지제의 연질의 연마패드를 사용한 경우에는 연마속도에 패턴의존성이 의존하기 때문에 이러한 경우에는 평탄화되지 않는다. 즉, 도 4에 도시한 바와 같이, 연질의 연마패드(11L)을 사용한 경우, 연마패드표면형상은 연마하중때문에 도면중의 실선(30)과 같이 변형한다. 치수가 미크론단위의 미세패턴에는 하중이 집중하기 때문에 단시간에 평탄화연마되지만, 밀리미터단위인 큰 치수의 패턴에는 분포하중으로 되어 부가되기 때문에 연마속도는 느려진다. 그 결과, 연마후의 단면형상은 도면중의 점선(34)와 같이 되고, 여전히 고저차 : d가 잔류한 것으로 되어 버리는 것이다.
평탄성을 향상시키기 위해서는 연마패드를 더욱 경질로 하면 좋지만, 이 경우에는 후술하는 가공손상의 문제와 함께 웨이퍼면내의 가공불균일의 증대라는 새로운 문제를 발생시킨다. 이 경질패드사용시에 발생하는 가공불균일증대의 원인에 대해서는 아직 학술적으로 해명되어 있지 않지만, 연마패드표면상에 공급된 숫돌입자가 연마패드표면의 미세구조부에 포착되어 피가공기판과의 사이에 들어갈 확률이 변동하는 등의 영향에 의한 것으로 고려되고 있다. 반도체의 배선공정의 용도에는 ±5% 이하의 불균일이라는 것이 구해지고, 현상, 연마패드의 경도의 한계는 세로탄성계수 : 10Kg/mm2정도가 상한으로 되어 있다. 그 때문에, 메모리소자와 같이 밀리미터단위에서 미크론단위까지의 크고 작은 여러가지의 패턴이 혼재하고 있는 반도체소자에서는 충분한 평탄화효과를 기대할 수 없고, 적용가능한 대상으로서는 그다지 치수가 큰 패턴을 포함하지 않는 반도체제품, 예를 들면 논리LSI 등에 한정되어 있다.
경질연마패드와 연질연마패드의 중간적인 특성을 갖는 것으로서, 연질패드의 일부에 경질의 연마펠릿을 매립한 연마패드기술이 일본국특허공개공보 평성6-2089 80호에 개시되어 있지만, 얻어지는 연마특성은 중간의 경도를 갖는 연마패드와 대략 동등한 것으로 된다.
상기 종래의 유리숫돌입자연마법에 의한 반도체웨이퍼의 평탄화기술에 있어서의 제2 과제는 고가인 러닝코스트의 저감에 있다. 이것은 유리숫돌입자연마법에 있어서의 연마슬러리의 이용효율의 낮음에 기인하고 있다. 즉, 연마흠집을 발생시키지 않는 초평활연마를 위해서는 콜로이달실리카 등의 연마슬러리를 수100 cc/분 이상의 비율로 공급할 필요가 있지만, 그의 대부분은 실제의 가공에 기여하는 일 없이 배제되어 버린다. 반도체용의 고순도슬러리의 가격은 매우 고가이고, 평탄화연마프로세스비용의 대부분은 이 연마슬러리에 의해 정해지고, 그의 개선이 강하게 요구되고 있다.
상기 이외의 종래기술로서, 숫돌입자를 금속분말이나 수지에 의해 결합하여 제작한 고속회전용숫돌을 연삭테이블로 하는 고정숫돌입자가공법이 1st International ABTEC Conference(1993년 11월, 서울)의 강연논문집 P80∼P85에 기재되어 있지만, 가공면에 미세한 스크래치(흠집)가 종종 발생하는 결점이 알려져있다. 또, 이 스크래치의 문제를 해결하기 위해 전기영동법(eletrophoresis)에 의해 제작한 매우 작은 입자직경을 갖는 미세숫돌입자숫돌에 의한 평탄화기술이 일본국특허공개공보 평성6-302568호에 공개되어 있지만, 숫돌자체가 경질로 되므로 연마액이나 가공분위기 등에 포함되는 먼지 등에 의한 스크래치의 문제는 여전히 남는다.
지금까지 설명한 바와 같이, 종래의 유리숫돌입자연마에 의한 반도체웨이퍼의 평탄화기술에서는 최소 치수가 미크론단위의 미세패턴과 밀리미터단위의 큰 치수의 패턴을 동시에 평탄하게 가공할 수 있는 조건이 존재하지 않기 때문에 메모리LSI와 같이 크고 작은 여러가지의 패턴이 혼재하는 반도체집적회로의 제조에는 적용이 곤란하였다. 또, 연마처리에 필요한 러닝코스트가 높은 것이 양산적용상 큰 결점으로 되고 있었다.
본 발명의 목적은 상기 종래기술의 결점을 해소하고 가공손상을 발생시키는 일 없이 치수가 큰 패턴부와 미세한 패턴부를 동일 평면에 평탄화하기 위한 가공법 및 그를 위한 장치를 제공하는 것이다.
본 발명의 다른 목적은 러닝코스트가 낮은 가공방법과 그를 위한 가공장치를 제공하는 것이다.
본 발명은 연마에 의한 기판표면패턴의 평탄화기술에 관한 것으로서, 특히 반도체집적회로의 제조과정에서 사용하기 위한 연마방법 및 그것에 사용하는 연마장치에 관한 것이다.
도 1의 (a)∼도 1의 (f)는 웨이퍼표면의 평탄화공정의 설명도,
도 2는 화학기계연마법을 설명하는 도면,
도 3의 (a)는 반도체메모리소자의 평면도,
도 3의 (b)는 단면도,
도 4는 연질의 연마패드를 사용해서 가공한 경우의 문제점을 설명하는 도면,
도 5는 본 발명에서 사용하는 숫돌의 구성을 설명하는 도면,
도 6은 경질의 연마패드를 사용해서 가공한 경우의 문제점을 설명하는 도면,
도 7의 (a)는 종래의 연마의 상황을 설명하기 위한 도면,
도 7의 (b)는 본 발명의 연마상황을 설명하기 위한 도면,
도 8의 (a)∼도 8의 (e)는 본 발명의 실시예를 설명하는 도면,
도 9는 본 발명의 실시에 적합한 가공장치의 구조예를 도시한 도면,
도 10의 (a)∼도 10의 (e)는 반도체장치의 제조공정을 도시한 장치단면도,
도 11은 도 10의 (e)에 도시한 장치의 평면도.
발명의 개시
상기 목적은 종래의 연마패드와 연마슬러리를 사용한 유리숫돌입자연마가공 대신에 탄성율(경도)를 제어한 연마공구(숫돌 등)를 사용하는 고정숫돌입자가공법으로 하는 것에 의해 달성할 수 있다.
또, 경질의 연마공구를 사용한 경우에 발생하기 쉬운 매우 미세한 패턴의 가공손상의 문제의 해소를 위해서는 종래와 같이 1회의 가공만으로 모든 패턴을 평탄화하는 것이 아니고, 가공손상을 받기 쉬운 미세한 패턴만을 먼저 연질의 연마공구를 사용해서 평탄화가공하고, 그 후에 경질의 숫돌이나 연마패드 등의 연마공구를 사용해서 큰 가공력으로 고능률로 큰 치수패턴을 평탄화가공하는 것에 의해서 달성할 수 있다.
피가공물의 물성에 맞춰서 최적으로 선택된 숫돌의 종류와 가공조건에 의한 고정숫돌입자가공법이므로, 경질로서도 가공불균일의 발생을 수반하는 일 없이 패턴의존성이 적고 또한 기판면내의 가공속도불균일이 적은 평탄화가공을 실행할 수 있다. 또, 고가인 연마슬러리를 필요로 하지 않으므로, 매우 낮은 러닝코스트로 가공할 수 있다. 또, 가공후의 세정도 용이하게 된다.
또, 가공손상을 받기 쉬운 매우 미세한 패턴 및 결락되기 쉬운 큰 치수패턴의 코너부를 먼저 강성이 작은 연질연마패드에 의해 연마, 제거 및 둥그스름하게 해두고, 그 후에 형상창성기능이 높은 경질연마패드에 의해 평탄화가공하면, 패턴폭의존성이 보다 적은 가공손상이 없는 양질의 가공면을 얻을 수 있다.
또한, 지금까지는 반도체웨이퍼를 적용대상으로 한 실시예에 대해서 설명하였지만, 이 외에 박막영상디바이스나 그 밖의 유리나 세라믹스 등의 기판의 평탄화가공에도 적용할 수 있다.
발명을 실시하기 위한 최량의 형태
이하, 본 발명의 실시예에 대해서 상세히 설명한다. 본 발명에서는 도 2에 도시한 연마장치에 있어서, 종래의 연마패드 대신에 경도가 최적으로 제어된 특수한 숫돌을 사용하는 것을 특징으로 한다. 앞의 종래기술에서 설명한 바와 같이, 미세숫돌입자숫돌을 사용해서 반도체웨이퍼의 표면평탄화를 시험하는 기술은 몇가지 있지만, 모두 가공면에 미세한 스크래치가 종종 발생하는 결점을 갖고 있고, 실용화할 수 있는 단계에는 미치지 않는다.
상기 스크래치의 발생원인은 지금까지 주로 숫돌입자가 너무 크기 때문이라 고 고려되어 왔지만, 발명자들의 연구에 의해 숫돌입자의 대소 보다 오히려 숫돌의 탄성율이 과대하다는 것에 기인하고 있다는 것이 판명되었다.
그런데, 본 발명의 특징은 상기 종래의 치밀 하고 또한 경질의 숫돌 대신에 도 5에 도시한 바와 같이, 숫돌입자(21)이 부드러운 수지(22)에 의해 성기게 결합된 매우 부드러운 숫돌을 사용하는 것에 특징이 있다. 구체적으로는 숫돌의 탄성율은 5∼500kg/mm2로서, 종래 일반적인 숫돌에 비해 1/10∼1/100의 경도이고, 반대로, 종래 본 발명의 용도에 사용되고 있는 경질발포폴리우레탄제 등의 경질연마패드의 경도에 비하면 5배∼50배의 경도이다.
이와 같은 부드러운 숫돌의 제작법의 1예를 이하에 설명한다. 숫돌입자 (21)의 종류로서는 이산화규소, 산화세륨, 산화알루미나 등이 바람직하고, 입자직경은 0.01∼1미크론 정도의 것이 스크래치를 발생시키는 일이 없어 양호한 가공능률을 얻을 수 있다. 이들 숫돌입자를 결합하기 위한 수지(22)로서는 페놀계 등의 고순도유기계수지가 본 발명의 용도에는 바람직하다. 상기 숫돌입자를 결합수지에 혼합한 후 적절한 압력을 부가해서 고형화하고, 필요에 따라 가열경화 등의 처리를 부가한다. 상기 제법에 있어서 결합수지의 종류 및 가압압력에 의해서 완성된 숫돌의 경도를 제어할 수 있고, 본 발명에서는 이것이 5∼500kg/mm2로 되도록 한다.
다음에, 이와 같이 해서 제작된 숫돌을 사용한 가공예를 든다. 입자직경 1㎛의 산화세륨을 탄성율 : 100kg/mm2로 되도록 폐놀계수지에 의해 결합해서 제작된 숫돌을 사용하고, 두께 1미크론의 이산화규소막을 가공한 경우, 패턴폭이 10mm∼0.5미크론의 모든 종류의 패턴에 대해서 가공속도 : 0.3±0.01㎛/분 이하라는 매우 양호한 패턴폭의존성과 표면거칠음 : 2nmRa의 양호한 가공면을 얻을 수 있었다. 또, 연마패드를 경질로 한 경우에 문제로 되는 웨이퍼면내의 가공불균일도 보이지 않았다. 이것은 종래의 유리숫돌입자에 의한 가공과는 달리 본 발명은 고정숫돌입자에 의해 가공되기 때문이라 고려된다.
상기 가공예에서는 연마액으로서 순수한 물을 공급하는 것 뿐이었지만, 당연히, 피가공물의 종류에 따라서는 종래의 연마기술에서 사용되고 있는 바와 같이, 알칼리성이나 산성의 액을 공급해도 좋다는 것은 명확하다. 또한, 피가공물이 이산화실리콘이나 실리콘인 경우에는 알칼리성의 액이, 알루미늄이나 텅스텐 등의 금속인 경우에는 산성의 액이 좋다.
또, 보다 고도의 표면거칠음이 필요로 되는 경우에는 상기 숫돌을 사용한 연마가공후에 연질의 연마패드를 사용해서 마무리하면 좋다는 것은 명백하다.
숫돌의 탄성율이 상기의 범위를 벗어나면 양호하게는 가공할 수 없다. 즉, 숫돌의 탄성율이 5kg/mm2보다 작은 경우에는 패턴폭이 작은 것만이 빠르게 연마된다는 패턴폭의존성이 현저하게 되어 메모리소자는 평탄화할 수 없다. 반대로, 숫돌의 탄성율이 500kg/mm2보다 큰 경우에는 아무리 작은 숫돌입자직경의 숫돌을 사용해도 스크래치발생의 문제는 여전히 남는다. 즉, 본 발명에서 제안하는 바와 같이 숫돌의 탄성율이 5∼200kg/mm2인 경우에 반도체용도에 적합한 가공을 실행할 수 있었다. 더욱 바람직하게는 50∼150kg/mm2이다.
상기의 숫돌의 조건하라도 가공능률을 향상시키고자 과도의 연마하중을 부가하면, 연마패턴의 형상 등에 따라서는 상기 스크래치와는 다른 가공손상의 문제가 발생한다. 이하, 이 문제에 대해서 설명한다.
도 6에 도시한 바와 같이, 경질의 숫돌이나 연마패드(11H)를 사용해서 연마하는 경우, 이들 연마공구의 표면은 단차패턴의 볼록부에서만 접촉하면서 가공하게 된다. 이 때, 과도한 연마하중을 부가하면 패턴의 끝부(35)는 가공마찰력에 의한 모멘트를 받아서 점선(36)과 같이 박리 또는 무너지거나 패턴베이스부에 미세한 균열(37)이 발생한다. 이 균열(37)의 도달깊이는 가공조건에 따라 다르지만, 종종 원하는 평탄화레벨보다 깊게 도달하고, 반도체소자로서의 신뢰성을 손상시키는 원인으로 된다. 이와 같은 미세패턴의 손상문제때문에 종래, 경질연마공구를 사용한 평탄화작업에 있어서는 작은 하중에 의해 천천히 실행하지 않으면 않되어 매우 긴 가공시간을 필요로 하고 있었다.
상기 과제는 이하에 설명하는 방법에 의해서 해결된다. 도 7을 사용해서 상기 패턴손상의 원인 및 그것을 방지하기 위한 본 발명의 기본개념을 설명한다. 도 7중의 상단의 2개의 도면은 웨이퍼기판상의 볼록부패턴이 경질의 연마패드(11H)에 눌려져 있는 모양을, 또 하단의 2개의 도면은 각각 그의 경우에 패턴에 부가되는 응력분표를 도시하고 있다. 연마개시직후에는 아직 패턴의 끝부가 모나져 있으므로, 폭이 넓은 패턴(101)의 끝부에는 집중응력(102)가 부가되고, 그의 최대값은 평균응력의 10배 이상에 달한다. 또, 폭이 좁은 패턴(103)에도 상기 최대값에 가까운 응력(104)가 부가된다. 이 상태에서 연마패드와 웨이퍼기판 사이에 상대운동이 부여되면, 패턴의 각부분에는 상기 응력에 비례한 마찰력이 부가되게 되어 패턴재료의 기계강도보다 이들 마찰력쪽이 큰 경우에는 패턴끝부가 박리하거나 미세패턴이 무너지게 된다. 이것이 패턴손상의 발생원인이다.
상기 가공초기의 응력집중에 기인한 패턴손상의 과제를 해결하기 위해서는 미리 응력집중의 요인으로 되는 패턴코너부 및 미세한 패턴을 제거해두면 좋다. 즉, 도 7의 (b)에 도시한 바와 같이, 폭이 넓은 패턴의 코너부(105)는 둥그스름하게 해두고, 또 미세패턴(106)도 높이를 저감함과 동시에 코너를 둥그스름하게 해두면 좋다. 이와 같은 패턴에 대한 응력분포는 동일 도면의 하부와 같이 집중하는 일은 없으므로, 종래 이상으로 경질의 연마공구를 사용해도 큰 연마하중을 부가할 수 있게 된다. 그 결과, 패턴폭의존성이 적은 가공을 단시간에 실현할 수 있게 된다.
상기 기본개념을 실현하기 위해서는 2개의 연마공정을 거치면 좋다. 이하, 도 8의 (a)∼도 8의 (e)를 사용해서 구체적인 실시예에 대해서 설명한다. 우선 제1 공정(도 8의 (a), (b))으로서, 연질의 연마패드(11L)(예를 들면 로델닛터사제의 SUPREME-RN)과 같이 패드표면에 미세한 공동부를 마련한 것)과 연마슬러리(도시하지 않음)를 사용하고, 피가공웨이퍼표면(31)을 1분간정도 연마가공한다. 연마슬러리로서도 콜로이달실리카나 산화세륨, 산화알루미나 등, 극히 일반적인 것을 사용할 수 있다. 연질패드(11L)에 의해 연마된 결과, 가공전에 존재하고 있던 서브미크론단위의 미세패턴부는 도 8의 (c)에 도시한 바와 같이 연마되어 소멸시키고, 또 큰 치수패턴의 코너부도 둥그스름하게 된다.
다음에 제2 공정으로서, 평탄화기능이 우수한 경질의 연마공구(11H), 예를 들면 도 5에 도시한 구성으로 이루어지는 숫돌을 사용해서 3분간정도 연마한다. 사전에 손상을 받기 쉬운 미세패턴은 상기 공정에서 철거되고 있으므로, 제1 공정에서 사용한 연마공구보다 경질의 연마공구를 사용해서 연마해도 미세패턴베이스부의 균열은 발생하지 않고, 도 8의 (c)에 도시한 바와 같이 손상이 없는 평탄화가공을 실행할 수 있다.
제2 연마공정에서 사용하는 연마공구는 고속이고 또한 평탄하게 연마할 수 있는 것이라면 무엇이라도 좋고, 연마숫돌 이외에 통상의 경질발포폴리우레탄수지계의 연마패드와 콜로이달실리카 등의 극히 일반적인 조합의 연마가공이라도 좋다.
단, 탄성율이 5∼500kg/mm2의 숫돌을 사용하는 것에 의해 균열이 없고 또한 평탄한 연마면을 단시간에 얻을 수 있다.
상기와 같이, 최초에 부드러운 공구에 의해 파괴되기 쉬운 패턴부를 제거해 두고, 다음에 형상창성기능이 높은 고강성이고 또한 경질의 공구에 의해 평탄화가공하는 것에 의해 실질적으로 손상이 없는 연마면을 얻을 수 있다. 이것은 발명자들에 의한 구체적인 실험에 의해 그 효과가 비로소 발견된 것이다. 여러개의 연마공정을 거쳐서 최종가공면을 얻는 방법은 예를 들면 일본국특허공개공보 소화64-42823호나 일본국특허공개공보 평성2-267950호에 개시되어 있는 바와 같이, 종래부터 잘 알려져 있지만, 이들은 모두 가공능률은 높지만 가공손상을 입기 쉬은 연마공정을 앞에 배치하고 이 공정에서 발생한 손상을 후의 평활화공정에 의해 제거하고자 하는 것이다. 이 때문에, 제1 공정에서 사용하는 연마패드의 경도는 제2 공정에서 사용하는 패드의 경도보다 높은 것을 사용하고 있었다. 이것에 대해 본 발명에서는 최초에 가공손상의 원인으로 되는 것을 제거해 두고자 하는 것으로서 기술적인 본질은 전혀 다른 것이다.
또, 도 10의 (a)∼도 10의 (e)에 1개의 트랜지스터와 1개의 캐패시터로 이루어지는 메모리셀을 본 발명을 사용해서 제조했을 때의 공정의 1예를 도시한다. 또한, 도 10은 도 11의 A-A′단면을 도시한 것이다. 여기서, (110)은 소오스영역, (120)은 드레인영역, (111), (121)은 각각의 영역으로의 접속부, (210)은 캐패시터하부전극, (230)은 캐패시터상부전극, (106)은 비트선, (141)은 게이트전극을 나타낸다.
도 10의 (a)는 p형실리콘기판(101)상에 선택산화법을 사용해서 메모리셀간을 전기적으로 분리하기 위해 두께 800nm의 실리콘산화막으로 이루어지는 소자분리막(102) 및 스위칭용 MOS트랜지스터의 게이트절연막으로 되는 실리콘산화막을 형성한 후의 기판단면도이다. 그 후, MOS트랜지스터의 임계값전압제어를 위해서 붕소를 이온주입하고, 또 화학기상성장법(이하, CVD법이라 한다)에 의해 게이트전극(141)로 되는 다결정실리콘막을 300nm의 두께로 퇴적한다. 다음에, 도 10의 (b)에 도시한 바와 같이, MOS트랜지스터의 게이트전극(141) 및 게이트절연막(130)을 주지의 포토에칭에 의해 형성한다. 다결정실리콘막에는 도전성을 갖게 하기 위해 인을 첨가한다. 그 후, 비소를 이온주입하고 MOS트랜지스터의 소오스영역(110), 드레인영역(120)을 형성한다.
다음에, 도 10의 (c)에 도시한 바와 같이, 기판표면에 층간절연막으로 되는 PSG(인유리)막(103)을 CVD법에 의해 500nm의 두께로 퇴적한 후, 약 200nm의 평탄화연마를 실행한다. PSG막(103)의 연마에 사용한 숫돌의 탄성율은 50kg/mm2이다.
그 후, PSG막에 접속부(111)을 마련하고 비트선(106)을 형성한다(도 11).
다음에, 도 10의 (d)에 도시한 바와 같이, 층간절연막으로 되는 PSG막(104)를 CVD법에 의해 500nm의 두께로 퇴적한 후, 평탄화연마를 실행하고 또 포토에칭에 의해 개구해서 접속부(121)를 형성한다. 이 PSG막(104)의 표면은 탄성율이 50kg/mm2의 숫돌을 사용해서 평탄화한다. 또한, 종래의 연질연마패드에 의해 PSG막을 연마한 후, 탄성율이 50kg/mm2의 숫돌에 의해 연마하는 것에 의해서 보다 손상이 없는 연마를 실행할 수 있다.
그 후, 캐패시터하부전극(210)으로 되는 다결정실리콘막을 CVD법에 의해 형성하고 원하는 형상으로 가공한다. 이 다결정실리콘막에도 도전성을 갖게 하기 위해 인을 첨가한다. 다음에, 그 위에 캐패시터절연막(220) 및 캐패시터전극(230)을 형성한다(도 10의 (e)).
상기 방법에 의해 메모리셀의 표면을 종래에 비해 더욱 평탄하게 할 수 있고, 미세하고 신뢰성이 높은 반도체장치를 얻을 수 있다.
다음에, 본 발명을 실시하는 데에 적합한 가공장치의 구성을 도 9를 사용해서 설명한다. 기본적으로는 2플래튼, 2헤드구성의 연마장치이지만, 플래튼상의 연마공구와 그들의 운전방법에 특징이 있다. 상기의 탄성율이 낮은 숫돌이 상면에 접착되어 있는 숫돌플래튼(51)과 연마패드가 상면에 접착되어 있는 연마플래튼(52)는 각각 20rpm정도의 일정속도로 회전하고 있다. 피가공웨이퍼(55)는 핸들링로봇(54)에 의해서 로더카세트(53)에서 인출되고, 직동(direct-acting)캐리어(56)상의 로드링(load ring)(57)상에 놓여진다. 다음에, 상기 직동캐리어(57)이 도면중 왼쪽방향으로 이동하고, 로드/언로드위치로 위치결정되면 연마암A(58)이 회전이동하고, 그의 선단에 마련되어 있는 웨이퍼연마홀더(59)의 하면에 상기 피가공웨이퍼(55)를 진공흡착한다. 다음에, 연마암A(58)은 웨이퍼연마홀더(59)가 연마패드플래튼(52)상에 위치하도록 회전한다. 웨이퍼연마홀더(59)는 하면에 흡착하고 있는 피가공웨이퍼(55)를 연마패드(52)상으로 누르면서 회전하고, 연마슬러리(도시하지 않음)를 공급하면서 피가공웨이퍼(55)를 1분간정도 연마한다. 이 연마가공에 의해 상술한 바와 같이, 가공손상의 원인으로 되는 피가공웨이퍼(55)표면상의 서브미크론단위의 미세패턴부는 소멸하고, 또 큰 치수패턴의 코너부도 둥그스름하게 된다.
상기 제1 연마공정이 종료되면 다음에, 웨이퍼연마홀더(59)가 숫돌플래튼 (51)상에 위치하도록 연마암A(58)이 회전한다. 그 후, 웨이퍼연마홀더(59)는 하면에 흡착하고 있는 피가공웨이퍼(55)를 숫돌플래튼(51)상으로 누르면서 회전하고, 상기와 마찬가지로 연마슬러리(도시하지 않음)를 공급하면서 피가공웨이퍼(55)를 2분간정도 래핑한다. 이 제2 연마공정이 종료하면 연마암A(58)은 재차 웨이퍼연마홀더(59)가 앞의 연마플래튼(52)상에 위치하도록 회전하고, 전회와 마찬가지로 피가공웨이퍼(55)를 1분간정도 연마한다. 이 래핑가공후의 연마는 래핑공정에 의해 발생하는 약간의 스크래치 등을 제거하기 위한 것이고, 래핑가공조건 또는 요구되는 표면거칠음의 레벨에 따라서는 당연히 생략할 수 있다.
상기 세공정의 연마에 의해서 가공은 종료하고 다음에 세정공정으로 들어간다. 연마암A(58)이 회전하고 이번에는 웨이퍼연마홀더(59)를 회전솔(60)이 마련되어 있는 세정위치상으로 위치결정한다. 회전솔(60)은 회전하면서 웨이퍼연마홀더(59)하면에 흡착되어 있는 피가공웨이퍼(55)의 가공면을 수세솔로 세정한다. 세정이 종료하면 직동캐리어(56)이 재차 상기 세정위치상까지 이동하고, 웨이퍼연마홀더(59)의 진공흡착에서 개방된 피가공웨이퍼를 수취한다.
또한, 여기서는 회전솔을 사용하였지만, 그 대신에 초음파를 부여한 분사수(water jet)에 의한 세정법을 사용할 수도 있다.
그 후, 직동캐리어(56)이 로드/언로드위치까지 되돌아오면, 웨이퍼핸들링로봇(54)가 가공종료인 웨이퍼를 잡고, 이것을 언로드카세트(61)에 수납한다. 이상이 연마암A(58)의 일주기분의 동작이다. 마찬가지로, 연마암B(62)도 이것과 평행해서 동작한다. 당연히, 이것은 2개의 연마플래튼을 시분할해서 유효하게 이용하기 위해서이다. 연마암B(62)의 동작시퀀스는 연마암A(58)의 시퀀스와 완전히 동일하지만, 반주기만큼 위상이 지연된 것으로 되어 있다. 즉, 연마암B(62)는 상기 제2 연마공정의 개시에 맞추어 동작을 개시한다.
상기 실시예는 연마암의 수를 2개로 하는 경우에 적합한 구성예이고, 2개의 연마암의 회전궤적이 교차 또는 접하는 위치를 마련하고, 여기에 1조의 세정솔이나로드/언로드를 위한 직동캐리어의 정지위치를 마련하는 것에 의해 2개의 연마암에 의해 이들의 기능을 겸용할 수 있는 구성으로 되어 있다.
지금까지는 2개의 연마암을 마련하는 실시예에 대해서 설명했지만 구성을 간략화하기 위해 당연히 이것을 1개로 할 수도 있다. 반대로 장치의 스루풋을 향상시키기 위해 연마암의 수를 3개 이상으로 하거나 1개의 연마암에 여러개의 웨이퍼연마홀더를 부착하는 구성으로 해도 좋다. 또, 상기 실시예에서는 연마패드용과 숫돌용으로 각각 독립한 2개의 회전테이블을 마련하고 있지만, 이것을 1개의 회전테이블로 하는 것도 가능하다. 즉, 회전테이블의 주변부에는 링형상의 숫돌을 마련하고 그의 중앙부에 연마패드를 마련하는 것이다. 그 밖에도 장치의 푸트프린트(설치를 위한 투영면적)을 작게하기 위해서 회전테이블을 경사지게 한 설계로 하는 것도 가능하다.
본 발명은 반도체소자를 비롯해 액정표시소자나 마이크로머신, 자기디스크기판, 광디스크기판 및 프레넬렌즈 등의 미세한 표면구조를 갖는 광학소자의 제조에 적용할 수 있다.

Claims (27)

  1. 반도체기판의 주면상에 오목볼록 패턴이 형성되어 있는 상기 반도체기판의 표면상의 박막을 연마하여 평탄화하는 반도체장치의 제조방법에 있어서,
    상기 박막이 형성되어 있는 상기 반도체기판의 표면을 연마공구 표면상으로 누르는 스텝과;
    상기 반도체기판의 표면과 상기 연마공구의 표면 사이에서 상대운동시키면서 상기 반도체기판상의 오목볼록 패턴을 평탄화하는 스텝을 포함하고,
    상기 연마공구는 숫돌입자와 이들 숫돌입자를 결합해서 유지하기 위한 물질로 이루어지는 숫돌이고,
    상기 숫돌의 탄성율은 5∼500kg/㎟의 범위인 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서,
    상기 연마공구의 구성으로서 상기 숫돌입자를 결합해서 유지하기 위한 물질은 유기수지재료인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제2항에 있어서,
    상기 연마공구의 구성으로서 상기 숫돌입자의 평균직경은 1미크론 이하인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 적어도 제1 및 제2 연마공구를 단계적으로 사용해서 반도체기판 표면에 형성된 오목볼록 패턴을 갖는 박막을 평탄화하는 반도체장치의 제조방법에 있어서,
    상기 오목볼록 패턴이 표면에 형성되어 있는 상기 반도체기판을 상기 제1 및 제2 연마공구의 각각의 표면상으로 교대로 누르는 스텝과;
    상기 반도체기판 표면과 상기 제1 및 제2 연마공구의 각각의 표면 사이에서 상대운동시키는 스텝을 포함하고,
    최초에 사용하는 상기 제1 연마공구의 탄성율은 두번째로 사용하는 상기 제2 연마공구의 탄성율보다 작은 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제4항에 있어서,
    상기 제1 연마공구로서 수지로 이루어지는 연마패드를 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제4항에 있어서,
    상기 제2 연마공구로서 숫돌입자와 이들 숫돌입자를 결합해서 유지하기 위한 물질로 이루어진 연마공구가 사용되는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제6항에 있어서,
    상기 제2 연마공구의 탄성율은 5∼500kg/㎟의 범위인 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제6항에 있어서,
    상기 제2 연마공구의 구성으로서 상기 숫돌입자는 이산화규소, 산화세륨, 알루미나중의 어느 하나이거나 또는 그들의 혼합물인 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제6항에 있어서,
    상기 제2 연마공구의 구성으로서 상기 숫돌입자의 평균직경은 1미크론 이하인 것을 특징으로 하는 반도체장치의 제조방법.
  10. 반도체기판의 표면상에 게이트절연막과 게이트전극을 형성하는 스텝과;
    상기 게이트전극을 사이에두고 양측에 한쌍의 소오스영역과 드레인영역을 형성하는 스텝과;
    상기 게이트전극을 갖는 상기 반도체기판상에 상기 게이트전극보다 두꺼운 절연막을 형성하는 스텝과;
    탄성율이 5∼500kg/㎟인 연마공구를 사용해서 오목볼록을 갖는 상기 절연막의 표면을 연마하여 평탄화하는 스텝과;
    그 후, 상기 드레인영역에 접속된 하부전극, 상기 하부전극상에 형성된 캐패시터 절연막 및 상기 캐패시터 절연막상에 형성된 상부전극을 갖는 캐패시터를 상기 절연막상에 형성하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 기판상에 개구부를 갖는 제1 절연막을 형성하는 스텝과;
    상기 개구부내에서 제1 절연막상으로 연장하는 제1 배선층을 형성하는 스텝과;
    상기 제1 배선층상에 상기 제1 배선층보다 두꺼운 제2 절연막을 형성하는 스텝과;
    탄성율이 5∼500kg/㎟인 연마공구를 사용해서 오목볼록을 갖는 상기 제2 절연막을 연마하여 평탄화하는 스텝과;
    평탄화된 상기 제2 절연막상에 제2 배선층을 형성하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 오목볼록 패턴이 형성되어 있는 반도체기판의 표면상에 막을 형성하는 스텝과;
    상기 막이 형성되어 있는 상기 반도체기판의 표면을 연마공구 표면상으로 누르고 상대이동시키는 것에 의해 상기 오목볼록 패턴을 평탄화하는 스텝을 포함하고,
    상기 연마공구는 평균직경이 1㎛이하인 숫돌입자와 결합수지로 이루어지는 숫돌을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 오목볼록 패턴이 형성되어 있는 반도체기판의 표면상에 막을 형성하는 스텝과;
    상기 막이 형성되어 있는 상기 반도체기판의 표면을 연마공구 표면상으로 누르고 상대이동시키는 것에 의해 상기 오목볼록 패턴을 평탄화하는 스텝을 포함하고,
    상기 연마공구는 숫돌입자와 결합수지로 이루어지는 숫돌을 포함하고,
    상기 숫돌의 탄성율은 150kg/㎟이하인 것을 특징으로 하는 반도체장치의 제조방법.
  14. 오목볼록 패턴이 형성되어 있는 반도체기판의 표면상에 막을 형성하는 스텝과;
    상기 막이 형성되어 있는 상기 반도체기판의 표면을 연마공구 표면상으로 누르고 상대이동시키는 것에 의해 상기 오목볼록 패턴을 평탄화하는 스텝을 포함하고,
    상기 연마공구는 평균직경이 1㎛이하인 숫돌입자와 상기 숫돌입자를 결합해서 유지하기 위한 물질로 이루어지는 숫돌을 포함하고,
    상기 숫돌의 탄성율은 5∼500kg/㎟의 범위인 것을 특징으로 하는 반도체장치의 제조방법.
  15. 오목볼록 패턴이 형성되어 있는 반도체기판의 표면상에 막을 형성하는 스텝과;
    상기 막이 형성되어 있는 상기 반도체기판의 표면을 연마공구 표면상으로 누르고 상대이동시키는 것에 의해 상기 오목볼록 패턴상에 형성된 막을 평탄화하는 스텝을 포함하고,
    상기 연마공구는 숫돌입자와 이들 숫돌입자를 결합해서 유지하기 위한 물질로 이루어지는 숫돌을 포함하고,
    상기 숫돌의 탄성율은 150kg/㎟이하인 것을 특징으로 하는 반도체장치의 제조방법.
  16. 오목볼록 패턴이 형성되어 있는 반도체기판의 표면상에 절연막을 형성하는 스텝과;
    상기 절연막이 형성되어 있는 상기 반도체기판의 표면을 연마공구의 표면상으로 누르고 상대이동시키는 것에 의해 상기 오목볼록 패턴상에 형성된 절연막을 평탄화하는 스텝을 포함하고,
    상기 연마공구는 산화세륨의 숫돌입자와 이들 숫돌입자를 결합해서 유지하기 위한 물질로 이루어지는 숫돌을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제16항에 있어서,
    상기 숫돌의 탄성율은 5∼150kg/㎟의 범위인 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제16항에 있어서,
    상기 산화세륨의 입자의 평균직경은 1㎛이하인 것을 특징으로 하는 반도체장치의 제조방법.
  19. 반도체기판상의 표면에 폭이 미세한 오목볼록 패턴과 상기 미세한 오목볼록 패턴보다 넓은 폭의 오목볼록패턴으로 이루어지는 오목볼록 패턴을 갖는 막을 형성하는 스텝과;
    상기 막을 연마하기 위해 숫돌입자와 상기 숫돌입자를 유지하기 위한 물질로 이루어지고 탄성율이 5∼500㎏/㎟인 숫돌을 사용해서 상기 막을 연마하는 스텝을 포함하고,
    상기 연마하는 스텝은 상기 반도체기판상의 오목볼록 패턴의 볼록부를 연마하는 것에 의해 표면을 평탄화시키는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제19항에 있어서,
    상기 미세한 오목볼록 패턴은 미크론 단위를 갖고,
    상기 넓은 폭의 오목볼록 패턴은 밀리미터 단위를 갖는 것을 특징으로 하는반도체장치의 제조방법.
  21. 제19항에 있어서,
    상기 반도체장치는 DRAM이고,
    상기 미세한 오목볼록 패턴은 메모리매트의 부분이고,
    상기 넓은 폭의 오목볼록 패턴은 주변회로의 부분인 것을 특징으로 하는 반도체장치의 제조방법.
  22. 제19항에 있어서,
    상기 막은 상기 반도체기판의 표면상에 형성된 절연막을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  23. 제19항에 있어서,
    상기 숫돌입자는 이산화규소, 산화세륨 및 알루미나중의 적어도 하나를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  24. 반도체기판을 준비하는 스텝과;
    상기 반도체기판상에 미세폭의 오목볼록 영역과 큰 폭의 오목볼록 영역을 갖는 오목볼록 패턴으로 이루어지는 절연막을 형성하는 스텝과;
    숫돌입자와 이들 숫돌입자를 유지하기 위한 물질로 이루어지고 탄성율이5∼500kg/㎟인 숫돌을 사용해서 상기 절연막을 연마하여 상기 절연막의 표면을 평탄화하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  25. 제24항에 있어서,
    상기 숫돌입자는 이산화규소, 산화세륨 및 알루미나중의 적어도 하나를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  26. 제24항에 있어서,
    상기 절연막의 표면을 평탄화하는 스텝에 있어서, 상기 숫돌에 연마액으로서 순수한 물이 공급되는 것을 특징으로 하는 반도체장치의 제조방법.
  27. 제24항에 있어서,
    상기 절연막의 표면의 평탄화 스텝 후에, 상기 절연막상에 배선층을 형성하는 스텝을 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
KR10-1998-0701691A 1995-09-13 1995-09-13 연마방법 및 연마장치 KR100392239B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1995/001814 WO1997010613A1 (fr) 1995-09-13 1995-09-13 Procede et dispositif de meulage

Publications (2)

Publication Number Publication Date
KR19990044443A KR19990044443A (ko) 1999-06-25
KR100392239B1 true KR100392239B1 (ko) 2003-11-28

Family

ID=14126259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0701691A KR100392239B1 (ko) 1995-09-13 1995-09-13 연마방법 및 연마장치

Country Status (5)

Country Link
EP (1) EP1297927A3 (ko)
JP (1) JP3435165B2 (ko)
KR (1) KR100392239B1 (ko)
DE (1) DE69532458T2 (ko)
TW (1) TW330168B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4193226A (en) * 1977-09-21 1980-03-18 Kayex Corporation Polishing apparatus
US4459779A (en) * 1982-09-16 1984-07-17 International Business Machines Corporation Fixed abrasive grinding media
KR880008427A (ko) * 1986-12-08 1988-08-31 나까하라 쯔네오 표면 연삭기
US5361545A (en) * 1992-08-22 1994-11-08 Fujikoshi Kikai Kogyo Kabushiki Kaisha Polishing machine

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442823A (en) * 1987-08-10 1989-02-15 Nec Corp Flattening of semiconductor device surface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4193226A (en) * 1977-09-21 1980-03-18 Kayex Corporation Polishing apparatus
US4459779A (en) * 1982-09-16 1984-07-17 International Business Machines Corporation Fixed abrasive grinding media
KR880008427A (ko) * 1986-12-08 1988-08-31 나까하라 쯔네오 표면 연삭기
US5361545A (en) * 1992-08-22 1994-11-08 Fujikoshi Kikai Kogyo Kabushiki Kaisha Polishing machine

Also Published As

Publication number Publication date
JP3435165B2 (ja) 2003-08-11
DE69532458D1 (de) 2004-02-19
EP1297927A3 (en) 2003-04-09
DE69532458T2 (de) 2004-09-09
EP1297927A2 (en) 2003-04-02
KR19990044443A (ko) 1999-06-25
TW330168B (en) 1998-04-21

Similar Documents

Publication Publication Date Title
EP0874390B1 (en) Polishing method
US5755979A (en) Application of semiconductor IC fabrication techniques to the manufacturing of a conditioning head for pad conditioning during chemical-mechanical polish
US6435942B1 (en) Chemical mechanical polishing processes and components
US5769691A (en) Methods and apparatus for the chemical mechanical planarization of electronic devices
US20060079159A1 (en) Chemical mechanical polish with multi-zone abrasive-containing matrix
CN1400636A (zh) 研磨半导体晶片的复合研磨垫及其制作方法
JP2000049122A (ja) 半導体装置の製造方法
US6677239B2 (en) Methods and compositions for chemical mechanical polishing
US6227949B1 (en) Two-slurry CMP polishing with different particle size abrasives
US6478977B1 (en) Polishing method and apparatus
JPH11347919A (ja) 半導体素子の研磨平坦化装置及び研磨平坦化方法
KR100792066B1 (ko) 반도체 웨이퍼의 평탄화 가공방법
JPH05277908A (ja) マイクロスクラッチのない平滑面を形成するための半導体ウェハの化学機械的平坦化方法
JP3528501B2 (ja) 半導体の製造方法
US6221773B1 (en) Method for working semiconductor wafer
JPH09232257A (ja) 研磨加工方法
KR100392239B1 (ko) 연마방법 및 연마장치
JP3099002B1 (ja) 2段階化学機械研磨方法
US6300248B1 (en) On-chip pad conditioning for chemical mechanical polishing
EP1308243B1 (en) Polishing method
JPH08323614A (ja) 化学的機械研磨方法および装置
US6537135B1 (en) Curvilinear chemical mechanical planarization device and method
JP3601937B2 (ja) 表面平坦化方法および表面平坦化装置
US6080671A (en) Process of chemical-mechanical polishing and manufacturing an integrated circuit
JP2001079755A (ja) 研磨体及び研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 13

EXPY Expiration of term