JP3435165B2 - 研磨方法及び研磨装置 - Google Patents

研磨方法及び研磨装置

Info

Publication number
JP3435165B2
JP3435165B2 JP51181497A JP51181497A JP3435165B2 JP 3435165 B2 JP3435165 B2 JP 3435165B2 JP 51181497 A JP51181497 A JP 51181497A JP 51181497 A JP51181497 A JP 51181497A JP 3435165 B2 JP3435165 B2 JP 3435165B2
Authority
JP
Japan
Prior art keywords
polishing
abrasive grains
pattern
insulating film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP51181497A
Other languages
English (en)
Inventor
茂夫 森山
克彦 山口
喜夫 本間
直 松原
吉弘 石田
亮成 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority claimed from PCT/JP1995/001814 external-priority patent/WO1997010613A1/ja
Application granted granted Critical
Publication of JP3435165B2 publication Critical patent/JP3435165B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/24Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00Other grinding machines or devices
    • B24B27/0023Other grinding machines or devices grinding machines with a plurality of working posts
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24DTOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D3/00Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
    • B24D3/001Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as supporting member
    • B24D3/002Flexible supporting members, e.g. paper, woven, plastic materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24DTOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D3/00Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
    • B24D3/02Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent
    • B24D3/20Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent and being essentially organic
    • B24D3/28Resins or natural or synthetic macromolecular compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Description

【発明の詳細な説明】 技術分野 本発明は、研磨による基板表面パターンの平坦化技術
に係り、特に半導体集積回路の製造過程で用いるための
研磨方法及びそれに用いる研磨装置に関する。
背景技術 半導体製造工程は多くのプロセス処理工程からなる
が、まず本発明が適用される工程の一例である配線工程
について第1図(a)〜第1図(f)を用いて説明す
る。
第1図(a)は一層目の配線が形成されているウェハ
の断面図を示している。トランジスタ部が形成されてい
るウェハ基板1の表面には絶縁膜2が形成されており、
その上にアルミニュウム等の配線層3が設けられてい
る。トランジスタとの接合をとるために絶縁膜2にコン
タクトホールが設けられているので、配線層のその部分
3'は多少へこんでいる。第1図(b)に示す2層目の配
線工程では、一層目の上に絶縁膜4、金属アルミ層5を
形成し、さらに、このアルミ層を配線パターン化するた
め露光用ホトレジスト膜6を塗布する。次に、第1図
(c)に示すようにステッパ7を用いて2層目の配線回
路パターンを上記ホトレジスト膜6上に露光転写する。
この場合、ホトレジスト膜6の表面が凹凸になっている
と、図に示すようにホトレジスト膜表面の凹部と凸部8
では同時に焦点が合わないことになり、解像不良という
重大な障害となる。
上記の不具合を解消するため、次に述べるような基板
表面の平坦化処理が検討されている。第1図(a)の処
理工程の次に、第1図(d)に示すように、絶縁層4を
形成後、図中9のレベルまで平坦となるように後述する
方法によって研磨加工し、第1図(e)の状態を得る。
その後金属アルミ層5とホトレジスト層6を形成し、第
1図(f)のようにステッパ7で露光する。この状態で
はレジスト表面が平坦であるので前記解像不良の問題は
生じない。
第2図に、上記絶縁膜パターンを平坦化するため従来
一般的に用いられている化学機械研磨加工法を示す。研
磨パッド11を基盤上12に貼りつけて回転しておく。この
研磨パッドとしては、例えば発泡ウレタン樹脂を薄いシ
ート状にスライスして成形したものが用いられ、被加工
物の種類や仕上げたい表面粗さの程度によってその材質
や微細な表面構造を種々選択して使いわける。他方、加
工すべきウェハ1は弾性のある押さえパッド13を介して
ウェハホルダ14に固定する。このウェハホルダ14を回転
しながら研磨パッド11表面に荷重し、さらに研磨パッド
11の上に研磨スラリー15を供給することによりウェハ表
面上の絶縁膜4の凸部が研磨除去され、平坦化される。
二酸化珪素等の絶縁膜を研磨する場合、一般的に研磨
スラリとしてはコロイダルシリカが用いられる。コロイ
ダルシリカは直径30nm程度の微細なシリカ粒子を水酸化
カリウム等のアルカリ水溶液に懸濁させたものであり、
アルカリによる化学作用が加わるため、砥粒のみによる
機械的研磨に比べ飛躍的に高い加工能率と加工ダメージ
の少ない平滑面を得られる特徴がある。このように、研
磨パッドと被加工物の間に研磨スラリを供給しなら加工
する方法は遊離砥粒研磨技術として良く知られている。
さて従来の遊離砥粒研磨加工によるウェハ平坦化技術
には、大きく2つの解決困難な課題がある。その一つ
は、パターンの種類や段差の状態によっては十分に平坦
化できない、というパターン寸法依存性の問題であり、
もうひとつは、研磨工程で必要とされる過大な消耗品コ
ストの問題である。以下、これらの問題について詳しく
説明する。
一般的に、半導体ウェハ上のパターンは種々の寸法や
段差を持つパターンから形成されている。例えば半導体
メモリ素子を例にした場合、第3図(a)に示すよう
に、1つのチップは大きく4つのブロックに分割されて
いる。この内、4つのブロック内部は微細なメモリセル
が規則正しく密に形成されており、メモリマット部16と
呼ばれる。この4つのメモリマット部の境界部には上記
メモリセルをアクセスするための周辺回路17が形成され
ている。典型的なダイナミックメモリの場合、1つのチ
ップ寸法は7mm×20mm程度、周辺回路部17の幅は1mm程度
である。上記チップの断面A−A'をとると、第3図
(b)に示すようにメモリマット部16Hの平均高さは周
辺回路部17Lの平均高さより0.5〜1μm程度高い。この
ような段差パターン上に厚さ1〜2μm程度の絶縁膜4
を成膜すると、その表面部の断面形状31もほぼ下地パタ
ーンの段差形状を反映したものとなる。
本発明の目的とする平坦化工程では、上記ウェハ表面
の絶縁膜4を一点鎖線32のように平坦化したいのである
が、一般的にこの用途に多く用いられている発泡ポリウ
レタン樹脂製の軟質な研磨パッドを用いた場合には、研
磨速度にパターン依存性が存在するためにこのようには
平坦化されない。すなわち、第4図に示すように、軟質
な研磨パッド11Lを用いた場合、研磨パッド表面形状は
研磨荷重のために図中の実線30のように変形する。寸法
がミクロンオーダの微細パターンには荷重が集中するた
め短時間で平坦化研磨されるものの、mmオーダの大きな
寸法のパターンには分布荷重となって加わるため、研磨
速度は遅くなる。その結果、研磨後の断面形状は、図中
の破線34のようになり、依然として高低差:dが残留した
ものとなってしまうのである。
平坦性を向上させるためには研磨パッドをより硬質に
すれば良いが、この場合には後述する加工ダメージの問
題と共に、ウェハ面内の加工むらの増大という新たな問
題を生じる。この硬質パッド使用時に生じる加工むら増
大の原因については、まだ学術的に解明されていない
が、研磨パッド表面上に供給された砥粒が研磨パッド表
面の微細構造部に捕捉されて被加工基板との間に入って
ゆく確立が変動するなどの影響によるものと考えられて
いる。半導体の配線工程の用途には±5%以下のむらで
あることが求められ、現状、研磨パッドの硬さの限界は
ヤング率:10kg/mm2程度が上限となっている。そのた
め、メモリ素子のようにミリメートルオーダからミクロ
ンオーダまでの大小さまざまなパターンが混在している
半導体素子では、十分な平坦化効果が期待できず、適用
可能な対象としては、あまり寸法の大きなパターンを含
まない半導体製品、例えば論理LSIなどに限られてい
る。
硬質研磨パッドと軟質研磨パッドの中間的な特性をも
つものとして、軟質パッドの一部に硬質な研磨ペレット
を埋め込んだ研磨パッド技術が特開平6−208980に開示
されているが、得られる研磨特性は中間の硬度をもつ研
磨パッドとほぼ同等のものとなる。
上記従来の遊離砥粒研磨法による半導体ウエハの平坦
化技術における第2の課題は、高価なランニングコスト
の低減にある。これは遊離砥粒研磨法における研磨スラ
リの利用効率の低さに起因している。すなわち、研磨傷
を発生しない超平滑研磨のためにはコロイダルシリカな
どの研磨スラリを数100cc/分以上の割合で供給する必要
があるが、その大半は実際の加工に寄与することなく排
除されてしまう。半導体用の高純度スラリの価格は極め
て高価であり、平坦化研磨プロセスコストの大半はこの
研磨スラリにより決っており、その改善が強く要求され
ている。
上記以外の従来技術として、砥粒を金属粉末やレジン
樹脂で結合して製作した高速回転用砥石を、研削定盤と
する固定砥粒加工法が1st International ABTEC Confer
ence(Seoul,11月1993年)の講演論文集P80−P85に記載
されているが、加工面に微細なスクラッチがしばしば発
生する欠点が知られている。さらに、このスクラッチの
問題を解決するため、電気泳動法で製作した極めて小さ
な粒径を持つ微細砥粒砥石による平坦化技術が特開平6
−302568に公開されているが、砥石自体が硬質となるの
で、研磨液や加工雰囲気等に含まれる塵埃等によるスク
ラッチの問題は依然として残る。
これまで説明したように、従来の遊離砥粒研磨による
半導体ウェハの平坦化技術では、最小寸法がミクロンオ
ーダの微細パターンとmmオーダの大寸法のパターンを同
時に平坦に加工しうる条件が存在しないため、メモリLS
Iのように、大小さまざまなパターンが混在する半導体
集積回路の製造には適用が困難であった。また、研磨処
理に必要なランニングコストが高いことが量産適用上の
大きな欠点となっていた。
本発明の目的は、上記従来技術の欠点を解消し、加工
ダメージを発生することなく、寸法の大きなパターン部
と微細なパターン部を同一平面に平坦化するための加工
法、およびそのための装置を提供することにある。
本発明の他の目的は、ランニングコストの低い加工方
法とそのための加工装置を提供することにある。
発明の開示 上記目的は、従来の研磨パッドと研磨スラリを用いた
遊離砥粒研磨加工に代え、弾性率(硬さ)をコントロー
ルした研磨工具(砥石等)を用いる固定砥粒加工法とす
ることにより、達成できる。
さらに、硬質な研磨工具を用いた場合に生じやすい極
微細なパターンの加工ダメージの問題の解消のために
は、従来のように一回の加工だけで全てのパターンを平
坦化するのではなく、加工ダメージを受けやすい微細な
パターンのみを先に軟質な研磨工具を用いて平坦化加工
し、その後に硬質な砥石や研磨パッドなどの研磨工具を
用いて大きな加工力で高能率に大寸法パターンを平坦化
加工することにより達成できる。
被加工物の物性に合わせて最適に選択された砥石の種
類と加工条件による固定砥粒加工法であるので、硬質と
しても加工むらの発生を伴うことなくパターン依存性が
少なく、かつ基板面内の加工速度むらの少ない平坦化加
工を行なうことができる。また高価な研磨スラリを必要
としないので、極めて低いランニングコストで加工する
ことができる。また、加工後の洗浄も容易になる。
さらに、加工ダメージを受けやすい極微細パターンな
らびに欠落しやすい大寸法パターンのコーナ部を先に剛
性の小さな軟質研磨パッドで研磨、除去、および丸めて
おき、その後に形状創成機能の高い硬質研磨パッドで平
坦化加工するれば、パターン幅依存性のより少ない加工
ダメージのない良質な加工面を得ることができる。
なおこれまでは半導体ウェハを適用対象とした実施例
について説明したが、この他、薄膜映像デバイスや、そ
の他のガラスやセラミックス等の基板の平坦化加工にも
適用できる。
図面の簡単な説明 第1図(a)〜第1図(f)はウェハ表面の平坦化工
程の説明図、第2図は化学機械研磨法を説明する図、第
3図(a)は半導体メモリ素子の平面図、第3図(b)
は断面図、第4図は軟質な研磨パッドを用いて加工した
場合の問題点を説明する図、第5図は本発明で用いる砥
石の構成を説明する図、第6図は硬質な研磨パッドを用
いて加工した場合の問題点を説明する図、第7図(a)
は従来の研磨の状況を説明するための図、第7図(b)
は本発明の研磨状況を説明するための図、第8図(a)
〜第8図(e)は本発明の実施例を説明する図、第9図
は本発明の実施に適した加工装置の構造例を示す図、第
10図(a)〜第10図(e)は半導体装置の製造工程を示
す装置断面図、第11図は第10図(e)に示した装置の平
面図である。
発明を実施するための最良の形態 (実施例) 以下、本発明の実施例について詳細に説明する。本発
明では、第2図に示した研磨装置において、従来の研磨
パッドの代わりに、硬度が最適に制御された特殊な砥石
を用いることを特徴とする。先の従来技術にて説明した
ように、微細砥粒砥石を用いて半導体ウェハの表面平坦
化を試みる技術はいくつかあるが、いずれも加工面に微
細なスクラッチがしばしば発生する欠点を有しており、
実用化できる段階にはいたっていない。
上記スクラッチの発生原因は、これまで主として砥粒
が大き過ぎるためと考えられてきたが、発明者らの研究
により、砥粒の大小よりも、むしろ砥石の弾性率が過大
であることに起因していることが判明した。
しかるに本発明の特徴は、上記従来の緻密かつ硬質な
砥石に代えて、第5図に示すように、砥粒21が軟らかな
樹脂22で粗に結合された極めて軟らかな砥石を用いるこ
とに特徴がある。具体的には、砥石の弾性率は5−500k
g/mm2と、従来一般的な砥石に比べ1/10から1/100の硬さ
であり、逆に、従来、本発明の用途に用いられている硬
質発泡ポリウレタン製などの硬質研磨パッドのかたさに
比べれば、5倍から50倍のかたさである。
このような軟らかい砥石の製作法の一例を以下に説明
する。砥粒21の種類としては、二酸化珪素、酸化セリウ
ム、アルミナなどが好ましく、粒径は0.01−1ミクロン
程度のものがスクラッチを発生することなく良好な加工
能率を得ることができる。これら砥粒を結合するための
樹脂22としては、フェノール系などの高純度有機系樹脂
が本発明の用途には好ましい。上記砥粒を結合樹脂に混
練後、適切な圧力を加えて固形化し、必要に応じて加熱
硬化などの処理を加える。上記製法において結合樹脂の
種類、および加圧圧力によってできあがる砥石の硬度を
制御でき、本発明ではこれが5−500kg/mm2となるよう
にする。
次に、このようにして製作された砥石を用いての加工
例を挙げる。粒径1μmの酸化セリウムを弾性率:100kg
/mm2となるようにフェノール系樹脂で結合して製作され
た砥石を用い、厚さ1ミクロンの二酸化珪素膜を加工し
た場合、パターン幅が10mmから0.5ミクロンのすべての
種類のパターンに対して、加工速度:0.3±0.01μm/分以
下、という極めて良好なパターン幅依存性と、表面あら
さ:2nmRaの良好な加工面を得ることができた。また、研
磨パッドを硬質にした場合に問題となる、ウェハ面内の
加工むらも見られなかった。これは従来の遊離砥粒によ
る加工と異なり、本発明は固定砥粒で加工されるためと
考えられる。
上記加工例では研磨液として純水を供給するだけであ
ったが、当然のことながら、被加工物の種類によって
は、従来の研磨技術で用いられているように、アルカリ
性や酸性の液を供給しても良いことはあきらかである。
なお、被加工物が二酸化シリコンやシリコンの場合には
アルカリ性の液が、アルミニウムやタングステン等の金
属の場合には酸性の液がよい。
また、より硬度な表面あらさが必要とされる場合には、
上記砥石を用いた研磨加工後に、軟質な研磨パッドを用
いて仕上げれば良いことは明白である。
砥石の弾性率が上記の範囲をはずれると、良好には加
工できない。すなわち、砥石の弾性率が5kg/mm2より小
さい場合には、パターン幅の小さいものだけが速く研磨
されるという、パターン幅依存性が顕著になり、メモリ
素子は平坦化できない。逆に砥石の弾性率が500kg/mm2
より大きい場合には、いくら小さい砥粒径の砥石を用い
ても、スクラッチ発生の問題は依然として残される。す
なわち、本発明で提案するところの、砥石の弾性率が5
−200kg/mm2の場合に、半導体用途に適した加工を行な
うことができた。
より好ましくは50−150kg/mm2である。
上記の砥石の条件下であっても、加工能率を高めよう
と過度な研磨荷重を与えると、研磨パターンの形状等に
よっては前記スクラッチとは異なる加工ダメージの問題
が発生する。以下、この問題について説明する。
第6図に示すように、硬質な砥石や研磨パッド11Hを
用いて研磨する場合、これら研磨工具の表面は段差パタ
ーンの凸部でのみ接触しながら加工することになる。こ
の時に過度な研磨荷重を加えると、パターンの端部35は
加工摩擦力によるモーメントを受けて点線36のように剥
離、倒壊したり、パターン基部に微細なクラック37が発
生したりする。このクラック37の到達深さは加工条件に
よって異なるが、しばしば所望の平坦化レベルより深く
達し、半導体素子としての信頼性を損なう原因となる。
このような微細パターンの損傷問題のため、従来、硬質
研磨工具を用いての平坦化作業にあたっては小さな荷重
でゆっくり行なわなければならず、極めて長い加工時間
を要していた。
上記課題は、以下に説明する方法によって解決され
る。第7図を用いて前記パターン損傷の原因、およびそ
れを防止するための本発明の基本概念を説明する。第7
図中の上段の2つの図はウェハ基板上の凸部パターンが
硬質な研磨パッド11Hに押しつけられている様子を、ま
た下段の2つの図はそれぞれ、その場合にパターンに加
わる応力分布を示している。研磨開始直後にはまだパタ
ーンの端部が角ばっているので、幅の広いパターン101
の端部には集中応力102が加わり、その最大値は平均応
力の10倍以上に達する。また幅の狭いパターン103にも
前記最大値に近い応力104が加わる。この状態で研磨パ
ッドとウェハ基板の間に相対運動が与えられると、パタ
ーン各部には上記応力に比例した摩擦力が加えられるこ
とになり、パターン材料の機械強度よりこれら摩擦力の
方が大きい場合には、パターン端部が剥離したり微細パ
ターンが倒壊することになる。これがパターン損傷の発
生原因である。
上記加工初期の応力集中に起因したパターン損傷の課
題を解決するためには、あらかじめ応力集中の要因とな
るパターン角部、および微細なパターンを取り除いてお
けば良い。すなわち、第7図(b)に示すように、幅の
広いパターンの角部105は丸めておき、また微細パター
ン106も高さを低減すると共に角を丸めておけば良い。
このようなパターンに対する応力分布は同図下部のよう
に集中することはないので、従来以上に硬質な研磨工具
を用いても大きな研磨荷重を加えることができるように
なる。その結果、パターン幅依存性が少ない加工を短時
間で実現できるようになる。
上記基本概念を実現するためには、2つの研磨工程を
経れば良い。以下、第8図(a)〜第8図(e)を用て
具体的な実施例について説明する。まず、第一の工程
(第8図(a),(b))として、軟質な研磨パッド11
L(例えばロデールニッタ社製のSUPREME−RNのようにパ
ッド表面に微細な空胴部を設けたもの)と研磨スラリ
(図示せず)を用い、被加工ウェハ表面31を1分間程度
研磨加工する。研磨スラリとしても、コロイダルシリカ
や酸化セリウム、アルミナなど、極く一般的なものを用
いることができる。軟質パッド11Lで研磨された結果、
加工前に存在していたサブミクロンオーダの微細パター
ン部は、第8図(c)に示すように研磨されて消滅し、
また大寸法パターンのコーナ部も丸められる。
次に第二の工程として、平坦化機能に優れる硬質な研
磨工具11H、例えば第5図に示した構成からなる砥石を
使用して3分間ほど研磨する。事前に損傷を受けやすい
微細パターンは上記工程で撤去されているので、第一工
程で用いた研磨工具より硬質な研磨工具を用いて研磨し
ても、微細パターン基部のクラックは発生せず、第8図
(e)に示すようにダメージの無い平坦化加工を行なう
ことができる。
第2の研磨工程で用いる研磨工具は、高速かつ平坦に
研磨できるものであれば何でも良く、研磨砥石以外に、
通常の硬質発泡ポリウレタン樹脂系の研磨パッドとコロ
イダルシリカ等の極く一般的な組合せのポリッシング加
工でも良い。
但し、弾性率が5〜500kg/mm2の砥石を用いることによ
り、クラックがなく、かつ平坦な研磨面を短時間で得る
ことができる。
上記のように、最初にやわらかい工具で破壊されやす
いパターン部を除いておき、次に形状創成機能の高い高
剛性かつ硬質な工具で平坦化加工することにより、実質
的にダメージのない研磨面を得ることができる。これ
は、発明者らによる具体的な実験により、その効果が始
めて見出されたものである。複数の研磨工程を経て最終
加工面を得る手法は、例えば特開昭64−42823や特開平
2−267950に開示されているように、従来から良く知ら
れているが、これらはすべて、加工能率は高いものの加
工ダメージの入り易い研磨工程を先に配置し、この工程
で生じたダメージを後の平滑化工程で除去しようとする
ものである。このため、第一工程で用いる研磨パッドの
硬度は第2工程で用いるパッドの硬度より高いものを用
いていた。これに対し本発明では、最初に加工ダメージ
の原因となるものを除去しておこうとするものであり、
技術的な本質はまったく異なるものである。
また、第10図(a)〜(e)に1つのトランジスタと
1つのキャパシタからなるメモリセルを本発明を用いて
製造したときの工程の一例を示す。なお、第10図は第11
図のA−A'断面を示したものである。ここで、110はソ
ース領域、120はドレイン領域、111、121はそれぞれの
領域への接続部、210はキャパシタ下部電極、230はキャ
パシタ上部電極、106はビット線、141はゲート電極を示
す。
第10図(a)は、p型シリコン基板101上に選択酸化
法を用いて、メモリセル間を電気的に分離するために厚
さ800nmのシリコン酸化膜からなる素子分離膜102および
スイッチング用MOSトランジスタのゲート絶縁膜となる
シリコン酸化膜を形成した後の基板断面図である。その
後、MOSトランジスタの閾値電圧制御のために、ボロン
をイオン打ち込みし、更に化学気相成長法(以下CVD法
と略記)でゲート電極141となる多結晶シリコン膜を300
nmの厚さ堆積する。次に第10図(b)に示すように、MO
Sトランジスタのゲート電極141およびゲート絶縁膜130
を周知のホトエッチングにより形成する。多結晶シリコ
ン膜には導電性を持たせるためリンを添加する。その
後、砒素をイオン打ち込みしMSOトランジスタのソース
領域110、ドレイン領域120を形成する。
次に第10図(c)に示したように基板表面に層間絶縁
膜となるPSG(リンガラス)膜103をCVD法で500nmの厚さ
堆積後、約200nmの平坦化研磨をおこなう。PSG膜103の
研磨に用いた砥石の弾性率は50kg/mm2である。
その後、PSG膜に接続部111を設け、ビット線106を形
成する(第11図)。
次に、第10図(d)に示したように層間絶縁膜となる
PSG膜104をCVD法で500nmの厚さ堆積後、平坦化研磨を行
い、更にホトエッチングにより開口して接続部121を形
成する。このPSG膜104の表面は、弾性率が50kg/mm2の砥
石を用いて平坦化する。なお、従来の軟質研磨パッドで
PSG膜を研磨後、弾性率が50kg/mm2の砥石で研磨するこ
とにより、よりダメージのない研磨を行うことができ
る。
その後、キャパシタ下部電極210となる多結晶シリコ
ン膜をCVD法により形成し、所望の形状に加工する。こ
の多結晶シリコン膜にも導電性を持たせるためにリンを
添加する。次に、その上にキャパシタ絶縁膜220および
キャパシタ電極230を形成する(第10図(e))。
上記方法によりメモリセルの表面を従来に比べより平
坦にすることができ、微細で信頼性の高い半導体装置を
得ることができる。
次に、本発明を実施するに適した加工装置の構成を第
9図を用いて説明する。基本的には2プラテン、2ヘッ
ド構成の研磨装置であるが、プラテン上の研磨工具とそ
れらの運転方法に特徴がある。前記の弾性率の低い砥石
が上面に接着されている砥石定盤51と、研磨パッドが上
面に接着されている研磨定盤52は、それぞれ20rpm程度
の一定速度で回転している。被加工ウェハ55はハンドリ
ングロボット54によってローダカセット53から取り出さ
れ、直動キャリア56上のロードリング57上に載せられ
る。次に、上記直動キャリア57が図中左方向に移動し、
ロード/アンロードポジションに位置決めされると、研
磨アームA58が回転移動し、その先端に設けられている
ウェハ研磨ホルダ59の下面に上記被加工ウェハ55を真空
吸着する。次に、研磨アームA58はウェハ研磨ホルダ59
が研磨パッド定盤52の上に位置するように回転する。ウ
ェハ研磨ホルダ59は下面に吸着している被加工ウェハ55
を研磨パッド52上に押しつけながら回転し、研磨スラリ
(図示せず)を供給しながら被加工ウェハ55を1分間ほ
ど研磨する。この研磨加工により、前述したように加工
ダメージの原因となる被加工ウェハ55表面上のサブミク
ロンオーダの微細パターン部は消滅し、また大寸法パタ
ーンのコーナ部も丸められる。
上記第一の研磨工程が終わると、次に、ウェハ研磨ホ
ルダ59が砥石定盤51の上に位置するように研磨アームA5
8が回転する。その後ウェハ研磨ホルダ59は下面に吸着
している被加工ウェハ55を砥石定盤51上に押しつけなが
ら回転し、上記と同様に研磨スラリ(図示せず)を供給
しながら被加工ウェハ55を2分間ほどラッピングする。
この第2研磨加工が終了すると、研磨アームA58は再び
ウェハ研磨ホルダ59が先の研磨定盤52の上に位置するよ
うに回転し、前回と同様に被加工ウェハ55を1分間ほど
研磨する。このラッピング加工後の研磨は、ラッピング
工程で生じるわずかなスクラッチ等を除去するためのも
のであり、ラッピング加工条件または要求される表面粗
さのレベルによっては、当然のことながら省略すること
ができる。
上記3工程の研磨によって加工は終了し、次に洗浄工
程に入る。研磨アームA58が回転し、今度はウェハ研磨
ホルダ59を回転ブラシ60が設けられている洗浄ポジショ
ン上に位置付ける。回転ブラシ60は回転しながらウェハ
研磨ホルダ59下面に吸着されている被加工ウェハ55の加
工面を水洗ブラシで洗浄する。洗浄が終了すると、直動
キャリア56が再び上記洗浄ポジション上まで移動し、ウ
ェハ研磨ホルダ59の真空吸着から開放された被加工ウェ
ハを受け取る。
なお、ここでは回転ブラシを用いたが、その代りに超
音波を与えたジェット水流による洗浄法を用いることも
できる。
その後、直動キャリア56がロード/アンロードポジショ
ンまで戻ると、ウェハハンドリングロボット54が加工済
みのウェハを掴み、これをアンロードカセット61に収納
する。以上が研磨アームA58の一周期分の動作である。
同様に研磨アームB62もこれを平行して動作する。当然
のことながら、これは2つの研磨定盤を時分割して有効
に利用するためである。研磨アームB62の動作シーケン
スは研磨アームA58のシーケンスと全く同一であるが、
半周期だけ位相が遅れたものとなっている。即ち、研磨
アームB62は上記第二の研磨工程の開始に合わせて動作
を開始する。
上記実施例は研磨アームの数を2本とする場合に適し
た構成例であり、2本の研磨アームの回転軌跡が交差ま
たは接する位置を設け、ここに一組の洗浄ブラシやロー
ド/アンロードのための直動キャリヤの停止位置を設け
ることにより、2本の研磨アームでこれらの機能を兼用
することができる構成となっている。
これまでは2本の研磨アームを設ける実施例について
説明してきたが、構成を簡略化するために当然のことな
がらこれを1本とすることもできる。逆に装置のスルー
プットを向上させるため、研磨アームの数を3本以上に
したり、1本の研磨アームに複数のウェハ研磨ホルダを
取り付ける構成としても良い。さらに上記実施例では、
研磨パッド用と砥石用にそれぞれ独立した2つの回転定
盤を設けてあるが、これを1つの回転定盤とすることも
可能である。すなわち、回転定盤の周辺部にはリング状
の砥石を設け、その中央部に研磨パッドを設けるのであ
る。その他にも、装置のフットプリント(装置のための
投影面積)を小さくするために回転定盤を傾けた設計と
することも可能である。
産業上の利用可能性 本発明は、半導体素子をはじめ液晶表示素子やマイク
ロマシン、磁気ディスク基板、光ディスク基板及びフレ
ネルレンズ等の微細な表面構造を有する光学素子の製造
に適用することができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 吉弘 茨城県ひたちなか市柳が丘35−10 (72)発明者 河合 亮成 東京都小平市喜平町1−2−5 アイビ ーハイツ105 (56)参考文献 特開 昭60−76959(JP,A) 特開 昭63−150162(JP,A) 特開 平6−238563(JP,A) 特開 平7−169724(JP,A) 特開 昭62−246468(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/304 B24D 3/00 B24D 7/00

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板の主面上の凹凸パターンが形成
    されている前記半導体基板の表面上に絶縁膜を形成する
    第1のステップと、上記絶縁膜の上面を研磨工具表面上
    に押しつけて相対運動させながら上記絶縁膜の上面を平
    坦化する第2のステップとを含む研磨方法において、 上記研磨工具として、砥粒と前記砥粒を結合するフェノ
    ール樹脂とからなる砥粒を用い、上記第2のステップの
    研磨液として、純水を供給することを特徴とする研磨方
    法。
  2. 【請求項2】上記砥粒が、二酸化珪素,酸化セリウム,
    アルミナの何れか、又はそれらの混合物であることを特
    徴とする請求の範囲第1項に記載の研磨方法。
  3. 【請求項3】上記砥粒の平均粒径が1ミクロン以下の微
    細砥石であることを特徴とする請求の範囲第1項乃至第
    2項に記載の研磨方法。
  4. 【請求項4】凹凸パターンが形成されている半導体基板
    の表面上に薄膜を形成するステップと、上記基板の上記
    薄膜が形成されている面を研磨工具表面上に押しつけて
    相対運動させながら凹凸パターンを平坦化するステップ
    とを含む研磨方法において、 上記研磨工具として、砥粒と前記砥粒を結合するフェノ
    ール樹脂とからなる砥粒を用い、さらにその後ポリウレ
    タン研磨パッドを用いることを特徴とする研磨方法。
  5. 【請求項5】上記砥粒は、二酸化珪素,酸化セリウム,
    アルミナの何れか、又はそれらの混合物であることを特
    徴とする請求の範囲第4項に記載の研磨方法。
  6. 【請求項6】上記砥粒の平均粒径が1ミクロン以下であ
    ることを特徴とする請求の範囲第5項に記載の研磨方
    法。
  7. 【請求項7】パターンが表面に形成されている被加工基
    板を研磨工具の表面上に押しつけて相対運動させながら
    少なくとも2種類以上の研磨工具を段階的に用いて加工
    する研磨方法において、 上記2種類の研磨工具のうち、最初に用いる第一の研磨
    工具の弾性率は第二の研磨工具の弾性率より小さいポリ
    ウレタン研磨パッドを用いて、その後に砥粒と前記砥粒
    を結合するフェノール樹脂とからなる砥粒を用いて研磨
    することを特徴とする研磨方法。
  8. 【請求項8】上記第二の研磨工具を構成する砥粒が二酸
    化珪素,酸化セリウム,酸化アルミナの何れか、又はそ
    れらの混合物であることを特徴とする請求の範囲第7項
    に記載の研磨方法。
  9. 【請求項9】上記第二の研磨工具を構成する砥粒の平均
    粒径が1ミクロン以下であることを特徴とする請求の範
    囲第7項乃至第8項に記載の研磨方法。
  10. 【請求項10】半導体基板上に絶縁膜を形成する第1の
    ステップと、 上記半導体基板の上記絶縁膜が形成されている面を、研
    磨工具として砥粒と前記砥粒を結合するフェノール樹脂
    とからなる砥石を用いた研磨により平坦化する第2のス
    テップと、 上記半導体基板の被研磨面を洗浄する第3のステップと
    を有することを特徴とする半導体装置の製造方法。
  11. 【請求項11】上記第3のステップにおいて、水洗ブラ
    シで洗浄することを特徴とする請求の範囲第10項に記載
    の半導体装置の製造方法。
  12. 【請求項12】上記第3のステップにおいて、超音波を
    与えたジェット水流により洗浄することを特徴とする請
    求の範囲第10項に記載の半導体装置の製造方法。
  13. 【請求項13】上記砥粒は、二酸化珪素,酸化セリウ
    ム,アルミナの何れか、又はそれらの混合物であること
    を特徴とする請求の範囲第10項乃至第12項に記載の半導
    体装置の製造方法。
  14. 【請求項14】上記砥粒の平均粒径が1ミクロン以下で
    あることを特徴とする請求の範囲第10項乃至第13項に記
    載の半導体装置の製造方法。
  15. 【請求項15】半導体基板上に絶縁膜を形成する第1の
    ステップと、 上記半導体基板の上記絶縁膜が形成されている面を、研
    磨工具として砥粒と前記砥粒を結合するフェノール樹脂
    とからなる砥粒を用い、純水を供給しながら研磨するこ
    とにより、平坦化する第2のステップとを有することを
    特徴とする半導体装置の製造方法。
  16. 【請求項16】上記砥粒は、二酸化珪素,酸化セリウ
    ム,アルミナの何れか、又はそれらの混合物であること
    を特徴とする請求の範囲第15項に記載の半導体装置の製
    造方法。
  17. 【請求項17】上記砥粒の平均粒径が1ミクロン以下で
    あることを特徴とする請求の範囲第15項又は第16項に記
    載の半導体装置の製造方法。
JP51181497A 1995-09-13 1995-09-13 研磨方法及び研磨装置 Expired - Lifetime JP3435165B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1995/001814 WO1997010613A1 (fr) 1995-09-13 1995-09-13 Procede et dispositif de meulage

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002031859A Division JP3645528B2 (ja) 1995-09-13 2002-02-08 研磨方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP3435165B2 true JP3435165B2 (ja) 2003-08-11

Family

ID=14126259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51181497A Expired - Lifetime JP3435165B2 (ja) 1995-09-13 1995-09-13 研磨方法及び研磨装置

Country Status (5)

Country Link
EP (1) EP1297927A3 (ja)
JP (1) JP3435165B2 (ja)
KR (1) KR100392239B1 (ja)
DE (1) DE69532458T2 (ja)
TW (1) TW330168B (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4193226A (en) * 1977-09-21 1980-03-18 Kayex Corporation Polishing apparatus
US4459779A (en) * 1982-09-16 1984-07-17 International Business Machines Corporation Fixed abrasive grinding media
US5035087A (en) * 1986-12-08 1991-07-30 Sumitomo Electric Industries, Ltd. Surface grinding machine
JPS6442823A (en) * 1987-08-10 1989-02-15 Nec Corp Flattening of semiconductor device surface
JPH0663862A (ja) * 1992-08-22 1994-03-08 Fujikoshi Mach Corp 研磨装置

Also Published As

Publication number Publication date
EP1297927A2 (en) 2003-04-02
KR100392239B1 (ko) 2003-11-28
DE69532458T2 (de) 2004-09-09
TW330168B (en) 1998-04-21
EP1297927A3 (en) 2003-04-09
KR19990044443A (ko) 1999-06-25
DE69532458D1 (de) 2004-02-19

Similar Documents

Publication Publication Date Title
JP3645528B2 (ja) 研磨方法及び半導体装置の製造方法
US7951718B2 (en) Edge removal of silicon-on-insulator transfer wafer
CN1400636A (zh) 研磨半导体晶片的复合研磨垫及其制作方法
JP2000049122A (ja) 半導体装置の製造方法
US20060079159A1 (en) Chemical mechanical polish with multi-zone abrasive-containing matrix
JPH11347919A (ja) 半導体素子の研磨平坦化装置及び研磨平坦化方法
US6478977B1 (en) Polishing method and apparatus
JP3775176B2 (ja) 半導体ウェーハの製造方法及び製造装置
JP3510036B2 (ja) 半導体装置の製造方法
JP3528501B2 (ja) 半導体の製造方法
JP2002043256A (ja) 半導体ウエハ平坦化加工方法及び平坦化加工装置
JP3829878B2 (ja) 半導体ウエハの加工方法
JP3435165B2 (ja) 研磨方法及び研磨装置
JP2002252189A (ja) 半導体ウェーハ用研磨液
JP2020205443A (ja) ウェハの表面処理装置
EP1308243B1 (en) Polishing method
WO2000024548A1 (fr) Dispositif de polissage et procede de fabrication de semi-conducteurs au moyen dudit dispositif
JP3601937B2 (ja) 表面平坦化方法および表面平坦化装置
JP6941420B2 (ja) ウェハの表面処理装置
JP2004140130A (ja) 半導体基板研磨用パッドと研磨方法
KR100436825B1 (ko) 연마장치 및 그 장치를 사용한 반도체제조방법
TWI220007B (en) Polishing pad and method of polishing wafer
JPH08192353A (ja) 半導体ウェーハの研磨装置およびその製造方法
JPH10308368A (ja) 半導体ウェーハの製造方法
JP2001030156A (ja) ドレッシング装置、研磨装置および研磨方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080530

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080530

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140530

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term