TW571401B - Method of fabricating silicon devices on sapphire with wafer bonding - Google Patents
Method of fabricating silicon devices on sapphire with wafer bonding Download PDFInfo
- Publication number
- TW571401B TW571401B TW091109464A TW91109464A TW571401B TW 571401 B TW571401 B TW 571401B TW 091109464 A TW091109464 A TW 091109464A TW 91109464 A TW91109464 A TW 91109464A TW 571401 B TW571401 B TW 571401B
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon
- oxide layer
- layer
- substrate
- sapphire
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
571401 A7 —___ B7 五、發明説明(, ) 發明領域 本發明係有關製造半導體基材之領域。更具體而言,本 發明係有關在監實石基材上的碎上製造微波及射頻積體電 路之領域。 發明背景 絕緣體上矽(Silicon On Insulator ;簡稱SOI)基材上建 構的CMOS裝置由於寄生電容減小且載體遷移率增加,而 可得到增強的性能。目前可應用此類高性能的裝置及電路 技術,而在GHz的射頻(RF)應用中作業。將rf被動組件與 此類技術整合時,可得到高性能、高集積度、且低成本的 RF積體電路。然而,目前係在基於矽的基材上建構大部 分的晶片,其中包括在S〇I晶圓上建構的那些晶片。因為 電路及被動組件在射頻下交換時,導電的矽基材變成該基 材中的一條耗損路徑,所以上述的晶片建構方式在射頻應 用中有大缺點。一個典型的例子是基材中因線圈中流動 的電流所產生的電感誘發之渦流。由於基材中能量耗損而 使Q因數降低時,可能大幅降低該等電路之效率。在一絕 緣基材上建構裝置及組件時,不只是可降低散逸損= (disSlpatl0I1 i〇ss),而且射頻波信號也可透射過該絕緣體 基材。監寶石是一種對射頻具有高透射性的材料,且具有 優異的絕緣特性。藍寶石也是一種導熱性優異的材料可 避免局部性或整體性的過熱點。多年以來已成功驗證了在 監寶石基材上建構硬裝置。 用來在藍寶石上形成矽的最常見的方法已述於美國專利 t紙張尺度適用 _____ 571401
A7 B7 五、發明説明(2 ) 4,509,990 Solid Phase Epitaxy and Regrovvth Process with Controlled Defect Density Profiling for Hetroepitaxial Semiconductor on Insulator Composite Substrate”。係在藍寶石基材上沈積非晶矽材料,而形成 藍寶石基材上的矽,然後在雷射退火製程下進行磊晶重新 生長。然而’這些先前技藝的方法中沒有一種方法可在藍 寶石基材上產生品質良好的碎薄膜。 雖然由於吸引人的裝置優點而幾乎已花了 3 〇年的時間研 究藍寶石上矽之裝置,但是仍然還沒有可製作出高品質的 基材之可靠方法,因而無法滿足裝置製造的需求,尤其是 孩法滿足在南頻應用上的裝置製造之需求。 碎層與下方髮寶石間之晶格不重合所引發之高缺陷密度 大幅降低了裝置的性能。在磊晶矽層與藍寶石基材之間會 發現諸如位置錯亂、雙晶(twins)、及微裂縫等的缺陷,而 而缺陷將產生較大的漏電流。 現在知道在先前技藝中提及利用溶化再重新結晶之方式 產生藍寶石基材上的矽組件區時,將造成矽裝置層中之高 缺陷密度,因而無法將此種方法用來建構高性能的射頻及 微波積體電路。 本發明之目的 本發明之一目的是一種製造藍寶石基材上的矽之改良式 方法。 本發明之一目的是一種利用晶圓接合技術製造藍寶石基 材上的矽之改良式方法。 -5- 本紙張尺度適用中國國家標準(cNS) Λ4規格(21〇 X 29 7公|)
本發明之一目的是一種利用一氧化物層作為接合材料而 以晶圓接合方式製造藍寶石基材上的矽之改良式方法。 、本發明之一目的是一種以兩個獨立且相鄰的氧化物層作 為接合材料而以晶圓接合方式製造藍寶石基材上的矽:改 良式万法,其中一氧化物層係在矽層上,而另一氧化物層 係在藍寶石基材上。 。 曰 U本發明之一目的是一種利用在矽及藍寶石晶圓上的一預 製接合結構而以晶圓接合方式製造藍寶石基材上的矽之改 良式万法,其中這些預製接合結構係用來改良藍寶石上的 矽之材料特性。 一本發明之另一目的是利用藍寶石的透光特性而在晶圓接 合期間獲致精確的料,以便對準所製造的各結構。 發明概述· 〜本發明是一種製造藍寶石上矽結構之改良式方法。在一 第較佳K施例中,係將一碎氧化物層置於麥層與藍寶石 層之間。諸如以生長或CVD沈積製程在該矽層上形成該矽 氧化物層,然後利用晶圓接合技術將該藍寶石基材連接到 在該矽基材上形成的該氧化物層,而可作出上述的結構。 在一替代實施例中,諸如以生長或CVD沈積製程將一第一 矽氧化物層形成至該矽層。然後以諸如CVD沈積製程將一 第二矽氧化物層形成至該藍寶石層。然後以晶圓接合技術 接合孩矽晶圓上的該第一矽氧化物層及該藍寶石晶圓上的 該第二矽氧化物層。 圖式簡述 -6 - 571401
^是在一具有單一層矽氧化物接合界面的藍寶石基材 上矽上製造的裝置之第一較佳實施例之透視圖。 圖2疋在-具有雙層碎氧化物接合界面的藍寶石基材上 碎上製k的裝置之第一幸父佳貫施例之透視圖。 圖3疋揭示如何製造该監賃石基材上矽以及該第一及第 二較佳實施例的該裝置之製程流准圖。 圖4A至圖4C是第三較佳實施例中準備好要接合的經部 分處理之碎晶圓。 圖5 A至5 B是第二較佳實施例中準備好要接合的經部分 處理之藍寶石晶圓。 圖6A示出第三較佳實施例中將預製的矽晶圓接合到預製 的藍寶石晶圓之方式。 圖6B π出第二較佳實施例中在接合矽晶圓及藍寶石晶圓 之後以一化學機械研磨(Chemical_Mechanicai p〇Ush ;簡 稱CMP)步驟執行之一削薄製程。 本發明之詳細說明 本發明是-種製造具有在藍寶石上矽上建構的被動組件 的裝置之方法。所作出的裝置具有一與先前技藝的製程相 比時為無缺陷之矽層,且射頻輻射及光線可完全透射過該 藍寶石基材。雖然此時我們選擇藍寶石作為基底材料,但 是亦可以#乡其他類型的絕緣體基材取代此處所用的藍寶 石基材。例如,可採用任何有機材料(例如聚醯亞胺及塑 膠)及碎酸破璃。 該方法製造出高品質的藍寶石基材上石夕,可用於射頻
装 訂
571401 A7 B7 _ 五、發明説明(5 ) (Radio Frequency;簡稱RF)及其他類型的應用。本發明所 提出的一種低成本的方法將製造出品質良好且低缺陷密度 的藍寶石基材上矽。 裝置結構的各實施例係示於圖1及2。發明人與本發明相 同的美國專利申請案(案號YYY) “SILICON ON SAPPHIRE STRUCTURE (DEVICES) WITH BUFFER LAYER”也說明了這些圖式及結構,並申請了專利範圍, 本發明特此引用該專利申請案之全文以供參照。 係在矽層(107)中且在藍寶石基材(103)上製造CMOS FET裝置(102)。係以一習知的淺溝渠隔離(Shallow Trench Isolation;簡稱STI)製程得到層(104A)及(104B)隔離各裝 置。一代表性的被動組件(電感線圈)係示為(1 〇 1)。這兩個 氧化物層係用‘來作為基材(1〇3)與矽裝置層(1〇7)間之緩衝 層(105) ' (106)。係在該矽晶圓上加熱生長該二氧化矽層 (105),以便保有良好的界面特性及裝置特性。在該藍寶 石基材上沈積另一氧化物層(1〇6),而該氧化物層(1〇6)可 以是以一CVD工具沈積的二氧化矽薄膜、或具有良好黏著 特性的其他類型之介質薄膜。 可連同裝置連接製程而一起製造該等被動組件(1 〇 1 )(電 各、電感、電阻等)。圖中示出平面線圈(1 〇丨)的一個例 子。因為並無下層的矽基材,所以不會有渦流型的射頻信 號耗損。 盔赁石上矽結構的另一類似實施例係示於圖2。此處, 只示出一個氧化物接合層(205)。係在晶圓接合之前,在 ---- - -8- 木纸献度㈣中_家標準(CNS) A4規格(;X 297公梦·)--~ - 571401 A7 B7 I五、發明説明(6 ) 石夕晶圓上形成該氧化物層。係在矽層(2〇7)中且在藍寶石 基材(203)上製造CM0S FET裝置(2〇2)。係以淺溝渠隔離 (STI)所得到的所示層(204A)及(2〇4B)隔離各裝置。一代 表性的被動組件(例如電感線圈)係示為(201)。 圖3是用來形成藍寶石基材上矽的第一及第二較佳實施 例的製造步驟之流程圖。 = 製程(300)係以一藍寶石基材(31〇)及矽基材(33〇)開始。 在薇矽基材上形成一氧化物層(34〇)。在表面清潔之後, 以加熱方式使具有一氧化物接合層(34〇)之該矽基材與藍 寶石基材(3 10)接合。所得到的結構係示為具有一單一氧 化物接合層之基材(350)。在對該矽晶圓層執行一削薄製 私之後’取終的益寶石基材上碎係示為(3 7 〇)。 一較佳實施例是具有雙氧化物接合層。係在矽基材(34〇) 上形成第一接合氧化物層,且係在藍寶石基材(32〇)上形 成第二接合氧化物層。在兩個氧化物表面接合這兩個基 材,以便形成第三基材(360),因而消除了接合界面中的 熱失配。在對該矽晶圓層執行一削薄製程之後,最終的藍 寶石基材上矽係示為(38〇)。 本發明的一第三實施例是在晶圓接合之前先在石夕基材及 監寶石基材上預製接合結構。這些預製的接合結構將強化 接合製程的品質,並可得到更佳的藍寶石基材上矽。例 如’可將這些預製的結構用來作為研磨阻止指標,用以精 確地控制削薄製程之後的最終矽層厚度。該預製的結構亦 可在接合的基材上有較佳的熱散逸。這是因為該界面氧化 ________ 一 g _ 本纸張尺度適财81 S家料(C NS) Λ视格(21() X 297公着f--------- 571401 A7 __________B7 五、發明説明~ - 物的某些部分比其餘的部分薄。 詳細的製程步驟係示於圖4至6。 係在一矽基材(400)上預製圖4A之一研磨阻止部分 (410)。先在矽晶圓(400)上產生圖樣,然後在矽基材(4〇〇) 上蚀刻淺溝渠,而完成該部分的預製。以氧化物填滿這些 溝一並使居等填滿溝渠的上方與表面切齊。在晶圓(4 〇 〇) 上形成一層一氧化石夕(420)。可以熱氧化及(或)氧化 物沈積製程形成該層,以便具有良好的氧化物至矽界面特 性。该層的厚度可以在1〇_2〇〇奈米的範圍。利用圖4B所 示的一傳統微影製程步驟,而在該氧化物層的上方形成一 光阻圖樣(430)。係利用一活性離子蝕刻(Reactive 1〇11 Etch ;簡稱RIE)製程蝕刻氧化物層(43〇)。因此,係在晶圓 接合之前,先在矽基材(4〇〇)上形成一產生圖樣的氧化物 結構(440)。 在圖5A的監寶石晶圓(5〇〇)上沈積一氧化物(或其他介質) 層(5 10)。所用的該層之可撓性足以在處理該基材及處理 該裝置的期間消除該裝置矽層與下層藍寶石基材之間因應 力謗發的效應。 石夕及藍寶石都是具有高熔點的材料。在對藍寶石基材正 上方接合的矽進行高溫退火期間,該應力可能是相當大 的。這就是接合監寶石上碎的現有製程會造成高缺陷密度 的原因。另一方面,矽氧化物具有較低的熔點。矽氧化物 在大約攝氏700度時變成具有部分黏性,且在攝氏丨1〇〇度 時變成具有完全黏性。在矽晶圓與藍寶石晶圓之間插入一 -10- 本紙張尺度適用中S @家標準(CNS) A4規格(2脳297公爱) 571401 A7
碎氧化物層作為-緩衝層時,可大幅減少由應力誘發之缺 良好的導熱性有利於接合退火製程後的製程,這是因為 整片晶圓基材的溫度較為均勾。與將矽接合到矽的製程比 較時,藍寶石的導熱性仍然小於矽基材的導熱性。
裝 孩等製程步驟可變化的該厚度之範圍通常是在ι〇—%奈 米至數微米。沈積該層的一典型方法是利用一LpcvD或 PECVD1& °係在藍寶石基材(5训)上形成—光阻圖樣 (520)。請注意,光阻圖樣(52〇)及光阻圖樣(43〇)係互為鏡 像。因此,可利用相同的光罩來產生兩個基材的圖樣,例 如,係利用一正光阻在一基材上形成一影像圖樣,且係利 用一負光阻在另一基材上形成對應的鏡像圖樣。
線 執行一活性離子姓刻’以便蚀刻氧化物層(5 10)及該藍 寶石基材。氧化物及藍寶石的總蝕刻深度(53〇)必須等於 或小於氧化物(420)的厚度。然而,輕微的厚度偏差是可 谷忍的。在咼接合溫度下,當如圖6A所示在高溫(高於 攝氏1000度)及某一壓力下接合矽基材(45〇)及藍寶石基材 (5 50)時,該氧化物層變成‘‘可流動的”,該等接合的氧化 物層將局部流動,而形成結構(600)。 在一較佳實施例中,係將該矽層削薄至研磨阻止水平面 或淺溝渠(4 10)表面。可利用傳統的化學機械研磨製程執 行該削薄步驟。藍寶石基材上矽之最終結構係示於圖 6B。矽厚度(6 10)是在10—1〇〇〇奈米的範圍。該結構具有一 薄的氧化物接合區及一厚的氧化物接合區。於裝置尖峰工 _____-11 > 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 571401 A7 B7 五、發明説明 作期間在該矽層中所產生的熱可易於經由該薄的氧化物層 而散出至藍寶石基材。 該研磨阻止部分是基材上使用與該基材不同的材料之某 一產生圖樣的部分。因此,在該CMP製程中,由於該阻止 部分上並無材料,而可改變蝕刻速率。因此,可利用某些 機器移動感測器來偵測該研磨阻=止部分。 孩藍寶石基材是可透射過光線的,因此,在晶圓接合期 間可易於對準這兩個基材上的預製接合圖樣,而無須使用 任何昂貴的對準工具。例如,可經由該藍寶石基材而在光 學上“看到”在矽基材上形成的各圖樣部分。因此,可利 用傳統的顯微鏡來確保接合期間的完美對準。換言之,可 將該碎晶圓上的該等圖樣部分精確地對準藍寶石晶圓上的 該等圖樣部分。 因為係以面對面之方式接合這兩片晶圓,所以接合該等 晶圓的圖樣是困難的。由於不透明的矽(或其他的)基材, 所以無法進行傳統的光學式對準。通常係利用紅外線來透 視曰曰圓表面上的圖樣,這是因為紅外線可穿透咬。此外, 由於紅外線的長波長及受到鄰近熱源(燈泡)的干擾,所以 影像是相當模糊的。使用透明的藍寶石作為基材時,光線 可易於通過,因而對準是簡單且精確的。藍寶石也是一種 導熱性優異的材料,因而在晶圓接合期間,藍寶石基材上 均勻的熱分佈必然可強化接合特性及材料品質。
Claims (1)
- 571401 Λ 8 Β8 C8 D8 六、申請專利範圍 1· 一種製造藍寶石上矽結構之方法,包含下列步驟: 在一石夕基材上形成一第一碎氧化物層; 在一藍寶石基材上形成一第二矽氧化物層;以及 將該第一矽氧化物層與該第二氧化物層接合,而將該 矽基材與該藍寶石基材接合。 2·如_請專利範圍第1項之方法"其中係在該石夕基材上加 熱生長該矽氧化物層,而在該矽層上形成該第一矽氧化 物層。 3.如申請專利範圍第1項之方法,其中係在該矽基材上以 化學汽相沈積法沈積該矽氧化物層,而將該第一碎氧化 物層形成至該碎層。 4·如申請專利範圍第丨項之方法,其中係在該藍寶石層上 沈積該矽氧化物層,而將該第二矽氧化物層形成至該藍 寶石層。 5·如申請專利範圍第1項之方法,其中該矽層包含由複數 個隔離區隔離的複數個碎组件區。 6· —種製造藍寶石上矽結構之方法,包含下列步驟: 在一碎基材上形成一碎氧化物層;以及 利用碎氧化物作為界面材料’而將該碎基材與一藍寶 石基材接合。 7.如申請專利範圍第6項之方法,其中係在該矽基材上加 熱生長該矽氧化物層,而在該矽基材上形成該矽氧化物 層。 8·如申請專利範圍第6項之方法,其中係在該矽基材上以 -13- 本紙張尺度適用中S國家標準(CNS) Α4規格(210 X 297公着) 571401 Λ 8 Β8 C8 D8 六、申請專利範圍 化學汽相沈積法沈積該矽氧化物層,而將該矽氧化物層 形成至該矽層。 9.如申請專利範圍第6項之方法,其中該矽層包含由複數 個隔離區隔離的複數個石夕組件區。 10·—種製造藍寶石上矽結構之方法,包含下列步驟: 在一碎基材上形成一第一產唑圖樣的矽氧化物層; 在一藍寶石基材上形成一第二產生圖樣的矽氧化物 層;以及 將該第一產生圖樣的矽氧化物層與該第二產生圖樣的 氧化物層接合,而將該矽基材與該藍寶石基材接合。 11.如申請專利範圍第1 0項之方法,其中該第一產生圖樣的 氧化物層具有一正圖樣影像,且該正圖樣影像與該第二 產生圖樣的氡化物層的負圖樣影像大致匹配。 12·如申請專利範圍第1 〇項之方法,其中該第一產生圖樣的 氧化物層的厚度等於該第二氧化物層的厚度及藍寶石基 材的#刻深度,因而在該接合步驟之後,該第一產生圖 樣的氧化物層及該第二產生圖樣的氧化物層係夾在矽基 材與藍寶石基材之間。 13.如申請專利範圍第1 0項之方法,其中該第一產生圖樣的 氧化物層之厚度大於該第二產生圖樣的氧化物層之厚 度。 14·如申請專利範圍第1 〇項之方法,進一步包含下列步驟: 利用一可使光線透射該藍寶石基材的光學工具,將該第 一產生圖樣的氧化物層對準該第二產生圖樣的氧化物 -14- 本紙張尺度適用肀國國家標準(CNS) A4規格(210 X 297公釐) 571401 A8 B8 C8 D8 、申請專利範圍 層。 15. 如申請專利範圍第1 0項之方法,進一步包含下列步驟: 將該矽層向下削薄至範圍為1 0奈米至1000奈米之最終厚 度。 16. 如申請專利範圍第1 0項之方法,進一步包含下列步驟: 在該第一產生圖樣的氧化物=上安裝一研磨阻止部分; 以及 在接合該研磨阻止部分的表面之後,向下削薄該矽 層0 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/852,329 US20020168837A1 (en) | 2001-05-09 | 2001-05-09 | Method of fabricating silicon devices on sapphire with wafer bonding |
Publications (1)
Publication Number | Publication Date |
---|---|
TW571401B true TW571401B (en) | 2004-01-11 |
Family
ID=25313047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091109464A TW571401B (en) | 2001-05-09 | 2002-05-07 | Method of fabricating silicon devices on sapphire with wafer bonding |
Country Status (3)
Country | Link |
---|---|
US (1) | US20020168837A1 (zh) |
JP (1) | JP2003031781A (zh) |
TW (1) | TW571401B (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4507175B2 (ja) * | 2004-09-09 | 2010-07-21 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP4603845B2 (ja) * | 2004-10-12 | 2010-12-22 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
US20060223220A1 (en) * | 2005-02-18 | 2006-10-05 | Bower Robert W | Methods and structures to form precisely aligned stacks of 3-dimensional stacks with high resolution vertical interconnect |
KR100707212B1 (ko) * | 2006-03-08 | 2007-04-13 | 삼성전자주식회사 | 나노 와이어 메모리 소자 및 그 제조 방법 |
JP2011138818A (ja) * | 2009-12-25 | 2011-07-14 | Panasonic Corp | 半導体装置、高周波集積回路、高周波無線通信システムおよび半導体装置の製造方法 |
JP2011176057A (ja) * | 2010-02-23 | 2011-09-08 | Panasonic Corp | 半導体装置 |
JP5677430B2 (ja) * | 2010-07-30 | 2015-02-25 | 京セラ株式会社 | 複合基板、電子部品、ならびに複合基板および電子部品の製造方法 |
US20120249281A1 (en) * | 2011-04-04 | 2012-10-04 | General Electric Company | Inductor and eddy current sensor including an inductor |
US9932852B2 (en) | 2011-08-08 | 2018-04-03 | General Electric Company | Sensor assembly for rotating devices and methods for fabricating |
EP2822026B1 (en) | 2012-02-29 | 2018-03-14 | Kyocera Corporation | Composite substrate |
US10052848B2 (en) | 2012-03-06 | 2018-08-21 | Apple Inc. | Sapphire laminates |
US9221289B2 (en) | 2012-07-27 | 2015-12-29 | Apple Inc. | Sapphire window |
US9232672B2 (en) | 2013-01-10 | 2016-01-05 | Apple Inc. | Ceramic insert control mechanism |
US9632537B2 (en) | 2013-09-23 | 2017-04-25 | Apple Inc. | Electronic component embedded in ceramic material |
US9678540B2 (en) | 2013-09-23 | 2017-06-13 | Apple Inc. | Electronic component embedded in ceramic material |
US9154678B2 (en) | 2013-12-11 | 2015-10-06 | Apple Inc. | Cover glass arrangement for an electronic device |
US9225056B2 (en) | 2014-02-12 | 2015-12-29 | Apple Inc. | Antenna on sapphire structure |
US10366883B2 (en) | 2014-07-30 | 2019-07-30 | Hewlett Packard Enterprise Development Lp | Hybrid multilayer device |
US10078233B2 (en) | 2014-07-30 | 2018-09-18 | Hewlett Packard Enterprise Development Lp | Optical waveguide resonators |
US10406634B2 (en) | 2015-07-01 | 2019-09-10 | Apple Inc. | Enhancing strength in laser cutting of ceramic components |
US10658177B2 (en) | 2015-09-03 | 2020-05-19 | Hewlett Packard Enterprise Development Lp | Defect-free heterogeneous substrates |
WO2017123245A1 (en) | 2016-01-15 | 2017-07-20 | Hewlett Packard Enterprise Development Lp | Multilayer device |
US11088244B2 (en) | 2016-03-30 | 2021-08-10 | Hewlett Packard Enterprise Development Lp | Devices having substrates with selective airgap regions |
US10079471B2 (en) | 2016-07-08 | 2018-09-18 | Hewlett Packard Enterprise Development Lp | Bonding interface layer |
US10193634B2 (en) | 2016-09-19 | 2019-01-29 | Hewlett Packard Enterprise Development Lp | Optical driver circuits |
US10381801B1 (en) | 2018-04-26 | 2019-08-13 | Hewlett Packard Enterprise Development Lp | Device including structure over airgap |
-
2001
- 2001-05-09 US US09/852,329 patent/US20020168837A1/en not_active Abandoned
-
2002
- 2002-05-07 JP JP2002132064A patent/JP2003031781A/ja active Pending
- 2002-05-07 TW TW091109464A patent/TW571401B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2003031781A (ja) | 2003-01-31 |
US20020168837A1 (en) | 2002-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW571401B (en) | Method of fabricating silicon devices on sapphire with wafer bonding | |
JP5950983B2 (ja) | 共通基板上にカラムiii−vトランジスタとともにシリコンcmosトランジスタを有する半導体構造 | |
JP3904228B2 (ja) | 三次元回路装置の製造方法 | |
US9412620B2 (en) | Three-dimensional integrated circuit device fabrication including wafer scale membrane | |
JPH10233351A (ja) | 半導体基板の構造および製造方法 | |
JP2717979B2 (ja) | 絶縁体上に薄い単結晶シリコン島状部を製造する方法 | |
JP2001210810A (ja) | 半導体ウェハ及びその製作法 | |
KR950034492A (ko) | 직접 웨이퍼 본딩 구조물 및 그 제조방법 | |
KR20010070316A (ko) | 다적층 3차원 고밀도 반도체 디바이스 및 그 제조 방법 | |
JP2729413B2 (ja) | 半導体装置 | |
US7101725B2 (en) | Solution to thermal budget | |
WO2015003609A1 (zh) | 一种具有隔离层的复合衬底及其制造方法 | |
JP2624186B2 (ja) | 貼り合わせシリコン基板の製造方法 | |
JP2003068593A (ja) | 半導体積層基板およびその製造方法 | |
KR20180138138A (ko) | 갈륨 나이트라이드 반도체 구조 및 그 제조 방법 | |
TWI846249B (zh) | 垂直整合式紅外線感測裝置及其製造方法 | |
JP2770808B2 (ja) | 半導体基板及びその製造方法 | |
JPH06163677A (ja) | 半導体装置の製造方法 | |
US20080237778A1 (en) | Semiconductor device and method for manufacturing the same | |
JPH11163124A (ja) | 部分soi基板およびその製造方法 | |
JPH04361555A (ja) | 半導体基板 | |
KR0161852B1 (ko) | 반도체소자의 제조방법 | |
JP2816107B2 (ja) | バイポーラトランジスターの製造方法 | |
KR100475669B1 (ko) | 접합 soi 웨이퍼 및 그 제조 방법 | |
JP2005175142A (ja) | 受光装置および製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |