TW571399B - Method for producing a memory component - Google Patents

Description

571399 案號91112437 &年7月日 修正 五、發明說明（1) 本發明為一種製造儲存元件的方法，特別是一種製 造動態隨機存取記憶體的方法。 積體電路的速度及/或性能與絕緣電晶體的可實現最 小可靠控制電極長度或柵電極長度有極為密切的關係。 控制電極長度的大小可能會受到構成控制電極長度的邊 界條件所支配。在製造動態隨機存取記憶體（D R A Μ ; D R A Μ 二 Dynamic Random Access Memory)時，必須在同一個製 造程序中完成儲存單元範圍（儲存單元區）及周邊區的製 造。儲存單元區具有儲存單元所屬之場效應選擇電晶體 的控制電極線路，以及在各控制電極線路之間隔開一定 間距的缝隙。周邊區則具有儲存單元區内之儲存單元的 選擇邏輯及時脈產生器等元件，或是另外一種邏輯及帶 有控制電極線路和將各控制電極線路之間隔開一定間距 的缝隙的場效應選擇電晶體。由於在儲存單元區上的控 制電極微影必須達到最佳化的程度，然而卻無法自由選 擇周邊區内電晶體控制電極線路的最小絕緣線寬。這種 情況將導致具有儲存單元區及周邊區的動態隨機存取記 憶體（或是埋入式動態隨機存取記憶體）的周邊區的性能 會比整個微影可以被集中在最小控制電極線路上的純邏 輯電路差。由於業界對於儲存元件（例如動態隨機存取記 憶體）的性能要求愈來愈高，因此有必要改善儲存元件的 製造方法，以及提高儲存元件周邊區電晶體的性能。 本文各圖式中只有第一個數字有所區別的標號代表 完全相同的構件（或功能相同的構件）。 第二圖所示為一種現有已知的製造儲存元件的方

571399

571399

發明說明（3) —— 缝

HoH將儲存單元區（2〇4)内控制電極線路在儲存單元 4)内的封閉區（214b)的線寬（21δ)改變為 (20肉以及將周邊區（2〇6)内控制電極線路在周邊區 這個改1的日封门W(214b)的線寬（2 2 0 )改變為線寬（224)， 性的飿二二z i ΐ i光#劑層並對結構層（214)進行選擇 蚀刻恰的蝕刻偏呈所造成的。 層（2〗第顯示在將結構層（214)的結構移轉到多晶矽 單一儲户及^矽化鎢層（2 1 2 )後，控制儲存單元區（2 0 4 )内各 _^堵存早兀的控制電極線路（2 2 6 )(或稱為_制+ ^ 或柵極堆），以及控制周邊區（2 0 6 )内的= =極堆 電極唆踗Γ 9 9 々LL止1匕U b J円的周邊凡件的控制 作為用。在以中’結構化的結構層⑴”係 (2 ：m 1 以便使多晶矽層（2 1 ο)及矽化鎢層 過多曰結構。這個控制電極钱刻步驟在經 物層（ 2 0 8 )。在it個後止於控制電極氧化 x-r- ,, 口 乂.中，儲存單元區（204)内： 極，路的封閉區（21杨）的線寬（2 2 2 )會改變成)押内制^Λ :;(i⑷内各單-儲存單元的控制電極線ί (; 2 6 ΓΛ早 貝、、泉見（2 3 0 )，同時周邊區（2 〇内 勺真 區（21 4b)的線寬（ 2 2 4 )合改蜞& & 、4 I、，泉路的封閉 線路（ 2 2 8 )的真實線寬（2 3 2 )。 件的控制電極 制電極蝕刻步驟的蝕刻偏差。從 當於控 二圖C的線寬的改變量豆命彳ρ ' 、'果見k化成第 4)。經t控制電極線路的蝕刻步驟後，：ί 。 (2〇4)及周邊區、 存單兀區 b)的、纟。構層（214)的厚度變化量均相等

571399 案號91112437 及年9月J日 修正 7 ~/ 五、發明說明（4) (或是幾乎相等）。 第三圖A顯示一種製造未區分成不同區域（例如儲存 单元區及周邊區）之純邏輯電路的典型控制電極線路的方 法。純邏輯電路的典型控制電極線路與儲存元件（例如動 態隨機存取記憶體）的控制電極線路有許多相異之處。第 三圖之控制電極線路的層狀結構與第一圖類似，具有基 質（3 0 0 )、位於基質（3 0 0 )上的控制電極氧化物層（3 0 8 )、 以及位於電極氧化物層（3 0 8 )上的控制多晶矽層（3 1 0 )。 此時多晶矽層（3 1 0 )的多晶矽尚未摻雜其他材料，以便在 後續的步驟中可以製造出具有η型及p型摻雜之控制電極 (栅極）的電晶體。將第三圖的結構與第二圖之儲存元件 的結構相比可以看出，在第三圖的結構中並沒有矽化鎢 層，這是因為在後續的步驟中可以經由柳酸化 (S a 1 i z i e r u n g )使控制電極線路的電阻變得很小。所以在 第三圖的結構中是以一個在多晶矽層（3 1 0 )上沉積出來的 氧化物層（3 3 6 )來取代由氮化矽構成的結構層或保護層， 這個氧化物層（3 3 6 )會在後縮的步驟中被消耗掉。第三圖 所示的邏輯電路並沒有由一控制電極線路的最小絕緣線 路決定程序窗（P r 〇 z e s s f e n s t e r )且光#劑層及照明條件 均可依據此最小絕緣線路進行最佳化處理的儲存單元 區。在氧化物層（3 3 6 )之上有一已經過結構化並具有露空 區（3 1 6 a )及封閉區（3 1 6 b )光蝕劑層（3 1 6 )，其中封閉區 (3 1 6 b )具有控制電極線路之線寬（3 3 8，3 4 0 )。 第三圖B顯示將光蝕劑層（3 1 6 )的結構移轉到氧化物 層（3 3 6 )，並將光蝕劑層（3 1 6 )去除後的層狀結構。這個

571399 案號 91112437 五、發明說明（5)

修正 移轉步驟會在控制電極氧化物層（3 3 6 )上形成露空區 (3 3 6 a )及封閉區（3 3 6 b )，其中封閉區（3 3 6 b )具有控制電 極線路之線寬（3 4 2，3 4 4 )。 ‘第三圖C顯示將氧化物層（3 3 6 )的結構移轉到多晶矽 層（3 1 0 )後的層狀結構。氧化物層（3 3 6 )封閉區（3 4 6 b )的· 線寬（3 4 2，3 4 4 )會被移轉成控制電極線路（3 5 〇 )的真實線 寬（346 ，348)。此時殘留氧化物層（336)的厚度會比第一 圖所示氧化物層（3 3 6 )的原始厚度薄，而且會在進行後續 的柳酸化步驟之前被全部去除。 ' 第四圖顯示一種將邏輯電路内各單一電晶體的控制 ，極線路的線寬或線長按微影條件縮減至最小的方法。 第四圖A顯示的結構具有一基質（4〇〇)，在基質（4〇〇)之上 各有一個控制電極氧化物層（4 〇 8 )及一個多晶矽層 (4 1 〇 )。邏輯電路被絕緣子（4 〇 2 )分為第一區（4 〇 4 )及第二 區（406)。多晶石夕層（41〇)之上有一個具有露空區㈠36a) 及封閉區（4 3 6 b )的結構化氧化物層（4 3 6 )，此氧化物層 (4 3 6 )的結構與第三圖B中的氧化物層相同。在氧化物層 U 3 6 )上形成的控制電極線路的封閉區㈠3 6 b )具有線寬 (44?. ，4 4 4、 〇 第四圖A顯^不一光餘劑層（4 5 2 )將部分邏輯電路覆蓋 1二縮小/四^^中控制電極線路的封閉區（ 4 3 6 b)的 ^丨見—、’欠以風氣酸或氫氟酸（HF)進行各向同性蝕 =，將經過結構化且未被光蝕劑層（4 5 2 )覆蓋住的氧化物 層4 3 6 )的封閉區（ 4 3 6b)在水平方向上（線寬）縮小為線寬 (445)，以及在垂直方向上（厚度）縮小為厚度（447)。這

571399 修正 案號 91112437 五、發明說明（6) 個步驟通常被稱為π拉回n (Pul 1 Back)。由於光蝕劑層 (4 5 2 )會在下一個步驟（例如灰化步驟）被去除，並留下一 個如第四圖B所示的具有不同局部厚度的氧化物層 (436)，因此氧化物層（436)的表面並不是平坦的，這對 後續的拋光步驟將會造成某種程度的問題。儲存元件（例 如：動態隨機存取記憶體）的製造尤其必須避免這種出現 這種問題。但是對邏輯電路而言，這並不是什麼大問 題，因為此時氧化層（4 3 6 )已完成其功能，因此可以被去 除掉。對邏輯電路而言，沒有光蝕劑層（4 5 2 )當然也可以 進行各向同性蝕刻步驟，且可以同時縮小控制電極線路 之封閉區（4 3 6 b )。 第四圖C顯示將氧化物層（4 3 6 )的結構移轉到多晶矽 層（410)上，以便形成具有真實線寬（ 44 6，44 8 )之控制電 極線路（4 5 0 )。 雙重曝光是另外一種在控制電極導體面上分出儲存 單元區及形成非常狹窄的絕緣控制電極線路的可能方 法。原則上雙重曝光方法是可以應用在儲存元件上的， 但缺點是費用高及會碰到後續層面照明的移轉問題。 從以上的說明可以得知，現有技術的缺點是在製造儲存 元件的控制電極線路時’雖然一儲存早元區内儲存早元 之控制電極線路的線寬在光學和大小上都可以達到最佳 化的設定，但是同時也會使儲存元件之周邊區内周邊元 件的控制電極線路可能的尺寸縮減程度（例如：線寬的縮 小）變得很小。之所以會產生這種問題是因為儲存元件之 周邊區通常是為邏輯電路（例如：選擇邏輯或時脈形成）

第9頁 571399 修正 案號 91112437 五、發明說明（7) 所設計。邏輯電路並沒有週期性結構，而是彼此相隔很 遠、且在結構曝光時未提供任何光學支承的結構（例如控 制電極線路），故能改善解析度及使線寬縮小。 現有技術的另一個缺點是，利用已知方法在積體電 路上的不同區域調整尺寸（例如控制電極線路的線寬）會 使結構層（例如一個氮化碎層）的厚度發生變化，這將對 後續有必要進行的儲存元件結構的拋光步驟造成困難。 本發明的目的是提出一種製造儲存元件的方法，這 種方法不但可以縮小儲存元件之周邊區内控制電極線路 的尺寸，而且不會使製造儲存元件的速度變慢。 具有本發明申請專利範圍1之特徵的儲存元件製造方 法即可達到本發明的目的。 本發明提出的方法與現有已知解決方法（特別是第二 圖的方法）比較具有的優點是，在儲存元件（例如：動態 隨機存取記憶體）結構層的結構化步驟完成後或是在光蝕 劑層蝕刻步驟完成後，只需增加少數幾個步驟就可以形 成儲存元件之周邊區内狹窄的絕緣控制電極線路。微影 步驟不會受到任何影響，而且可以進一步對儲存元件的 儲存單元區達到最佳化。在本發明的製造方法中多加上 去的處理層會在製造過程中被去除，因此最後形成的結 構會與典型的儲存元件結構相同，唯一不同的地方是周 邊區内控制電極線路的線寬會變小，以及結構層（例如氮 化矽層）的厚度會變得很均勻、而且厚度縮小的程度比現 有方法更大。只要加大結構層的沉積厚度即可將厚度縮 小程度變大的情況修正過來。

第10頁 571399 案號 91112437 年？月/丨曰 修正 五、發明說明（8) 本發明提出的方法的另一個優點是，由於結構層在 最後形成的結構中具有均勻的厚度，因此在對儲存元件 進行後續的拋光作業時，不會使儲存元件受到任何損 傷，也就是說不會因為拋光作業造成儲存元件受損而使 儲存元件的產量減少。 本發明提出的方法與現有已知解決方法比較具有的 另外一個優點是，本發明提出的方法的步驟均為製造儲 存元件或製造其他元件之方法的已知步驟，而且沒有改 變這些已知製造方法的主要步驟，因此很容易就可以將 本發明提出的方法運用到已知製造方法。

本專利說明書提出的申請專利範圍1以外的申請專利 範圍均為申請專利範圍1之方法的進一步的有利實施方 式。 在本發明之方法的一種有利實施方式中，填塞步騍係一 個在儲存單元區及周邊區均加上一層保護材料的步驟。 在本發明之方法的另一種有利實施方式中，填塞步 驟係一個選擇性的在第一個方向將保護材料去除，也就 是在第一個方向將保護材料從結構層的封閉區頂端去 除，並將露空區至少在第二個方向上以保護材料填塞至 與結構層之封閉區頂端平整的高度的步驟。

在本發明之方法的另一種有利實施方式中，填塞步 驟係一個至少在儲存單元區之上加上第二個掩膜層的步 驟。 在本發明之方法的另一種有利實施方式中，填塞步 驟係一個將未被第二個掩膜層覆蓋住的周邊區上的保護

第11頁 571399 修正 案號 91112437 五、發明說明（9) 材料選擇性的自結構層及層堆上去除的步驟。 在本發明之方法的另一種有利實施方式中，填塞步 驟係一個去除第二個掩膜層的步驟。 在本發明之方法的另一種有利實施方式中，選擇性 調整步驟係一個選擇性的去除儲存單元區及周邊區的結 構層的部分保護材料的步驟。 在本發明之方法的另一種有利實施方式中，結構化 第一個掩膜層的步驟係以微影方式進行。

在本發明之方法的另一種有利實施方式中，將第一 個掩膜層的結構移轉到結構層上的步驟係一個對結構層 進行選擇性银刻的步驟。 在本發明之方法的另一種有利實施方式中，將結構 層的結構移轉到層堆上的步驟係一個對絕緣層之上的層 堆進行選擇性蝕刻的步驟。 在本發明之方法的另一種有利實施方式中，層堆包 括一個控制電極層及一個導電性提高層。 在本發明之方法的另一種有利實施方式中，準備步 驟係一個準備一帶有若干絕緣子之絕緣層，這些絕緣子 係埋在基質内並將儲存單元區及周邊區隔開。 在本發明之方法的另一種有利實施方式中，儲存元 件係一種動態隨機存儲記憶體（DR AM )。

在本發明之方法的另一種有利實施方式中，第一種 及第二種控制電極線路都是MOS場效應電晶體（MOSFET)的 栅極堆。 在本發明之方法的另一種有利實施方式中，基質係

第12頁 571399 ____索號91112437 ^年尸月/及日 修正_ 五、發明說明（10) 由矽構成。 在本發明之方法的另一種有利實施方式中，絕緣層 係由多晶矽構成。 在本發明之方法的另一種有利實施方式中，控制電 極層係由多晶矽構成。 在本發明之方法的另一種有利實施方式中’導電性 提高層係由矽化鎢（w s i X )構成。 在本發明之方法的另一種有利實施方式中，結構層 係由氮化矽（S i N X )構成。 在本發明之方法的另一種有利實施方式中，第一個 及/或第二個掩膜層係一光蝕劑層。 在本發明之方法的另一種有利實施方式中，保護材 料係一種氧化物。 在本發明之方法的另一種有利實施方式中，作為保 護材料的氧化物係以副大氣化學蒸鍍法（SACVD :

Subatomophere Chemical Vapor Deposition)或 4匕學 壓蒸鍍法（LPCVD : Low Pressure Chemical Vapor Deposition)所形成。 在本發明之方法的另一種有利實施方式中，去除周 邊區内未被第二個掩膜層覆蓋住的保護材料的步驟係一 個以氫氟酸（H F )去除保護材料的步驟。 在本發明之方法的另一種有利實施方式中，去除部 分結構層的步驟係一個以氫氟酸（H F )及E t h y 1 e n g 1 y k ο 1 (E G )的混合物來去除結構層的步驟。 以下配合圖式對本發明的有利實施方式作進一步的

571399 修正 案號 91112437 五、發明說明（11) 說明： 第一圖：本發明之儲存元件製造方法的一種有利實 施方式。 第二圖：一種已知的儲存元件製造方法。 第三圖：一種已知的邏輯電路製造方法。 第四圖··另外一種已知的邏輯電路製造方法。 以上各圖式中只有第一個數字有所區別的標號代表 完全相同的構件（或功能相同的構件）。

第一圖為本發明之儲存元件製造方法的第一種有利 實施方式。此種儲存元件的種類最好是動態隨機存取記 憶體（D R A Μ )，並具有一個儲存單元區及一個周邊區。儲 存單元區内具有儲存單元（例如動態隨機存取記憶體）及 控制各個儲存單元用的第一種控制電極線路。周邊區内 則具有周邊元件（例如儲存單元的選擇邏輯、時脈產生邏 輯、或是其他類似的邏輯），以及控制周邊元件用的第二 種控制電極線路。第一種及第二種控制電極線路最好都 是MOS場效應電晶體（MOSFET :金屬氧化物半導體場效應 電晶體）的柵極堆。

第一圖顯示本發明之儲存元件製造方法的第一個步 驟S 1是準備一個具有儲存單元結構的矽基質（1 0 0 )。基質 (1 0 0 )之上的第一個方向有一個絕緣層（1 0 8 )。絕緣層 (1 0 8 )最好是由氧化矽構成，其作用為構成一場效應電晶 體的絕緣層。絕緣層（1 0 8 )之上的第一個方向有一個構成 儲存單元區及周邊區内每一個控制電極線路的一部分的 層堆。這個層堆最好具有一個最好是甴多晶矽構成的控

第14頁

571399 五、發明說明（12) 制，極層（1 10)及一個最好是由矽化鎢（WSix)構成的導電 性1局層（1 1 2 )二且導電性提高層（丨丨2 )係位於控制電極 層（0)之上的第一個方向。在由控制電極層（11〇)及導 電性提高層（Π2)構成的層堆之上的第一個方向有一個最 好是由氮化石夕（SiNx)構成的結構層（114)。步驟S1除了備 妥基質（100)、絕緣層（108)、控制電極層（11〇)、導電性 提南層（1 1 2 )之外，還要準埋在基質（丨〇 〇 )内的備絕緣子 (102)。絕緣子（102)將儲存單元區（1〇4)與周邊區（1〇6) 分開。 本發明之儲存元件製造方法的第二個步驟s 2是在結 構層（114)之上的第一個方向加上第一個掩膜層（ία)。 第一個掩膜層（1 1 6 )最好是一個可以用微影處理的光蝕劑 層。 第一圖A顯示在本發明之儲存元件製造方法的第三個 步驟S 3結束後儲存元件的結構。第三個步驟g 3是對第一 個掩膜層（1 1 6 )在第一個方向上進行結構化處理。經過第 三個步驟S3後，第一個掩膜層（116)至少在一垂直於第一 個方向的第二個方向上會在儲存單元區（1〇4)及周邊區 (1 0 6 )内形成第一種及第二種控制電極線路（或是第一種 及第二種柵極堆）的封閉區（丨丨6 b )，以及露空區（丨丨6 a ) (例如：介於控制電極線路之間的空隙）；在此步驟中封 閉區（116b)内的第一個掩膜層（116)未被去除，而露空區 (1 1 6 a )内的第一個掩膜層（1丨6 )則被去除。第三個步驟s 3 最好是以微影對第一個掩膜層（1 1 6)進行結構化處理。第 三個步驟S 3結束後，儲存單元區（丨〇 4 )内控制電極線路的

第15頁 571399

==，（116b)具有一線寬（118)，周邊區（1〇6)内控制電 極、、泉路的封閉區（1 1 6 b )則具有一線寬（丨2 〇 )。 挪第二圖B顯示本發明之儲存元件製造方法的第四個步 私S4及弟五個步驟S5。第四個步驟S4是將第一個掩膜戶 (Π 6 )的掩膜結構在第一個方向上移轉到結構層（1 1 4 : 使結構層（1 1 4 )的結構與掩膜結構相同，因此^樣合且 II Ξ Ϊ 1 4 & )及封閉區（1 1 4 b )。將第—個掩膜層（1 1 6 )的 掩結構移轉到結構層（丨丨4)的步驟最好是一個 (Π 4 )進行選擇性蝕刻的步驟。本發明的方法到第=個^ 驟S4 (將掩膜結構移轉到結構層）為止均與第二圖之已知 製造儲存元件的方法相同。 本發明之儲存元件製造方法的第五個步驟S5是將掩膜層 (116)去除，成為第一圖B所示的結構，其中第一種及第 二種控制電極線路（或是柵極堆）之結構層（丨丨4 )的封閉區 (114b)在儲存單元區（1〇4)内具有一線寬（122)，在周邊 區（1 〇 6 )内則具有一線寬（！ 2 4 )。 第一圖C-第一圖F顯示本發明之儲存元件製造方法的 第六個步驟S 6。在這個步驟中，第一圖b所示之結構層 (1 1 4 )的露空區（1 1 4 a)(屬於介於控制電極線路之間的縫 隙）至少在儲存單元區（丨〇 4 )有填塞保護材料（丨5 4 )，其填 塞方式是使露空區（Π 4 a )在第二個方向被保護材料（1 5 4 ) 填基至與結構層（114)平整的高度（如第一圖F所示）。保 護材料（1 54)最好是一種由副大氣化學蒸鍍法（SACVD :

Subatomophere Chemical Vapor Deposition)或4匕學4氐 壓蒸鍍法（LPCVD : Low Pressure Chemical Vapor 571399 '^------- 91112437 —厶年 9 月，万日_^_ 一 五、發明說明（丨4) 7

Deposition)形成的氧化物。 第一圖C顯示本發明之儲存元件製造方法的第六個步 驟S6的第一個子步驟86][。子步驟是將保護材料（154) 加在儲存單元區（1〇4)及周邊區（1〇6)之上，其目的是將 介於控制電極線路之結構層（1 1 4 )封閉區（1 1 4 b )之間的結 構層（114)露空區（114a)(如第一圖b所示，屬於介於控制 電極線路之間的缝隙）以保護材料（丨5 4 )填滿，同時也將 封閉區（1 1 4 b )以保護材料（1 5 4 )覆蓋住。 第一圖D顯示本發明之儲存元件製造方法的第六個步 驟S 6的第二個子步驟s 6 2 (填塞步驟）。子步驟s 6 2是選擇 性的在第一個方向將保護材料（丨5 4)去除，也就是在第一 個方向 極線路 閉區（1 方向上 (114b) 墊钱刻 端重新 (114b) (154a) 對間隔 第 驟S 6的 一個方 層（1 56 將保護材料（1 5 4 )從儲存單元或周邊元件之控制電 的結構層（1 1 4 )的封閉區（1丨4 b)頂端去除，並將封 14b)之間的露空區（ii4a)(第一圖b)至少在第二個 以保護材料（1 5 4 )填塞至與結構層（π 4 )之封閉區 頂，平整的高度。這個步驟稱為間隔物蝕刻或襯 。完成這個步驟（間隔物蝕刻）後，結構層（丨丨4 恢復為露空狀態，同時在周邊區（丨〇 6 )内的封、 的側壁之間形成由保護材料（丨5 4 )構成的間隔°° 。按方向選擇性的去除保護材料（1 5 4 )的步聲n 物（1 5 4 a )的邊角部分造成很小的蝕刻作用、运 二圖E顯不本發明之儲存元件製造方法的第六 第三個子步驟S63(填塞步驟）。子步驟S63是、步 向上至少在儲存單元區（1〇4)之上加上第二' )，且第二個掩膜層（1 5 6 )最好是一個光蝕劑層膜

第17頁 571399 修_ 3M 91112437 五、發明說明（15) 第一圖F顯示本發明之儲存元件製造方法的第六個步 驟S6的第四個子步驟S64(填塞步驟）。子步騾S64是將未 被第二個掩膜層（1 5 6 )覆蓋的周邊區（1 0 6 )内的保護材料 (1 5 4 )(此處指的是間隔物（1 5 4 a ))選擇性的自結構層 (114)及層堆（11〇，η〗）上去除。在這個步驟最好是利用 氫氯酸或氫氟酸（H F )的腐蝕作用將保護材料去除。與第 四圖顯示的製造邏輯電路的已知方法相比較，本發明的 方法在這個步驟中並沒將周邊區（1 〇 6 )内第二種控制電極 線路的封閉區（114b)”拉回”（Pull Back)的動作。在將周 $區（1 0 6 )内的保護材料（丨5 4 )去除後，接著將第二個掩 膜層（1 5 6 )以剝離或灰化方式去除，但必需注意3個條 件丄第一，填塞保護材料（154)的儲存單元區f1〇4)内介 於第一種控制電極線路之間的縫隙的結構層 4 空 ^ $有^保護材料（154);第二，在周邊區（106)内 :閉：當間J ^料(154)構成之間隔物(154a)(未繪 周、鲁區j ,定結構仍舊要被保存下來；第三， ‘ i二X 11 4 )之種控制電極線路的封閉區（1 1 4 b )，亦 、、、σ構層〔1 1 4 )之頂嫂仅謹44» » , / 區（114b)，也要被保存下^來完全被去除的封閉 (114b)的線寬（122 ，124) ί二1 路之封閉區 驟S6 1-- S64中都沒有發生改==個步驟S6所屬的4個子步 本發明之儲存元#制；生二 邊區（106)内結構層=法的第七個步驟Μ是將周 少在第二個方向上（也就封閉區（U4b)的線寬（158)至 選擇性的調整，使口右見度方向及/或長度方向）作一 有至夕與一個結構層（丨丨4 )之露空區

苐18頁 571399 案號 91112H7 五、發明說明（16) (1 1 2 a )相鄰的結構層（1 1 4 )之封閉區（1 1 4 b )的尺寸會受到 調整，此處之露空區（114a)至少有一個沒有保護材料 (15^1)、的^邊與一封閉區（11413)相鄰。因此保護材料（154) 不疋以靠在一封閉區（1 1 4 b )之側邊的間隔物（1 5 4 a )的形 式存在’就是以介於結構層（1 1 4 )的兩個封閉區（1 1 4 b )之 間的f塞物（1 5 4b )的形式存在（見第一圖〇 )。 第一圖G顯示本發明之儲存元件製造方法的第七個步 驟S7的一個子步驟S71 (調整步驟）。子步驟S7i是選擇性 的去除儲存單元區（1〇4)及周邊區（ι〇6)的結構層（114)的 保4材料（1 5 4 )。在這個步驟中，儲存單元區（丨〇 4 )内第 一種控制電極線路之結構層（丨丨4 )的封閉區（丨丨4 b)會受到 保邊材料（1 5 4 )的保護而免於受損，所以其線寬（1 2 2 )能 夠保持不變。而周邊區（1 〇6 )内控制電極線路之結構層 (1 1 4 )的封閉區（1 1 4 b )則因為沒有受到保護材料（1 5 4 )(例 如第一圖E之間隔物（1 5 4 a ))的保護，所以其線寬會從第 一圖D的線寬（1 2 4 )縮小成線寬（1 5 8 )。最好是利月氫氟酸 (HF)及Ethylenglykol (EG)的混合物來進行這個去除第 一圖G之部分結構層（1 1 4 )的步驟。 要注意的是，結構層（1 1 4 )所有的封閉區（1 1 4 b )的厚 度皆均勻縮小至厚度（1 5 9 )，不論是位於儲存單元區 (1 0 4 )或周邊區（1 〇 6 )内的封閉區（1 1 4 b )都是如此。由於 從儲存單元區（104)到周邊區（1〇6)都不會出現厚度變 化，因此不會對製造儲存元件所需的後續拋光步驟造成 任何問題。兩邊被保護材料（1 5 4 )形成的間隔物（1 5 4 a )或 填塞物包住的封閉區（1 1 4 b )的水平方向尺寸會保持不

第19頁 571399 修- 案號 91112437 / 五、發明說明（17) 變。從圖1 G所示的間隔物（1 5 4 a )傾斜的邊角可以看出， 雖然儲存單元區（1 〇 4 )内構成保護材料（1 5 4 )的氧化物也 會受到氫氟酸（H F )及E t h y 1 e n g 1 y k ο 1 ( E G )的混合物的輕 微姓刻，但是其程度明顯小於最好是由氮化矽（SiN)構^ 的結構層（Π 4 )所受到的蝕刻程度。在前面說明過的第六 個步驟中，周邊區（丨〇 6 )内間隔物（丨5 4a )被蝕刻掉的的封 閉區（1 14b)的厚度會因此而縮小2倍。因此第七個步驟被 稱為π拉回步驟"（Pul丨Back)。 第二圖H顯不本發明之儲存元件製造方法的第八個步 這^步驟是選擇性的將儲存單元區（104)及周邊區 ί ί ^構層（114)及層堆（U〇 , 112)上的保護材料 m門。厂將第—圖η中周邊區（1〇6)内第"種控制電極 rH的:寬(2缩^ ^線ί(160)與第二圖6所示之結構層 大，因/ ，、（ 2 2 4_)可^看出周邊區内線寬縮小的程度很 笛一二τ以大-幅提高周邊區内邏輯電路的效能。 ^S9 ；^t^^^ 轉到層堆⑴r ⑴4)的結構移 種控制電極線路（1# ^啫存單兀區（1 0 4 )的第一 (106)的第二錄（或弟一種柵極堆）（162)，以及周邊區 第-種控制—電或第二種栅極堆）U 64 )。 的厚度相同，1均呈有層堆⑴〇H制電極線路(164) 這個將將結構層⑴4)的 12)H構層⑴4)。 步驟最好是—個對絕缘声堆（11〇，112)上的 的子步驟。 S )上的層堆進行選擇性蝕刻

571399 案號91112437 >年7月日 修正 五、發明說明（18) 將可下步G驟外1除以最以發能 圖 C 以如況子 步另層去，到然本可 可例隋的一述。構到次達雖但種 第 』 ，的示 上空結1)多夠 ，各 χίν 11 充空所驟次露塞S6複能 明括 除 Α-去 圖不 一在 第以 第 第 圖 進 法 Ν \ 方36 5 的(1 一不m( 所掩 個 擴 的 步 露 元 單 存 儲 使 而 6分 5 1部 Γ\ 層内 膜區 掩邊 個周 二除 第去 上及 Π ) 力3 冬 6 另S ，驟 驟層 步膜 子掩 的個示二 所第 驟 步 的 第 圖 士Ό 層 步 的 一分 行部 進同 每不 此的 如區 ， 邊 次周 多使 複會 重就 護丨 保圖 以一 將第 是 式 方 充 擴 的 匕匕 厶月 可 vlGul 種 驟 步 的 域 區 空 露 的 驟ο I < 步C 的區 查 \)/ i 54周 (1的 料同 材不 護使 保便 驟 步 料 材 示 所 5 填驟 4)步 4 子 的 ^-Γπιι ί都 驟路 步線 的極 間電 之制 8)控 Λ y 的 内 說 作 來 式 方 施 實 利 有 〇 度一 程的 小的 縮明 寬發 線本 的以 化僅 佳上 包 是 而 式 方 施 實 ο 種式 這方 於施 限實 僅的 非良 絕改 圍及 範充 的擴 明的

第21頁 571399 案號91112437 %年7月日 修正 / 圖式簡單說明 第一圖Α〜I :本發明之儲存元件製造方法的一種有利 實施方式。 第二圖A〜C ·· 一種已知的儲存元件製造方法。 第三圖A〜C ·· 一種已知的邏輯電路製造方法。 第四圖A〜C :另外一種已知的邏輯電路製造方法。 標號說明： 1 0 0 :基質 1 0 2 :絕緣子 1 〇 4 :儲存單元區 1 0 6 ··周邊區 1 0 8 :絕緣層 1 1 0 :控制電極層 1 1 2 :導電性提高層 1 1 4 :結構層 1 1 4 a ··結構層（1 1 4 )的露空區 1 1 4 b :結構層（1 1 4 )的封閉區 116 :第一個掩膜層 116a :第一個掩膜層（116)的露空區 1 1 6 b :第一個掩膜層（1 1 6 )的封閉區 1 1 8 ··儲存單元區（1 0 4 )内第一個掩膜層（1 1 6 )的封閉區 (1 1 6 b )的線寬 1 2 0 :周邊區（1 0 6 )内第一個掩膜層（1 1 6 )的封閉區（1 1 6 b ) 的線寬 1 2 2 :儲存單元區（1 0 4 )内結構層（1 1 4 )的封閉區（1 1 4 b )的

第22頁 571399 _案號91112437 f二年7月/.及日 修正_ 圖式簡單說明 線寬 1 2 4 :周邊區（1 0 6 )内結構層（1 1 4 )的封閉區（1 1 4 b )的線寬 1 5 4 :保護材料 1 5 4 a :保護材料（1 5 4 )形成的間隔物 15 4b :保護材料（154)形成的填塞物 1 58 周 邊 區 (1 06 )内結構層（ 11 4 )的封閉 區（1 14b) 的 線 見 1 59 結 構 層（1 14 )的厚度 160 周 邊 區 (1 06 )内結構層（ 11 4 )的封閉 區（1 14b) 的 線 見 162 第 一 種 控 制 電極線路 164 第 二 種 控 制 電極線路 1 66 第 一 種 控 制 電極線路（1 62 ) 的線寬 168 第 二 種 控 制 電極線路（1 64 ) 的線寬 200 基 質 202 絕 緣 子 204 儲 存 單 元 區 206 周 邊 區 208 控 制 電 極 氧 化物層 2 10 多 晶 矽 層 212 矽 化 鎢 層 2 14 結 構 層 2 1 4 a :結構層（2 1 4 )的露空區 2 1 4 b :結構層（2 1 4 )的封閉區 2 1 6 :光蝕劑掩膜 2 1 6 a :光姓劑掩膜（2 1 6 )的露空區 2 1 6 b :光蝕劑掩膜（2 1 6 )的封閉區

571399

^ H·儲存單元區（2 〇 4 )内光蝕劑掩膜（2丨6 )的封閉區 W 1 6 b )的線寬 線寬周邊區（2 0 6 )内光蝕劑掩膜（2 1 6 )的封閉區（2 1 6 b )的 儲存單元區（2〇4)内結構層（2U)的封閉區（2141))的 2 2 4 : 2 2 6 : 2 2 8 : 2 3 0 : 2 3 2 : 2 3 4 : 3 0 0 ： 3 0 2 : 3 0 4 : 3 0 6 : 3 0 8 : 31〇： 3 16: 3 16a 3 16b 3 3 6 : 3 3 6a 3 3 6 b 3 3 8 : 周邊區（2 Ο 6 )内結構 儲存單元區（204)内 周邊區（206)内的控 错存單元區（204)内 周邊區（206)内的控 結構層（2 1 4 )的厚度 基質 絕緣子 儲存單元區 周邊區 控制電極氧化物層 多晶碎層 光蝕劑層 層（2 1 4 )的封閉區（2 1 4 b )的線寬 的控制電極線路 制電極線路 的控制電極線路（2 2 6 )的線寬 制電極線路（ 2 2 8 )的線寬 •光餘劑層（3 1 6 )的露空區 光蝕劑層（31 6)的封閉區 氡化物層 •氧化物層（336)的露空區 :氧化物層（3 3 6 )的封閉區 儲存單元區（ 3 0 4 )内的光^劑 層（3 1 6 )的封閉區

第24頁 571399 _案號91Π2437 f二年7月日 修正_ 圖式簡單說明 / (3 1 6 b )的線寬 3 4 0 :周邊區（3 0 6 )内的光蝕劑層（3 1 6 )的封閉區（3 1 6 b )的 線寬 3 4 2 :儲存單元區（3 0 4 )内的氧化物層（3 3 6 )的封閉區 (3 3 6 b ).的線寬 3 4 4 :封閉區（3 0 6 )内的氧化物層（3 3 6 )的封閉區（3 3 6 b )的 線寬 346 儲 存 單 元區 (3 0 4 )内的控制 電 極線路（3 5 0 ) 的線寬 348 封 閉 區 (306 )内的控制電極 線 路（3 5 0 )的線 見 400 基 質 402 絕 緣 子 404 第 一 區 406 第 二 408 控 制 電 極氧 化物層 4 10 多 晶 矽 層 436 氧 化 物 層 4 3 6 a :氧化物層（ 4 3 6 )的露空區 4 3 6 b :氧化物層（4 3 6 )的封閉區 442 :第一區（404)内的氧化物層（436)的封閉區（436b)的 線寬 444 :第二區（406)内的氧化物層（436)的封閉區（436b)的 線寬 445 :第二區（406)内的氧化物層（436)的封閉區（436b)的 線寬 4 4 6 :第一區（4 0 4 )内的控制電極線路（4 5 0 )的線寬

第25頁

第26頁

Claims (1)

1. 571399

   ^衣=儲存兀件的方法，此種儲存元件具有一人 )的儲存單元區(104)電：線路 l. 一 儲存 (162 各周 (106 個方 112) (116 X , 的弟一種彳工制電極線路（1 6 4 )的周邊F )樂=種製造儲存元件的方法包括以.下步驟邊£ 準備個具有儲存單元結構的基質〇〇〇)， 向在基質（100)上加上絕緣層（108) 在弟一 、以及結構層（114) ; 10 1 )在第一個方向在結構層（1 14)上加上第一個掩膜層 --對第—個掩膜層（1 16)在第一個方向上進行社 ，吏第一個掩膜層（116)至少在一垂直於第」:冓 Ξ 上在儲存單元區（1〇4)及周邊區（106)内形 成弟種及弟一種控制電極線路（1 6 2，1 6 4 )的未去…楚 一個掩膜層（116)的封閉區（1161〇， 除弟 層（116)的露空區（116心； 乂及去除弟—個掩膜 個方向移 第一個掩 --將第一個掩膜層（丨丨6 )的掩膜結構在第一 轉到結構層（1 1 4 )上，使結構層（丨1 4 )的結構與 膜層（1 1 6 )的掩膜結構相同； ” --去除第一個掩膜結構； --以保護材料（154)至少填塞儲存單元區（1〇4)之結 層（114)的露空區（114a)，使露空區（114a)在第二個、向 被保護材料（1 5 4 )填塞至與結構層（丨丨4 )平整的高度； --至少在第二個方向對周邊區（1〇6)内結構:（^4)之

   571399

   申請專利範圍 Z區（1 1 4 b)的尺寸作選擇性的調整，使只有至少與一 ，構層（11 4 )之沒有保護材料的露空區（丨丨4 a )相鄰的結 g ( 1 / 4 )之封閉區（1 1 4 b )的尺寸會受到調整； 1擇性的去除儲存單元區（丨〇 4 )及周邊區（丨〇 6 )内結 y 4 )及層堆（1 1 〇，丨i 2 )上的保護； 案號 封 個 構 (1 (1 2. 下 層 3. 下 除 閉 以 頂 4. 下 層 5· 下 (1 (1 π2構層Λ114)的結構在第一個方向移轉到層堆 6 2，i 6 4 )。 以形成第一種及第二種控制電極線路 之I ‘專2 : : ί ^項的方法，其特徵為填塞步驟係以 保護:料^ 區（104)及周邊區（1〇6)均加上- 如申請專利範圍第2項的古、、土 ^ 、 之步驟：選擇性的在# 法，其特徵為填塞步驟係以 ，也就是在第一個方^ f方向將保護材料（1 5 4 )去 區頂端去除，並將露1 護材料（154)從結構層的封 保護材料⑴4)填塞至V=4a)y;在第二個方向上 端平整的高度。 σ構層（1 1 4 )之封閉區（丨i 4b ) 如申請專利範圍第3項 之步驟··至少在儲存、σσ __万法，其特徵為填塞步驟係以 (156)。 早兀區（104)之上加上第二個掩膜 如申請專利範圍第4項 之步驟：將未被第二個去，其特徵為填塞步驟係以 06)上的保護材料（15 g =層（156)覆蓋住的周邊區 1 0，1 1 2 )上去除。 、擇性的自結構層（1 1 4 )及層堆

   第28頁 571399 :、申請9麵37 —赶 6下ί ϊ專利範f第5項的方法，其特徵為填塞步驟係以 j 、‘ ·去除弟二個掩膜層（156) 整 擇項^ 周邊區Μη下之乂驟·1"擇生的去除儲存單元區（104)及 8·如前、f由6)的結構層（1 14)的部分保護材料（154)。 9 掩Μ層（丨丨6 )的步驟係以微影方式進行。 個掩請專利範圍第1項的方法，其特徵為：將第一 個對ί^16)的結構移轉到結構層（114)上的步驟係一 十、、、。構層（114)進行選擇性蝕刻的步驟。 10.如前述申請專利範圍第丨項的方法，其特徵為：將姓 構層（114)的結構移轉到層堆（110，112)上的步驟係二 對絕緣層（108)之上的層堆（110，112)進行選擇性蝕刻的 步驟。 1 1 ·如前述申請專利範圍第1項的方法，其特徵為··厣 (110，112)包括一個控制電極層（110)及一個 曰\ 層（112)。 电•'生拉鬲 1 2 .如前述申請專利範圍第1項的方法，其特徵為準 驟係以下之步驟··準備一帶有若干絕緣子（丨〇 2 )之r ^ (1〇8)，這些絕緣子（1〇2)係埋在基質（1〇〇)内並d 元區（104)及周邊區（1〇6)隔開。 續存早 1 3 ·如前述申請專利範圍第丨項的方法，其特徵 元件係一種動態隨機存儲記憶體（DRAM)。 〜儲存 14·如前述申請專利範圍第1項的方法，其特徵為··第一 第29頁 571399 -- -塞1_91112437_^年f月彳日 修正 六、申請專利範圍 種及第二種控制電極線路（丨62，丨64)都是M〇s場效應電晶 體（Μ 0 S F E T )的拇極堆。 1 5 ·如前述申請專利範圍第1項的方法，其特徵為：基質 (1 0 0 )係由矽構成。 ' 1 6 ·如前述申請專利範圍第1項的方法，其特徵為··絕緣 層（1 0 8 )係由多晶石夕構成。 1 7 ·如申請專利範圍第1 1 ——丨6項中任一項的方法，其特徵 為·控制電極層（1 1 0 )係由多晶石夕構成。 1 8 ·如申請專利範圍第1 7項的方法，其特徵為：導電性提 高層（112)係由矽化鎢（WSix)構成。 1 9 ·如申請專利範圍第1 8項的方法，其特徵為：去除周邊 區（1 0 6 )内未被第二個掩膜層（1 5 6 )覆蓋住的保護材料 (154)的步驟係一個以氫氟酸（HF)去除保護材料（154)的 步驟。 2 0 ·如申請專利範圍第1 9項的方法，其特徵為：去除部分 結構層（1 1 4 )的步驟係一個以氫氟酸（η F )及 Ethylenglykol (EG)的混合物來去除結構層（114)的步 驟。 2 1 ·如前述申請專利範圍第1 7項的方法，其特徵為：結構 層（1 1 4 )係由氮化矽（S i N X )構成。 2 2 ·如申請專利範圍第2 1項的方法，其特徵為：去除周邊 區（1 0 6 )内未被第二個掩膜層（1 5 6 )覆蓋住的保護材料 (1 5 4 )的步驟係一個以氫氟酸（H F )去除保護材料（1 5 4 )的 步驟。

   第30頁 571399 六、申請專利範圍 2 3 ·如申請專 結構層（1 1 4 ) Ethy 1 eng 1yk 驟。 2 4 ·如申請專 區（106)内未 (1 5 4 )的步驟 步驟。 2 5 .如申請專 結構層（1 1 4 ) Ethy 1 eng 1yk 驟。 2 6 ·如申請專 結構層（1 1 4 ) Ethy 1 eng 1yk 驟。 2 7 ·如前述申 層（1 1 4 )係由 2 8 .如申請專 區（106)内未 (154)的步驟 步驟。 2 9 ·如申請專 結構層（1 1 4 ) 案號 91112437 利範圍第2 2項的方法，其特徵為：去除部分 的步驟係一個以氫氟酸（H F )及 ο 1 ( E G )的混合物來去除結構層（1 1 4 )的步 利範圍第1 7項的方法，其特徵為：去除周邊 被第二個掩膜層（1 5 6 )覆蓋住的保護材料 係一個以氫氟酸（H F )去除保護材料（1 5 4 )的 利範圍第2 4項的方法，其特徵為：去除部分 的步驟係一個以氫就酸（H F )及 〇1 (EG)的混合物來去除結構層（114)的步 利範圍第1 7項的方法，其特徵為：去除部分 的步驟係一個以氫氟酸（H F )及 0 1 ( EG )的混合物來去除結構層（丨丨4 )的步 請專利範圍第18項的方法，其特徵為：結構 氮化矽（S i N X )構成。 利範圍第2 7項的方法，其特徵為：去除周邊 被第二個掩膜層（1 5 6 )覆蓋住的保護材料 係一個以氫氟酸（H F )去除保護材料（1 5 4 )的 利範圍第2 8項的方法，其特徵為：去除部分 的步驟係一個以氫氟酸（H F )及

   第31頁 571399 案號 91Π2437

   ο 1 ( EG )的混合物來去除結構層（丨丨4 )的步 利範圍第1 8項的方法’其特徵為：去除部分 的步驟係一個以氫氟酸（H F )及 〇1 (EG)的混合物來去除結構層（114)的步 利範圍第27項的方法，其特徵為：去除部分 的步驟係一個以氫氟酸（H F )及 ο 1 ( E G )的混合物來去除結構層（丨丨4 )的步 利範圍第2 1項的方法，其特徵為：去除部分 的步驟係一個以氫氟酸（H F )及 ο 1 ( E G )的混合物來去除結構層（丨丨4 )的步 六、申請專利範圍 Ethylenglyk 驟。 3 0 ·如申請專 結構層（1 1 4) Ethylenglyk 驟。 3 1 ·如申請專 結構層（1 1 4 ) Ethylenglyk 驟。 3 2 ·如申請專 結構層（1 1 4 ) Ethylenglyk 驟。 3 3 ·如申請專利範圍第1 1 - - 1 β項中任一項的方法，豆特徵 為：導電性提高層（112)係由矽化鎢（WSix)構成。 3 4 ·如剷述申請專利範圍第3 3項的方法，其特徵為：結構 層（1 1 4 )係由氮化矽（s i N X )構成。 · 、 3 5 ·如申請專利範圍第3 4項的方法，其特徵為：去除周邊 區（106)内未被第二個掩膜層（156)覆蓋住的保護材料 (1 5 4 )的步驟係一個以氫氟酸（H F )去除保護材料（1 5 4 )的 步驟。 3 6 ·如申請專利範圍第3 5項的方法，其特徵為：去除部分 結構層（1 1 4 )的步驟係一個以氫氟酸（H F )及

   第32頁 571399 ^_ 奢號91112437 年？—月/ f曰 修正 _ 六、申請專利範圍 Ethylenglykol (EG)的混合物來去除結構層（1 14)的步 驟。 3 7 ·如申請專利範圍第3 3項的方法，其特徵為··去除周邊 區（1 0 6 )内未被第二個掩膜層（1 5 6 )覆蓋住的保護材料 (1 5 4 )的步驟係一個以氫氟酸（Ή F )去除保護材料（1 5 4 )的 步驟。 3 8 ·如申請專利範圍第3 7項的方法，其特徵為··去除部分 結構層（1 1 4 )的步驟係一個以氫氟酸（H F )及 Ethylenglykol (EG)的混合物來去除結構層（114)的步 驟。 3 9 ·如申請專利範圍第3 3項的方法，其特徵為··去除部分 結構層（114)的步驟係一個以氫氟酸（HF)及 E t h y 1 e n g 1 y k ο 1 ( E G )的混合物來去除結構層（1 1 4 )的步 驟。 40.如申請專利範圍第34項的方法，其特徵為：去除部分 結構層（114)的步驟係一個以氫氟酸（HF)及 Ethylenglykol (EG)的混合物來去除結構層（丨14) 驟。 4 1二如前述申請專利範圍第卜-1 6項中任一項的方法，其 特徵為：結構層（1 1 4 )係由氮化矽（s i N X )構成。 4』:二申/: ί利範圍第41項的方法，㊣特徵為：去除周邊 二：2未破第二個掩膜層（156)覆蓋住的保護材料 (本挪）的ν驟係一個以氫氟酸（HF)去除保護材料（154)的

   571399 _案號91112437 $年^月/^曰 修正_ 六、申請專利範圍 4 3 .如申請專利範圍第4 2項的方法，其特徵為：去除部分 結構層（1 1 4 )的步驟係一個以氫氟酸（HF )及 Ethylenglykol (EG)的混合物來去除結構層（114)的步 驟。 4 4 .如申請專利範圍第4 1項的方法，其特徵為：去除部分 結構層（1 1 4 )的步驟係一個以氫氟酸（H F )及 Ethylenglykol (EG)的混合物來去除結構層（114)的步 驟。 4 5 .如前述申請專利範圍第1 - - 1 6項中任一項的方法，其 特徵為：第一個及/或第二個掩膜層（1 1 6 ，1 5 6 )係一光蝕 劑層。 4 6 .如申請專利範圍第4 5項的方法，其特徵為：去除周邊 區（1 0 6 )内未被第二個掩膜層（1 5 6 )覆蓋住的保護材料 (1 5 4 )的步驟係一個以氫氟酸（H F )去除保護材料（1 5 4 )的 步驟。 4 7 .如申請專利範圍第4 5項的方法，其特徵為··去除部分 結構層（1 1 4 )的步驟係一個以氫氟酸（H F )及 Ethylenglykol (EG)的混合物來去除結構層（114)的步 驟。 4 8 .如前述申請專利範圍第1 - - 1 6項中任一項的方法，其 特徵為：保護材料（1 5 4 )係一種氧化物。 4 9 .如申請專利範圍第4 8項的方法，其特徵為：作為保護 材料的氧化物係以副大氣化學蒸鍍法（SAC VD)或化學低壓 蒸鍍法（L P C V D )所形成。

   第34頁 571399 ----ϋΐ·· 91 ^1.24.37-年文月 /丨曰___ 六、申請專利範圍 / 50·如申請專利範圍第49項的方法，其特徵為：去除周邊 區（1 0 6 )内未被第二個掩膜層（丨5 6 )覆蓋住的保護材料 (1 5 4 )的步驟係一個以氫氟酸（H F )去除保護材料 4 )的 步驟。 5 1 ^如申請專利5圍第48項的方法，其特徵為：去除周邊 區（1 0 6 )内未被第二個掩膜層（丨5 6 )覆蓋住的保護材料 (^54)的步驟係一個以氫氟酸（HF)去除保護材料（154)的 步驟。 52.如申請專利範圍第48項的方法，其特徵為：去除部分 結構層（1 1 4 )的步驟係一個以氫氟酸（η f )及 Ethy lengiykol (EG)的混合物來去除結構層（丨丨4)的步 驟。 5 3 .如申請專利範圍第4 9項的方法，其特徵為：去除部分 結構層（1 1 4 )的步驟係一個以氫氟酸（H F )及 Ethylenglykol (EG)的混合物來去除結構層（〖Η)的步 驟。 5 4 ·如申請專利範圍弟5 1 6項中任~項的方法，其特徵 為：去除周邊區（106)内未被苐一個掩膜層（156)覆蓋住 的保護材料（1 5 4 )的步驟係一個以氫氣酸（H F )去除保護材 料（154)的步驟。 5 5 ·如申請專利範圍第5 4項的=法，其特徵為：去除部分 結構層（1 1 4 )的步驟係一個以氫氟酸（H F )及 E t h y 1 e n g 1 y k ◦ 1 ( E G )的混合物來去除結構層（1丨4 )的步 驟。

   第35頁 571399 _案號91112437 ^年f月/孑日 修正_ 六、申請專利範圍 5 6 .如申請專利範圍第7 - - 1 6項中任一項的方法，其特徵 為：去除部分結構層（1 1 4 )的步驟係一個以氫氟酸（H F )及 Ethylenglykol (EG)的混合物來去除結構層（114)的步 驟。 5 7 .如申請專利範圍第4 6項的方法，其特徵為：去除部分 結構層（1 1 4 )的步驟係一個以氫氟酸（H F )及 Ethylenglykol. (EG)的混合物來去除結構層（114)的步 驟。 Φ 5 8 .如申請專利範圍第5 0項的方法，其特徵為：去除部分 結構層（1 1 4 )的步驟係一個以氫氟酸（H F )及 Ethylenglykol (EG)的混合物來去除結構層（114)的步 驟。 5 9 .如申請專利範圍第5 1項的方法，其特徵為：去除部分 結構層（1 1 4 )的步驟係一個以氫氟酸（H F )及 Ethylenglykol (EG)的混合物來去除結構層（114)的步 驟0

   第36頁