TW571342B - Method of forming a thin film transistor - Google Patents

Method of forming a thin film transistor Download PDF

Info

Publication number
TW571342B
TW571342B TW091136580A TW91136580A TW571342B TW 571342 B TW571342 B TW 571342B TW 091136580 A TW091136580 A TW 091136580A TW 91136580 A TW91136580 A TW 91136580A TW 571342 B TW571342 B TW 571342B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
patent application
film transistor
scope
Prior art date
Application number
TW091136580A
Other languages
English (en)
Other versions
TW200411725A (en
Inventor
Hsin-Hung Lee
I-Chang Tsao
Chih-Hung Su
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW091136580A priority Critical patent/TW571342B/zh
Priority to US10/249,218 priority patent/US6773969B2/en
Application granted granted Critical
Publication of TW571342B publication Critical patent/TW571342B/zh
Publication of TW200411725A publication Critical patent/TW200411725A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Description

571342 五、發明說明（l) 發明所屬之技術領域 本發明長1供一種形成一有機發光二極體（organic light-emitting diode，0LED)顯示器之一薄膜電晶體 (thin film transistor，TFT)的方法，尤指一種製作 一具有一結晶矽（crystalline silicon)層之薄膜電晶 體的方法。 先前技術 在平面顯示器中，有機發光二極體顯示器雖然起步 較晚’然而卻以其具備自發光、無視角限制、高應答速 度、省電、可全彩化、結構簡單以及操作環境溫度範圍 大等優勢’已逐漸在中、小尺寸攜帶式顯示器領域中受 到矚目。 請參考圖一至圖四，圖一至圖四為習知形成一有機 發光二極體（organic light-emitting diode，OLED) 顯示器之一薄膜電晶體（thin film transistor，TFT) 的方法示意圖。如圖一所示，一玻璃基底l〇上形成有該 薄膜電晶體之一由銅（Cu)金屬所構成之閘極1 2。首先 進行一電漿增強化學氣相沈積（plasma enhanced chemical vapor deposition， PECVD)製程，於閘極 12 上形成一由氧化石夕（silicon oxide，SiOJ 、氮化石夕
第6頁 571342 五、發明說明（2) (silicon nitride，Si Ny)或氮氧化矽（oxynitride， Si〇N)所構成之閘極絕緣（gate insulating，GI)層 1 4，隨後再於閘極絕緣層1 4上依序形成一非晶石夕 (amorphous silicon)層 16與一摻雜（doped)半導體 層（η + 1 ayer) 18。 如圖二所示，接著進行一第一黃光暨蝕刻製程 (photo - etching-process，PEP)，以去除部份之摻雜 半導體層1 8與非晶矽層1 6。之後於玻璃基底1 〇上形成一 氧化銦錫（indium tin oxide，IT 0)層20，並隨即進行 —第二黃光暨蝕刻製程，以移除部份之氧化銦錫層2 〇。 如圖三所示，接著先於基底10上形成一由鎢、鉻、銅、 銷或上述各金屬之合金所構成之金屬層22，再進行一第 二黃光暨蝕刻製程，去除部份之金屬層2 2與摻雜半導體 曰18’以於基底1 〇表面形成該薄膜電晶體之一源極24與 —沒極2 6，並同時暴露出非晶矽層1名。 ” 最後如圖四所示，於基底1 〇上形成一由氧化矽或氮 化石夕所構成之保護層（passivation layer) 28，並進行 上第四黃光暨蝕刻製程，去除部份之保護層2 8，以完成 §亥有機發光二極體顯示器之該薄膜電晶體之製作。 然而由於非晶矽層1 6係由未結晶之矽分子所構成， 因此電子在非晶矽層16具有較低之飄移率（m〇bi丨ity
第7頁 571342 五、發明說明（3) )，除此之外，存在於非晶矽層1 6中之氫原子與矽原子 之鍵結（S i - Η )或是矽原子之懸鍵，亦會造成電子被捕捉 (trap)於非晶矽層16之中。故當該薄膜電晶體處於長 時間操作的狀況下，即會造成電子滯留於非晶矽層16 内，進而滲入閘極絕緣層1 4中，使該薄膜電晶體承受一 電壓應力（voltage stress)。久而久之，此一電壓應 力便會造成該薄膜電晶體之起始電壓（threshold voltage，Vth)昇高，導致該薄膜電晶體之開啟電流 (t u r η ο n c u r r e n t，I降低而使該有機發光二極體顯 示器之亮度減少，嚴重影響產品之顯示品質。 發明内容 因此本發明之主要目的在於提供一種形成一有機發 光二極體（organic light-emitting diode，OLED)顯 示器之一薄膜電晶體（thin film transistor，TFT)的 方法，以解決上述習知製作方法中，因該薄膜電晶體之 起始電壓（threshold voltage，Vth)昇高而造成該薄膜 電晶體之開啟電流（t u r η ο n c u r r e n t，I J降低，導致 該有機發光二極體顯示器之亮度減少的問題。 在本發明的最佳實施例中，該薄膜電晶體係形成於 一基底上。首先於該基底上沉積一第一金屬層，並對該 第一金屬層進行一第一黃光暨姓刻製程
第8頁 571342 五、發明說明（4) (photo-etching-process，PEP)，以於該基底表面形成 該薄膜電晶體之一閘極。接著依序於該閘極上形成一閘 極絕緣（g a t e i n s u 1 a t i n g，G I)層與一第一非晶石夕 (first amorphous silicon)層，並隨後進行一去氫步 驟(dehydrogen treatment)，以移除該第一非晶石夕層 中之氫原子。接著先進行一再結晶製程 (re- crystallizing process)，以將該第一非晶石夕層 轉化為一結晶石夕（crystalline silicon)層，再於該閘 極上形成一第二非晶石夕（second amorphous silicon) 層。之後先於該閘極上形成一摻雜（doped)半導體層（n + layer)，再進行一第二黃光暨餘刻製程，以去除部份之 該掺雜半導體層、該第二非晶矽層與該結晶矽層。隨後 於該基底上形成一第二金屬層，並進行一第三黃光暨蝕 刻製程，以於該基底表面形成該薄膜電晶體之一源極與 一汲極，並同時去除部份之該摻雜半導體層，以暴露出 該第二非晶矽層。最後於該基底上形成一保護層 (passivation layer)，覆蓋於該源極與該沒極之表 面。 由於本發明之方法係於製作該薄膜電晶體的過程 中’先進行該去氫步驟以移除該第一非晶砍層中之氫原 子，再藉由該再結晶製程而將該第一非晶矽層轉化為該 結晶矽層，故可消除存在於該結晶矽層中之氫原子與矽 原子之鍵結（S i - Η )或是夕原子之懸鍵，並增加該結晶石夕
571342
五、發明說明（5) 層中矽分子之晶粒大小。因此電子在該結晶矽層中具有 較高之飄移率（m〇bi 1 i ty)而不會被該結晶矽層捕捉 (ΐ r ap)，更不會滲入該閘極絕緣層中，即使該薄膜電 晶體處於長時間操作的狀況下，也不會使該薄膜電晶體 因承受一電壓應力（voltage stress)而造成該薄膜電 晶體之起始電壓（threshold voltage，Vth)昇高。該薄 膜電晶體之開啟電流（t u r η ο n c u r r e n t，I on)因而得以 處於一穩定之狀態下，使該有機發光二極體顯示器保持 一定之亮度，確保產品之顯示品質。 實施方式 請參考圖五至圖九，圖五至圖九為本發明形成一有 機發光二極體（organic light-emitting diode，0LED )顯示器之一薄膜電晶體（thin film transistor，TFT )的方法示意圖。如圖五所示，一基底4 0上形成有該薄 膜電晶體之一閘極4 2。通常，基底4 0係為一玻璃基底、 石英基底或塑膠基底，而閘極42則係由鎢（W)、鉻（Cr )、銅（Cu)、錮（Mo)或上述各金屬之合金所構成。 首先進行一電漿增強化學氣相沈積（plasma enhanced chemical vapor deposition， PECVD)製程，於閘極 42 上形成一由氧化石夕（silicon oxide，SiOJ 、氮化石夕 (silicon nitride，SiNy)或氮氧化石夕（oxynitride， SiON)所構成之閘極絕緣（gate insulating，GI)層
571342 五、發明說明（6) 44，再於閘極絕緣層44上形成一第一非晶矽（first amorphous silicon)層 46〇 如圖六所示，接著先於一真空高溫之環境下進行， 進行一歷時約一小時之去氫步驟（dehydrogen treatment)以移除該第一非晶矽層中之氫原子，再進行 一再結晶製程（re-crystallizing process)，以將第 一非晶石夕層4 6轉化為一結晶石夕（c r y s t a 1 1 i n e s i 1 i c o ri) 層4 8。在本發明之最佳實施例中，該再結晶製程係為一 利用一雷射光束（未顯示）所進行之雷射回火再結晶 (laser annealing re-crystallizing process)製 程’而結晶石夕層4 8則係為一微晶石夕（m i c r ο - c r y s t a 1 1 i n e si 1 icon)層。之後先於閘極42上形成一第二非晶矽 (second amorphous silicon)層 50，再形成一摻雜 (doped)半導體層（n+ layer) 52，覆蓋於第二非晶矽 層5 0之上。 如圖七所示，接著進行一第一黃光暨蝕刻製程 (photo-etching-process，PEP)，以去除部份之摻雜 半導體層5 2、第二非晶矽層5 0與結晶矽層4 8。之後於基 底4 0上形成一氧化銦錫（indium tin oxide，IT 0)層 5 4，並隨即進行一第二黃光暨姓刻製程，以移除部份之 氧化銦錫層5 4。如圖八所示，接著先於基底4 0上形成一 由鎢、鉻、銅、鉬或上述各金屬之合金所構成之金屬層
571342
五、發明說明（7) 56，再進行 5 6與摻雜半 體之一源極 50〇 一第三黃光 導體層52， 5 8與一沒極 暨蝕刻製程， 以於基底4 0表 6 0，並同時暴 去除部份之 面形成該薄 露出第二非 金屬層 膜電晶 晶矽層 如圖九所示，最後於基底4 0上形成一由氧化石夕或卞 化石夕所構成之保護層（passivation layer) 62，並進氣一 一第四黃光暨蝕刻製程，去除部份之保護層6 2，以完仃 該有機發光二極體顯示器之該薄膜電晶體之製作。70 請參考圖十，圖十為本發明之第二實施例中所形成 之該有機發光二極體顯示器之該薄膜電晶體的示意^。 如圖十所示，在本發明之第二實施例中，視產品&柊之 需要，亦可將第二非晶石夕層50省略，如此所形成之該薄 膜電晶體則如圖十所示。由於其製程步驟等同於本發明 之最佳實施例，故在此不另行贅述。 x % ^中較t習知技術，本發明係於製作該薄膜電晶體的 7 Ϊ :，ΐ f行該去氳步驟以移除第—非晶石夕層46中之 ί ί T石;：二由該„而將第-非晶石夕層46轉化 i 故可消除存在於結晶石夕層48中之氫原子 結（Si_H)或是石夕原子之懸鍵’並增加結晶 子之晶粒大小。因此電子在該結晶石夕層中 具有車^之飄料（mobility) Μ會被該結晶石夕層捕
571342 五、發明說明（8) 捉（trap)，更不會滲入閘極絕緣層44中，即使該薄膜 電晶體處於長時間操作的狀況下，並不會使該薄膜電晶 體因承受一電壓應力（voltage stress)而造成該薄膜 電晶體之起始電壓（threshold voltage，Vth)昇高。該 薄膜電晶體之開啟電流（t u r η ο n c u r r e n t， I on)因而得 以處於一穩定之狀態下，使該有機發光二極體顯示器保 持一定之亮度，確保產品之顯示品質。 以上所述僅本發明之較佳實施例，凡依本發明申請 專利範圍所做之均等變化與修飾，皆應屬本發明專利之 涵蓋範圍。
第13頁 571342 圖式簡單說明 圖示之簡單說明： 圖一至圖四為習知形成一有機發光二極體顯示器之 一薄膜電晶體的方法示意圖。 圖五至圖九為本發明形成一有機發光二極體顯示器 之一薄膜電晶體的方法示意圖。 圖十為本發明之第二實施例中所形成之該有機發光 二極體顯不裔之该薄膜電晶體的不意圖。 圖示之符號說明：
第14頁 10 玻璃基底 12 閘極 14 閘極絕緣層 16 非晶矽層 16 非晶砍層 18 摻雜半導體層 20 氧化銦錫層 22 金屬層 24 源極 26 汲極 28 保護層 40 基底 42 閘極 44 閘極絕緣層 46 第一非晶矽 層 48 結晶矽層 50 第二非晶矽 層 52 摻雜半導體層 54 氧化銦錫層 56 金屬層 58 源極 60 汲極 62 保護層

Claims (1)

  1. 571342 六、申請專利範圍 1. 一種形成一有機發光二極體（organic light-emitting diode，0LED)顯示器之一薄膜電晶體 (thin film transistor’ TFT)的方法，該方法包含有 下列步驟： 提供一基底； 於該基底上沉積一第一金屬層； 對該第一金屬層進行一第一黃光暨#刻製程 (photo-etching-process，PEP)，以於該基底表面形 成該薄膜電晶體之一閘極； 依序於該閘極上形成一閘極絕緣（g a t e insulating，GI)層與一第一非晶石夕（first amorphous silicon)層; 進行一去氫步驟（dehydrogen treatment)，以移 除該第一非晶矽層中之氫原子； 進行一再結晶製程（re-crystallizing process )，以將該第一非晶矽層轉化為一結晶矽（c r y s t a 1 1 i n e silicon)層； 於該閘極上形成一第二非晶矽（second amorphous silicon)層； 於該閘極上形成一換雜（doped)半導體層（n + layer); 進行一第二黃光暨蝕刻製程，以去除部份之該摻雜 半導體層、該第二非晶矽層與該結晶矽層； 於該基底上形成一第二金屬層；
    第15頁 571342 六、申請專利範圍 進行一第三黃光暨蝕刻製程，以於該基底表面形成 該薄膜電晶體之一源極與一汲極，並同時去除部份之該 摻雜半導體層，以暴露出該第二非晶矽層；以及 於該基底上形成一保護層（passivation layer)。 2. 如申請專利範圍第1項之方法，其中該基底係包含有 一玻璃基底、石英基底或塑膠基底。 3. 如申請專利範圍第1項之方法，其中該第一與該第二 金屬層係包含有鎢（W)、鉻（Cr)、銅（Cu)、鉬（Mo )或上述各金屬之合金。 4. 如申請專利範圍第1項之方法，其中該閘極絕緣層係 包含有氧化矽（S i 0 〇 、氮化矽（S i N y)或氮氧化矽 (ο X y n i t r i d e，S i 0 N)，而該保護層則係包含有氧化石夕 或氮化矽。 5. 如申請專利範圍第4項之方法，其中該閘極絕緣層係 藉由進行一電漿增強化學氣相沈積（plasma enhanced chemical vapor deposition，PECVD)製程所形成。 6. 如申請專利範圍第1項之方法，其中該去氫步驟係於 一真空高溫之環境下進行，歷時約一小時。
    第16頁 571342 六、申請專利範圍 7. 如申請專利範圍第1項之方法，其中該再結晶製程係 為一雷射回火再結晶（laser annealing re-crystallizing process)製程 ° 8 . 如申請專利範圍第1項之方法，其中該結晶矽層係包 含有一微晶石夕（micro-crystalline silicon)層。 9. 一種有機發光二極體顯示器之驅動電晶體（drive t r a n s i s t 〇 r)的製作方法，該驅動電晶體係形成於該有 機發光二極體顯示器之一基底上，該方法包含有下列步 驟： 於該基底表面形成該驅動電晶體之一閘極； 依序於該閘極上形成一閘極絕緣層與一非晶碎 (amorphous silicon)層； 進行一去氫步驟，以移除該非晶矽層中之氫原子； 進行一再結晶製程，以將該非晶矽層轉化為一結晶 矽層； 於該閘極上形成一摻雜半導體層； 進行一第一黃光暨蝕刻製程，以去除部份之該摻雜 半導體層與該結晶矽層； 於該基底上形成一金屬層； 進行一第二黃光暨蝕刻製程，以於該基底表面形成 該驅動電晶體之一源極與一汲極，並同時去除部份之該 摻雜半導體層，以暴露出該結晶矽層；以及
    第17頁 571342 六、申請專利範圍 於該基底上形成一保護層（passivation layer)。 1 0.如申請專利範圍第9項之方法，其中該基底係包含有 一玻璃基底、石英基底或塑膠基底。 1 1.如申請專利範圍第9項之方法，其中該閘極與該金屬 層係包含有鎢、鉻、銅、鉬或上述各金屬之合金。 1 2.如申請專利範圍第9項之方法，其中該閘極絕緣層係 包含有氧化矽、氮化矽或氮氧化矽，而該保護層則係包 含有氧化矽或氮化矽。 1 3.如申請專利範圍第1 2項之方法，其中該閘極絕緣層 係藉由進行一電漿增強化學氣相沈積製程所形成。 1 4.如申請專利範圍第9項之方法，其中該去氫步驟係於 一真空高溫之環境下進行，歷時約一小時。 1 5.如申請專利範圍第9項之方法，其中該再結晶製程係 為一雷射回火再結晶製程。 1 6.如申請專利範圍第9項之方法，其中該結晶矽層係包 含有一微晶矽層。
    第18頁 571342 六、申請專利範圍 1 7. —種一有機發光二極體顯示器之一薄膜電晶體，該 薄膜電晶體係設於該有機發光二極體顯示器之一基底 上，該薄膜電晶體包含有： 一閘極； 一閘極絕緣層； 一結晶石夕層； 一非晶矽層； 一摻雜半導體層，該摻雜半導體層具有一開口 (〇 p e n i n g)，用以暴露出部份之該非晶矽層； 一源極與一沒極；以及 一保護層。 1 8.如申請專利範圍第1 7項之薄膜電晶體，其中該基底 係包含有一玻璃基底、石英基底或塑膠基底。 1 9.如申請專利範圍第1 7項之薄膜電晶體，其中該閘 極、該源極與該汲極係包含有鎢、鉻、銅、鉬或上述各 金屬之合金。 2 0.如申請專利範圍第1 7項之薄膜電晶體，其中該閘極 絕緣層係包含有氧化矽、氮化矽或氮氧化矽，而該保護 層則係包含有氧化石夕或氮化石夕。 2 1.如申請專利範圍第1 7項之薄膜電晶體，其中該結晶
    第19頁 571342 六、申請專利範圍 石夕層係包含有一微晶^夕層。 iHil 第20頁
TW091136580A 2002-12-18 2002-12-18 Method of forming a thin film transistor TW571342B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091136580A TW571342B (en) 2002-12-18 2002-12-18 Method of forming a thin film transistor
US10/249,218 US6773969B2 (en) 2002-12-18 2003-03-24 Method of forming a thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091136580A TW571342B (en) 2002-12-18 2002-12-18 Method of forming a thin film transistor

Publications (2)

Publication Number Publication Date
TW571342B true TW571342B (en) 2004-01-11
TW200411725A TW200411725A (en) 2004-07-01

Family

ID=32590570

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091136580A TW571342B (en) 2002-12-18 2002-12-18 Method of forming a thin film transistor

Country Status (2)

Country Link
US (1) US6773969B2 (zh)
TW (1) TW571342B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI222753B (en) * 2003-05-20 2004-10-21 Au Optronics Corp Method for forming a thin film transistor of an organic light emitting display
TWI287872B (en) * 2003-07-18 2007-10-01 Au Optronics Corp Structure of active-driving type organic electroluminescence display
US7291522B2 (en) * 2004-10-28 2007-11-06 Hewlett-Packard Development Company, L.P. Semiconductor devices and methods of making
BRPI0611451A2 (pt) * 2005-05-05 2010-09-08 Starck H C Gmbh processo de revestimento para fabricação ou reprocessamento de alvos de metalização e anodos de raios x
WO2006117144A1 (en) 2005-05-05 2006-11-09 H.C. Starck Gmbh Method for coating a substrate surface and coated product
US20080078268A1 (en) * 2006-10-03 2008-04-03 H.C. Starck Inc. Process for preparing metal powders having low oxygen content, powders so-produced and uses thereof
US20080145688A1 (en) 2006-12-13 2008-06-19 H.C. Starck Inc. Method of joining tantalum clade steel structures
US8197894B2 (en) 2007-05-04 2012-06-12 H.C. Starck Gmbh Methods of forming sputtering targets
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
US8246903B2 (en) 2008-09-09 2012-08-21 H.C. Starck Inc. Dynamic dehydriding of refractory metal powders
US8043655B2 (en) * 2008-10-06 2011-10-25 H.C. Starck, Inc. Low-energy method of manufacturing bulk metallic structures with submicron grain sizes
KR102215941B1 (ko) * 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US8703233B2 (en) 2011-09-29 2014-04-22 H.C. Starck Inc. Methods of manufacturing large-area sputtering targets by cold spray

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504175B1 (en) * 1998-04-28 2003-01-07 Xerox Corporation Hybrid polycrystalline and amorphous silicon structures on a shared substrate

Also Published As

Publication number Publication date
TW200411725A (en) 2004-07-01
US20040119072A1 (en) 2004-06-24
US6773969B2 (en) 2004-08-10

Similar Documents

Publication Publication Date Title
TW571342B (en) Method of forming a thin film transistor
US9608127B2 (en) Amorphous oxide thin film transistor, method for manufacturing the same, and display panel
US8435843B2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
TW517289B (en) Method for fabricating thin film transistor including crystalline silicon active layer
JP4488039B2 (ja) 薄膜半導体装置の製造方法
WO2016070505A1 (zh) Amoled背板的制作方法
WO2016101392A1 (zh) Amoled背板的制作方法及其结构
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
TWI518916B (zh) 畫素結構的製造方法及其結構
JP2008124408A (ja) 薄膜半導体装置の製造方法
JP2008108985A (ja) 半導体素子の製法
WO2015123913A1 (zh) 制作低温多晶硅薄膜晶体管和阵列基板的方法
TW595002B (en) Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
JP2002313721A (ja) 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器
TWI590466B (zh) 製造多晶矽層之方法、製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備
WO2019000508A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
WO2018192009A1 (zh) 一种制作低温多晶硅薄膜晶体管的方法
CN1265446C (zh) 一种薄膜晶体管的制作方法
US11728412B2 (en) Method for manufacturing thin film transistor, and display panel
KR101457705B1 (ko) 전자 디바이스의 제조방법
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
TWI247180B (en) Thin film transistor structure for flat panel display and method for fabricating the same
JPH11284199A (ja) 半導体装置およびその作製方法
JP4031021B2 (ja) 薄膜トランジスタの作製方法
TWI636507B (zh) 薄膜電晶體的製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent