TW571202B - Parallel arithmetic apparatus, entertainment apparatus, processing method, computer-readable recording medium and semiconductor device - Google Patents
Parallel arithmetic apparatus, entertainment apparatus, processing method, computer-readable recording medium and semiconductor device Download PDFInfo
- Publication number
- TW571202B TW571202B TW090127301A TW90127301A TW571202B TW 571202 B TW571202 B TW 571202B TW 090127301 A TW090127301 A TW 090127301A TW 90127301 A TW90127301 A TW 90127301A TW 571202 B TW571202 B TW 571202B
- Authority
- TW
- Taiwan
- Prior art keywords
- arithmetic
- matrix
- multiplier
- during
- input
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000003672 processing method Methods 0.000 title claims description 5
- 239000011159 matrix material Substances 0.000 claims abstract description 99
- 239000013598 vector Substances 0.000 claims abstract description 51
- 238000012545 processing Methods 0.000 claims description 34
- 230000009466 transformation Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 4
- 125000004122 cyclic group Chemical group 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 1
- 238000000844 transformation Methods 0.000 claims 1
- 230000015654 memory Effects 0.000 description 22
- 238000004364 calculation method Methods 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 15
- 102100026693 FAS-associated death domain protein Human genes 0.000 description 8
- 101000911074 Homo sapiens FAS-associated death domain protein Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010425 computer drawing Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 235000011389 fruit/vegetable juice Nutrition 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011093 media selection Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
- G06F2207/4802—Special implementations
- G06F2207/4814—Non-logic devices, e.g. operational amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Databases & Information Systems (AREA)
- Algebra (AREA)
- Complex Calculations (AREA)
- Image Processing (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
- Image Generation (AREA)
Description
571202 五、發明説明（1 ) 本應用依據與主張 No.2000-335787 申請發 Ν〇·2000-318590 申請發 2000 年 u η , m 2日提出之日t 明’以及年10月16曰提出： 明等所有合併參考之效益。^ 發明背景 =明為有關使用許多平行算術單元而用以 平 之技術，例如用以執行例如高速電腦繪圖之幾何處理、异 行算術處理技術。 成彳了處理< 由 同 標 主題之一為顯示三度空間電腦繪圖，這些電 -連串的基本繪圖(多邊形)而模型化。多邊形之頂 等之四度空間座標（x、y、z、w)所表示，根據所視座標點 多邊形尤頂點座標變成座標轉換，而根據距離，多邊形 頂點座標變成透明度轉換。也就是說，多邊形之頂點座
以較遠物ft顯示較小之方式轉換。這一連串的處理稱: 「幾何處理」。 A 幾何處理有許多種類。例如使用4x4轉換矩陣之矩陣運 算等是在多邊形旋轉、擴張、收縮、透明度投射上執行與 轉換，或是執行内部乘運算以決定光亮接收度之表面上2 明亮度等等。矩陣運算與内部乘運算需要重複乘數運算。 在三度芝間電腦繪圖中，傳統上用於高階系統而使用浮 點之處理方法目前也使用於娛樂裝置範疇中，以產生例如 視訊遊戲影像之娛樂用影像，以及使用於有嚴格成本限制 -4 - 571202 A7 _B7___ 五、發明説明（2 ) 之範疇中，例如可攜式資訊終端機。這是因為使用浮點之 處理方法擴大資料動態範圍與促進程式化，並因此使其得 以適合複雜的處理。 為了在使用於浮點處理之浮點數上執行矩陣運算，合併 許多浮點乘數運算器（FMAC:浮點多工累加器）以及有效率 地執行矩陣運算之平行算術裝置是有效的。使用許多 FMAC平行地執行運算之平行算術裝置之能力增加處理速 度。 有許多執行三度空間影像處理之裝置，例如娛樂裝置與 個人電腦，經由使用這種平行算術裝置而執行上述幾何處 理可在高速下獲得細微與真實的三度空間影像。 假如平行算術裝置具有四個平行的FMAC，平行算術裝 置可輕易地使用4x4轉換矩陣執行矩陣運算，如數學運算 式1所示。然而，在向量A(Ax、Ay、Az、Aw)與向量B(Bx、 By、Bz、Bw)間執行内部乘運算是困難的，如數學運算式 2所示。 這是由於處理用之座標X、Y、Z與W獨立地在符合四 個FMAC之一對一關係中運作。 這將會再特別地解釋一番。 在數學運算式1中當矩陣運算執行時，符合轉換矩陣中 之一列之元素值以及即將轉換之座標值將饋送至每個 FMAC之中。轉換矩陣之元素值與進入之座標值屬於將執 行矩陣運算之乘數運算，例如轉換矩陣第一列上之元素值 (Mil、M12、M13、M14)以及座標值（Vx、Vy、Vz、Vw)屬 -5 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 571202 A7 _B7^__ 五、發明説明（3 ) 於將計算「Mll.Vx+M12.Vy+M13.Vz+M14.Vw」之乘數運 算。由於每個FMAC執行相似的乘數運算，矩陣運算有效 率地完成。在此式中，「·」表示一乘法符號。 當數學運算式2中之内部乘運算執行時，每個FMAC都 帶有元素值X、Y、Z、W。因此，Αχ與Bx、Ay與By、Az 與Bz以及Aw與Bw分別輸入至每個FMAC之中，計算 Αχ·Βχ、Ay.By、Αζ·Βζ以及Aw.Bw以分另U當作他們之輸出。 如此一來，數學運算式2需要一加法器以便將四個FMAC 輸出加起來以分別提供，而這將增加電路大小。 因此，傳統平行算術裝置可有效地進行矩陣運算，但是 單獨平行提供的FMAC無法執行向量内部乘運算，且在此 方式下傳統平行算術裝置可能需要額外的加法器。 (數學運算式1)
Mil Ml2 M13 Ml4 Vx M11 e V*+Ml2 · Vy + Ml3 · Vk+Mi4 · Vw Mti Ms2 Mea Vy Mtl · Vx+M22 Vy + M23 V*+M24 * Vw M31 Maa Ma4 M31 · Vx+M32 * Vy + M33 * V*+M34 * Vw M41 M42 M43 M44 Vw M41 · Vx+M42 · \/y + M43 · V* 十 M44 · Vw (數學運算式2) (Ax, Ay，Az，Aw)· (Bx，By，Bz，Bw) =Ax#Bx+AyBy+Az*Bz+AwBw 發明摘要 本發明之主題為當如同傳統平行算術裝置有效地執行 矩陣運算時，提供可輕易地執行向量内部乘運算之平行算 術裝置。 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 571202
多dti:題，根據本發明之平行算術裝置包括許 據記錄： 將運算之算術元素之記錄裝置，以及根 算裝f :己錄裝置中之算術元素，用以執行乘數運算之運 記錄在所t中選擇出該記錄裝置成對中之一個，而用以將 、求名·戶斤選擇的記錄 算裝置之㈣世 輸入至成對之運 算裝蓄、、擇 乃是插入於記錄裝置與任何成對之運 异装置足間。 、、擇裝置選擇成對的記錄裝置時，#中選#裝置它自 —插=·本發明之平行算術裝置使用在每成對中之互相獨 二：二：：執行運算。也就是說，有可能執行與傳統技 云相似的矩陣運算。 另万面’當在來自另—個記錄裝置之後選擇裝置以循 衣I選擇出一記錄裝置時’使用記錄在每對記錄裝置中 (异命疋素以執行運算是可能的。也就是說，本發明之平 3術裝置可輕易地執行内部乘運算，而無須使用像加法 為般的其他電路。 平行算術裝置也能插人暫時記錄裝置，以便暫時記錄已 讀在成對記錄裝置巾之算術元素，其巾選擇裝置並未插 入於記錄裝置與成對運算裝置之間。在此例中，當選擇出 成對之記錄裝置時，其中選擇裝置未插人，選擇裝置以這 種將記錄於暫時記錄裝置中之算術元素輸人至運算裝置 的方式建構起來。 當算術元素從記錄裝置取出時，插人暫時記錄裝置排除 佔用1己錄裝置輸出埠之需求。這將允許記錄裝置以及暫時 本紙張又歧+ S國家標準(CNS) A4規格(21GX29_7公釐) 571202 A7
記3置士經插入之成對運算裝置執行其他處理。 ’’仃讀裝置之中，在矩陣運算期間 =記錄第-算術元素使其屬於矩陣運算，=錄 二運算:期間’第二算術元素屬於向量内部乘運算】= 以^種將來自於自有成對之記錄裝置之第術 輸入至自有成對之運算裝置的方式建構起來。在㈣= 异期間，以循環方法一個接一個地選擇所有成對之記錄 置的万式’以及將來自選擇的記錄裝置之第二算術元素 入至自有成對之運算裝置中。 ’、’ 每個運m使用記錄於成對《記錄$置中之運算元 素，以獨立指定給成對之内容而執行運#,而當平行算術 裝置使用於三度空間電腦繪圖時，這樣的運 空間座標中之元素。 度 斤本發明之另一個具體實施例為，有選擇性地執行矩陣運 算以及向量内部乘運算之平行算術裝置，其中包括在矩陣 運算期間用以記錄屬於矩陣運算之第一算術元素；以及在 内部乘運算期間記錄屬於内部乘運算之第二算術元素之 记錄裝置。運算裝置形成一對一符合下列記錄裝置關係之 裝置·在矩陣運算期間經由每個運算裝置輸入記錄於相關 記錄裝置中之第一算術元素以執行乘數運算；以及在内部 乘運算期間經由已決定的運算裝置輸入記錄於所有記錄 裝置中之第二算術元素以執行乘數運算。而選擇裝置在矩 陣運算期間選擇符合已決定的運算裝置之記錄裝置，並將 記錄於記錄裝置中之第一算術元素輸入至已決定的運算 -8 -本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 571202 五、發明説明（6 媒選擇裝置在内部乘運算期間以循環方法-個接- :地=錄裝置，並將記錄於選擇的記錄裝置中之第二 鼻術疋素輸入至已決定的運算裝置中。 例算：裝置中，運算裝置執行浮點之乘數運算， U如田弁術7C素以浮點數表示時。 :據：發明之娛樂裝置為經由執行物體之相關位置與 „麵陣運算，以及執行用於表示物體影像相關 m運算之娛樂裝置。娛樂裝置包括許多暫存 :,、存器在矩陣運算期間記錄屬於矩陣運算之第一 :術元素，以及在内部乘運算期間記錄屬於内部乘運算之 =算:元素’乘數運算器形成_對_符合下列暫存器之 關暫广器r運算期間經由每個乘數運算器輸入記錄於相 關暫存器中之第-算術元素以執行乘數運算之暫存器.以 運算期間經由已決定的乘數運算器輸入記錄 相有暫存ϋ中之第二算術元素以執行乘數運算之暫存 益。而選擇器在矩陣運算期間選擇符合已決定的 !之暫存器，並將記錄在此暫存器中之第-算術元辛輸： =決定的乘數運算器；選擇器在内部乘運算期間以循環 神個接一個地選擇暫存器，並將記錄於選擇的暫 〈第一算術疋素輸入至已決定的乘數運算器中。 本發明另一具體實施例為經由進行在矩陣 之料運算，以執行娱樂影像上之影像處理，以便 -物體形狀與位置之座標轉換，以及經由執行在丁 垂直万向之垂直向量與光源平行向量間之内部乘運以 -9 本纸張人奴辭關雜準_) Α4—^·χ297公⑹ 期=物Γ表面《顯示模式。具體實施例包括在矩陣運算 =期Π:矩陣列之座標值與元素值，以及在内3 符合平行向量元素之垂直向量與元素值之 運::運算器形成-對-符合下列暫存器之關 之暫存器·…内部乘 哭由、i士 夬疋的：數運具器輸入記錄於所有暫存 暫存：。而選向擇量與平行向量之元素值以執行乘數運算之 運算器之暫陣運算期間選擇符合已決定的乘數 矩陣収元H於並將記錄在此暫存器中之座標值與符合 部乘運算期門上至已決足的乘數運算器;選擇器在内 法一個接-個地選擇暫存器，並將 Ζ錄於選擇的暫存器中之垂直向量* 輸入至已決定的乘數運算器中。〃 κπ素值 算明之處理方法為-可以選擇性地執行矩陣運 行。處理方法包括在矩陣運算裝置執 …至運算裝置以依據指定二= 其，以便輸入屬於矩陣運算之算術元素之步驟 部乘運算期間，將屬於内部乘運算之算術; 二運算裝置，…許運算裝置執行依據== 算=量本::::;:^ 鼻成4可…腦程式，並且使電腦成 五、發明説明（8 ) 為具有許多運算裝置，可在矩陣運 算術元素指定至運算裝置，以依據指定二依：特徵將 數運算’而能執行輸入屬於麵陣運算之算：：：::行乘 以及在内部乘運算期間將屬於内部乘運算之算种步：， 人至已決定的運算裝置中，以便允許運算裝置：：：素輸 素執行乘數運算等步驟之電腦程式。 據异銜疋 依據本發明之半導體裝置為一 運算與向量内部乘運算成為可能之 =订麵陣 在合併提供許多運算裝置之電腦之裝置；，：中，建立 陣運算期間’經由依據特徵將算術元 運ΐ裝置，以依據指定的算術元素允許每個運 :乘數運算，而能執行輸入屬於矩陣運算之算術元 驟，以及在内部乘運算期間將屬於： =已決定的運算裝置中，以便允許運 疋素執行乘數運算之步驟。 圖表簡要描述 ,當讀取完下列詳細描述與附圖時，這些主題與其他 以及本發明之優點將變得更為清楚。其中·· 圖1為娱樂裝置之方塊圖； 圖2為平行算術裝置之方塊圖； 圖3為FMAC浮點多工運算器之内部方塊圖； 圖4為表示内部乘運算處理流程之流程圖，·及 圖5為平行算術裝置之方塊圖。 較佳具體實施例之詳細描述 571202 A7
本發明之一具體實施例將參考下 圖1圖示出娛樂裝置之架構範例 之平行算術裝置。 列圖式具體說明。 ,其中包括根據本發明 娛樂裝置1具有兩個匯流排，主匯流排B1與子歷流排 B2,並連接至每個具有特殊功能之半導體裝置。經由匯流 排介面INT,匯流排扪與B2互相連接或不連接。 、主匯流排B1與主要半導體裝置之主cpui〇、ram組成 <王記憶體11、主DMAC(直接記憶體存取控制器）12、 mpeg(動態圖像專家群組）解碼器（MDEC)13,以及具有作為 繪圖記憶體之内建圖框記憶體15之繪圖處理單元（在此為 GPU )連接。GPU 14與產生影像輸出信號之crtc(CRT控 制器16)連接，因此在圖框記憶體15中所繪製之資料可在 顯示裝置上顯示（未圖示出來）。 經由匯流排介面INT，CPU 10在娛樂裝置！之起始處從 子匯流排B2上之ROM 23載入一啟動程式，並執行此啟動 程式與操作該運算系統。CPU 10也控制媒體驅動裝置27、 讀取來自設置在媒體驅動裝置27之媒體28之應用程式或 資料，以及將其儲存於主記憶體11之中。CPU 1 〇進一步 將上述幾何處理應用至從媒體28讀取之資料，例如許多 基本繪圖（多邊形）組成之三度空間物體資料（多邊形之垂 直（傳統點）座標值等等），並產生包含幾何處理多邊形定義 資訊（所使用之多邊形形狀，所緣製之位置、種類、顏色 或材質等等多邊形元素之規格）之顯示表單。 平行算術裝置1〇〇包含於主CPU 10之中，並當幾何處 理等執行時使用。平行算術裝置100詳細情形將於梢後描 -12 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 571202 A7 B7 五、發明説明（1(5 ) 述0 GPU 14為具有儲存繪製内容（包括多邊形元素之繪圖資 料）、經由讀取根據來自主CPU 10通知之顯示表單之繪製 内容以及圖框記憶體15中之繪圖多邊形，以便執行填像 處理（繪圖處理）等功能之半導體裝置。圖框記憶體15也能 當作材質記憶體使用，因此圖框記憶體中之畫素影像可當 作材質般地貼至即將繪製之多邊形上。 主DMAC 12為在連接至主匯流排B1之電路上執行DMA 轉換控制，以及根據匯流排介面INT情況，在連接至子匯 流排B2之電路上執行DMA轉換控制之半導體裝置。MDEC 13為與CPU 10 —起平行運算，並具有在MPEG(動態圖像 專家群組）或JPEG(聯合照片專家群組）系統中已壓縮之延 伸資料等功能之半導體裝置。 子匯流排B2連接至由微處理器等組成之子CPU 20、由 RAM組成之子記憶體21、子DMAC 22、記錄例如運算系 統之控制程式之ROM 23、讀取儲存於聲音記憶體25中之 聲音資料以及音訊輸出之聲音處理半導體裝置（SPU :聲音 處理單元）24、經由網路（未圖示出來）傳送/接收資訊至/來 自外部裝置之通訊控制區段（ATM)26、用以設定例如 CD-ROM與DVD-ROM等媒體28之媒體驅動裝置27以及 輸入裝置3 1。 子CPU 20根據儲存於ROM 23中之控制程式執行不同的 運算。子DMAC 22只在當匯流排介面INT將主匯流排B1 與子匯流排B2分離時，於連接至子匯流排B2之電路上執 -13 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 571202 A7 B7 五、發明説明（11 ) 行例如DMA轉換之控制。輸入裝置3 1上提供連接終端機 32，來自運算裝置33之輸入訊號經由此處而輸入。 如此結構之娱樂裝置1可執行矩陣運算以及内部乘運 算’這是在幾何處理期間透過包含在主CPU 10中之平# 算術裝置100以高速執行，而這些將在以下描述。 平行算術裝置100在當多邊形垂直座標轉換時所執行之 轉換矩陣以及垂直座標值之間以高速執行矩陣運算，並在 當決定顯示情況例如物體表面之亮度時所執行之表面之 垂直向里以及光源之平行向里之間以南速執行内部乘運 算。 <具體實施例1> 圖2表示包含在主CPU 10中之平行算術裝置100之架構 範例® 平行算術裝置100a獲得多邊形垂直座標值與例如經由 主匯流排B1來自主記憶體U使用於矩陣運算之轉換運算 之幾何處理所需之資料（算術元素），並執行運算。 平行算術裝置l〇〇a由包括控制電路11〇、暫存器12〇a 到120d、選擇器130a與13〇b、算術單元之fMAC 14〇a到 HOd，以及内部儲存裝置ι5〇等所組成，暫存器12〇&到i2〇d 與内部儲存裝置150經由内部匯流排b連接。 暫存器120a到120d以及FMAC 140a到140d每個都成配 對’也就是說，暫存器設計成與FMAC有一對一的關係。 為了瞭解使用4x4轉換矩陣之矩陣運算與四度空間向量之 内部乘運算’本具體實施例使用四組暫存器與FMAC ,但 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ297公釐)
裝 訂
線 571202 A7 B7 五 發明説明（12 ) 可根據適當的處理内容決定使用組數。 在暫存器120a與FMAC 14〇a之間提供選擇器13如與 13〇b 〇 丑本具m實施例表達使用於矩陣運算與使用浮點數之内 :f運算之算術元素’卻未說明定點數也能替代來使用。 $算術元素以定點數表達時，用於定點數之乘數運算器也 能以FMAC 140a到140d替代使用。 控制電路no控制平行算術裝置1〇〇a之全部的運赏。例 如控制電路110控制記錄暫存器12〇&到12〇d中之算術元 素’以及選擇器13〇&與1301)之運算。 "" 暫存器120a到120d從例如轉換矩陣元素值之算術元素 之間接收與記錄指定給各自的暫存器之算術元素，而轉換 矩陣使用於例如矩陣運算或内部乘運算之運算，暫存器 12〇a到I20d接收與記錄即將轉換之座標值，以及來自於 在控制電路11〇控制下之内部儲存裝置15〇之向量元素值。 當四度空間向量之内部乘運算執行時，暫存$ i2〇a到 12〇d從四度空間向量之元素值之間接收與記錄指定給各 自的暫存器以當作算術元素之元素值。例如兩組四度空間 向量（Ax、Ay、Az、Aw)以及（Βχ、By、&、Bw)，暫存器 i施 冗錄兀素值Ax與Bx，暫存器12〇b記錄元素值々與^， 暫存器120c記錄元素值Az與Bz，暫存器i2〇d記錄元素 值Aw與Bw。 當使用4x4轉換矩p車執行㈣運算時，暫存$ 12如到 接收與記錄即將轉換之四度空間座標值以及指定給 -15 -
571202 五、發明説明（13 ::ΤΓΐ自的暫存器之列元素值，以當作算術元素。 轉換 =1 :間座標值外，暫存器咖到_並記錄 二 足兀二值，暫存器120a記錄轉換矩陣第一列之 存器120 VI: 12〇b "己錄轉換矩陣第二列之元素值，暫 換矩陣第三列之元素值，暫存器剛記 暫臭=乐四列之元素值，以當作其各自的算術元素。 ΐ存洛120" 120(1每個都記錄轉換矩陣每一列之第一行 :純’以及即將轉換之四度空間座標值之第一行元素 二弟一仃兀素值與第二元素值配對成組，第三行元值 與第三元素值配對成組，第 ·、 成組，在同-時間只讀取'組仃元;:直值與…— 此外，暫存器120a到120d却铉立 , —之一…。 選擇器⑽與130b從暫存器12如到丨細之 個：以便接收即將記錄於所選擇的暫存器中之算術元素， 並才疋供算術元素給FMAC 140a。去埶;ώ、+ 、 擇器咖與⑽以循環方法從暫田存執器仃二邵乘運算時，選 攸唯孖态12〇a到12〇d之中選 一個，以便接收即將記錄於所選擇的暫存器中之 素’並提供算術元素給FMAC 140a。去拙一 " 選擇器130a與l30b總是選擇暫存 f 仃矩陣運算時， 於暫存器咖中之算術元素= 收記錄
14()a。 卫焚供异術兀素給FMAC 選擇器鳩選擇由控制電路ιι〇“ 執行之運算内容，以及運算進行之情況等等而指定的暫存 -16 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公& 571202 A7 _B7__ 五、發明説明（14 ) 器。 FMAC 140a到140d接收記錄於暫存器120a到120d中之 兩個算術元素，並將此兩個算術元素加倍相乘。 圖3為FMAC 140a之内部方塊圖，雖然其他FMAC 140b 到140d也具有相同的架構，在此只解釋FMAC 140a之架 構而省略其他FMAC 140b到140d。 為了加倍相乘接收進來的算術元素，FMAC 140a具有浮 點數乘法器（FMUL :浮點乘法器）141與浮點數相加器 (FADD :浮點相加器）142 〇所接收進來的兩個算術元素首 先由FMUL 141相乘，相乘之結果傳送至FADD 142，FADD 142將從FMUL 141傳送而來之相乘結果一個接一個地相 加0 例如，當逐次接收a0到an與b0到bn以當作算術元素 時，FMAC 140a獲得以下計算結果： a0.b0+al.bl + a2.b2H— +a(n- l).b(n-l)+an.bn FMAC 140a到140d輸出計算結果至分別形成其配對之暫 存器。 經由使用選擇器130a與130b，在内部乘運算與矩陣運 算期間FMAC 140a到140d執行下列運算。 當執行内部乘運算時，FMAC 140a將經由選擇器130a 與130b而來自於暫存器120a到120d所提供之兩個向量元 素值相乘’並將相乘結果一個接一個地相加。此外，計算 這些相乘的數目與額外執行也是可能的，而使得内部乘運 算所進行之情況變成可視的，以及阻止下一個指令啟動直 -17 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 571202
到完成内部乘運算。 當執行矩陣運算時，FMAC 140a到140d將經由成對之四 度空間座標值而來自於相關之暫存器120a到12〇d所接收 <轉換矩陣元素值予以相乘，並將相乘結果一個接一個地 相加。 内部儲存裝置150接收多邊形垂直座標值、使用於矩陣 運算之轉換矩陣元素值、來自於主記憶體u等向量元素 值之幾何處理所需之資料，並在控制電路11〇控制下記錄 廷些值。此外，内部儲存裝置15〇接收並記錄來自於暫存 器120a到120d之計算結果，計算結果經由内部儲存裝置 150傳送至主記憶體丨丨。 在内邵儲存裝置150與主記憶體U之間執行直接記憶 體存取轉換，這動作允許高速資料傳送/接收，並且對於 影像處理等需要大量資料處理而言是很方便的。 當平行算術裝置l〇〇a以數學運算式2執行内部乘運算 時，也就是介於向量A(Ax、Ay、Az、Aw)與向量Β(Βχ、Β”
Bz、Bw)間之内部乘運算，將解釋了處理程序，圖*便為 這種處理程序之流程圖。 平仃算術裝置100a經由直接記憶體存取轉換接收儲存 於主記憶體11中向量A(Ax、Ay、Az、Aw)與向量Β(Βχ、
By、ΒΖ、Bw)之元素值，並記錄内部儲存裝置15〇中之元 素值（步驟S101)。 暫存為120a到120d從儲存於内部儲存裝置15〇中之向 量a(Ax、Ay、Az、Aw)與向量Β(βχ、办、&、㈣之向量 -18 -
571202 A7 B7 五、發明説明（16 ) 元素值之間接收指定給各自的暫存器之元素值。也就是 說，暫存器120a接收Αχ與Bx，暫存器120b接收Ay與 By，暫存器120c接收Az與Bz，暫存器120d接收Aw與 Bw(步驟 S102)。 選擇器130a與130b從暫存器120a到120d之中選擇一 個，接收即將記錄於所選擇的暫存器中之向量A與向量B 之元素值，並提供元素值給FMAC 140a。控制電路110根 據内部乘運算進行之情形以決定從暫存器120a到120d之 中該選擇何者。在控制電路110控制下，選擇器130a與 130b從暫存器120a到120d之中選擇一個。在此，選擇器 130a與130b選擇暫存器120a，接收Αχ與Bx並優先將Αχ 與 Bx 提供至 FMAC 140a(步驟 S103)。FMAC 140a 使用 FMUL 141與FADD 142(步驟S104)執行在Αχ與Bx間之乘數運 算，在執行第一次FADD 142之前，FMAC 140a之内部狀 態已經清除。 在内部乘數運算進行之後，FMAC 140a決定内部乘運算 是否已經完成（步驟S105)，内部乘運算是否已經完成可經 由了解屬於内部乘運算之向量元素值數目而決定^計算已 經執行的乘數運算之相乘數目，並在當計算數等於向量元 素值時輸入，而這些都是在内部乘運算已經完成時決定， 這使得從計算數去了解應該從哪一個暫存器取出下一個 元素值變得可能。内部乘運算是否已經完成之決定結果傳 送至在控制電路11 〇。 在此案例中，内部乘運算尚未完成（步驟S105 :否），因 -19 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 571202 A7 B7 五、發明説明（17 ) 此控制電路110允許選擇器130a與130b選擇暫存器120b。 在控制電路110控制下，選擇器13〇a與130b選擇暫存器 120b，接收Ay與By並將Ay與By提供至FMAC 140a。當 FMAC 140a 接收 Ay 與 By 時，FMUL 141 與 FADD 142 執行 乘數運算以獲得Ax.Bx+Ay.By。同樣地，重複步驟1〇3至 步驟1 05直到完成内部乘運算以便獲得Ax·Bx+Ay·By+ Az.Bz+Aw.Bw ο 一旦確定内部乘運算已經完成（步驟S105 :是），FMAC 140a將汁鼻結果輸出至暫存器12〇a(步驟S106)。在輸出之 後，FMAC 140a清除内部狀態（步驟S107)，輸出的計算結 果從暫存器120a輸入至内部儲存裝置15〇中並傳送至主記 憶體11。 如此便完成了内部乘運算。 由於提供了選擇器130a與13〇b，使得用以執行内部乘 運算之不同元素值間之計算變得更為簡單。在暫存器12〇a 與FMAC 140a之間提供選擇器i30a與130b，但是此具體 實施例並不止於此，選擇器13〇a與130b也能在暫存器120b 與 FMAC 140b、暫存器 120c 與 FMAC 140c、暫存器 120d 與FMAC 140d之間提供。 當執行矩陣運算時，選擇器130a與130b總是選擇暫存 器120a ’僅將記錄於暫存器i2〇a中之算術元素提供至 FMAC 140a’而不將記錄於其他暫存器120b至120d中之算 術元素提供至FMAC 140a，記錄於其他暫存器120b到120d 之算術元素將取送至與其各別成組配對之FMAC 140b到 -20 - 本纸張尺度適用中國國家榇準(CNS) A4規格(210 X 297公釐） 裝 訂
571202 A7 B7 五、發明説明（18 ) 140d。 例如當數學運算式1中之矩陣運算執行時，暫存器120a 記錄轉換矩陣第一列之元素值（Mil、M12、M13、M14)以 及四度空間座標之座標值（Vx、Vy、Vz、Vw)。暫存器120b 記錄轉換矩陣第二列之元素值（M21、M22、M23、M24)以 及四度空間座標之座標值（Vx、Vy、Vz、Vw)。暫存器120c 記錄轉換矩陣第三列之元素值（M31、M32、M33、M34)以 及四度空間座標之座標值（Vx、Vy、Vz、Vw)。暫存器120d 記錄轉換矩陣第四列之元素值（M41、M42、M43、M44)以 及四度空間座標之座標值（Vx、Vy、Vz、Vw)。 FMAC 140a到140d連續地接收元素值，以及記錄於與 FMAC 140b到140d其各別成組配對之暫存器120a到120d 之座標值，並執行運算。假定以FMAC 140a為例，FMAC HOa經由選擇器130a與130b從暫存器120a接收Mil與 Vx，並使用FMUL141計算Mll.Vx，FMAC 140a將此傳送 至FADD 142。隨後FMAC 140a接收M12與Vy，計算 M12.Vy，將此傳送至 FADD 142，並計算 Mll.Vx+M12.Vy。 隨後FMAC 140a對M13與Vz、M14與Vw執行相同計算， 並計算 Mll.Vx+M12.Vy+M13.Vz+M14.Vw，其他 FMAC 140b 到140d執行相同的運算。因此，FMAC 140a到140d便能 如同傳統技藝般以同樣的速度平行地執行4x4矩陣運算。 如上所述，平行算術裝置l〇〇a為選擇性地執行矩陣運 算與向量内部乘運算之裝置。平行算術裝置l〇〇a至少具 有暫存器120a到120d，可於矩陣運算期間記錄轉換矩陣 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 571202 A7 _B7___ 五、發明説明（19 ) 之元素值以當作算術元素，並在内部乘運算期間記錄向量 元素以當作算術元素。FMAC 140a到140d接收記錄於暫存 器120a到120d之算術元素，並執行乘數運算。選擇器130a 與130b從暫存器120a到120d選擇一個暫存器，並提供暫 存於所選擇的暫存器中之算術元素至FMAC 140a。暫存器 120b到120d與FMAC 140b到140d形成一對一的關係，選 擇器130a與130b於矩陣運算期間將記錄於暫存器120a中 之轉換矩陣元素值提供至FMAC 140a，並以循環方式一個 接一個地選擇暫存器120a到120d，並在内部乘運算期間 將記錄於所選擇的暫存器中之向量元素值提供至FMAC 140a， 以此方式所提供之選擇器130a與130b使得選擇性地執 行矩陣運算與内部乘運算變得可能。 <具體實施例2> 圖5為根據另一個具體實施例平行算術裝置l〇〇b之方 塊圖。 對比於圖2中所示之平行算術裝置l〇〇a，平行算術裝置 100b只在暫存器120b到120d之輸出端上所提供之暫時暫 存器160b到160d有所不同。 平行算術裝置l〇〇b架構以暫存器120a到120d，暫存器 120a到120d記錄算術元素FMAC 140a到140d，算術元素 FMAC 140a到140d依據記錄於這些暫存器120a到120d中 之算術元素執行乘數運算，選擇器130a與130b插入於暫 存器120a與FMAC 140a之間，暫時暫存器160b到160d插 -22 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 571202 A7 __ B7 五、發明説明（20 ) 入於暫存器120b到120d與FMAC 140b到140d之間。選擇 器130a與130b從暫存器120a與暫時暫存器160b到160d 之間選擇出一個，並將記錄於所選擇的暫存器120a或暫 時暫存器160b到160d中之算術元素輸入至FMAC 140a， 這些元素的運作是由控制電路110所控制。 暫時暫存器160b到160d與暫存器120b到120d有一對 一的關係，暫時暫存器160b到160d暫時地儲存記錄於其 各自暫存器120b到120d中之算術元素，當這些送往FMAC 140b到140d或選擇器130a與130b時。 由於暫時暫存器160b到160d暫時地記錄來自於暫存器 120b到120d之算術元素，即使並未從暫存器i2〇b到120d 取走算術元素以便在同一段時間進入FMAC 140a，如同是 在内部乘運算情況中。暫存器120b到120d之讀取埠並未 於内部乘運算時為算術元素所佔據，因此當FMAC 140a執 行矩陣運算時，其他FMAC 140b到140d從暫存器120b到 120d接收下一個算術元素，以便允許乘數運算。 上述具體實施例已經描述使用平行算術裝置1〇〇作為範 例之娱樂裝置，但本發明並未受限於此，且本發明之平行 算術裝置可使用任何執行平行算術處理以及至少執行矩 陣運算與向量内部乘運算之資訊處理器。此外，暫存器與 乘數運算器（FMAC)之成對數並未受限於四個，但是成對數 可根據經由相關裝置所執行之處理而決定。 此外，平行算術裝置100也可經由促使電腦執行本發明 之電腦程式而實施。經由介於記錄於電腦可存取記錄媒體 -23 - 本紙張尺度適用中國國家襟準(CNS) A4規格(210 X 297公釐) 571202 A7 B7 五、發明説明（21 ) 之電腦程式，例如磁碟裝置或半導體記憶裝置，以及合併 於電腦中之控制程式（作業系統等）間之共同運算，此具體 實施例形成一功能性方塊，以符合在電腦上之具有許多 FMAC之選擇器130a與130b。 如上所述，當如同傳統技藝般有效地執行矩陣運算時， 本發明可輕易地執行向量内部乘運算。 在不達背本發明主要的精神與範圍下，允許不同的具體 實施例與修改。上述具體實施例打算圖解本發明，而不受 限於本發明之範圍。本發明之範圍經由專利申請範圍而非 具體實施例所表示，在本發明專利申請範圍之相等意義内 與專利申請範圍内所產生的·許多修改是在本發明範圍之 内0 -24 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
Claims (1)
- 571202 f 090127301號專利令請案 含8 請專利範圍替換本(92年5月)C8 六 --1 • 一種包括複數組用以記錄即將運算之算術元素之記錄 裝置以及依據記錄於該記錄裝置中之算術元素用以 仃乘數運算之運算裝置之平行算術裝置，其中從所有成 ，之記錄裝置中選擇出—個，選擇裝置用以將記錄於所 選擇的ϋ中之算術元素輸入至插人於記錄裝u & 何一組成對之運算裝置間之該成對之運算裝置。/、 2·如申4專利範圍第i項之平行算術裝置，其中用以暫 地將記錄於成對之記錄裝置中之算術元素，以記錄起來 义暫時記錄裝置，係插入於記錄裝置與該成對之運算裝 置之間，其中該選擇裝置並未插入；以及 當選擇出成對之記錄裝置時，其中該選擇裝置並未插 入，選擇裝置以此方式架構起來，以便將記錄於該暫時 記錄裝置中之算術元素輸入至運算裝置。 、 3·如申4專利㈣第丨項之平行算術裝置，其中所有成對 又C錄裝置於矩陣運算期間記錄屬於該矩陣運算之第 一异術兀素，以及於向量内部乘運算期間記錄屬於該内 部乘運算之第二算術元素， 於矩陣運算期間，選擇裝置以此方式架構起來，以便 將來^該自有之記錄裝置之第一算術元素輸入至自有 义運异裝置；同樣方式於内部乘運算期間以循環方式一 個接一個地選擇所有成對之記錄裝置，並將來自所選擇 的记錄裝置之第二算術元素輸入至自有之運算裝置。 4.如申凊專利範圍第丨項之平行算術裝置，其中每個運算 裝置以一獨互於指定於使用記錄於該組記錄裝置中之 丨X 297公釐） 571202算術元素之内容執行運算。 5. 如申請專利範圍第4項之平行算術裝置，其中該運算是 與四度空間座標元素其中之一聯合的。 6. —種選擇性地執行矩p車運算與向*内部乘運算之平行 算術裝置，包括： 於矩陣運异期間用以記錄屬於該矩陣運算之第一算 術兀素，以及於内部乘運算期間用以記錄屬於該内部乘 運异之第一异術元素之記錄裝置； 與上述记錄裝置形成一對一關係之運算裝置，以便於 矩陣運算，間經由每個運算裝置輸人記錄於相關記錄 裝置中之第-算術元素以執行乘數運算，以及於内部乘 運算期間經由已決定㈣算裝置輸人記錄於所有記錄 裝置中之第二算術元素以執行乘數運算；以及 、於該矩陣運算期間用以選擇符合已決定的運算裝置 之記錄裝置’並將記錄於此記錄裝置中之第—算術元素 輸入至已f定的運算裝置中，以及於該内部乘運算期 馬以循環万式-個接—個地選擇記錄裝置，並將記錄 於所選擇的記錄裝置中之第二算術元素輸人至已決定 的運算裝置中之選擇裝置。 7. 其中算術元素 執行浮點數之 如申請專利範圍第6項之平行算術裝置， 是以浮點數表示，架構以該運算裝置以便 乘數運算。 由執行 關於用 8· —種在娱樂影像上經 之矩陣運算以及執行 關於物體形狀和位置座標 未表示物體影像向量之内 -2 -571202 部乘運算而執行 像處理之娛樂裝置，包括： 万；矩睁運算期 十、^ Ί忑綠屬於該矩陣運算之第一算術元 素以及於内部乘 水建异期間記錄屬於該内部乘運算之第 二异術元素之暫存器； 不 與上述暫存哭开彡 、♦ # 叩7成一對一關係之乘數運算器，於矩陣 運异期間细山益 〔丨干 ^ 、: 母個乘數運算器輸入記錄於相關暫存器 βπ 自、-1L·- — j. 斤Η兀素以執行乘數運算，以及於内部乘運笪 期間經由已決佘# + 异 、々 疋的乘數運算器輸入記錄於所有暫存器 中（第二算術元素以執行乘數運算；以& 〇 万、:矩陣運算期間選擇符合已決定的乘數運算器之 暫存:’並將記錄於此暫存器中之第一算術元素輸入至 已^走的乘數運异器中，以及於該内部乘運算期間，以 循％方式一個接一個地選擇暫存器，並將記錄於所選擇 的％存时中之第二算術元素輸入至已決定的乘數運 器中之選擇器。 9. 一種在娛樂影像上經由執行介於矩陣與座標值間之矩 陣運算以便執行物體位置和形狀之座標轉換以及執行 介於物體表面垂直向量與光表面之平行向量間之内部 乘運算以便決定物體表面之顯示模式而執行影像處理 之娛樂裝置，包括： 於矩陣運算期間記錄座標值與符合該矩陣任何一列 之元素值，以及於内部乘運算期間記錄垂直向量與符合 該平行向量任何一個·元素之元素值之暫存器； 與上述暫存态形成一對一關係之乘數運算器，於矩陣 -3 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) ~ ---- —裝六、申請專利範園 :异现經由每個乘數運算器輸入記錄於相關暫“ =厘標值以執行乘數運算，以^内部乘運算期間二 :已決定的乘數運算器輸入記錄於所有暫存器中之： 直向量與平行向量之元素值以執行乘數運算； 於該矩陣運算期間選擇符合已決定的乘數運算器之 暫存器，並將記錄於此暫存器中之座標值輸入至已決= 的乘數運算器中，以及於該内部乘運算期間，以循環= 式一個接一個地選擇暫存器，並將記錄於所選擇的暫存 裔中之垂直向量與平行向量之元素值輸入至已決定 乘數運算器中之選擇器。 10.—種允許矩陣運算與向量内部乘運算選擇性地執行並 經由具有許多運算裝置之裝置而執行之處理方法，包 之步驟為： 於矩陣運算期間經由依據特徵指定算術元素至運算 裝置，輸入屬於該矩陣運算之算術元素，以便依據指定 的弄術元素執行乘數運算；以及 於内邵乘運算期間，輸入屬於已決定的運算裝置中之 内邵乘運算之算術元素，以允許運算裝置依據算術元素 執行乘數運算。 “ 11 · 一種電腦可讀取記錄媒體，其記錄一可選擇性地執行矩 障運算與向量内部乘運算並使得電腦具有運算裝置之 電腦程式，以便執行： 於矩陣運算期間經由依據特徵指定算術元素至運算 裝置，輸入屬於該矩陣運算之算術元素，以便依據指定 -4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 571202 申請專利範圍 的算術元素執行乘數運算之步驟；以及 於内部乘運算期間，輸入屬於已決定的運算裝置中之 内邵乘運算之算術元素，以允許運算裝置依據算術元素 執行乘數運算之步驟。 12. -種可選擇性地執行矩陣運算與向量内部乘運算並建 構在口併具有弁多運算裝置之電腦内之半導 便執行： 於矩陣運算期間經由依據特徵指定算術元素至運算 裝^，輸人屬於該矩陣運算之算術元素，以便允許每個 以 運算裝置依據指定的算術元素執行乘數運算之 及 於内部乘運算期間，輸入屬於已決定的運算裝置中 内部乘運算之算術元素，以允許運算裝置依據算術元 執行乘數運算之步驟。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335787 | 2000-11-02 | ||
| JP2001318590A JP3338043B2 (ja) | 2000-11-02 | 2001-10-16 | 並列演算装置、エンタテインメント装置、演算処理方法、コンピュータプログラム、半導体デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW571202B true TW571202B (en) | 2004-01-11 |
Family
ID=26603342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090127301A TW571202B (en) | 2000-11-02 | 2001-11-02 | Parallel arithmetic apparatus, entertainment apparatus, processing method, computer-readable recording medium and semiconductor device |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20020143838A1 (zh) |
| EP (1) | EP1335299A4 (zh) |
| JP (1) | JP3338043B2 (zh) |
| KR (1) | KR100882113B1 (zh) |
| CN (1) | CN1320479C (zh) |
| AU (1) | AU2002212702A1 (zh) |
| TW (1) | TW571202B (zh) |
| WO (1) | WO2002037317A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1546863B1 (en) | 2002-09-24 | 2010-01-20 | Interdigital Technology Corporation | Computationally efficient mathematical engine |
| JP4046716B2 (ja) * | 2004-10-06 | 2008-02-13 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置およびデータ伝送方法 |
| JP3768516B1 (ja) | 2004-12-03 | 2006-04-19 | 株式会社ソニー・コンピュータエンタテインメント | マルチプロセッサシステムとそのシステムにおけるプログラム実行方法 |
| JP2007122209A (ja) * | 2005-10-26 | 2007-05-17 | Nec System Technologies Ltd | ３次元グラフィックス描画装置、その方法及びプログラム |
| JP4981398B2 (ja) * | 2006-10-05 | 2012-07-18 | 日本電信電話株式会社 | 並列演算システム |
| KR100919236B1 (ko) * | 2007-05-22 | 2009-09-30 | 한국전자통신연구원 | 병렬 프로세서를 이용한 3차원 그래픽 기하 변환 방법 |
| CN102722412A (zh) | 2011-03-31 | 2012-10-10 | 国际商业机器公司 | 组合计算装置和方法 |
| US8893083B2 (en) * | 2011-08-09 | 2014-11-18 | International Business Machines Coporation | Collective operation protocol selection in a parallel computer |
| CN102411558B (zh) * | 2011-10-31 | 2015-05-13 | 中国人民解放军国防科学技术大学 | 面向向量处理器的大矩阵相乘的向量化实现方法 |
| US9411726B2 (en) * | 2014-09-30 | 2016-08-09 | Samsung Electronics Co., Ltd. | Low power computation architecture |
| US20230056246A1 (en) * | 2021-08-03 | 2023-02-23 | Micron Technology, Inc. | Parallel matrix operations in a reconfigurable compute fabric |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3763365A (en) * | 1972-01-21 | 1973-10-02 | Evans & Sutherland Computer Co | Computer graphics matrix multiplier |
| US6556044B2 (en) * | 2001-09-18 | 2003-04-29 | Altera Corporation | Programmable logic device including multipliers and configurations thereof to reduce resource utilization |
| JPS58207177A (ja) * | 1982-05-28 | 1983-12-02 | Nec Corp | 演算装置 |
| US5278781A (en) * | 1987-11-12 | 1994-01-11 | Matsushita Electric Industrial Co., Ltd. | Digital signal processing system |
| US5222230A (en) * | 1988-01-29 | 1993-06-22 | Texas Instruments Incorporated | Circuitry for transferring data from a data bus and temporary register into a plurality of input registers on clock edges |
| US5311459A (en) * | 1992-09-17 | 1994-05-10 | Eastman Kodak Company | Selectively configurable integrated circuit device for performing multiple digital signal processing functions |
| JPH07141325A (ja) * | 1993-11-17 | 1995-06-02 | Oki Electric Ind Co Ltd | 信号処理装置 |
| JP3649478B2 (ja) * | 1995-07-20 | 2005-05-18 | 株式会社ソニー・コンピュータエンタテインメント | 画像情報処理装置及び画像情報処理方法 |
| US6247036B1 (en) * | 1996-01-22 | 2001-06-12 | Infinite Technology Corp. | Processor with reconfigurable arithmetic data path |
| JP3203180B2 (ja) * | 1996-03-27 | 2001-08-27 | 三菱電機株式会社 | 幾何学演算装置 |
| DE19625569A1 (de) * | 1996-06-26 | 1998-01-02 | Philips Patentverwaltung | Signalprozessor |
| US5889689A (en) * | 1997-09-08 | 1999-03-30 | Lucent Technologies Inc. | Hierarchical carry-select, three-input saturation |
| CN1109990C (zh) * | 1998-01-21 | 2003-05-28 | 松下电器产业株式会社 | 运算装置及运算方法 |
| JP3287305B2 (ja) | 1998-04-23 | 2002-06-04 | 日本電気株式会社 | 積和演算装置 |
| US6477203B1 (en) * | 1998-10-30 | 2002-11-05 | Agilent Technologies, Inc. | Signal processing distributed arithmetic architecture |
| US6526430B1 (en) * | 1999-10-04 | 2003-02-25 | Texas Instruments Incorporated | Reconfigurable SIMD coprocessor architecture for sum of absolute differences and symmetric filtering (scalable MAC engine for image processing) |
| US6557022B1 (en) * | 2000-02-26 | 2003-04-29 | Qualcomm, Incorporated | Digital signal processor with coupled multiply-accumulate units |
| US6606700B1 (en) * | 2000-02-26 | 2003-08-12 | Qualcomm, Incorporated | DSP with dual-mac processor and dual-mac coprocessor |
-
2001
- 2001-10-16 JP JP2001318590A patent/JP3338043B2/ja not_active Expired - Fee Related
- 2001-11-01 US US10/035,453 patent/US20020143838A1/en not_active Abandoned
- 2001-11-02 TW TW090127301A patent/TW571202B/zh not_active IP Right Cessation
- 2001-11-02 AU AU2002212702A patent/AU2002212702A1/en not_active Abandoned
- 2001-11-02 EP EP01980956A patent/EP1335299A4/en not_active Withdrawn
- 2001-11-02 CN CNB01803389XA patent/CN1320479C/zh not_active Expired - Fee Related
- 2001-11-02 KR KR1020027007926A patent/KR100882113B1/ko active IP Right Grant
- 2001-11-02 WO PCT/JP2001/009616 patent/WO2002037317A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| CN1320479C (zh) | 2007-06-06 |
| JP2002202964A (ja) | 2002-07-19 |
| KR20020069217A (ko) | 2002-08-29 |
| WO2002037317A1 (fr) | 2002-05-10 |
| KR100882113B1 (ko) | 2009-02-06 |
| US20020143838A1 (en) | 2002-10-03 |
| EP1335299A1 (en) | 2003-08-13 |
| EP1335299A4 (en) | 2009-09-23 |
| CN1394314A (zh) | 2003-01-29 |
| JP3338043B2 (ja) | 2002-10-28 |
| AU2002212702A1 (en) | 2002-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI386862B (zh) | 於圖像管線中以方塊為基礎之精確成像 | |
| TW571202B (en) | Parallel arithmetic apparatus, entertainment apparatus, processing method, computer-readable recording medium and semiconductor device | |
| US7333108B2 (en) | Entertainment apparatus, object display device, object display method, recording medium and character display method | |
| JP3543942B2 (ja) | 画像生成装置 | |
| TW591547B (en) | Method and apparatus for the implementation of full-scene anti-aliasing supersampling | |
| CN101116112B (zh) | 绘制装置及绘制方法 | |
| EP1040855A2 (en) | Game apparatus, game display control method, and computer-readable storage medium | |
| JP2001319243A (ja) | 画像生成装置、画像生成装置におけるジオメトリ処理形態の切換方法、記録媒体、コンピュータプログラム、半導体デバイス | |
| TWI242722B (en) | Data communication system and method, and recording medium | |
| US20020130870A1 (en) | Information processing system, integrated information processing system, method for calculating execution load, and computer program | |
| GB2435335A (en) | Multi-processor emulation by a multi-processor | |
| EP1573678A2 (en) | Display of images according to level of detail | |
| EP1331606A1 (en) | Image processing method for realizing quick bump mapping, image processing device, computer program, and semiconductor device | |
| TWI221588B (en) | Apparatus and method for rendering antialiased image | |
| KR20190120166A (ko) | 델타 색상 압축의 비디오 적용 | |
| JP2004280157A (ja) | 画像処理装置 | |
| JP2001252463A (ja) | ゲーム装置、指定位置の判定方法、及び記録媒体並びにプログラム | |
| US6728420B2 (en) | Image processing apparatus, image processing method, recording medium and its program | |
| JP2004356673A (ja) | 動きベクトル検出方法及び同方法を用いた画像処理装置 | |
| JP3938915B2 (ja) | 描画用計算装置、コンピュータプログラム及び記録媒体 | |
| JP3468985B2 (ja) | グラフィック描画装置、グラフィック描画方法 | |
| WO2024212665A1 (zh) | 图像缩放方法、装置、设备及存储介质 | |
| JPH0435792B2 (zh) | ||
| JPH08161465A (ja) | 画像データファイル作成方法、記録媒体及び画像作成方法 | |
| JPS61150076A (ja) | 画像デ−タサンプリング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |