TW564510B - Method for performing an alignment measurement of two patterns in different layers on a semiconductor wafer - Google Patents

Method for performing an alignment measurement of two patterns in different layers on a semiconductor wafer Download PDF

Info

Publication number
TW564510B
TW564510B TW091109332A TW91109332A TW564510B TW 564510 B TW564510 B TW 564510B TW 091109332 A TW091109332 A TW 091109332A TW 91109332 A TW91109332 A TW 91109332A TW 564510 B TW564510 B TW 564510B
Authority
TW
Taiwan
Prior art keywords
exposure
alignment
measurement
alignment structure
domain
Prior art date
Application number
TW091109332A
Other languages
English (en)
Inventor
Thorsten Schedel
Rolf Heine
Sebastian Schmidt
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW564510B publication Critical patent/TW564510B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046Strategy, e.g. mark, sensor or wavelength selection
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/30Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/33Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

564510 A7 B7 五、發明説明(彳 ) 本發明係關於一種在半導體晶圓上不同層中執行兩個圖 樣的對準測量之方法,其包含一組具有針對該對準測量而 選擇之固定數目的曝光域,每一該曝光域均備有至少一個 對準結構。 在整份文件中,術語「對準結構」是指用來在半導體晶 圓上確認絕對或相對位置的任何測量標誌,例如曝光工具 中用來在一平臺上對準晶圓的對準標誌,或用來比較不同 層中兩圖樣之差異的覆蓋層目標,或藉由與一庫存或參考 晶圓的參考資料相比較,而測量晶圓上之絕對位置的定位 標諸。 由於積體電路的最小結構尺寸快速地縮小,故對於以一 光罩圖樣進行半導體晶圓的精密曝光設立了嚴格的要求。 吾人通常將一專用對準標誌對齊另一個對準標誌,而達成 精確的覆蓋層,其中先前的曝光步驟(亦即最近層)已將專用 對準標誌建造於晶圓表面上,另一個對準標誌則與目前步 驟中即將投影於晶圓上的光罩圖樣有關。 在一曝光工具中進行曝光之前,會先比較最近層上已建 造之對準標誌與目前層上尚未投影之虛擬對準標誌的位 置,以執行半導體晶圓的此一對準動作。 曝光之後,可在一覆蓋層工具中監視所執行之對準操作 的精確度,其中吾人可測量相關對準標誌一現在兩者均已 建造於隨後的各層中一在X和y方向上的位置,並將其間的 差距與一臨界值相比較。 目前的覆蓋層規格要求高檔產品的最大覆蓋層公差為35 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
到50奈米。對準標誌通常置於切割線或晶圓上各曝光域的 框線’在曝光對準與覆蓋層控制期間會量測其位置差距。 曝光期間常見的對準程序為選擇一組在先前的曝光步驟中 已經建造’且具有預定數目之位置的曝光域。吾人在這些 (例如九個)曝光域中的每一個曝光域内,透過光學儀器沿著 X和y方向測量四個對準標誌,並與其虛擬對應標誌比較。 決定目前即將投射之層相對於先前之層的位置差距、位 移、縮放比例及旋轉之後,即可調整晶圓平臺的位置與移 動。 與所選取之曝光域有關,且為對準操作而決定的資訊通 常由對準控制軟體列表及讀出,此軟體會自動執行每一對 準測量。 類似的程序對於覆蓋層控制也有效。在幾種後處理步驟 中,例如化學機械研磨(CMP)或蝕刻,先前的曝光步驟所 製造的對準標誌常會損壞或模糊掉,特別是如果發生了一 些製程改變。在這些情況下,對準標誌的結構必須適應製 程及其改變,因此可能會產生劣化的對準標誌。故在許多 情況下,充分的對準程序或覆蓋層控制是不可行的,特別 是如果上述製程系統化地發生,例如在晶圓的邊緣。因此 對準品質變差,造成晶圓良率降低。 為避免這個問題,若覆蓋層或對準控制程式無法偵測到 預先選擇的曝光域和對準標誌,或發生兩次測量結果很差 的信號時,通常會發出其他信號。不幸的是,接下來系統 即需要操作員輸入如何處理目前狀況,這樣會耗費寶貴的 -5 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 時間,也需要較多的操作人員。 居=:標為減少半導體晶圓的對準測量 或覆盡層測量所需的時間,以及增加晶圓良率。 一 ^目標可藉由-種在半導體晶圓上不同層中執行個 圖樣之對準測量的方法而予解決,此方法包含具有針對該 對準測量而選擇之固定數目的_組曝光域,且包含下列步 驟·將半導體晶圓提供給處理卫具,以執行該對準測量; 在具有較數目的-組曝光域中的第_個曝光域内選擇一 第-對準結構;使㈣第—對準結構執行偏移量測量,並 發出-錯誤信號,代表該偏移4測量因對準結構品質不良 不可行或產:t超出公差範圍之偏移量的情況;回應 該錯誤信號’而選擇-第二曝光域做為替代物,此第二曝 光域並不包含在該半導體晶圓上的_組曝光域内,但第一 曝光域除外;在該第二曝光域内選擇一第二對準結構;使 用該第二*f準結構執行偏移量測量,並繼續測量該組曝光 域中下一個曝光域内一對準結構的第二相對偏移量。 根據本發明,若無法執行偏移量的測量,則選擇一不同 的對準結構或等效的對準標誌。例如,這可能是由於上述 模糊掉或損壞的效果。吾人並不向操作員發出警報,以中 斷曝光製程,而是選擇一替代對準結構,且仍可提供足夠 量的資訊,俾於對準步驟期間執行調整決定,或在度量檢 驗中完整地描繪覆蓋層的特性。 為使對準標誌在整個晶圓地圖上的位置儘可能地保持恆 定’可從發生錯誤的同一曝光域選擇第二對準結構。由於 -6 - 本紙張尺度適用中® ®家標準(CNS) A4規格(210 X 297公着) 564510 A7 B7 五、發明説明匕 ) 4 測量額外的對準標誌只需數秒鐘,並仍可保持整體的品 質,故相較於操作員的介入,可節省大量的時間。 若從位置在損壞或模糊掉之對準標誌附近的同一曝光域 選擇對準標誌,則最為理想。但第二對準結構亦可從不同 的曝光域選擇,而此曝光域並非預先選擇之一組曝光域的 一部分。在此種情況下,所選擇之曝光域的總數亦保持不 變,俾使執行對準操作所需之位置資訊的量維持恆定。 本方法最好在覆蓋層或對準控制程式内實作,此程式可 從一已儲存好的表格中選擇需要的曝光域及對準標誌。若 發出錯誤信號,代表對準結構品質不良或違反偏移量公差 等問題,則選擇一替代曝光域及對準標誌,該曝光域及對 準標誌最好事先儲存於同一表格内,因而與起初的固定一 組曝光域及對準標誌有關聯。在此一範例中,一組曝光域 中的每一個曝光域皆有自己的替代曝光域。 本方法可應用於半導體晶圓製造之製程工具的任何對準 或覆蓋層測量。此方法不限於曝光工具或覆蓋層度量工 具,亦可使用於其他度量工具的對準程序,例如缺陷檢 驗、掃描電子顯微鏡或需要對準的處理工具,因為它們會 影響晶圓表面的不同部分。 第二曝光域相對於第一曝光域的位置,可有利地適應具 損壞或模糊化作用之製程可以預期的問題,例如其可為晶 圓地圖上同一列的下一個曝光域,或一般而言可選擇沿晶 圓中心方向或反方向上的下一個曝光域《第二曝光域亦可 能隨機選擇,且因此始終考慮到:某一曝光域若已屬於預 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 564510 A7 B7 五、發明説明(5 ) 先選擇之固定數目的一組曝光域,則該曝光域不得測量兩 次。另一方面,吾人考慮第二對準標誌亦呈現模糊化或損 壞的情況。根據本發明,吾人即選擇具有第三對準結構的 第三曝光域,以執行不同層中之對準標誌的偏移量測量。 選擇其他曝光域做為替代物的程序可以繼續下去,直到吾 人達到替代曝光域的臨界數目,代表顯然所有對準標誌都 已模糊掉,或吾人可能將錯誤的光罩圖樣投影在於已經製 造之晶圓表面的情況。 吾人考慮一種精細改進本發明之構想的方法,此方法與 一自我學習系統有關,該系統使用重複執行本發明之方法 所得的結果做為一神經網路的輸入。神經網路使用根據本 發明的方法加以訓練。例如,若所選擇的曝光域重複造成 測量錯誤或者會導致對準不當的移動標誌,則該系統會改 變替代曝光域的選擇,或甚至預定之一組曝光域的選擇, 俾對於此種狀況作出反應。同法對曝光域内之對準標誌的 選擇也有效。此構想可藉由模糊邏輯來實現。 由於吾人可藉由曝光域及其替代物的選擇來維持(甚至改 進)對準與覆蓋層的品質,故晶圓良率增加,且系統維護或 修理所花的時間可以有利地縮短。 從相關的申請專利範圍中,可明顯看出進一步的優點及 特色。 參考以下有關本發明之具體實施例的描述及其附圖,將 可更為明瞭本發明,其中 圖1顯示品質不良的第一對準結構,造成選擇在同一曝光 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 564510 A7 B7 五、發明説明(6 域(左下)或不同曝光域(右下)内的不同對準結構, 圖2顯示一半導體晶圓的曝光域地圖,其中i代表具有被 選擇進行測量之對準結構的曝光域,2或3代表一替代物, 圖3顯示一為使替代目標與標準目標匹配而建立的圖形。 圖1上方顯不一對準結構2〇,吾人將此結構實作為一將於 度量衡工具中測量的覆蓋層目標,由於先前的處理步驟導 致其品質不良。對準結構20係置於一半導體晶圓丄上每一曝 光域2的切割線的左上角。在此範例中,對準結構2 〇包含 a)4個安排為正方形的雙溝槽,此雙溝槽係於先前建造的 0.14微米DRAM·圖樣的深溝槽層内形成,以形成一參考目 標31,以及b)光阻層上的四個較小,但以同樣方式建造的 長條’此長條為閘極接觸層,在a)所給定的正方形内,以 形成一光阻目標30。 覆蓋層測量包含測量光阻目標3 〇的中心相對於先前形成 之層上已建造之參考目標31的偏移值。雖然在圖i上方的 SEM影像中’光阻圖案30清晰可見,但先前建造之層上的 參考目標31由於最近的曝光過程中發生了局部焦點,或由 於化學機械研磨(CMP)而被擦掉,致呈現的結構對比不 良。 若對準結構20位於曝光域2(為對準量測選擇之一組曝光 域10的一部分)内,如圖2所示,則很難執行各層圖樣3〇、 31中心位置之χ-y-偏移量測量。特別是先前建造之圖樣的 參考目標3 1中心位置難以決定。因此度量衡工具的控制單 元會產生一錯誤信號,指示因為對準結構提供的品質不良 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 564510 A7 ____B7 五、發明説明(7 ) 或根本無法偵測,故偏移量測量為不可行。錯誤信號接著 由控制程式評估,此程式可使用—份表格,立中包含在一 替代曝光域11内之第二對準結構2lb的位置,此位置唯—盘 先前的曝光域1G有關聯。對兩個對準結構2Q、2ib而言了 在曝光域10、11内的相對位置均相同。 若特別局部的現象(例如焦點)導致對準結構20被擦掉的 問題,則在-距離夠遠之曝光域内相對應的對準結構2 進行對準測量的可能性,將比在第一曝光域内大得多。 圖1右下角之對準結構211)的情況下,很容易測量兩:中、、 位置,亦即光阻目標30與雙溝槽參考目標3lb的中心位置二 故可達成精確的覆蓋層決定。因此在圖丨中,度量衡工具抑 制程式回應錯誤信號而執行的曝光域間更換1〇1,可提供^ 度的自動化,因此可節省時間,並改進產品品質。 八同 圖1中本發明的另一具體實施例顯示於左下角。由於偵測 到對準結構20的品質不良,而產生錯誤信號,度量衡工具 的控制程式從錯誤信號内容認出雙溝槽參考目標31的問題 係特別因為化學機械研磨(CMp)的效應。若從具有雙溝槽 參考目標3 1(結構寬度為〇·4微米)的曝光目標2〇切換到曝光 域11内的另一對準結構2ia,則可規避此問題,曝光域"本 質上與具有一溝槽參考目標31 a(結構寬度為1.2微米)的曝 光域10(具有單一溝槽)相等。 若較大型的結構尺寸受損害的程度不像小型結構尺寸_ 般強烈,這可能很有利。在此具體實施例中,第二對準結 構21 a與品質不良的第一對準結構20相距大約60微米。此一 -10- 本紙張尺度適用f國國家標準(CNS) ^規格(21()><297公^7"""""' —~~一— 564510 A7 B7 五、發明説明(8 ) 第二對準結構2 la的位置亦儲存於度量衡工具控制程式使用 的參考表格内,俾將光學元件驅動至該位置。 因此,先進製程控制提供在最近的製程(包括CMP或曝光) 期間可能發生的問題的資訊,配合此一優點,度量衡工具 的控制程式可以決定是否執行曝光域間更換101或曝光域内 更換100〇 吾人亦可組合兩種100、101更換方式,亦即先嘗試曝光 域内更換100,若此一更換無法改善,其次則嘗試曝光域間 更換101。 由曝光域内替代目標2 la與標準目標20之間經過測量的可 再現偏移量產生的修正,若應用於控制覆蓋層測量,可達 到進一步的改善。對應的測量示於圖3 ^此處,吾人已決定 替代對準結構21a之閘極接觸對準圖樣30a與標準對準結構 20的對應閘極接觸圖樣30之間的覆蓋層精確度有-1奈米的 偏移量。Y方向上的對應差異總計為+4奈米。這些結果可 使用為對準測量的輸入修正,其中第一對準結構20由於品 質不良而無法測量,故予跳過,以支持替代對準結構21a。 如吾人所預期,這些偏移量比典型的覆蓋層規格200(總計 為+/- 60奈米)小得多。吾人對同一批號的產品測量以上提 供的值,其中對準結構20、2 la均提供可行的測量。 亦如圖2所示,九個被選擇的曝光域10,其第二替代曝光 域11與原先之曝光域10的相對位置不需為對稱排列,例如 在所有情況下均為右邊的下一個曝光域。相反地,吾人可 藉由經驗或實作神經網路,個別地選擇這些曝光域。如果 -11 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
裝 訂
564510 A7 B7 五、 發明説明( 某些曝光域重複出現測量錯誤,或如果某一替代曝光域11 的相對位置重複提供高品質的覆蓋層測量,則此點特別有 利。吾人可將替代曝光域插入所選擇的群組,以及挑出至 今仍唯一與其有關聯的曝光域,而改變該群組。 暗中通知操作員的副產品為某些曝光域由於先前的處理 而有問題。這有助於較快確認原因,例如製造廠内的曝光 工具或任何其他處理工具的局部增強的粒子污染、夾頭問 題、透鏡問題等等。 參考號碼列表 1 半導體晶圓 2 曝光域 10 被選擇進行對準測量的曝光域,該曝光域中的第一個 11 替代曝光域,第二曝光域 12 進一步的替代曝光域,第三曝光域 20 被選擇進行對準測量的對準結構 21a同一曝光域内的替代對準結構,第二對準結構 21b其他曝光域内的替代對準結構,第二對準結構 30 第一層的對準圖樣 31 第二層的對準圖樣 31a具有不同尺寸之替代結構的對準圖樣 31b第二層中具有相同尺寸之替代結構的對準圖樣 100曝光域間更換 101曝光域内更換 2〇〇覆蓋層規格公差 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂

Claims (1)

  1. 564510 第091109332號專利申請案 A8 中文申請專利範圍替換本(92年9月)g D8 々、申請專利範圍 1. 一種在半導體晶圓(1)上不同層中執行兩個圖樣的對準測 量之方法,其包含具有針對該對準測量而選擇之固定數目 的一組曝光域(10),該組曝光域(10)中的每一個均備有至 少一個對準結構(20),該方法包含下列步驟: -將半導體晶圓(1)提供給處理工具以執行該對準測量, -在該具有固定數目之一組曝光域(10)中的第一曝光域 -(10)内選擇一第一對準結構(20), -使用該第一對準結構(20)執行偏移量測量,並發出錯 誤信號,代表該偏移量測量由於對準結構品質不良或產生 一超出公差範圍之偏移量(200)而不可行之情況, -回應該錯誤信號選擇一第二曝光域(11)做為替代,該 曝光域不包含於該半導體晶圓(1)上的一組曝光域内,但 第一曝光域(10)例外, -在該第二曝光域(11)内選擇一第二對準結構(2 la、 21b), -使用該第二對準結構(21a、2 lb)執行偏移值測量, -繼續在該組曝光域(10)中的下一個曝光域内測量一對 準結構的第二相對偏移量。 2. 如申請專利範圍第1項之方法, 其特徵為 該第二曝光域(11)與第一曝光域(10)相同。 3. 如申請專利範圍第1項之方法, 其特徵為 該第二曝光域(11)與第一曝光域(10)不同。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) A B c D 564510 六、申請專利範圍 4. 如申請專利範圍第2項之方法, 其特徵為 選擇在同一曝光域(10、11)内的第二對準結構(2 la)以 使第一對準結構(20)與第二對準結構(2la)之間的相對距 離大於10微米,且小於100微米。 5. 如申請專利範圍第2或4項之方法, 其特徵為 第二對準結構(2 la)係選擇為使最小線寬的尺寸與第一 對準結構(20)的最小線寬至少相差百分之20。 6. 如申請專利範圍第2、3或4項之方法, 其特徵為 -使用該第二對準結構(21a)執行偏移量測量時,會發出 錯誤信號,代表該偏移量測量由於對準結構品質不良或產 生一超出公差範圍之偏移量而不可行之情況, -回應該錯誤信號選擇一第三曝光域(12)做為替代,該 曝光域不包含於該半導體晶圓(1)上的一組曝光域内,但 第一曝光域(10)例外, -使用一第三對準結構(21b)執行偏移量測量。 7. 如申請專利範圍第2、3或4項之方法, 其特徵為 該處理工具係為一曝光工具,且該對準測量係執行以提 供晶圓平臺調整。 8. 如申請專利範圍第2、3或4項之方法, 其特徵為 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    564510 六、 A8 B8 C8 D8 申請專利範圍 該處理工具係為一覆蓋層度量衡工具,且該對準測量係 執行以控制最近在該半導體晶圓(1)上執行之處理製程的 品質。 9. 一種在半導體晶圓(1)的不同層上執行一系列兩個圖樣的 對準測量之方法,其包含具有針對該對準測量而選擇之固 定數目的一組曝光域(10),該組曝光域(10)中的每一個均 備有至少一個對準結構(20), 其特徵為 -使用申請專利範圍第1到第8項中任何一項的方法來訓 練一神經元網路, -對該半導體晶圓(1)的至少一個曝光域(10),在不同層 的偏移量測量中重複偵測到錯誤信號時,神經元網路會發 出一信號, -回應該信號,該組曝光域(10)的選擇會被更改。 -3- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091109332A 2001-05-14 2002-05-06 Method for performing an alignment measurement of two patterns in different layers on a semiconductor wafer TW564510B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP01111670A EP1258834B1 (en) 2001-05-14 2001-05-14 Method for performing an alignment measurement of two patterns in different layers on a semiconductor wafer

Publications (1)

Publication Number Publication Date
TW564510B true TW564510B (en) 2003-12-01

Family

ID=8177420

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091109332A TW564510B (en) 2001-05-14 2002-05-06 Method for performing an alignment measurement of two patterns in different layers on a semiconductor wafer

Country Status (9)

Country Link
US (1) US6908775B2 (zh)
EP (1) EP1258834B1 (zh)
JP (1) JP2004531063A (zh)
KR (1) KR100540629B1 (zh)
AT (1) ATE286284T1 (zh)
DE (1) DE60108082T2 (zh)
IL (1) IL158875A0 (zh)
TW (1) TW564510B (zh)
WO (1) WO2002093485A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146783A (zh) * 2016-03-01 2017-09-08 格罗方德半导体公司 将虚设图型用于套迭目标设计及套迭控制的方法
CN111900116A (zh) * 2020-06-22 2020-11-06 中国科学院微电子研究所 晶圆的对准方法及对准系统

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864493B2 (en) * 2001-05-30 2005-03-08 Hitachi, Ltd. Charged particle beam alignment method and charged particle beam apparatus
WO2005022600A2 (en) * 2003-08-29 2005-03-10 Inficon Lt, Inc. Method and systems for processing overlay data
JP4289961B2 (ja) * 2003-09-26 2009-07-01 キヤノン株式会社 位置決め装置
DE10345466A1 (de) * 2003-09-30 2005-04-28 Infineon Technologies Ag Verfahren zur Erfassung von Plazierungsfehlern von Schaltungsmustern bei der Übertragung mittels einer Maske in Schichten eines Substrats eines Halbleiterwafers
JP4295748B2 (ja) * 2004-06-21 2009-07-15 アプライド マテリアルズ イスラエル リミテッド 走査ビームアレイを使用する複数の重要領域を含む対象物を走査する方法
US7586609B2 (en) * 2005-04-21 2009-09-08 Macronix International Co., Ltd. Method for analyzing overlay errors
KR100598988B1 (ko) * 2005-05-18 2006-07-12 주식회사 하이닉스반도체 오버레이 버니어 및 이를 이용한 반도체소자의 제조방법
JP2006337631A (ja) * 2005-06-01 2006-12-14 Mitsubishi Electric Corp 検査方法及びこれを用いた液晶表示装置の製造方法
JP2007103658A (ja) * 2005-10-04 2007-04-19 Canon Inc 露光方法および装置ならびにデバイス製造方法
KR100790826B1 (ko) * 2006-06-30 2008-01-02 삼성전자주식회사 오버레이 계측방법 및 그가 사용되는 반도체 제조설비의관리시스템
KR101718359B1 (ko) * 2010-11-29 2017-04-04 삼성전자주식회사 기판 정렬 방법 및 이를 수행하기 위한 장치
KR101305948B1 (ko) * 2007-12-10 2013-09-12 삼성전자주식회사 기판 정렬 방법 및 이를 수행하기 위한 장치
US8730475B2 (en) * 2007-12-10 2014-05-20 Samsung Electronics Co., Ltd. Method of aligning a substrate
US9134627B2 (en) * 2011-12-16 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-patterning overlay decoupling method
US9164398B2 (en) * 2013-02-27 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay metrology method
US9176396B2 (en) 2013-02-27 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay sampling methodology
JP6381197B2 (ja) * 2013-10-31 2018-08-29 キヤノン株式会社 計測装置、計測方法、リソグラフィ装置、及び物品製造方法
US9754895B1 (en) 2016-03-07 2017-09-05 Micron Technology, Inc. Methods of forming semiconductor devices including determining misregistration between semiconductor levels and related apparatuses
EP3404488A1 (en) * 2017-05-19 2018-11-21 ASML Netherlands B.V. Method of measuring a target, metrology apparatus, lithographic cell, and target
CN111354670B (zh) * 2018-12-20 2023-05-26 夏泰鑫半导体(青岛)有限公司 对准方法、对准系统及计算机可读存储介质
CN110088920B (zh) * 2019-03-19 2022-07-22 京东方科技集团股份有限公司 转印方法和转印装置
CN111240162B (zh) * 2020-03-10 2022-07-15 上海华力微电子有限公司 改善光刻机对准的方法
CN113823581B (zh) * 2020-06-19 2023-09-22 长鑫存储技术有限公司 半导体工艺生产线派货方法、存储介质以及半导体设备
US11635680B2 (en) 2020-08-14 2023-04-25 Changxin Memory Technologies, Inc. Overlay pattern

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621913A (en) * 1992-05-15 1997-04-15 Micron Technology, Inc. System with chip to chip communication
US5621813A (en) * 1993-01-14 1997-04-15 Ultratech Stepper, Inc. Pattern recognition alignment system
US6181302B1 (en) * 1996-04-24 2001-01-30 C. Macgill Lynde Marine navigation binoculars with virtual display superimposing real world image
US6023338A (en) * 1996-07-12 2000-02-08 Bareket; Noah Overlay alignment measurement of wafers
KR19980030438A (ko) * 1996-10-29 1998-07-25 김영환 반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법
JP3757551B2 (ja) * 1997-06-25 2006-03-22 ソニー株式会社 マスクパターン作成方法およびこの方法により形成されたマスク
US6077756A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing
US6043134A (en) * 1998-08-28 2000-03-28 Micron Technology, Inc. Semiconductor wafer alignment processes
US6068954A (en) * 1998-09-01 2000-05-30 Micron Technology, Inc. Semiconductor wafer alignment methods
US6357131B1 (en) * 1999-12-20 2002-03-19 Taiwan Semiconductor Manufacturing Company Overlay reliability monitor
US6486954B1 (en) * 2000-09-01 2002-11-26 Kla-Tencor Technologies Corporation Overlay alignment measurement mark

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146783A (zh) * 2016-03-01 2017-09-08 格罗方德半导体公司 将虚设图型用于套迭目标设计及套迭控制的方法
TWI660657B (zh) * 2016-03-01 2019-05-21 格羅方德半導體公司 將虛設圖型用於套疊目標設計及套疊控制的方法
CN111900116A (zh) * 2020-06-22 2020-11-06 中国科学院微电子研究所 晶圆的对准方法及对准系统

Also Published As

Publication number Publication date
EP1258834B1 (en) 2004-12-29
WO2002093485A1 (en) 2002-11-21
KR20040029993A (ko) 2004-04-08
US6908775B2 (en) 2005-06-21
EP1258834A1 (en) 2002-11-20
DE60108082T2 (de) 2005-10-13
DE60108082D1 (de) 2005-02-03
IL158875A0 (en) 2004-05-12
JP2004531063A (ja) 2004-10-07
US20040101984A1 (en) 2004-05-27
KR100540629B1 (ko) 2006-01-11
ATE286284T1 (de) 2005-01-15

Similar Documents

Publication Publication Date Title
TW564510B (en) Method for performing an alignment measurement of two patterns in different layers on a semiconductor wafer
JP4890846B2 (ja) 計測装置、計測方法、露光装置、及びデバイス製造方法
KR101257961B1 (ko) 오버레이 측정 타겟
JP4846635B2 (ja) パターン情報生成方法
US20050205776A1 (en) AFM-based lithography metrology tool
US20060160037A1 (en) Automated sub-field blading for leveling optimization in lithography exposure tool
US20080020302A1 (en) Device having etched feature with shrinkage carryover
KR20160145637A (ko) 웨이퍼의 휨의 평가방법 및 웨이퍼의 선별방법
US20050076323A1 (en) Method for improving the critical dimension uniformity of patterned features on wafers
JP2002350128A (ja) 立体形状計測装置並びに立体形状計測方法および位置合わせ方法
JP4860294B2 (ja) 電子顕微鏡
TWI272653B (en) Method for exposing a semiconductor wafer
KR20190054930A (ko) 리소그래피 장치, 리소그래피 방법, 결정 방법, 프로그램 및 물품 제조 방법
US6813574B1 (en) Topographically aligned layers and method for adjusting the relative alignment of layers and apparatus therefor
US8609441B2 (en) Substrate comprising a mark
JP2008147674A (ja) マークを備える基板
JP4072408B2 (ja) 位置検出方法
US11150565B2 (en) Methods for controlling lithographic apparatus, lithographic apparatus and device manufacturing method
JP6571802B2 (ja) リソグラフィ装置、制御方法、及びコンピュータプログラム製品
JP2005057222A (ja) マーク検出装置、マーク検出方法、マーク検出プログラム、露光装置、デバイスの製造方法、及び、デバイス
JP4883899B2 (ja) 自動フォーカシング方法及び自動フォーカシング装置
JP6956604B2 (ja) 基板処理装置および物品製造方法
JP4314082B2 (ja) アライメント方法
Armellin et al. DOF enhancement for contact holes by using Nikon's CDP option and its introduction into production
Lee et al. Analysis of process margin in EUV mask repair with nano-machining

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees