TW558834B - Non-volatile semiconductor memory device - Google Patents

Non-volatile semiconductor memory device Download PDF

Info

Publication number
TW558834B
TW558834B TW091122366A TW91122366A TW558834B TW 558834 B TW558834 B TW 558834B TW 091122366 A TW091122366 A TW 091122366A TW 91122366 A TW91122366 A TW 91122366A TW 558834 B TW558834 B TW 558834B
Authority
TW
Taiwan
Prior art keywords
film
memory device
volatile semiconductor
semiconductor memory
volatile
Prior art date
Application number
TW091122366A
Other languages
English (en)
Inventor
Hiroshi Kato
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW558834B publication Critical patent/TW558834B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays

Description

558834 五、發明說明（l) [發明之領域] 本發明有關於非揮發性半導體記憶裝置，亦，更有關 於H進行2進制記憶之非揮發性半導體記憶裝置。 [负景技術之說明] MDnt 揮發性半導體記憶裝置之中，快閃EEPR0M之一種之 1tr lde Read 0η1Υ Memory )型快閃EEPR0M(以下稱 為NROM)已受到重視。有關於帅⑽見於美國專利案第 6 0 1 1 7 2 5號和5 7 6 8 1 9 2號之報告。 鲁 圖18疋布置g|，用來表示習知之⑽⑽之記憶單元陣 一部份。 一圖1 8 ’ NRQM之記憶單元陣列包含有排列成列之多個 :線1’和排列成行之多個位元線2。各個記憶單元mc分別 被配置在以虛線包圍之區域3。 圖19是圖18中之線A-a之剖面概略圖。 一圖19 ’在p#10之主表面形成有位元線2成為隔開指 疋之間隔。位元線2是形成作為〇型擴散區域之擴散位元 ^ t個位元線2上形成氧切膜11。在2個位元線2之 間之p#10之主表面上，形成氧化矽膜12。在氧化矽膜 形成用以儲存電荷之氮化膜13。纟氮化膜13上形成氧 膜14。在氧切賴和u上形成字線丨。該 ^ 形成。 A夕日日矽 如圖19所示，NR0M之記憶單元之電荷儲存部 膜12、氮化膜13 ’和氧化矽膜14之積層構造（以下稱石 積層構造）。在_M中，電荷在酬積層構造中之氮化膜^
558834
五、發明說明（2) 之兩端，於位於各個位元線2之上部之區域，分別各記愧^ 個位元。利用以上之構造，在NROM以1個之記憶單元進 位元記憶。另外，如圖丨8所示，在包夾位元線之互相鄰接 之記憶單元間，共用被配置在鄰接之記憶單元間之位元線 2作為源極或汲極。 其結果是相對於習知之肋^型快閃EEPR0M之每一個位元 之佔用面積為5〜15F2，NROM可以大幅的減小為2. 5F2。 利用以上之方式可以使⑽⑽高積體化，可以抑制成本使 其降低。 不同的，在 此，位元線間 元線2。因 能會比習知之 裝置，經由提 ’可以實現性 有主表面之第 電區域，多個 緣膜和多個導 表面。多個絕 導電區域交替
但是’如圖19所示，與習知之快閃EEPR0M NROM之位元線間未存在有分離元件區域。因 之对壓會劣化，有可能發生電荷之洩漏。 另外’如圖19所示，以擴散形成NR0M之位 此’位疋線之電阻變高。其結果是NR0M之性 快閃EEPR0M劣化。 [發明之概要] 一本1明之目的是提供非揮發性半導體記憶 :位^間耐壓’ π以防止洩漏電流之發生 能之提南，和降低製造成本。 1 發π明之非揮發性半導體記憶裝置包含具 1之半導體基板，第2導 絕緣區域，第1维故腺；电土夕守 雷繞。夕細Ϊ 電荷記憶膜，第2絕 分巴ϋ二a ί電區域形成在半導體基板之主 d域形成在半導體基板之主表面，與多個 五、發明說明（3) 的配置。第1絕緣膜形成在 §己憶膜形成在第1絕緣膜上，呈；：：之主表面上。電荷 骐形成在電荷圮愔晅μ々，、有夕個記憶區域。第2絕緣 上。 隐膜上。多個導電線形成在第2絕緣膜 陣==時發性半導趙記憶…記憶單元 可以提高位元線間耐壓，m二分離氧化膜。因此’ 另外，因為位元線不”:二制電荷之泡漏。 所以位元線之電m值γ=^政位兀線，而是以金屬形成， 性半導體記憶裝置之性能。_八、、，=果疋可以提高非揮發 [較佳貫施形態之說明] 下：將參照圖面用來詳細的說 外，在圖中夕i日F1々上& 卞私门々灵她形態。另 是不再重複其說明"虽之部份附加相同之元件編號，但 [實施形態1 ] 半ΓΑ電二V用來表示本發明之實施形態之非揮發性 導體δ己憶义置之記憶單元陣列塊之構造之詳細部份。 一參照圖1，記憶單元陣列塊具備有多個非揮發性記憶 元M C，多個字線2 〇，和多個位元線3 〇。 多個字線2 0排列成列，多個位元線3 〇排列成行。 多個非揮發性記憶單元MC之各個被配置在字線2〇和位元 線3 0所包圍之各個區域。被配置成與位於相同列之多個區 域對應之多個非揮發性記憶單元MC，形成串聯連接，其閘 極連接到相同之字線20。另外，位元線30被排列成為通過
C:\2D-OODE\9Ml\91122366.ptd 第7頁 558834 五、發明說明（4) 鄰接之2個非揮發性記憶單元MC之連接點。 :二非揮發性記憶單元MC具有2個之記憶區域。 下面將說明對該非揮發性記憶單 作和讀出動作。 $ <丁 <胃#之寫入動 是概略圖’肖來表示對非揮發性記憶單元進行之資 料之寫入動作和讀出動作。 參，2 A ’非揮發性記憶單元Mc以其閉極連接到字線 夕，非揮發性記憶單几紅連接到位元線BL1和BL2。 非揮發性記憶單元MC在位元線BL1側具有記憶區域11，如 圖2 C所示，在位元線b l 2側具有記憶區域^ 2。 首先說明對記憶區域L1進行之寫入動作。參照圖2A， 將資料寫入到記憶區域L1之情況時，位元線BU之電位 持在寫入電位VCCW，位元線BL2之電位維持在接地電位、 GND °其結果是寫入電流I f w從位元線儿1通過非揮發性 憶單元MC流到位元線BL2。這時將資料寫入到記憔 ° U 。 一取 下面將說明記憶區域L1之資料之讀出動作。參照圖2β， 在讀出記憶區域L1之資料之情況時，位元線肌1之電"^維 持在接地電位GND，位元線BL2之電位維持在讀出電位— V C C R。其結果是讀出電流I f r從位元線B L 2流到位元線 BL1。這時讀出記憶區域L1之資料。 如上所述，在記憶區域L1 ’寫入動作時之電流方白矛^ 出動作時之電流方向成為相反。 ° ^ 下面將說明對記憶區域L2進行之寫入動作。參照圖％，
C:\2D-C0DE\9Ml\91122366.ptd
558834 五、發明說明（5) —" ' ---- 在將資料寫入到記憶區域L2之情況時，位元飧 維姓+从 兀線BL1之電位 、、隹符在接地電位GND，位元線BL2之電位維掊力宜λ兩 y p p it» T 馬入 位 LLW。其結果是寫入電流Irw從位元線BL2流到位元線 BL1。這時將資料寫入到記憶區域l2。 v’ 下面將說明記憶區域L2之資料之讀出動作。夂昭圖⑼ 在讀^記憶區域L2之資料之情況時，位元線Bu〃之電位維 持在讀出電位VCCR，位元線BL2之電位維持在接地電位、、 GfD °其結果是讀出電流Irr從位元線BL1流到位元線。 這時讀出記憶區域L2之資料。 、 ° 如上所述，在記憶區域L 2亦是寫入動作時之電流方 讀出動作時之電流方向相反。 "σ
圖3是布置圖，用來表示本發明之實施形態之非揮發 半導體記憶裝置之記憶單元陣列之構造。 X 參照圖3，多個字線2 0 a〜2 0 d排列成列，多個位元線3 〇 & 〜30i排列成行。在鄰接之字線2〇a和2〇b之間，n#4〇和元& 件分離區域50對該行交替排列。元件分離區域5〇由氧化^夕 膜形成。在字線20b和20c之間，字.線2〇c和2〇d之間等，或 其他之字線之間，同樣的交替排列n # 4 〇和元件分離區域5 5 0 ° 一 位元線30a〜30i被配置在n#40之上部。位元線3〇a〜3()i 和位於其下之n#4〇經由接觸孔6〇互相連接。 1 圖4是圖3中之線B-B之剖面概略圖。圖4是位元線方向 剖面概略圖。 °之 參照圖4 ’從半導體基板8 〇之主表面起到指定深度之區
C:\2D-CODE\9l-11\91122366.ptd 第9頁
558834 五、發明說明（6) 域，、形成有p#81。在半導體基板80之主表面形成n型擴散 區域4〇a〜4Oe，成為隔開指定之間隔。氧化矽膜82a形成 j半導體基板80之主表面上，而且位於n型擴散區域4〇a和 4此之間。同樣的，氧化矽膜82b形成在半導體基板8〇之主 ，面上而且位於η型擴散區域4 0 b和4 0 c之間。同樣的， 氧化矽膜82c形成在n型擴散區域4〇c和4〇d之間，氧化矽膜 成在η型擴散區域和4〇e之間。 $氧化矽膜82a〜82d上形成用來儲存電荷之氮化膜83a ^3〇1。氮化膜833在11型擴散區域4〇a側和n型擴散區域4〇匕 ，別f具有1個之記憶區域。其結果可以利用！個之記憶 :=進仃2個位元之記憶。同樣的，氮化膜83b〜83d分別 具有2個之記憶區域。 在氮化膜83a〜83d上形成氧化矽膜84a〜84d。在氧化 膜8 4a〜8 4d上形成字線20a〜2〇d。字線2〇a〜2〇d由多晶矽 形成。層間絕緣膜85在半導體基板8〇之主表面上，形 位於η型擴散區域4Ga〜染上之區域和字線，〜謝之 上。在層間絕緣膜85上形成有層間絕緣膜86。 f圖4中，n型擴散區域4〇a和n型擴散區域4〇b之作用是 個非揮發性記憶單元之源極區域或汲極區域。利用 擴散區域’氧化矽膜82&，具有2個記憶區域之 矽膜843和字線2〇3’用來構成第1非揮發 性憶早兀。另外，利用η型擴散區域40b，η型擴散區朽 40c，氧化矽膜82b，氮化膜，备儿 、月文&域 2 0b，用來構成第2非揮發性矽膜，’和字線 P评|旺忑is早兀。這時之η型擴散區 第10頁 C:\2D-CX)DE\91-U\91122366.ptd 558834 五、發明說明（7) ，〇b之作用是作為第！和第2非揮 源極汲極區域。 丨心早兀之共用之 同樣的’利用n型擴散區域4〇c、η型沪埒π以/⑸卜 石夕膜82c、氮化膜83c、氧化石夕膜區域彻、氧化 成第3非揮發性記憶單元；子線20c ’用來構 區域40e，氯介切和用11孓擴放區域40d，n型擴散 ⑽μ^a化膜83d，氧化砂膜_，和字 Λ2 Od用末構成弟4非揮發性記憶單元。 胃圖5是圖3中之線c — c之剖面圖。圖5是字線方向之剖面 械〆二，L ^半導體基板8 〇之主表面起到指定深度之區
Ui有?#81。另外，在半導體基板80之主表面，形成 二15为0 ^或Τ'501，成為隔開指定之間隔。元件分離 £域50a〜5〇1由氧化矽膜形成。元件分離區域5〇a和5〇b之 間之區域是記憶單元Mc之通道區或。同樣的，各個元件分 離區域間之區域是各個記德單元MC之通道區域。 *在半導體基板8G之主表面上形成氧化石夕膜82。在氧化石夕 膜82上形成用以儲存電荷之氮化膜⑽。在氮化膜83上形成 氧化矽膜84。在氧化矽膜84上形成字線2〇。在字線2〇上形 成層間絕緣膜85。在層間絕緣膜85上之位於元件分離區域 5 0a〜50ι之上之區域，分別形成位元線3〇a〜3〇i，位元線 3 0a〜30ι之材料可以使用鋁—矽-銅（A1_Si-Cu)合金膜。 在位元線間形成層間絕緣膜8 6。 圖6是圖3中之線D-D之剖面圖。 參照圖6，從半導體基板8 〇之主表面起到指定深度之區 第11頁 C: \2D-C0DE\91-11\91122366.ptd 558834
域二形成有P#81。另外，在半導體基板 元件分離區域50a〜5〇i，成a隔„ 6 y ^ A ^ ^ Γ 成為隔開指定之間隔。在半導體 m 開指定間隔之元件分離區域5〇a、 50b、_、5〇f、5Gh、5()i。在半導體基板8()之主表面， 於兀件分離區域5〇a和50b之間，形成n型擴散區域4〇c。同 樣的，在-兀件分離區域50b和5〇d之間形成η型擴散區域 40f。在元件分離區域50d和5〇f之間形成η型擴散區域 40g。在元件分離區域50f和50h之間形成11型擴散區域 40h，在元件分離區域50h和50i之間形成11型擴散區域 4 0 i。 ’、
在半導體基板8 0之主表面上形成層間絕緣膜8 5。在層間 絕緣膜85上，與圖5同樣的，形成位元線3〇a〜3〇i成為隔 開4曰疋之間隔。在各個位元線間形成層間絕緣膜8 6。 在位於η型擴散區域4〇c、40f〜4〇i之上之區域，經由部 份的除去層間絕緣膜8 5之一部份，用來形成接觸孔β 〇 ^〜 6 0 e。在忒接觸孔6 〇 a〜6 〇 e之底部，使^型擴散區域4 〇 c、 40f〜40i之表面露出。位元線3〇a、3〇c、30e、30g、30i
延伸到接觸孔60a〜60e之底部，分別與n型擴散區域4〇c、 40f〜40i連接。 下面說明具有上述構造之非揮發性半導體記憶裝置之製 造步驟。 圖7〜1 3是剖面概略圖，用來說明本發明之非揮發性半 導體記憶裝置之製造步驟。另外，圖7〜9和圖11A、圖 12A、圖13A、圖14A表示圖3中之區域100内之線C-C之剖面
m
I
C:\2D-OODE\91-ll\9ll22366.ptd 第12頁 558834 五、發明說明（9) 概略圖，圖11B、圖12B、圖13B、圖14B表示圖3中之區域 1 0 0内之線D - D之剖面概略圖。 一參照圖7，在p型矽基板之半導體基板8〇之主表面，形成 元件为離區域5〇a、50b、50c。元件分離區域5〇a、50b、 5 0 c由溝道組合形成。 其次，將硼植入到半導體基板80。利用此種方式形成 8所示之p#81。 其次，如圖9所示，使用熱氧化法在半導體基板8〇之主 表:面亡形成氧化矽膜82。其次在氧化矽膜82上形成氮化膜 83。虱化膜83使用減壓CVD法（Chemical Vap〇r
Deposit ion)形成。然後在氮化膜83上形成氧化矽膜84。 曰0戶:示’在氧化石夕膜84上形成字線。字線 20之材貝疋夕日日矽，使用減壓CVD法形成。 其次，使用光刻法在字線20上形成具有指定之圖案之抗 蝕劑膜1 1 0。其結果是抗蝕劑膜丨丨〇 〃 中二100内之，c之剖面(以下稱: 在子線2 0上。但是，如圖1 1 r张一 在圖3中之區域m内之：DD = “劑膜110不會形成 使用該抗㈣膜η。作=:… 結果如圖】2B所示，在^為^面罩，=n的除去字線。其 面，如圖m所示，Γ為，除去。另外一方 南J#110，所以c-c/l 之字線20上形成有抗蝕 Μ膜11U所以C C剖面之字線2〇不會被 然後，部份的除去氧仆功腺β 1 ^ ·、 82。其、结果如圖13Β所示，在D D j而化膜83和氧化石夕膜 坏不，在D-D剖面，氧化矽膜84、氮化 C: \2D-OODE\91-11\91122366.ptd 第13頁 五、發明說明（10) 膜83和氧化石夕膜82被徐去。另外 在C-C剖面，牢綠巧儿 方面’如圖13A所不， 膜82因A 4 -、，乳化矽膜84，氮化膜83，和氧化矽 膜文剩’所以保持原樣的殘留。 能疋:己憶單元陣列成為將多個字線2。排列成列之狀 心之π以露：：：字r存在之區域，，導體基板 其次，斜π Γ ^狀九、。然後，除去抗蝕劑膜11 0。 於i板8 0之^ ί憶單&陣列内之未存在有字線2 G之使半導 2;?,表面露出之區域，植入钟離子。缺後，將半 用該處理使坤離i;::度】=:衰境中進行熱處理。利 面之半導體基板8〇之主表面丑：、=果】如圖13B所示’在D — D剖 J- ^ ^ 主表面形成η型擴散區域40c。 8。二表ίΐ憶單元陣列内之多個字線2。上和半導體基板 rvn、+广、上’形成層間絕緣膜85。層間絕緣膜85使用 逆膜硬^化成栋然後對半導體基板8〇進行熱處理用來層間絕 進行姓列丁JL姓以该抗蝕劑膜作為遮罩，對層間絕緣膜85 除：：：:/=示，广面之 1 4 A % - ^ r η末形成接觸孔6 0。另外一方面，如圖 抗餘劑膜。°,j面’層間絕緣膜85未被姓刻。然後除去 ς H i ί用濺散法形成作為導電體膜之鋁-矽-銅(A卜 二5U之：邻ΐ面？其從接觸孔6°a之内部延伸到層間絕緣 有配魂圖i ^ f 。利用平版印刷法在該合金膜上形成具 •、" 几生劑膜（圖中未顯示）。以該抗蝕劑膜作為
558834
遮罩’部份的㈣和除去該合金膜。其結果是形成排列 =之位元線3〇a:3〇c。然後，在被敍刻除去合金膜之區 剖 域’形成層間絕緣膜8 6。利用此藉古斗说…
二3 π η ^ ^ …用此種方式獲得圖15Α之C-C 面，和圖1 5Β之D-D剖面所示之構造。 [實施形態2 ] 導體記憶裝置中，構建 單元用來進行2個位元之 在實施形態1所示之非揮發性半 成可以使用氮化膜83以1個之記憶 記憶。
:此相同的，使用含有多個多晶矽微細體之氧化矽膜 =個非揮發性記憶單元之電荷儲存層肖，與氮化膜同 樣的’可以進行2個位元之記憶。使用含有多晶石夕微細體 Ϊ H作為電荷儲存層之非揮發性記憶單元見於美屋 專利案第6011725號之報告。 从Ϊ 1道6 :布置圖’用來表示本發明之實施形態2之非揮發 性半導體記憶裝置之記憶單元陣列之構造。 省布置圖因為與實施形態1相同，所以不再重複其說 日月0 〆、口 圖17是圖16中之線Ε-Ε之剖面概略圖。
麥照圖17，當與圖4比較時，其不同部份是在氧化矽膜 82a〜82d上形成含有多晶矽微細體之氧化矽膜ll3a〜、 \13ά，、用來代替氮化膜83a〜83d。氧化矽膜113&在11型擴 政區f40a側和n型擴散區域4〇b側分別具有記憶區域。其 結果是可以利用1個記憶單元用來進行2位元記憶。同樣、 的氧化砂膜11 3 b〜11 3 d分別具有2個之記憶區域。
558834 五、發明說明（12) 其他之構造因為與圖4相同，所以其說明不再重複。 其結果是使用含有多個多晶矽微細體之氧化矽膜，作為 1個之非揮發性記憶單元之電荷儲存層，亦可以製造與實 施形態1同樣之構造之非揮發性半導體記憶裝置。 [元件編號之說明] 1、 2 0 字線 2、 3 0 位元線 1 1、12、14、82、84 氧化矽膜 13、8 3 氮化膜 40 η型擴散區域 50 元件分離區域 60 接觸孔 80 半導體基板 81 p# 8 5、8 6 層間絕緣膜 110 抗蝕劑膜
C:\2D-CODE\91-ll\91122366.ptd 第16頁 558834 圖式簡單說明 圖1是電路圖，用央矣 半導體記憶裝置之記:二發明之實施形態之 ，A〜2D是概略圖：列；，構造之詳細部份。 之眘粗夕宜X > 用末表不對非揮發性記憶單元進行 之貝料之寫入動作和讀出動作。 圖3是布置圖，用炎矣-丄 半導俨表不本發明之實施形態之非揮發性 牛¥體5己憶裝置之記憶單元陣列之構造。 圖4是圖3中之線B-B之剖面概略圖。 圖5是圖3中之線C-C之剖面概略圖。 圖6是圖3中之線D-D之剖面概略圖。
Ht f 7道至-圖1〇疋剖面概略圖，用來說明實施形態1之非揮發 性+導體記憶裝置之製造過程之第1至第4步驟。 圖11A及11B是剖面概略圖，用來說明實施形態丨之非揮 發性半導體記憶裝置之製造過程之第5步驟。 圖12A及12B是剖面概略圖，用來說明實施形態1之非揮 發性半導體記憶裝置之製造過程之第6步驟。 圖1 3A及1 3B是剖面概略圖，用來說明實施形態i之非揮 發性半導體記憶裝置之製造過程之第7步驟。 圖1 4A及1 4B是剖面概略圖，用來說明實施形態1之非揮 發性半導體記憶裝置之製造過程之第8步驟。 圖1 5A及1 5B是剖面概略圖，用來說明實施形態1之非揮 發性半導體記憶裝置之製造過程之第9步驟。 圖1 6是布置圖’用來表示實施形態2之非揮發性半導體 5己憶裝置之記憶早元陣列之構造。 圖1 7疋圖1 6中之線E - E之剖面概略圖。
558834
\\A326\2d-\91-ll\91122366.ptd
第18頁

Claims (1)

  1. 558834 六、申請專利範圍 1: 一種非揮發性半導體記憶裝置，其特徵是包含有： 第1導電型之半導體基板，具有主表面； 第2導電型之多個導電區域，形成在上述之半導體基板 之主表面； 多個絕緣區域，形成在上述之半導體基板之主表面，與 上述之多個導電區域交替的配置； 第1^邑緣膜’形成在上述之半導體基板之主表面上； 電何記憶膜，形成在上述之第丨絕緣膜上，具有多個記 憶區域； 第2絕緣膜，形成在上述之電荷記憶膜上；和 >多個導電線，形成在上述之第2絕緣膜上。 ^如申請專利範圍第1項之非揮發性半導體記憶裝置 記憶裝置更包含有多個位元線 之上層，連接到上述之導電區 上述之非揮發性半導體 形成在上述之多個導電線 域〇 其3中非揮發性半導體記憶裝置， 4.如Ψ往id μ 、、友排列成與上述之多個位元線交叉。 上述之多二邑缘f ^第3項之非揮發性半導體記憶裝置， 5 成與上述之多個位元線平行。 其中上述之電荷^ 項之非揮發性半導體記憶裝置， 电何。己憶膜為氮化膜。 立中範園第3項之非揮發性半導體記情裝置， …述之電荷記憶膜由含有多個多晶：部體之=置物形
    558834 六、申請專利範圍 成。 7· #中請專利範圍第2項之非揮發性半導體記憶裝置， 其中上述之多個位元線以金屬形成。 8· —種非揮發性半導體記憶裝置，包含有記憶單元陣 列，其特徵是： 上述之記憶單元陣列包含有： 第1導電型之半導體基板，具有主表面； 多個導電線，排列成列； 多個位元線，形成在上述之多個導電線之上層， 行；和 X 多個非揮發性記憶單元，被配置成為與上述之導電線和 上述之位元線之交點對應； 上述之多個非揮發性記憶單元之各個包含有： 第2導電型之2個導電區域，形成在上述半導體基板之主 表面，分別被配置成為包夾對應之導電線，分別連接到上 述互相連接之2根位元線中之對應之位元線； 第1絕緣膜，形成在上述半導體基板之主表面上 個導電區域之間； 電荷圯憶膜，形成在上述之第丨絕緣膜上；和 第2絕緣膜，形成在上述之電荷記憶膜上。 9·如申請專利範圍第8項之非揮發性半導體記憶裝 其中 上述之非揮發性半導體記憶裝置更包含有多個絕緣區 域，排列成行’排列在上述多個非揮發性記憶單元之間。
    六 申請專利範圍 •如申睛專利範 /、中上述之電荷弟9項之非揮發性半導體記憶裝f， 域。 D思膜包含有被分離成為2個之記情 ， 1¾ [σρ 11 ·如申令青專 其中上述^導電=第9項之非揮發性半導體記憶裝置， 和讀出動作時成為相成反之。電位之而低關係、，在寫人動作時 置，1中申上。月十專利範圍第11項之非揮發性半導體記恢妒 1 3.如申过哀^丨非揮發性記憶單元記憶2位元之資料。〜 置，1中/、十利範圍第11項之非揮發性半導體記憶裝 j ^ ^迷之電荷記憶膜為氮化膜。 置，盆如/晴專利範圍第1 1項之非揮發性半導體記憶裝 物形i。i述之電荷記憶膜由含有多個多晶矽部之氧化矽
TW091122366A 2002-01-30 2002-09-27 Non-volatile semiconductor memory device TW558834B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002021289A JP2003224213A (ja) 2002-01-30 2002-01-30 不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
TW558834B true TW558834B (en) 2003-10-21

Family

ID=27606312

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091122366A TW558834B (en) 2002-01-30 2002-09-27 Non-volatile semiconductor memory device

Country Status (4)

Country Link
US (1) US6717207B2 (zh)
JP (1) JP2003224213A (zh)
CN (1) CN1435887A (zh)
TW (1) TW558834B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
JP5064651B2 (ja) 2003-11-14 2012-10-31 ラピスセミコンダクタ株式会社 半導体記憶装置
US20060036803A1 (en) * 2004-08-16 2006-02-16 Mori Edan Non-volatile memory device controlled by a micro-controller
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
KR100640620B1 (ko) * 2004-12-27 2006-11-02 삼성전자주식회사 트윈비트 셀 구조의 ｎｏｒ형 플래쉬 메모리 소자 및 그제조 방법
WO2006090477A1 (ja) * 2005-02-25 2006-08-31 Spansion Llc 半導体装置及びその製造方法
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
EP1746645A3 (en) 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Memory array with sub-minimum feature size word line spacing and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US20070087503A1 (en) * 2005-10-17 2007-04-19 Saifun Semiconductors, Ltd. Improving NROM device characteristics using adjusted gate work function
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US20070264760A1 (en) * 2006-05-15 2007-11-15 Martin Roessiger Method of forming a memory cell array
DE102006024734B3 (de) * 2006-05-26 2008-01-10 Qimonda Ag Verfahren zum Herstellen eines Speicherzellenarrays
US7948052B2 (en) 2006-12-18 2011-05-24 Spansion Llc Dual-bit memory device having trench isolation material disposed near bit line contact areas
US7719899B2 (en) 2007-02-13 2010-05-18 Micron Technology, Inc. Circuits, systems and methods for driving high and low voltages on bit lines in non-volatile memory
US7564707B2 (en) * 2007-08-22 2009-07-21 Zerog Wireless, Inc. One-time programmable non-volatile memory
US7791921B2 (en) * 2008-06-10 2010-09-07 Atmel Corporation ROM array with shared bit-lines

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108778A (ja) 1986-10-27 1988-05-13 Toshiba Corp 不揮発性半導体記憶装置
JPH05326976A (ja) 1992-05-20 1993-12-10 Rohm Co Ltd 半導体記憶装置およびその製法
TW382147B (en) * 1996-05-31 2000-02-11 United Microeletronics Corp Trench-type condensed junction-less flash memory and manufacturing method thereof
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US5679591A (en) * 1996-12-16 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd Method of making raised-bitline contactless trenched flash memory cell
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6081456A (en) 1999-02-04 2000-06-27 Tower Semiconductor Ltd. Bit line control circuit for a memory array using 2-bit non-volatile memory cells
US6174758B1 (en) 1999-03-03 2001-01-16 Tower Semiconductor Ltd. Semiconductor chip having fieldless array with salicide gates and methods for making same
US6512263B1 (en) * 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US20020187615A1 (en) * 2001-06-07 2002-12-12 United Microelectronics Corp. Method for forming isolations in memory devices with common source lines

Also Published As

Publication number Publication date
CN1435887A (zh) 2003-08-13
US20030141532A1 (en) 2003-07-31
JP2003224213A (ja) 2003-08-08
US6717207B2 (en) 2004-04-06

Similar Documents

Publication Publication Date Title
TW558834B (en) Non-volatile semiconductor memory device
TWI517468B (zh) 電阻式隨機存取記憶胞及具有埋入型電阻式隨機存取記憶胞之邏輯裝置之製造方法
TWI291749B (en) Nonvolatile memory devices and methods of forming the same
TWI305947B (en) A novel low power non-volatile memory and gate stack
TW469601B (en) Dual bit trench type gate non-volatile flash memory cell structure and the operating method thereof
TWI270977B (en) Non-volatile memory and manufacturing method and operating method thereof
TWI493552B (zh) 使用非揮發性記憶單元的方法
KR101210198B1 (ko) 반도체 기억 장치
KR100432889B1 (ko) 2비트 기입가능한 비휘발성 메모리 소자, 그 구동방법 및그 제조방법
TW201021199A (en) Nonvolatile semiconductor memory device
TW201019469A (en) Resistive memory array
TW201034169A (en) Integrated circuit self aligned 3D memory array and manufacturing method
JP6885779B2 (ja) 半導体装置
JP2008205191A (ja) 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置
TWI266389B (en) Non-volatile memory and manufacturing method and operating method thereof
TW201140812A (en) Charge storage nodes with conductive nanodots
CN112420727A (zh) 具有垂直间隔的沟道材料区段的集成组合件及其形成方法
US8059469B2 (en) Semiconductor device including driving transistors
TWI285414B (en) Non-volatile memory and manufacturing method and operating method thereof
TW200834888A (en) Non-volatile memory and fabricating method thereof
EP2251907A1 (en) Semiconductor Storage Device and Manufacturing Method
JP2005197308A (ja) 不揮発性半導体記憶装置
TW200427072A (en) Nonvolatile semiconductor memory
TW201133803A (en) Semiconductor device
JP2004266086A (ja) 不揮発性半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees