556214 A7 _______B7_ 五、發明説明（1 ) 發明之界定範圍 本發明係有關數位記憶體電路之領域，以及特別是有 關使用多工/解多工電路，以縮減一記憶體模組與一介面電 路間所需互連體之數目。 發明之背景 井多使用戶裝置，如今在構造上已日益增加地大量產 生及/或利用到數位資料。舉例而言，一些用於靜態和/或 移動圖像之可攜式數位相機，可產生大量表示影像之數位 資料。每一數位影像，可能需要多至數百萬位元（MB)之資 料儲存體，以及此種儲存體，在該相機内必須是現成的。 為提供此資料儲存應用之量，其儲存記憶體，在成本上應 相當低，以便有1〇 MB至十億（GB)左右之充分容量。其儲 存。己丨思體’在電力消耗上亦應很低（例如，<< 1瓦特），以及 應具有相當堅實之實體特性，以因應可攜式電池供電之運 作壤境。就存檔性儲存體而言，資料僅需要寫至其記憶體 -人。此§己憶體最好應具有一短的存取時間（亳秒之數量 級），和適度之轉移率（例如20 Mb/S)。其儲存體記憶體， 最好亦應能夠被封裝成一工業標準介面模組，諸如一記憶 體棒或袖珍快閃儲存卡。 一當前使用在類似數位相機等可攜式裝置中之形式的 儲存體，係快閃記憶體。此將可滿足上文所提及其所需要 之機械強度、電力消耗、轉移、和存取率等特性。然而， 其一主要之缺點是，快閃記憶體㈣是相#昂#($1多$2 每mb)。由於其價格所致，使用快閃記憶體儲存體作為〆 張尺度_侧⑽I Α4·(2歡297公爱)~ ----- ------------「-----「·：_裝…： (請先閲讀背面之注意事項再填寫本頁) .訂— 線丨 556214 A7 ____B7 五、發明説明（2 ) 存檔性裝置，通常係不切實際，因而資料將需要自其轉移 至一次級存槽性儲存體。 磁性“硬碟”儲存體，可被用作一存檔性儲存體，甚至 是在一可攜式裝置中。現有一些迷你硬碟驅動器，可供 PCMCIA類型ΙΠ形狀因素使用，諸如IBM之Microdrive，而 提供多至1GB之容量。然而，此種硬碟驅動器，仍然是相 當昂貴（$.5每MB)，至少部份是由於其硬碟控制器電子電路 相當高之固定成本。迷你硬碟驅動器，當與快閃記憶體相 較時’尚具有其他缺點’諸如較低之機械強度、較高之電 力消耗（-2至4瓦特）、和相當長之存取時間（〜1 〇 ms)。 一些可記錄式光學儲存光碟，可同樣被使用，以及一 些可移除式光碟，可提供一與硬碟驅動器相較之大優點。 此種可移除式光學媒體價錢極廉，舉例而言，就迷你碟媒 體而言，屬$0.03每MB之數量級。然而，在大部份之其他 方面中，光碟媒體便不如磁性硬碟驅動器，其中包括相當 差之電力消耗、機械強度、大容量、和存取性能。 另一形式之存檔性儲存體，係說明在06/05/01提出申 請之相互關連申請案美國專利編號第09/875356號 (Hewlett-Packard Inven -tion Disclosure No. 10002367)名為 “Write-Once Memory”（寫入一次式記憶體），其揭示内容， 係藉由參照而合併進此說明書中。其中所揭示之記憶體系 統，係針對就存檔性儲存體提供低成本下之高容量寫入一 次式記憶體。此在實現上部份係藉由設置一可攜式、價廉、 堅實之記憶體系統（PIRM)，其可免除矽基質，以及可極小 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) .訂— :線丨 556214 五、發明説明（3 ) 化其程序之複雜性。此種隱_己憶體系統，係包括一記憶 體扠組’纟係、由一建構在塑性材料上面之積體電路薄層的 層壓堆豐所形式。每一薄層係包含一跨點二極體記憶體陣 列，以及此陣列内之資料的感測，係由一遠離其記憶體模 組之單獨積體電路，來加以完成。此pIRM記憶體系統之可 能最低成本的具現者是，其控制器和其他可再使用之電子 電路，或使嵌進其設備内，或使常駐在一插在一記憶體卡 槽内之轉接器中。此PIRM記憶體模組，係經由一專用之介 面，連接至其控制器。此一解決方案有關之困難是，要使 該等控制器和記憶體模組間相連結，可能會涉及到數目龐 大之配線，在120或以上之數量級。要製造一低成本、輕巧、 可罪之控制器，以容納如許多之連接器，將是一項挑戰。 本技藝之專業人員，將可在閱讀過下文參照以下所列 _對-較佳實施例之詳細說明’而理解出本發明之各種 貫施例的此等和其他優點和利益。 本發明之概要 在特彳政中，本發明係一記憶體裝置。此記憶體裝置， 係包括多數之記憶體薄層，其中之每一多數薄層係包括： -記憶體陣列；多數麵合至每—記憶體陣列之信號調變電 路；和-耗合至每-多數之記憶體薄層的線路縮減電路。 此外，每-多數之信號調變電路，係包括一串聯麵合至一 整流器電路之帶通渡波器電路。此記憶體裝置，係進一步 包括-經由一介面連接器麵合至其線路縮減電路之介面暨 控制電路。而且，此記憶體陣列，係一跨點記憶體陣列。 本紙張尺度顧巾關家標準（CNS) A4規格（210X297公釐)—
、可 ..............線- (請先閲讀背面之注意事項再填窝本頁) 556214 五、發明説明（4 :且’其線路縮減電路’係—多工/解多工電路。而且，其 線路縮減_，係具現在—薄的非半導體基體上面。、 -且=_ ΐ —特財’本發明係—記憶體裝置，其係包括： /、―弟—和第二組橫越電極之跨點記憶體陣列，和一 Hr路·，—串聯連接之據波器和整流器電路；和一線路 、'’η ’其中之;慮波器和整流器電路，可將__些預定之 信號，傳佈至-頻譜上面。此外，其線路縮減電路，係包 括一:多工器和解多工器電路。其記憶體裝置，係包括至 二器’以及其整流器電路，係輕合至-電源供應器。 ’其濾波器，係-帶通濾波器，以及其整流器電路， 糸 二極體。此記憶體裝置，係包括一第-和第二，且 之橫向電極，以及在形成上係使彼等對應之記憶體元件、， 形成於騎第一和第二組橫越電極之交越點處。而且，i :土：：具有一可使其第一組内之每一記憶體陣列電極輕 。至^、第一組定址線路的對應獨一子集之第一連接器，和 -可使其第二組内之每一記憶體陣列電極耦合至其第」 定址線路的對應獨一子集之第二連接器。 八一、、且 體 位 Γ第三特徵中，本發明係-可縮減-記憶體模組與 控制器間之互連體的數目的方法，其包括之步驟 有·稭由％加一預定之電氣信號，使至其第—和第二組 定之線路，而致能其記憶體元件之狀態，來定址其笵預 陣列中之記憶體元件；以及藉由將多重記憶體元 傳佈至-預定之頻譜上面，而將該等來自此記憶體陣 J之位址’傳达至一介面暨控制電路。此方法係包括傳佈 本紙張尺度適用中國國家標準（QyB) A4規格（210X297公董） 556214 A7 _____B7 五、發明説明（5 ) 多重記憶體7C件位址之步驟，其在完成上係使用一串聯連 接之濾波為、和整流器電路，以及多工化此等傳佈位址，以 及將此等位址經由一介面傳輸至其介面暨控制電路。 本技藝之專業人員，將可在閱讀過下文參照以下所列 诸圖對較佳貫施例之詳細說明，而理解出本發明之各種 實施例的此等和其他優點和利益。 圖示之簡單說明 本發明將在下文僅藉由範例，參照所附諸圖，透過其 一較佳實施例，做更詳細之說明，其中·· 第1圖係一依照本發明之實施例的寫入一次式記憶體 系統之方塊圖； 第2圖係一可例示其一記憶體模組之一般結構的寫入 "认式5己憶體糸統之方塊圖； 第3圖係上述如本發明之較佳實施例中所列舉之記憶 體模組的方塊圖； 第4圖係一搞合至其整流器電路之rc帶通濾、波器網路 的一個例示圖；而 第5圖則係一輸出自其定址電路之波形的一個例示圖。 較佳實施例之詳細說明 在以下之敘述中，在“資料，，被提及之情況中，理應瞭 解的是，此種“資料’’係可依據其上下文而被表示成不同之 方式。舉例而言，一電壓位準、一磁性狀態、或一類似一 可代表一至一類似所舉例之感測電路之電壓或電流位準或 變化的電阻值等可測量效應之實體特性，可能是表示一記 本紙張尺度適用中國國家標準（CNS) A4規格（210><297公釐） (請先閱讀背面之注意事項再填寫本頁) •、tr— :線丨 五 、發明説明 憶單元内之“資料，，。 輸期間，此種“資料4:在一匯流排上面’或在傳 外，在本說明奎由 一電路或電壓信號之形式。此 進制，其為#二料”在大部份之情況中，主要為二 、 汁，在指稱上係以狀態‘‘0，，和“ 1，，來表+ 但理應瞭解的是I表不， 不同之L千/制狀態，實際上可能係以相對 表現:否表示：，或“ Γ，，通常是不重要的。 貫際 文羊、兒明之本發明的一個實施例，可提供— 對j貝廉、堅實之記憶體（PIRM)系統，其姑不論其他， 中：==數位相機和可攜式數位音訊裝置等家電用品 、子’係特別有用，雖財技藝之專業人員將可 ^解’此記憶體系統和其各種組件和特徵，亦可用於許多 應㈣巾。在此所述之實施例巾，其記'It體系統， 係被合併進-工業標準之袖珍型快閃記憶體内。 其一記憶體卡10’係以方塊圖之形式，例示在第旧 。此記憶體卡10’係具有一1/〇介面連接器12，經由此可 元成該卡10與一耦合至其之裝置2間的通訊。該介面連接器 12 ’係轉合至一介面暨控制電路14，其係連接至一可移除 式記憶體模組2G。此記憶體模組2G，可提供寫人_次式^ 料儲存器所需之電子電路’ #中包括寫入致能、和定二 感測之功能。其介面暨控制電路14，係包括每一可移除式 記憶體模組20所需之控制、介接、_、和誤差校正= (ECC)有關的電子電路。此記憶體模組2〇，係裝在一記憶 體卡H)内之-連接器裝置中，以使其可自其移出，並更換 556214 A7 B7 五、發明説明（7 ) 另一記憶體模組2〇。當裝進該記憶體卡内時，該記憶體模 、、且20係^由内部介面16,耦合至其介面暨控制電路14。 寫入-人式貢料儲存體，係意謂資料實際上僅可被 寫進其Z It體-次’以及其後其將保持不可改變。在許多 寫入-次式記憶體之形式中，嚴袼來說，在最初被寫入之 後其中所儲存之賁料並非全然不可改變，然而，如同本 技藝之專業人貞將可理解，其通f是無法被任意改變。舉 例而口大σ卩伤寫入一次式記憶體在製造上，係使每一記 隐單元冑於帛一二進狀態（諸如表示一二進制“〇”）中， 以及在冑入私序期間，一些選定之記憶體單元，係使改 憂成第 進制狀悲（諸如表示一二進制“ 1”）。其記憶單 元自其第一二進制狀態至其第二二進狀態之改變，通常係 不可逆，以致一旦有一資料“丨，，寫入，其便無法被改變回至 資料“〇”。此冑限制到上述儲存之資料，在已寫a其記憶體 内之後所能做之改變。資料僅可被寫入一次，以及其後一 資料“0”舉例ft t ’僅可被改變至資料1”，❿反其道則不 成。 由於其記憶體模組20，係包含寫入一次式記憶體，其 係適合做存樓性資料儲存，其中，資料一旦被儲存，便可 被保存。此多少像是照相軟片，其中，圖像一旦被儲存在 其上面，以及此顯影之軟片，便可被保存為一永久性記錄。 所以，該記憶體模組20，其容量一旦被資料佔滿，進一步 之資料儲存，便需要有另一個記憶體模組。其係可能更換 上述I置2中之整個記憶體卡丨〇，然而，此將意謂其介面簪 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公爱） 10 (請先閲讀背面之注意事項再填寫本頁) •訂· ;線丨 556214 A7 、發明説明d " ~ &制電子電路4，加上其記憶體卡結，將會與其記憶體模組 一起被存檔。為縮減其資料儲存體之成本，該記憶體系統 t可再使用及相“貴的組#，最好是不要永遠耦合至其 實際之儲存體記憶體，以及基於此理由，該記憶體模組20, 在一較佳之實施例中，係可自上述之記憶體卡10移除。所 以，上述供插入其中之記憶體模組20，可如下文之進一步 討論，十分價廉地加以製造。 其控制/介面電子電路14，通常可能酷似一“A丁，，型碟片 控制器電路，而進一步包括ECC和瑕庇管理功能，加上一 些運作其記憶體模組2〇所需要之功能。此等功能係包括： 寫入至其記憶體模組，其係包括設定寫入電壓、設定寫入 致能線路、和控制電力供應條帶；藉由將邏輯位址轉換成 其存取貫際之儲存體位置所需要之位址線路樣式，來定址 其記憶體；以及感測線路輸出之資料讀取處理。 其控制/介面電子電路14，亦可能提供一些模擬可重寫 式記憶體卡之某些特徵的功能，諸如資料檔案等之邏輯刪 | 除。其控制/介面電子電路14之此種功能，舉例而言，可毫 無困難地具現在一訂製之積體電路中。上文所列舉其所需 功能之細節，將可由下文對其記憶體模組20之結構和運作 的敘述，而有更完全之瞭解。 其内部介面16在設置上，係耦合在上述記憶體卡1〇之 介面/控制電子電路14與記憶體模組20間。其内部之介面 16,可容納其記憶體模組，以及可在該等介面/控制電子電 路14與記憶體模組20之間，提供電氣連接，一適當形式之 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐) --- (請先閲讀背面之注意事項再填寫本頁) •訂| :線丨 556214 、發明說明（9, ，、人插座之配置’係可被採用，雖然其最適當之結構， 係依據其要做出之實際配線數目而定。其記憶體模組上面 泣連接接點’舉例而言，如下文之描述，可使形成在其外 表面上面藉以谷許側緣連接方案或凸面柵格陣列（LGA) 連接正如本技蟄之專業人員將可認清的，有許多類型 之連接方案，可供具現，而無不當之困難。 其記憶體模組20之一示意區塊表示，係顯示在第2圖 + :其係轉合至其介面暨控制電路14。為要極大化其記憶 豆模、=20之料谷！，此模組2()係由—疊層壓薄層η所構 成。母-溥層22，係具有一可供資料儲存之記憶體元件陣 列36(將參照第3圖做進一步之說明）。此等薄層22,亦包括 一些輕合至彼等對應之記憶體薄層22和多工/解多工電子 電㈣的調變電子電路28。此調變電子電路^，可縮減該 等溥層22所出之位址和感測線路輸出的數目，使達一預定 之倍增因數。其調變電子電路24，可將該等位址和感測線 政、枯fl击>认，，， /士 ，• … 多 電 電 導 工 模 本紙張尺度適用中國國家標準（⑽）Α4規格⑵〇><297公爱） (請先閲讀背面之注意事項再填寫本頁) •訂— 路1陣列之輸出，傳佈於—預定H面。因此， 重信號可透過-單-線路來做傳輸。其多工/解多工電子 路24,可將此等結合之信號，透過其介面暨控制電路14 輸出給其記憶體系統介面16。其每—薄層22上面之調變 子電路28,能使其記憶體模組之薄層Μ，有較少之互連1 體，此將促使其製作容易，和因而之較低成本。其多工' 解多工電路24，可藉由以此技藝中廣為人知之方式，多 化每-線路上面所承載之信號數目，來縮減該等記憶體 組20與控制器14間之配線數目。 線......... 556214 A7
556214 A7 ____ B7 五、發明説明（11 ) 之凹口 Θ，以A係裝接至該等記憶體模組薄層22和線路縮 減電路24。其多工/解多工電子電路薄層24,為縮減成本， 係製作在一撓曲性基質上面。 第3圖係例示其記憶體模組陣列3〇之較佳實施例。此陣 列30之記憶體元件，係形成在其記憶體模組2〇中之每一薄 層22上面。此圮憶體模組陣列3〇，係一具有定址和感測電 子電路之跨點一極體陣列。誠如所示，此p車列则系具有被 分成三組之行電極32和列電極34。彼等標示（fi_f6)5〇* Rect.48之方框，係分別例示其11(：：帶通網路和整流器電路。 其RC帶通網路和整流器電路，即其調變電子電路28。 彼等一極體係形成於該等電極之交又點處，而建立其 跨點一極體記憶體陣列36。在此圖中，彼等完整之二極體 元件，係以其對應交叉點處之“〇，，來表示，以及彼等已被 燒斷之二極體元件，係以一T來表示。此所示之記憶體 陣列36 ’其内並無儲存資料，以及因而其中之所有二極體 均係完整。在本發明之此一較佳實施例中，每一記憶 件，係由一串聯耦合至一二極體元件（未示出）之熔線元件 (未示出）所構成。此熔線元件，可提供其記憶體元件之實 際資料儲存效應，而其二極體可在其讀取和寫入程序期 間，促成此跨點記憶體陣列中之記憶體元件彼此隔離。其 熔線元件，可被具現為一在有一臨界電流通過時形成開路 之單獨元件，或者其可合併進其二極體内。本技藝之一般 從業人員理應理解的是…二極體和成串聯之反料，亦: 可被採用作一記憶體元件。 本紙張尺度適用中國國家標準（CNS) A4規格（21〇χ297公爱）
------訂---- (請先閲讀背面之注意事項再填寫本頁) :線· 556214 五、發明説明（12) ,弟3圖上面之每一條帶，係包含3個 _ " 此等條f之目的，係為利於施加電力給其陣列 之^區段’而藉以降低其整個電力消耗。在其列電極上 /等列條T ’係輕合至彼等對應之整流器電路料，後 ^刀別麵口至彼等Rc頻帶通遽波波器。在其行電 地、^等下拉電阻器38，係分別耦合至彼等對應之RC 通_F1_F3。其記憶體模組陣列之每—條帶，係分開連 。、原V或γ。在该專跨點陣列36與尾接電阻器3 8 :：該等行電極34交錯的，係多數之行位址線路4〇和至 少之一行感測線路42。此等行位址線路4()和行感測線路 42:係與該等列電極，形成在同一導電性薄層上面，以致 在彼等&越該等行電極處，_些：極體接面可形成於其 間。燒斷所選定之行位址線路元件，而使所希望之二極體 連接保持7〇整’將可形成上文所述之位址線路組/節點配 置。本技藝之一般從業人員理應理解的是，其定址電子電 路之此一私式規劃，可在此電子電路之製作後，做最後之 處理。 其列位址線路44,和最少一未顯示在第3圖中之列感測 線路46，同樣係檢越其列電極34。此等列位址線路44和列 感測線路46，係與其行電極形成於同一導電性薄層上面， 而建立出一些列位址二極體和列感測二極體（未示出）。 本紙張尺度翻巾_家鮮（CNS) A4規格（210X297公釐）
.............…：神：！ (請先閲讀背面之注意事項再填寫本頁) 訂· :線· 五、發明説明（13) 該等濾波i|F1-F6’最好僅僅是帶通遽波器。第4圖係 例不-構成其調變電子電路28之通帶濾波器Fn和整产哭 電路48。此圖亦係例示三個波形，彼等係分別指述其輸二 42、其帶通濾波器44之輸出、和其整流器48之輸出等三點 處的信號。其通帶渡波器電路5 〇，係由一些麵合至電：V 之队元件所組成。其整流器電路58，係、串聯連接至其帶通 濾波器電路50。其整流器電路58，係由與一電容器串聯之 二極體所構成。本技藝之一般從業人員理應理解的是，此 僅為此一網路許多可能具現體中的一個。 當-適當頻率之AC信號’出現在其輸入端42處時，其 輸出端46,便會有—|DC電壓產生。在其他之情況中，其 輸出處之DCUU，係被驅動至+v，以助其整流器電路中 之二極體成反向偏壓。本技藝之一般從業人員理應理解的 是’該等被動性組件，可為整流器或高收（品質）電機遽波 器，還有RC網路。 回顧第3圖，其記憶體模組陣列3〇，可在配置上使能縮 減其在該等介面電路16與控制器14間所需之配線。其電源 係搞合至其帶通濾波器？1-]?6、和整流器48。施加—電壓至 三列組中的一個，和一相反電壓至三行組中的一個（例如， F1和F6以及令其他的成開路，吾等將能激勵其跨點陣列％ 中之九個子陣列中的任何一個）。若每一 Rc帶通濾波器 F1-F6 50，係被調制至一不同之頻率，則各可被選擇激勵 (假定該等頻率間有適當之隔離）。其結果是，該等位址、 感測、和電力信號，將可被傳佈於上述之頻譜上面，因而 五、發明説明（u) 早線路，可被用來承载多重信號。此等信號接著係施 加：其線路縮減電路24，其可使此等信號，經由其介面連 接器16，傳送至其介面暨控制電路14。 以上所陳述之方法，係例示該等感測、位址、和電力 所需之配線，如何可被縮減。以下係上述特定之記憶體模 組2〇中的感測線路42如何能被縮減之一方法。 其帶通濾、波器/整流器電路（5〇/48)，係搞合至其記憶體 極體之陰極’以及唯有其帶通過遽波器電路Μ，係搞合 ::陽極(其記憶體二極體之陰極和陽極，並未顯示出)： 田活動中之子陣列中的記憶體二極體被定址時，將會有 一 AC信號施加至其上。 、=寺_極體在偏壓上，係使一完整之資料二極體，保 持連續導通’以及使此資料二極體之基體陰極，保持低於 接地電位°其—感測二極體（―在其行/列感測線路之任一 上面的二極體），係連接至此資料二極體之陽極，以及此二 極體之陰極，實際上係被固定至接地電位。 一 在此貧料二極體為完整之情況中，將不會有電流，流 經:感測二極體。在此資料二極體被燒斷之情況中，便會 有一半波整流之電流，流經此感測二極體。若該等來自 同實體薄層22之感測線路係相連接（或出自任何彼等列= 行線路不含交叉點之被定址的二極體，亦即，資料二極體 A之列線路，並未與資料二極體B之列線路次: ja^L a 貝抖_一極 體A之行線路，亦未與資料二極體B之行線路交又，此—條 件將推翻其陣列之偏壓條件），則其來自各個燒斷之二^ 556214 A7 ______B7 五、發明説明（15) I 的電流，將會在一共用之感測線路上面加總。此共用之感 測線路上面的電流，可被用來縮減彼等所需感測線路配線 之數目。 第5圖係顯示兩個連接至一共用上感測線路之被燒斷 而被定址的二極體有關之多重電流5〇的一個例示圖。所顯 示係該等各別之電流波形和彼等之加總值5〇。假定此共用 感測線路上面所有被定址之二極體，係在不同之頻率下受 到驅動。此共用感測線路上面所有被定址之二極體的狀 ®、，將可被決定。一連接至此同一組被定址之二極體的陰 極之感測線路，被稱做下感測線路，在安排上係使其感測 二極體之陰極，連接至該等資料二極體之陰極，以及係使 其感測二極體之陽極，連接至該等資料二極體之陽極。此 下感測線路，復被偏壓至接地電位，而可被用來提供一些 核對和 > 汛。每一燒斷之二極體，將會承載一二極體電流， 每一 7C整之二極體，亦將會產生一在施加至此資料二極體 之調變頻率下的“半波整流，，之電流。此一資訊可配合其上 感測線路該供應之AC資訊，被用來確認該等二極體之狀 態。理應注意的是，單單是來自下感測線路之資訊，係不 足以唯一決定該等二極體之狀態。 本發明之一較佳實施例的以上說明，在呈現上係基於 例示和敘述之目的。其並非意在盡舉或限制本發明至此所 揭示之釦確形式，以及彼等修飾體和變更形式，按照以上 之揭示說明係屬可能，或可得自本發明之實踐。此實施例 在選擇及說明上，係為解釋本發明之原理，以及其之實際 帛（_ Μ祕⑵0X297公釐) ；"----
-、\t— (請先閲讀背面之注意事項再填寫本頁) 線· M6214 五、發明說明（l6) 應用，可使本技藝之專業人員，能利用本發明於各種之實 鹩。f中M及月b具有各種適合其所預期之特定用途的修飾 元件編號對照 2.., .裝置 10. ..記憶體卡 12. ••I/O介面連接器 14. ..介面暨控制電路 14. ••介面電路 14. .•控制電路 16·· ••内部介面 20·. •可移除式記憶體模組 22·· .記憶體薄層 24.. •多工/解多工電路 24.. .線路縮減電路 28·. •調變電子電路 28.··濾波器和整流器電略 ? 〇 _ ·.兄憶體模組陣列 3 2...行電極 34··.列電極 36…記憶體陣列電路 38…上拉/下拉電阻器 40.··行位址線路 42·.·行感測線路 44.·.列位址線路 46·.·列感測線路 48··.整流器電路 5 0…RC帶通網路 訂 19 本紙張尺度適用中國國家標準（⑽）A4規格（21〇><297公楚）