JP3953902B2 - Pirmメモリモジュールへの相互配線の数を低減するための方法と装置 - Google Patents
Pirmメモリモジュールへの相互配線の数を低減するための方法と装置 Download PDFInfo
- Publication number
- JP3953902B2 JP3953902B2 JP2002189456A JP2002189456A JP3953902B2 JP 3953902 B2 JP3953902 B2 JP 3953902B2 JP 2002189456 A JP2002189456 A JP 2002189456A JP 2002189456 A JP2002189456 A JP 2002189456A JP 3953902 B2 JP3953902 B2 JP 3953902B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- interface
- lines
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明はデジタルメモリ回路の分野に関し、詳細には、メモリアレイとインターフェース回路との間で必要な相互配線の数を低減するために、多重化および変調技術を用いることに関する。
【0002】
【従来の技術】
現在、多くの民生用装置は、益々多くのデジタルデータを生成し、および/または利用するように構成されている。たとえば、スチール写真および/または動画用のポータブルデジタルカメラは、画像を表す大量のデジタルデータを生成する。各デジタル画像は、数メガバイト(MB)までのデータ記憶装置を必要とする場合があり、そのような記憶装置がカメラにおいて利用できなければならない。このタイプのデータ記憶の応用形態を提供するために、記憶メモリは、約10MB〜1ギガバイト(GB)の十分な記憶容量を、比較的低コストで実現しなければならない。また、記憶メモリは低電力消費(たとえば、<<1W)で、比較的堅牢な物理的特性を有し、持ち運び可能なバッテリ駆動による動作環境に対処しなければならない。データ長期保存用記憶装置の場合、データは一度だけメモリに書き込まれる必要がある。メモリは短いアクセス時間(概ね数msec程度)と、適度な転送速度(たとえば、20Mb/s)を有することが好ましい。また、記憶メモリは、メモリスティックまたはコンパクトフラッシュ(R)カードのような業界標準インターフェースモジュールでパッケージ化され得ることが好ましい。
【0003】
デジタルカメラのようなポータブル装置において、現時点で用いられる記憶装置の一形態はフラッシュメモリである。これは、上述のような所望の機械的堅牢性、電力消費、転送およびアクセス速度特性を満足させる。しかしながら、主な欠点は、フラッシュメモリは依然として比較的高価なことである(1MB当たり1.5〜2ドル)。その価格のため、保存装置としてフラッシュメモリ記憶装置を用いることは一般に妥当ではなく、そのため、データがフラッシュメモリから補助的なデータ長期保存用記憶装置に転送される必要がある。
【0004】
磁気「ハードディスク」記憶装置は、ポータブル装置の場合であっても、データ長期保存用記憶装置に使用され得る。IBMのマイクロドライブのようなPCMCIAタイプIIIフォームファクタの場合、1GBまでの記憶容量を提供する小型のハードディスクドライブを利用することができる。しかしながら、そのようなディスクドライブも依然として比較的高価であり(1MB当たり0.5ドル)、それは少なくとも部分的には、ディスクコントローラ電子回路の固定費が比較的高いことに起因する。小型ハードドライブは、フラッシュメモリと比較すると、機械的堅牢性が低い、電力消費が大きい(〜2ないし4W)、アクセス時間が比較的長い(〜10ms)などの他の欠点を有する。
【0005】
書き込み可能な光記憶ディスクも同様に用いることができ、取出し可能な光ディスクはハードディスクと比較すると1つの大きな利点を提供する。取出し可能な光媒体は非常に安価であり、たとえば、ミニディスク媒体の場合、1MB当たり約0.03ドルである。しかしながら、大部分の他の態様では、光ディスク記憶装置は、磁気ハードディスクと比較すると、電力消費が相対的に大きく、機械的堅牢性が劣り、かさばり、アクセス性能が劣るなどの問題がある。
【0006】
別の形態のデータ長期保存用記憶装置が、2001年6月5日に出願した「Write-Once Memory」というタイトルの同時係属中の米国特許出願第09/875,356号に記載されている。その明細書に開示されたメモリシステムは、データ長期保存用記憶装置のための大容量のライトワンスメモリを低コストで提供することを目的としている。これは、シリコン基板をなくし、プロセスの複雑性を最小限に抑える、持ち運び可能で廉価な堅牢なメモリシステム(portable,inexpensive,rugged memory system:PIRM)を提供することにより部分的に実現される。そのPIRMメモリシステムは、プラスチック基板上に構成される集積回路層の積層されたスタック(stack)から形成されるメモリモジュールを含む。各層は交点ダイオードメモリアレイを含み、そのアレイに格納されたデータのセンシングは、メモリモジュールから離れた別個の集積回路から実行される。PIRMメモリシステムの予想される最も低コストの実施例は、コントローラおよび他の再使用できる電子回路が、機器に組み込まれるか、またはメモリカードスロットに挿入されるアダプタ内に設けられるかのいずれかである。PIRMメモリモジュールは、独自のインターフェースを介してコントローラに接続される。このアプローチに伴う問題点は、コントローラとメモリモジュールとの間で接続を行うことが、多数の接続部、約120個以上の接続部を必要とすることである。
【0007】
【発明が解決しようとする課題】
多数の接続部に対応する、低コストで、コンパクトで、信頼性の高いコントローラを作成することが課題である。
【0008】
当業者であれば、添付の図面に関連して、好適な実施形態の以下の詳細な説明を読むことにより、本発明の種々の実施形態に関するこれらのおよび他の利点と利益を理解するであろう。
【0009】
【課題を解決するための手段】
一態様において、本発明はメモリ装置である。そのメモリ装置は複数のメモリ層を含み、複数のメモリ層のそれぞれは、メモリアレイと、各メモリアレイに結合される複数の信号変調回路と、複数のメモリ層のそれぞれに結合されるライン低減回路とを含む。さらに、複数の信号変調回路はそれぞれ、整流回路に直列に結合されるバンドパスフィルタ回路を含む。そのメモリ装置はさらに、インターフェース接続を介してライン低減回路に結合されるインターフェースおよび制御回路を含む。また、そのメモリアレイは交点メモリアレイである。さらにライン低減回路は、多重化/逆多重化回路である。またライン低減回路は、薄い非半導体基板上に実装される。
【0010】
第2の態様において、本発明は、第1および第2の組の横断電極およびアドレス指定回路を有する交点メモリアレイと、直列に接続されたフィルタおよび整流回路と、ライン低減回路とを含み、フィルタおよび整流回路は、ある周波数スペクトルにわたって所定の信号を拡散する。さらに、ライン低減回路はマルチプレクサおよびデマルチプレクサ回路を含む。そのメモリ装置は、電源に結合される、少なくとも1つのフィルタおよび整流回路を含む。フィルタはバンドパスフィルタであり、整流回路はダイオードを含む。そのメモリ装置は第1および第2の組の横断電極を含み、その横断電極は、第1および第2の組の電極の交点において形成された各メモリエレメントと共に形成される。また、そのメモリは、第1の組内の各メモリアレイ電極を第1の組のアドレス線の固有の各サブセットに結合する第1の接続部と、第2の組内の各メモリアレイ電極を第2の組のメモリアレイ電極の固有の各サブセットに結合する第2の接続部とを有する。そのメモリ装置はさらに、複数のメモリ層回路のそれぞれに結合されるインターフェース回路を含む。
【0011】
第3の態様において、本発明は、メモリモジュールとメモリコントローラとの間の相互配線の数を低減するための方法であり、その方法は、第1および第2の組の所定の線に所定の電気信号を加え、メモリエレメントの状態をイネーブルにすることにより、メモリアレイ内のメモリエレメントをアドレス指定するステップと、所定の周波数スペクトルにわたって多数のメモリエレメントのアドレスを拡散することにより、メモリアレイからインターフェースおよび制御回路にアドレスを送信するステップとを含む。その方法は、直列に接続されたフィルタおよび整流回路を用いて実行される多数のメモリエレメントのアドレスを拡散するステップと、その拡散されたアドレスを多重化するステップと、インターフェースを介して、前記インターフェースおよび制御回路にそのアドレスを送信するステップとを含む。
【0012】
当業者であれば、添付の図面に関連して、好適な実施形態の以下の詳細な説明を読むことにより、本発明の種々の実施形態に関するこれらのおよび他の利点と利益を理解するであろう。
【0013】
【発明の実施の形態】
本発明は、添付の図面に関連して、その好適な実施形態の説明を通して単なる例示のために以下にさらに詳細に説明される。
【0014】
以下の説明において、「データ」という用語が参照される場合、そのような「データ」は、その文脈に応じて種々の態様で表現され得ることは理解されるであろう。一例として、電圧レベル、磁気状態、または電気抵抗のような物理的特性は、センシング回路に対する電圧または電流レベルあるいは変化のような測定可能な作用を表しており、たとえば、メモリセル内の「データ」を表すことができる。他方では、バス上または伝送中、そのような「データ」は、電気回路信号または電圧信号の形をとるかもしれない。さらに、ほとんどの場合、本明細書の「データ」は主として二値であり、便宜上、「0」および「1」の状態によって表されるものとして参照され得るが、実際にはその二値状態は、相対的に異なる電圧、電流、抵抗等によって表されることができ、一般には実際にどのような形で「0」または「1」が表されるかは重要ではない。
【0015】
以下に詳細に説明されるような本発明の一実施形態は、とりわけデジタルカメラおよびポータブルデジタルオーディオ装置のような機器のデータ記憶のために特に有用な、持ち運び可能で、廉価で、堅牢なメモリ(PIRM)システムを提供するが、そのメモリシステムおよびその種々の構成要素および態様が多くの他の応用形態においても用いることができることは当業者には理解されるであろう。説明される実施形態において、そのメモリシステムは、業界標準のコンパクトフラッシュ(R)メモリに組み込まれる。
【0016】
図1には、メモリカード10がブロック図の形態で示される。メモリカード10は、カード10とそれが結合される装置2との間で通信を行うI/Oインターフェースコネクタ12を有する。インターフェースコネクタ12は、インターフェースおよび制御回路14に結合され、その回路14は取出し可能なメモリモジュール20に接続される。メモリモジュール20は、書込み許可(write enabling)およびアドレス指定/センシング機能を含む、ライトワンスデータ記憶装置のための回路を提供する。インターフェースおよび制御回路14は、カードに収容される際の取出し可能な各メモリモジュール20のための制御、インターフェース、検出、および誤り訂正符号(ECC)のための回路を含む。メモリモジュール20は、メモリカード10内のコネクタ装置に受容され、そのためそこから取り出され、別のメモリモジュール20と置き換えられることができる。メモリカードに受容される際、メモリモジュール20は、内部インターフェース16を介して、インターフェースおよび制御回路14に結合される。
【0017】
ライトワンスデータ記憶は、実質的に、そのメモリにデータを一度しか書き込むことができず、それ以降、データは変更されないままであることを意味する。多くの形態のライトワンスメモリにおいて、内部に格納されたデータが、最初に書き込まれた後に全く変更できないということが厳密には当てはまらないが、一般にはデータを任意に変更することができないことは当業者には理解されるであろう。たとえば、大部分のライトワンスメモリは、各メモリセルが第1のバイナリ状態(たとえば、バイナリデータ「0」を表す)で製作され、書込み処理中に、選択されたメモリセルが、第2のバイナリ状態(たとえば、バイナリデータ「1」を表す)に変更される。多くの場合、第1のバイナリ状態から第2のバイナリ状態へのメモリセルの変化は不可逆的であり、そのため一旦、データ「1」が書き込まれたなら、そのデータをデータ「0」に戻すことはできない。これは、データがメモリに書き込まれた後に行うことができる、格納されたデータに対する変更を制限する。データは一度しか書き込まれることができず、それ以降、たとえばデータ「0」はデータ「1」に変化することができ、逆に行うことはできない。
【0018】
メモリモジュール20はライトワンスメモリを含むため、一旦格納されたなら、そのデータが保存されるデータ長期保存用記憶装置に適している。これは、フィルム上に一度だけ写真が記録され、現像されたフィルムが永久的な記録として保持される、写真フィルムにやや似ている。それゆえ、一旦、メモリモジュール20が最大容量までデータで満たされたなら、さらにデータを記憶するために別のモジュールが必要とされる。装置2内のメモリカード10をまるごと入れ替えることはできるが、それは、インターフェースおよび制御回路14、ならびにメモリカード構造が、メモリモジュールとともに保存されることを意味する。データ記憶コストを削減するために、メモリシステムの再使用できる、比較的高価な構成要素が実際の記憶メモリに永久的に結合されないことが望ましく、そのため、好適な実施形態では、メモリモジュール20はメモリカード10から取り出すことができる。したがって、以下にさらに説明されるように、メモリカード10に挿入するためのメモリモジュール20は安価に製造される。
【0019】
制御/インターフェース回路14は、誤り訂正(ECC)および欠陥管理機能、ならびにメモリモジュール20を動作させるために必要な機能をさらに含む、「AT」式のディスクコントローラ回路と概して類似している。これらの機能は、書込み電圧設定、書込み許可線設定、および電源ストライピングの制御を含むメモリモジュールへの書込みと、論理アドレスを、物理的な記憶場所にアクセスするために必要とされるアドレス線パターンに変換することによるメモリのアドレス指定と、センス線出力のデータ読出し処理とを含む。
【0020】
また、制御/インターフェース回路14は、データファイルの論理的削除等のような、書換え可能なメモリカードのある機能をエミュレートするための機能も提供することができる。インターフェース/制御回路14のそのような機能は、たとえば、カスタム集積回路において難なく実現され得る。先に概説された必要な機能の詳細は、メモリモジュール20の構造および動作に関する以下の説明から、より完全に理解されるようになるであろう。
【0021】
メモリカード10においてインターフェース/制御回路14とメモリモジュール20との間を結合するために、内部インターフェース16が設けられる。内部インターフェース16はメモリモジュールを受容し、インターフェース/制御回路14とメモリモジュール20との間の電気的接続を提供する。プラグおよびソケット構成の適切な形態が用いられるが、最も適した構造は、作成されるべき実際の接続数に大きく依存する。メモリモジュール上の接続用コンタクトは、たとえば、以下に説明されるように、エッジ接続方式またはランドグリッドアレイ(LGA)接続を可能にするために、メモリモジュールの外側表面上に形成されることができる。それほど難しくなく実装するための多くの種類の接続方式が実現可能であることは当業者には理解されるであろう。
【0022】
図2には、インターフェースおよび制御回路14に結合されるメモリモジュール20の概略的なブロック図が示される。メモリモジュール20の記憶容量を最大にするために、モジュール20は、積層された層22のスタックから構成される。各層22は、(図3に関してさらに詳細に説明されるように)データ記憶を行うメモリエレメントのアレイ36を有する。また、層22は、各メモリ層22と、多重化/逆多重化回路24とに結合される変調回路28も含む。変調回路28は、所定の乗法因子によって、層22から出力されるアドレス線およびセンス線の数を低減する。変調回路28は、所定の周波数スペクトルにわたって、アレイから出力されるアドレス線およびセンス線を拡散する。したがって、1つの信号線上で多数の信号を伝送することができる。多重化/逆多重化回路24は、メモリシステムインターフェース16を介して、組み合わせられた信号をインターフェースおよび制御回路14に出力する。各層22上の変調回路28によって、メモリモジュールの層間の相互接続導体の数を低減することが可能になり、製造が容易になり、ひいてはコストが低減される。多重化/逆多重化回路24は、当該技術分野でよく知られている態様で、各線上で搬送される多数の信号を多重化することにより、メモリモジュール20とコントローラ14との間の相互接続の数を低減する。
【0023】
多重化/逆多重化回路24は、各層22のメモリモジュールによって生じるアドレス線、センス線および電源線(図示せず)を少数の線にまとめることができる電子回路の追加的な層である。配線数の低減を実行するのに適した、いくつかの実現可能な技術がある。たとえば、スクリーン印刷薄膜トランジスタ(TFT)(単数または複数)および静電リレーを用いて、そのような変換を実行することができる。そのような装置は、先に引用された同時係属の特許出願「Write-Once Memory」にさらに説明される。しかしながら、本発明の好適な実施形態は、抵抗およびコンデンサのような受動部品を用いる。これらの部品はフレキシブル基板上に低コストで製作され得る。
【0024】
アドレス線は、その層22上のセンス線(単数または複数)によって状態が検出されるのが、メモリアレイ36内のどのエレメントかを制御する。相互接続の数を最小限に抑えるために、アドレス線は全ての層22にわたって並列に接続されるが、各層22は少なくとも1つのセンス線を含まなければならない。アレイ36内にはおそらく2つ以上のセンス線が存在するであろう。また、それぞれ共通のアドレス線および独立したセンス線を有する各層22には、多数のメモリアレイ36が存在できる。書込みプロセス中、センス線は書込み許可線として機能し、別個のデータが共通にアドレス指定された一連のビット上に書き込まれることを可能にする。アドレス指定方式およびセンシング方式は、2001年6月5日に出願の「Addressing and Sensing a Cross-Point Diode Memory Array」というタイトルの同時係属中の米国特許出願第09/875,496号に記載されている。
【0025】
インターフェースおよび制御回路14は、薄いプリント回路基板内の凹部にタブ接着され、メモリモジュール層22およびライン低減回路(多重化/逆多重化回路)24に取り付けられる。多重化/逆多重化回路層24は、コストを削減するために、フレキシブル基板上に製作される。
【0026】
図3は、メモリモジュールアレイ30の好適な実施形態を示す。メモリエレメントのアレイ30は、メモリモジュール20内の層22のそれぞれに形成される。メモリモジュールアレイ30は、アドレス指定およびセンシング回路を有する交点ダイオードアレイである。図示のように、アレイ30は、3つのグループに分離された列電極32および行電極34を有する。50を付された箱(F1〜F6)およびRect.(Rectifier)48はそれぞれ、RCバンドパスフィルタ網および整流回路を示す。RCバンドパスフィルタ網および整流回路は変調回路28である。
【0027】
ダイオードは、電極の交差部に形成され、交点ダイオードメモリアレイ36を形成する。図面では、無傷のダイオードエレメントは各交差部において「O」で示されており、溶断されたダイオードエレメントは「X」で示される。図示された交点メモリアレイ36はデータを格納しておらず、そのダイオードは全て無傷である。本発明の好適な実施形態では、各メモリエレメントは、ダイオードエレメント(図示せず)に直列に結合されたヒューズエレメント(図示せず)を含む。そのヒューズエレメントはメモリエレメントの実際のデータ記憶作用を提供し、一方ダイオードは、読出しおよび書込みプロセス中に、交点メモリアレイ内で互いからメモリエレメントを容易に分離できるようにする。ヒューズエレメントは、クリティカルな電流が流れる際に回路を開くことになる独立したエレメントとして実現され得るか、またはダイオード内に組み込まれ得る。直列に接続されたダイオードおよびアンチヒューズを、メモリエレメントとして用いることができることも当業者には理解されるであろう。
【0028】
行および列電極(32、34)は交点アレイ36から外側に延び、プルアップ/プルダウン抵抗38によって終端される。プルアップ/プルダウン抵抗のグループは、共通に接続された自由端を有する。これらのグループはストライプ(stripes)と呼ばれる。たとえば、図3の各ストライプは3つの行または列を含む。ストライプの目的は、アレイのサブセクションに電源を加えることを容易にし、それにより全体的な電力消費を低減することである。行電極に関して、行ストライプは対応する整流回路48に結合され、次いで、整流回路48はRCバンドパスフィルタF4〜F6にそれぞれ結合される。列電極に関して、プルダウン抵抗38が対応するRCバンドパス回路網F1〜F3にそれぞれ結合される。メモリモジュールアレイの各ストライプは、電源Vまたは−Vに別個に接続される。交点アレイ36と終端抵抗38との間の列電極34は、複数の列アドレス線40および少なくとも1つの列センス線42と交差する。列アドレス線40および列センス線42(単数または複数)は、行電極と同じ導電層上に形成され、それらが列電極と交差する場所において、それらの間にダイオード接合が形成されるようにする。列アドレス線エレメントのうちの選択されたエレメントを溶断し、所望のダイオード接続を無傷のままにしておくことにより、上述のアドレス線グループ/ノード配列が形成される。アドレス指定回路のこのプログラミングは、回路製造後に仕上げられ得ることは当業者には理解されるであろう。
【0029】
行アドレス線44と、図3では最低限のものとして1つしか示されていない行センス線46とが、同様に行電極34と交差する。行アドレス線44および行センス線46は、列電極と同じ導電層上に形成され、行アドレスダイオードおよび行センスダイオード(図示せず)を形成する。
【0030】
フィルタF1〜F6は、簡単なバンドパスフィルタであることが好ましい。図4は、変調回路28を構成するバンドパスフィルタFnおよび整流回路48を示す。またその図は、3つの点、すなわち入力42と、バンドパスフィルタの出力44と、整流器48の出力とにおける入力信号を示す3つの波形も示す。バンドパスフィルタ回路50は、電源Vに結合されたRC部品から構成される。整流回路48は、バンドパスフィルタ回路50に直列に接続される。整流回路48は、コンデンサと直列に接続されたダイオードを含む。これがこの回路網の多くの実現可能な実装形態のうちの1つにすぎないことは、当業者には理解されるであろう。
【0031】
適切な周波数のAC信号が入力42に存在するとき、出力46において負のDC電圧が生成される。他の場合には、出力のDC信号は+Vに駆動され、整流回路内のダイオードに逆方向バイアスをかけるために役立つ。受動部品が、整流器または高いQ(quality)電気機械フィルタ、およびRC回路網とすることができることは当業者には理解されるであろう。
【0032】
図3に戻ると、メモリモジュールアレイ30は、インターフェース回路16とコントローラ14との間で必要な接続を低減するように構成され得る。電源が、バンドパスフィルタF1〜F6および整流器48に接続される。3つの行グループのうちの1つに電圧を印加し、3つの列グループの1つに逆の電圧を印加し(たとえば、F1およびF6)、および残りを開状態にしておくと、交点アレイ36内の9個のサブアレイのうちの任意の1つのサブアレイを活性化することができる。RCバンドパスフィルタF1〜F6(50)のそれぞれが異なる周波数に調整される場合、各バンドパスフィルタは選択的に励起され得る(周波数が十分に分離されているものとする)。結果として、アドレス信号、センス信号および電源信号を周波数スペクトルにわたって拡散させることができ、それにより1つの信号線を用いて、多数の信号を搬送することができる。そして、信号はライン低減回路24に加えられ、そのライン低減回路はその信号を、インターフェースコネクタ16を介して、インターフェースおよび制御回路14に伝送する。
【0033】
上述の方法は、センス線、アドレス線および電源線に必要とされる相互配線の数を如何に低減することができるかを示す。以下に記載されるのは、特に、メモリモジュール20内のセンス線42を如何に低減することができるかに関する方法である。
【0034】
バンドパスフィルタ/整流回路(50/48)はメモリダイオードのカソードに結合され、バンドパスフィルタ回路48のみがアノードに結合される(メモリダイオードのカソードおよびアノードは示されない)。アクティブサブアレイ内のメモリダイオードがアドレス指定されるとき、そのダイオードにはAC信号が加えられる。
【0035】
無傷のデータダイオードが連続的に導通状態のままになり、データダイオードのベースカソードがグランド未満に保持されるように、ダイオードにバイアスがかけられる。センスダイオード(列/行のいずれかのセンス線上のダイオード)はデータダイオードのアノードに接続され、そのダイオードのカソードは有効にグランドに接続される。
【0036】
データダイオードが無傷である場合、センスダイオードには電流が流れない。データダイオードが溶断された場合、センスダイオードに半波整流された電流信号が流れる。種々の物理層22からのセンス線が接続される場合(または、その行および列線が交差部を含まない、すなわちデータダイオードAの行線がデータダイオードBの列線と交差せず、データダイオードAの列線がデータダイオードBの行線とも交差しない任意のアドレス指定されるダイオードからのセンス線が接続される場合であり、この条件はアレイのバイアスを無効にする)、種々の溶断されたダイオードからの電流が共通のセンス線上に合計される。共通センス線上の電流を用いて、必要とされるセンス線接続の数を低減することができる。
【0037】
図5は、共通上側センス線に接続される2つの溶断された、アドレス指定されたダイオードに関する多数の電流50の図を示す。それらの合計された電流50とともに個々の電流波形が示される。共通センス線上の全てのアドレス指定されたダイオードが異なる周波数で駆動されるものと仮定する。そのセンス線上の全てのアドレス指定されたダイオードの状態は判定され得る。下側センス線と呼ばれる、同じ組のアドレス指定されたデータダイオードのカソードに接続されるセンス線は、そのセンスダイオードのカソードがデータダイオードのカソードに接続され、そのセンスダイオードのアノードが全て下側センス線に接続されるように配列される。次いで、グランドにバイアスされた下側センス線を用いて、チェックサム情報を与えることができる。それは、溶断された各ダイオードのための1つのダイオード電流を伝送する。無傷の各ダイオードも、データダイオードに加えられた変調の周波数の「半波整流された」電流を生成する。上側センス線によって供給されるAC情報と連係してこの情報を用いて、ダイオードの状態を検証することができる。下側センス線だけからの情報では、ダイオードの状態を一意に判定するには不十分であることに留意されたい。
【0038】
本発明の好適な実施形態に関する上述の説明は、例示および説明の目的のために提供されてきた。それは、本発明を網羅したり、本発明を開示されたそのものずばりの形態に制限したりすることを意図しているわけではなく、修正形態および変形形態が、上述の教示に鑑みて実現可能であるか、または本発明を実施することから得られるであろう。実施形態は、本発明の原理およびその実用的な用途を説明し、当業者が、種々の実施形態において、および企図されている特定の用途に適するような種々の修正形態とともに本発明を利用できるようにするために選択されて説明された。本発明の範囲は、特許請求の範囲、およびそれらの等価物によって規定されることが意図されている。
【0039】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施形態を示す。
1.メモリ装置(20)であって、
それぞれがメモリアレイ(36)を含む、複数のメモリ層(22)と、
前記メモリアレイ(36)のそれぞれに結合される複数の信号変調回路(28)と、
前記複数のメモリ層(22)のそれぞれに結合されるライン低減回路(24)とからなる、メモリ装置(20)。
2.前記複数の信号変調回路(28)のそれぞれが、整流回路と直列に結合されたバンドパスフィルタ回路を含む、上記1に記載のメモリ装置。
3.インターフェース接続を介して、前記ライン低減回路(24)に結合されたインターフェースおよび制御回路(14)をさらに含む、上記1に記載のメモリ装置。
4.前記メモリアレイが、交点メモリアレイ(30)である、上記3に記載のメモリ装置。
5.前記ライン低減回路(24)が、多重化/逆多重化回路(24)である、上記1に記載のメモリ装置。
6.前記ライン低減回路(24)が、薄い非半導体基板上に実装される、上記1に記載のメモリ装置。
7.メモリモジュールとメモリコントローラとの間で相互配線の数を低減するための方法であって、
第1および第2の組の所定の線に所定の電気信号(V)を加え、メモリ装置(20)の状態をイネーブルにすることにより、メモリアレイ(36)内のメモリエレメントをアドレス指定するステップと、
所定の周波数スペクトルにわたって多数のメモリエレメントのアドレスを拡散すること(28)により、前記アドレスを前記メモリアレイ(36)からインターフェースおよび制御回路(14)に伝送するステップとからなる、方法。
8.前記多数のメモリエレメントのアドレスを拡散するステップが、直列に接続されたフィルタおよび整流回路(28)を用いて実行される、上記7に記載の方法。
9.前記フィルタが、バンドパスフィルタである、上記8に記載の方法。
10.前記拡散されたアドレスを多重化し(24)、インターフェースを介して、前記インターフェースおよび制御回路に前記アドレスを伝送するステップをさらに含む、上記7に記載の方法。
【0040】
【発明の効果】
上述のように、本発明によれば、多重化および変調技術を用いて、メモリアレイとインターフェース回路との間に必要とされる相互配線の数を低減することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態によるライトワンスメモリシステムのブロック図である。
【図2】ライトワンスメモリシステムのメモリモジュールの全体的な構造を示すライトワンスメモリシステムのブロック図である。
【図3】本発明の好適な実施形態に記載されるようなメモリモジュールのブロック図である。
【図4】整流回路に結合されたRCバンドパスフィルタ回路網の図である。
【図5】アドレス指定回路から出力される波形の図である。
【符号の説明】
10 メモリカード
14 インターフェースおよび制御回路
20 メモリモジュール
22 メモリ層
24 多重化/逆多重化回路
28 変調回路
36 メモリアレイ
Claims (6)
- メモリ装置であって、
複数のメモリ層と、
前記複数のメモリ層のそれぞれに結合され、外部接続の数を低減するための多重化/逆多重化回路とを含み、
各メモリ層が、
第1と第2の組みの線を介してアドレス指定されるメモリエレメントを含むメモリアレイと、
前記第1の組みの線に結合された第1のバンドパスフィルタ回路と、
前記第2の組みの線に直列に結合された第2のバンドパスフィルタ回路および整流回路とを含み、
前記第1及び第2のバンドパスフィルタ回路が異なる周波数に調整されている、メモリ装置。 - インターフェース接続を介して、前記多重化/逆多重化回路に結合されたインターフェースおよび制御回路をさらに含む、請求項1のメモリ装置。
- 前記メモリアレイが、交点メモリアレイである、請求項3のメモリ装置。
- 前記多重化/逆多重化回路が、薄い非半導体基板上に実装される、請求項1のメモリ装置。
- 複数のメモリ層を含むメモリモジュールとメモリコントローラとの間で相互配線の数を低減するための方法であって、
第1および第2の組の所定の線に所定の電気信号を加え、メモリエレメントの状態をイネーブルにすることにより、メモリアレイ内の前記メモリエレメントをアドレス指定するステップと、
前記アドレスを前記メモリアレイへとインターフェースおよび制御回路を介して伝送するステップとを含み、
前記伝送するステップが、所定の周波数スペクトルにわたって多数のメモリエレメントのアドレスを異なる周波数に割り当てることによって行われ、
前記アドレス指定するステップが、前記第1の組みの線に結合された第1のバンドパスフィルタ回路、及び前記第2の組みの線に直列に結合された第2のバンドパスフィルタ回路と整流回路を用いることによって行われ、前記第1及び第2のバンドパスフィルタが前記異なる周波数に調整されている、方法。 - 前記複数のメモリ層からの信号を多重化し、インターフェースを介して、前記インターフェースおよび制御回路に伝送するステップをさらに含む、請求項5の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/894143 | 2001-06-29 | ||
US09/894,143 US6478231B1 (en) | 2001-06-29 | 2001-06-29 | Methods for reducing the number of interconnects to the PIRM memory module |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003022690A JP2003022690A (ja) | 2003-01-24 |
JP2003022690A5 JP2003022690A5 (ja) | 2005-04-21 |
JP3953902B2 true JP3953902B2 (ja) | 2007-08-08 |
Family
ID=25402663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002189456A Expired - Fee Related JP3953902B2 (ja) | 2001-06-29 | 2002-06-28 | Pirmメモリモジュールへの相互配線の数を低減するための方法と装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6478231B1 (ja) |
EP (1) | EP1271539B1 (ja) |
JP (1) | JP3953902B2 (ja) |
KR (1) | KR20030003054A (ja) |
CN (1) | CN1395252A (ja) |
DE (1) | DE60212004T2 (ja) |
TW (1) | TW556214B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5673218A (en) | 1996-03-05 | 1997-09-30 | Shepard; Daniel R. | Dual-addressed rectifier storage device |
US6956757B2 (en) | 2000-06-22 | 2005-10-18 | Contour Semiconductor, Inc. | Low cost high density rectifier matrix memory |
AU2001294817A1 (en) * | 2000-09-27 | 2002-04-08 | Nup2 Incorporated | Fabrication of semiconductor devices |
US7800932B2 (en) * | 2005-09-28 | 2010-09-21 | Sandisk 3D Llc | Memory cell comprising switchable semiconductor memory element with trimmable resistance |
US7139183B2 (en) * | 2004-07-21 | 2006-11-21 | Hewlett-Packard Development Company, L.P. | Logical arrangement of memory arrays |
US7106639B2 (en) * | 2004-09-01 | 2006-09-12 | Hewlett-Packard Development Company, L.P. | Defect management enabled PIRM and method |
US20080025069A1 (en) * | 2006-07-31 | 2008-01-31 | Scheuerlein Roy E | Mixed-use memory array with different data states |
US7486537B2 (en) * | 2006-07-31 | 2009-02-03 | Sandisk 3D Llc | Method for using a mixed-use memory array with different data states |
US7450414B2 (en) * | 2006-07-31 | 2008-11-11 | Sandisk 3D Llc | Method for using a mixed-use memory array |
US7393739B2 (en) * | 2006-08-30 | 2008-07-01 | International Business Machines Corporation | Demultiplexers using transistors for accessing memory cell arrays |
US7813157B2 (en) | 2007-10-29 | 2010-10-12 | Contour Semiconductor, Inc. | Non-linear conductor memory |
US8045416B2 (en) | 2008-03-05 | 2011-10-25 | Micron Technology, Inc. | Method and memory device providing reduced quantity of interconnections |
US8325556B2 (en) | 2008-10-07 | 2012-12-04 | Contour Semiconductor, Inc. | Sequencing decoder circuit |
US8422324B2 (en) * | 2011-08-26 | 2013-04-16 | Nanya Technology Corp. | Method and apparatus for sending test mode signals |
US9620204B2 (en) | 2013-01-18 | 2017-04-11 | Hewlett Packard Enterprise Development Lp | Interconnection architecture for multilayer circuits |
KR102222445B1 (ko) | 2015-01-26 | 2021-03-04 | 삼성전자주식회사 | 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템 |
CN109884613A (zh) * | 2019-03-29 | 2019-06-14 | 湖南赛博诺格电子科技有限公司 | 一种基于fpga的二极管阵列在线同步控制系统及方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3828263A (en) * | 1971-08-09 | 1974-08-06 | Physics Int Co | Demodulator for frequency-burst-duration modulated signals |
US4415991A (en) * | 1981-06-22 | 1983-11-15 | The United States Of America As Represented By The Secretary Of The Navy | Multiplexed MOS multiaccess memory system |
JPS63128463A (ja) * | 1986-11-18 | 1988-06-01 | Nec Corp | マイクロプロセツサ多重化システム構成 |
FR2629941B1 (fr) * | 1988-04-12 | 1991-01-18 | Commissariat Energie Atomique | Memoire et cellule memoire statiques du type mis, procede de memorisation |
JPH0935490A (ja) * | 1995-07-17 | 1997-02-07 | Yamaha Corp | 半導体記憶装置 |
US5909617A (en) * | 1995-11-07 | 1999-06-01 | Micron Technology, Inc. | Method of manufacturing self-aligned resistor and local interconnect |
US5905670A (en) * | 1997-05-13 | 1999-05-18 | International Business Machines Corp. | ROM storage cell and method of fabrication |
US5952691A (en) * | 1997-05-14 | 1999-09-14 | Ricoh Company, Ltd. | Non-volatile electrically alterable semiconductor memory device |
KR100289813B1 (ko) * | 1998-07-03 | 2001-10-26 | 윤종용 | 노아형플렛-셀마스크롬장치 |
JP3344331B2 (ja) * | 1998-09-30 | 2002-11-11 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
US6256767B1 (en) * | 1999-03-29 | 2001-07-03 | Hewlett-Packard Company | Demultiplexer for a molecular wire crossbar network (MWCN DEMUX) |
US6683372B1 (en) * | 1999-11-18 | 2004-01-27 | Sun Microsystems, Inc. | Memory expansion module with stacked memory packages and a serial storage unit |
US6603168B1 (en) * | 2000-04-20 | 2003-08-05 | Agere Systems Inc. | Vertical DRAM device with channel access transistor and stacked storage capacitor and associated method |
KR100372247B1 (ko) * | 2000-05-22 | 2003-02-17 | 삼성전자주식회사 | 프리페치 동작모드를 가지는 반도체 메모리 장치 및 메인데이터 라인수를 줄이기 위한 데이터 전송방법 |
US6385075B1 (en) * | 2001-06-05 | 2002-05-07 | Hewlett-Packard Company | Parallel access of cross-point diode memory arrays |
-
2001
- 2001-06-29 US US09/894,143 patent/US6478231B1/en not_active Expired - Lifetime
-
2002
- 2002-05-29 TW TW091111446A patent/TW556214B/zh active
- 2002-06-24 DE DE60212004T patent/DE60212004T2/de not_active Expired - Fee Related
- 2002-06-24 EP EP02254398A patent/EP1271539B1/en not_active Expired - Lifetime
- 2002-06-28 JP JP2002189456A patent/JP3953902B2/ja not_active Expired - Fee Related
- 2002-06-28 KR KR1020020036573A patent/KR20030003054A/ko not_active Application Discontinuation
- 2002-07-01 CN CN02140563A patent/CN1395252A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE60212004T2 (de) | 2007-03-29 |
TW556214B (en) | 2003-10-01 |
KR20030003054A (ko) | 2003-01-09 |
EP1271539A3 (en) | 2004-06-23 |
CN1395252A (zh) | 2003-02-05 |
JP2003022690A (ja) | 2003-01-24 |
EP1271539B1 (en) | 2006-06-07 |
US6478231B1 (en) | 2002-11-12 |
DE60212004D1 (de) | 2006-07-20 |
EP1271539A2 (en) | 2003-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3953902B2 (ja) | Pirmメモリモジュールへの相互配線の数を低減するための方法と装置 | |
JP3936246B2 (ja) | クロスポイントダイオードメモリアレイの並列アクセス | |
US6646912B2 (en) | Non-volatile memory | |
CN100583287C (zh) | 包含交叉点电阻元件的交叉点存储器阵列的寻址电路 | |
US7039780B2 (en) | Digital camera memory system | |
JP3895640B2 (ja) | クロスポイントダイオードメモリアレイのアドレス指定及びセンシング | |
JP2004507020A (ja) | モジュラーメモリデバイス | |
JP2006073181A (ja) | 欠陥管理可能pirm及び方法 | |
TW550570B (en) | Apparatus and methods for marking content of memory storage devices | |
TWI259557B (en) | Memory systems and methods of making the same | |
JP2003228989A (ja) | メモリアレイにデータビットを書き込むための方法 | |
US6738307B2 (en) | Address structure and methods for multiple arrays of data storage memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040609 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061122 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3953902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |