CN1395252A - 减少与便携低廉及耐振存储模块的互连数量的方法 - Google Patents

Abstract

一种方法和装置，用于减少存储模块和接口电路之间的互连的数量，它包括具有多个存储器层和一个寻址电路的存储模块，其中，存储器层是作为存储元件阵列的层而形成的。此外，多个存储器层中的每一个均包括存储器阵列电路和调制电路。存储器阵列电路是交叉点存储器阵列电路。调制电路接收从阵列传送的信号，并将该信号扩展到一个频谱。调制电路是连接到整流电路的带通滤波器。多个存储器层中的每一个均连接到多路复用/去多路复用电路，进一步减少了存储模块和接口/控制电路之间所需连接的数量。

Description

减少与便携低廉及耐振存储模块的互连数量的方法

发明领域

本发明涉及数字存储电路领域，具体地说，涉及到使用多路复用及调制技术以便减少存储阵列和接口电路之间所要求的互连数量。

发明背景

现在，许多用户设备均构造为产生和(或)使用数量越来越大的数字数据。例如，静止和(或)活动图像的便携式数字摄像机产生大量表示图像的数字数据。每个数字图像可能要求多达数兆字节(MB)的数据存储，这种存储必须在摄像机中是可用的。要提供这种数据的数据存储应用，相对于大约10MB至1GB的足够容量，存储器的价格应当比较低。存储器的功耗还应当比较低(如＜＜1W)，并且具有耐振的物理特征，以便适应便携式电池供电的操作环境。对于档案存储，数据只需要写入存储器一次。最好存储器应当具有较短的存取时间(约数毫秒)以及适当的传输速率(如20Mb/s)。而且最好存储器还应当能够封装在工业标准接口模块中，例如在记忆棒或压缩闪存卡中。

目前用于便携式装置(如数字摄像机)中存储器的一种形式为闪速存储器。它符合上述所需的机械强度、功耗、传输和存取速率。但是，主要的缺点是：闪速存储器相对较贵(每MB$1.50-$2)。由于价格的原因，使用闪速存储器作为归档装置通常是不合理的，这就要求数据从其中再传送给第二档案存储器。

磁“硬盘”存储器可以用于档案存储，即使是在便携式装置中。微型硬盘驱动器可用于PCMCIA III型波形因数，例如IBM的Microdrive，提供高达1 GB的容量。但是，这种磁盘驱动器仍然相对较贵(每MB$.5)，至少部分是因为磁盘控制器电子部件的较高固定成本。与闪速存储器相比，微型硬盘驱动器还有其它缺点，如较低的机械强度、较高的功耗(～2至4W)以及较长的存取时间(～10ms)。

可以同样地使用可记录的光存储盘，与硬盘相比，可拆卸光盘提供更大的优越性。可拆卸光学介质价格很低廉，例如对于小型磁盘介质，每MB约为$0.03。但是，在其它许多方面，光盘存储比不上磁硬盘，包括较差的功耗、机械强度、体积以及存取性能。

在＿＿＿＿＿提出的共同未决的美国专利申请号＿＿＿＿＿(Hewlett-Packard发明公开号10002367)题为“一次写入存储器”中说明了档案存储的另一种形式，其内容通过引用并入本文。其中公开的存储器系统的目的是以较低的成本为档案存储提供高容量的一次写入存储器。其中一部分是通过提供一种便携、低廉及耐振的存储系统(PIRM)来实现的，这种存储系统避免了硅衬底并使处理的复杂性降到最小。PIRM存储系统包括存储模块，其中包含构造于塑料基片上层叠的集成电路层。每层均包含一个交叉点二极管存储器阵列，并且从远离存储模块的独立集成电路中进行存储在阵列中的数据的读出。在PIRM存储系统的最低成本便携式实现中，控制器和其它可再用电子部件是嵌入设备中或者是安装于插入存储插槽的适配器中的。PIRM存储模块经专有接口与控制器连接。这种方法的问题在于：建立控制器和存储模块之间的连接可能涉及到大量的连接，约为120个以上。要制作一种低成本、紧凑、可靠的控制器来容纳大量的连接器是一项挑战。

通过阅读以下结合附图对最佳实施例的详细说明，本领域的技术人员将会了解本发明的各个实施例的这些及其它优点。

发明概述

一方面，本发明是一种存储装置。该存储装置包括：多个存储器层，其中的每个存储器层均包括一个存储器阵列；多个信号调制电路，与各存储器阵列连接；以及线路减少电路，与各存储器层连接。此外，多个信号调制电路其中的每一个均包括带通滤波电路，与整流电路串联。该存储装置还包括接口和控制电路，经接口连接与线路减少电路连接。存储器阵列也是一个交叉点存储器阵列。线路减少电路是一个多路复用/去多路复用电路。另外，线路减少电路是在一个非半导体的薄基片上实现的。

第二方面，本发明是一种存储装置，包括：交叉点存储阵列，其中包含第一和第二组横向电极和一个寻址电路；串联的滤波和整流电路；以及线路减少电路；其中，滤波和整流电路将预定信号扩展到一个频谱。此外，线路减少电路还包括多路复用及去多路复用电路。存储装置包括至少一个滤波器以及整流电路，它们均与电源连接。滤波器是一个带通滤波器，并且整流电路包括二极管。存储装置包括第一和第二组横向电极，这些电极是与在第一和第二组电极的交叉点处所形成的相应存储元件共同形成的。存储器还包括：第一连接，将第一组中的各存储器阵列电极连接到第一组地址线唯一的相应子集上，第二连接，将第二组中的各存储器阵列电极连接到第二组存储器阵列电极唯一的相应子集上。存储装置还包括接口电路，与多个存储器层电路其中的每一个连接。

第三方面，本发明是一种方法，用于减少存储模块和存储控制器之间互连的数量，包括以下步骤：通过将预定的电信号施加于第一和第二组预定线路来启用存储元件的状态，从而对存储器阵列中的存储元件进行寻址；通过将多个存储元件地址扩展到预定的频谱，将来自存储器阵列的地址传送给接口和控制电路。该方法包括以下步骤：扩展多个存储元件地址，通过使用串联的滤波和整流电路来进行；多路复用所扩展的地址；并经接口将该地址传送给所述接口和控制电路。

通过阅读以下结合附图对最佳实施例的详细说明，本领域的技术人员将会了解本发明的各个实施例的这些及其它优点。

附图概述

下面将参照附图，通过对最佳实施例的说明，结合实施例对本发明进行详细说明。附图包括：

图1是根据本发明一个实施例的一次写入存储系统的方框图；

图2是一次写入存储系统的方框图，说明其中存储模块的总体结构；

图3是本发明最佳实施例中所提出的存储模块的方框图；

图4是对连接到整流电路的RC带通滤波网络进行的图解表示；

图5是寻址电路所输出波形的图解表示。

最佳实施例详细说明

在以下说明中，“数据”是指这种“数据”可以根据实际情况以不同的方式来表示。例如，电压电平、磁性状态，或者诸如电阻之类的表示可测量结果(如电压或电流电平，或读出电路的变化)的物理特性均可以表示存储单元中的“数据”。另一方面，在总线上或在传送这种“数据”的过程中，可能是采用电子电路或电压信号的形式。此外，在大多数情况下，这里的“数据”实际上主要是二进制的，为方便起见，可以表示为“0”和“1”的状态；但是应当知道，在实践中，二进制状态可以由不同电压、电流、电阻等来表示，某个特定的实际表示形式是表示“0”或“1”并不重要。

下面详细说明的本发明的一个实施例提出了一个便携、低廉及耐振的存储(PIRM)系统，它在诸如数字摄像机和便携式数字音频装置之类的装置中尤其有用，虽然对本领域的技术人员来说该存储系统及其各种元件、特征也可以用于其它许多应用中。在所述的实施例中，存储系统集成到工业标准的紧凑闪速存储器中。

图1中以方框图的形式对存储卡10进行了说明。存储卡10包含I/O接口连接器12，通过这个连接器，进行卡10和所连接的装置2之间的通信。接口连接器12连接到接口和控制电路14，同时，接口和控制电路14又连接到可拆卸存储模块20。存储模块20为一次写入数据存储提供电路，包括写启用及寻址/读出功能。接口和控制电路14包括这样的电路，用于每个可拆卸存储模块20的控制、接口、检测以及纠错编码(ECC)。存储模块20包含在存储卡10的连接装置中，从而可以从其中移去并用另一个存储模块20来代替。当包含在存储卡中时，存储模块20通过内部接口16与接口和控制电路14连接。

一次写入数据存储是指数据只能有效地一次写入存储器，此后就保持不变。本领域的技术人员应该知道，在一次写入存储器的多种形式中，其中所存储的数据在最初写入之后并不是完全不能进行改变，只是不能随意进行改变。例如，大多数一次写入存储器均制作成每个存储单元处于第一二进制状态(如表示二进制数“0”)，并且在写入过程中，所选择的存储单元改变为第二二进制状态(如表示二进制数“1”)。存储单元从第一二进制状态到第二二进制状态的改变通常是不可逆转的，所以，一旦写入了数据“1”，就无法再改变为数据“0”。这就限制了对所存储数据的改变，这种改变本来在数据已经写入存储器之后是可以进行的。数据只能写入一次，此后，例如数据“0”只能改变为数据“1”，而不能逆转。

由于存储模块20包含一次写入存储器，它适合于档案数据存储，其中，一旦存储了数据，便保持不变。这有些像感光胶片，一旦图像存储在其中，经显影的胶片便作为永久记录保存。因此，一旦存储模块20已经装满了数据，需要另一个存储模块来进行其它的数据存储。可以更换设备2中的整个存储卡10，但是，这就意味着接口和控制电路14以及存储卡结构也随存储模块一起存档。为了降低数据存储成本，就需要存储系统中可再用的且较贵的组件不是永久性地与实际的存储器相连接，为此，存储模块20在一个最佳实施例中是可以从存储卡10中拆卸的。因此，以较低的成本来制作插入其中的存储模块20，这将在下面进一步说明。

控制/接口电路14通常可能类似于“AT”形式的磁盘控制电路，还包括ECC和检测管理功能，以及操作存储模块20所需的功能。这些功能包括：向存储模块进行写入，包括设置写入电压、设置写入启用线路以及控制电源的拆卸(striping)；通过将逻辑地址转换为对物理存储单元进行寻址所需的地址线模式，对存储器进行寻址；以及读出线路输出的数据读取处理。

控制/接口电路14还可以提供一些功能来模拟某些可重写存储卡的特点，例如数据文件等的逻辑删除等。例如，接口/控制电路14的这些功能可以很容易在常规集成电路上实现。通过下面对存储模块20的结构和操作的说明，将会更完整地了解上述所需功能的详细情况。

提供了内部接口16，用于接口/控制电路14和存储卡10中存储模块20之间的连接。内部接口16接受存储模块，并提供接口/控制电路14和存储模块20之间的电气连接。虽然最适当的结构在很大程度上取决于待建立连接的实际数量，但可以采用一种插头和插座配置的适当形式。例如，存储模块上的接点可以在其外部表面形成，如下所述，以便启用边缘连接方案或焊盘栅格阵列(LGA)(land gridarray)连接。本领域的技术人员应该知道，多种连接方案是不难实现的。

图2给出了与接口和控制电路14连接的存储模块20的框图表示。为了使存储模块20的存储容量达到最大，模块20由大量叠层22所组成。每层22包含提供数据存储的存储元件阵列36(下面将结合图3进行详细说明)。层22还包括调制电路28，与相应的存储器层22及多路复用/去多路复用电路24相连接。调制电路28通过预定乘法因子来减少层22所输出的地址线和读出线的数量。调制电路24将阵列所输出的地址线和读出线扩展到预定的频谱。因此，多个信号可以通过单线进行传送。多路复用/去多路复用电路24通过存储系统接口16将合成信号输出给接口和控制电路14。各层22的调制电路28实现了存储模块各层之间较少的互连的导体数，有利于简化制作过程并降低成本。通过以本领域已知的方式来多路复用各线路所承载的信号数量，多路复用/去多路复用电路24减少了存储模块20和控制14之间互连的数量。

多路复用/去多路复用电路24是电子元件的附加层，能够将各层22的存储模块所产生的地址、读出及电源线(未标出)合并为较少数量的线路。有几种技术可能适合于进行线路减少。例如，屏幕打印TFT和电子继电器也可以用来进行这种转换。这些装置在上述共同未决的题为“一次写入存储器”的申请中有进一步说明。而本发明的最佳实施例采用了无源组件，例如电阻器和电容器。这些组件能够以较低成本在柔性基片上制作。

地址线控制在存储器阵列36中的哪一个元件的状态由该层22上的读出线来检测。要使互连的数量减到最少，所有层22中的读出线均为并行连接，但是，每层22必须包含至少一条读出线。在阵列36中可能有超过一条以上的读出线。每层22中可能也有多个存储阵列36，每个阵列均具有公共地址线和独立的读出线。在写入过程中，读出线用作写入启用线，使独立数据能够写入共同寻址的一串位中。在共同未决的美国专利申请序列号＿＿＿＿＿(代理摘要号＿＿＿＿＿)题为“对交叉点二极管存储器阵列进行寻址和读出”中，对寻址和读出方案进行了说明，其内容通过引用并入本文。

接口和控制电路14是焊接在薄印刷电路板凹处的薄片，与存储模块层22和线路减少电路24相连接。多路复用/去多路复用电路层24在柔性基片上制作，以便降低成本。

图3说明了存储模块阵列30的最佳实施例。存储元件的阵列30在存储模块20的各层22中形成。存储模块阵列30是具有寻址和读出电路的交叉点二极管阵列。如图所示，阵列30包含分为三组的列电极32和行电极34。标记为(F1-F6)50和Rect.48的方框分别表示了RC带通网络和整流电路。RC带通网络和整流电路是调制电路28。

二极管形成电极的交叉，创建交叉点二极管存储器阵列36。在图中，未改变的二极管元件在各自相交处用“O”来表示，熔断的二极管元件则由“X”来表示。所示的交叉点存储器阵列36中没有存储数据，所以，其中的所有二极管都未改变。在本发明的最佳实施例中，每个存储元件包含一个熔丝(未标出)，与二极管元件(未标出)串联。熔丝提供了存储元件实际的数据存储作用，而二极管则有助于在读、写过程中将存储元件在交叉点存储器阵列中相互隔离。当通过临界电流时，熔丝可以作为一个单独的元件来实现使一个电路开路，或者它也可以集成到二极管中。技术人员应该知道，串联的二极管和防熔保险丝(anti-fuse)也可以用作存储元件。

行和列电极(32、34)从交叉点阵列36开始延伸，并终止于上拉/下拉电阻器38。这些上拉/下拉电阻器组的自由端连接在一起。这些分组称作条。例如，图3中的每个条均包含三行或列。这些条的目的是便于将功率加到阵列的分段上，从而减少了整体功耗。在行电极上，行条与相应的整流电路48连接，整流电路48又分别与RC带通滤波器F4-F6连接。在列电极上，下拉电阻器38分别与相应的RC带通网络F1-F3连接。存储模块阵列的每个条均与电源V或-V建立一个独立的连接。在交叉点阵列36和端接电阻器38之间穿过列电极34的是多个列地址线40以及至少一个列读出线42。列地址线40和列读出线42是在作为行电极的相同传导层所形成的，从而在其穿过列电极的地方形成二极管结。熔断所选的列地址线元件，并保持所需二极管连接不变，形成上述所需的地址线分组/节点布置。本领域的技术人员应该知道，寻址电路的这种设计可以在电路制作之后来完成。

行地址线44以及最少一个行读出线46(图3中未标出)同样地穿过行电极34。与列电极同样，行地址线44和行读出线46在相同的传导层上形成，创建行地址二极管和行读出二极管(未标出)。

滤波器F1-F6最好为简单的带通滤波器。图4说明构成调制电路28的带通滤波器Fn和整流电路48。该图还说明了三个波形，分别描述三点的输入信号：带通滤波器的输入42、输出44以及整流器48的输出。带通滤波电路50由连接到电源V的RC组件构成。整流电路58串联到带通滤波电路50。整流电路58包括与电容器串联的二极管。本领域的技术人员应该知道，这只是该网络多种可能实现其中的一种。

当适当频率的交流信号出现在输入42时，在输出46则产生一个负直流电压。在其它情况下，输出处的直流信号被驱动到+V，以帮助整流电路中的二极管反向偏置。本领域的技术人员应当知道，无源组件可以是整流器或高品质机电滤波器以及RC网络。

再来看图3，存储模块阵列30可以进行设置，以便减少接口电路16和控制器14之间所需的连接。电源连接到带通滤波器F1-F6以及整流器48。将电压施加于三个行分组其中之一，并将反向电压施加于三个列分组其中之一(例如F1和F6)，并使其余的保持开路，就能够激活交叉点阵列36中九个子阵列其中的任何一个。如果每个RC带通滤波器F1-F6 50均调整到不同的频率，那么可以有选择地激励其中的每一个(假定有足够的频率分隔)。结果是：地址、读出以及功率信号可以扩展到该频谱，从而，单线可以用来承载多个信号。这些信号然后施加到线路减少电路24，该电路经接口连接器16将这些信号传送给接口和控制电路14。

上述方法说明了怎样才能够减少读出、地址以及功率线所需的互连的数量。以下介绍一种方法，具体说明怎样才能减少存储模块20中的读出线42。

带通滤波/整流电路(50/48)连接到存储二极管的阴极，并且唯一的带通滤波电路48连接到阳极。(没有标出存储二极管的阴极和阳极。)当对活动子阵列中的某个存储二极管寻址时，在其上会施加一个交流信号。

这些二极管经过偏置，使得未改变的数据二极管将继续保持导通，数据二极管的基极阴极(base cathode)则保持低于接地。读出二极管(位于列或者行读出线上的二极管)连接到数据二极管的阳极，该二极管的阴极有效接地。

在数据二极管未改变的情况下，没有电流通过读出二极管。在数据二极管已熔断的情况下，一个半波整形电流信号将通过读出二极管。如果连接了来自不同物理层22的读出线(或者来自任何所寻址二极管，其行和列线没有交叉，即：数据二极管A的行线没有与数据二极管B的列线相交，数据二极管A的列线也没有与数据二极管B的行线相交。这种状况会扰乱阵列的偏置)，那么来自各个熔断二极管的电流将集中到公共读出线上。公共读出线上的电流可以用来减少所需读出线连接的数量。

图5说明了两个连接到公共上读出线的熔断寻址二极管的多个电流50。图中给出了各电流波形及其总电流50。假定公共读出线上所有的寻址二极管均以不同的频率来驱动。可以确定读出线上所有寻址二极管的状态。连接到同组寻址数据二极管阴极的读出线称作下读出线，配置成其读出二极管的阴极连接到数据二极管的阴极，并且其读出二极管的阳极全部与下读出线连接。下读出线又在接地处进行偏置，能够用来提供检验和信息。它将传送各熔断二极管的二极管电流。每个未改变二极管也会以施加于数据二极管的调制的频率产生一个“半波整形”电流。该信息可以与上读出线所提供的交流信息配合使用，以验证二极管的状态。注意，仅依靠来自下读出线的信息不能够唯一地确定二极管的状态。

本发明的上述最佳实施例用于说明。它不是详尽的说明也不是将本发明限制在所公开的精确模式上，根据上述教案的各种修改和变更都是可行的，或者可以从本发明的实践中获得。选择并说明了实施例，以便说明本发明的原理及其实际应用，使本领域的技术人员能够在各种实施例中运用本发明，并可以进行适合特定使用的各种修改。本发明的范围由所附权利要求书及其等效物所定义。

Claims (17)

1.一种存储装置，包括：

多个存储器层，其中所述多个层中的每一个均包括存储器阵列；

多个信号调制电路，与每个所述存储器阵列连接；

线路减少电路，与所述多个存储器层中的每一个连接。

2.如权利要求1所述的存储装置，其特征在于：

所述多个信号调制电路中的每一个均包括与整流电路串联的带通滤波电路。

3.如权利要求1所述的存储装置，其特征在于还包括：

接口和控制电路，经接口连接与所述线路减少电路连接。

4.如权利要求3所述的存储电路，其特征在于

所述存储器阵列是一个交叉点存储器阵列。

5.如权利要求1所述的存储电路，其特征在于所述线路减少电路是多路复用/去多路复用电路。

6.如权利要求1所述的存储电路，其特征在于所述线路减少电路是在非半导体薄基片上实现的。

7.一种存储装置，包括：

交叉点存储器阵列，包含第一和第二组横向电极及一个寻址电路；

相互串联的滤波和整流电路；以及

线路减少电路；

其中，所述滤波和整流电路将预定信号扩展到某个频谱。

8.如权利要求7所述的存储装置，其特征在于所述线路减少电路包括多路复用和去多路复用电路。

9.如权利要求7所述的存储装置，其特征在于至少一个滤波器及高阻电路与电源连接。

10.如权利要求7所述的存储装置，其特征在于所述滤波器是带通滤波器，以及所述整流电路包括二极管。

11.如权利要求7所述的存储装置，其特征在于所述第一和第二组横向电极是与在所述第一和第二组电极的交叉点处所形成的相应存储元件共同形成的。

12.如权利要求7所述的存储装置，其特征在于：所述第一连接，将所述第一组中的各存储器阵列电极连接到所述第一组地址线唯一的相应子集上；以及所述第二连接，将所述第二组中的各存储器阵列电极连接到所述第二组存储器阵列电极唯一的相应子集上。

13.如权利要求7所述的存储装置，其特征在于还包括与所述多个存储器层电路中的每一个连接的接口电路。

14.一种方法，用于减少存储模块和存储控制器之间的互连的数量，包括以下步骤：

通过将预定的电信号施加于第一和第二组预定线路来启用存储元件的状态，对存储器阵列中的所述存储元件进行寻址；以及

通过将多个存储元件地址扩展到预定的频谱，将来自所述存储器阵列的所述地址传送给接口和控制电路。

15.如权利要求14所述的方法，其特征在于扩展多个存储元件地址的步骤是采用串联的滤波和整流电路来进行的。

16.如权利要求15所述的方法，其特征在于所述滤波器是带通滤波器。

17.如权利要求14所述的方法，其特征在于还包括：

多路复用所述扩展地址，并经由接口将所述地址传送给所述接口和控制电路。

Images