TW554447B - Method of manufacturing semiconductor wafer and semiconductor device including annealing - Google Patents

Method of manufacturing semiconductor wafer and semiconductor device including annealing Download PDF

Info

Publication number
TW554447B
TW554447B TW089118203A TW89118203A TW554447B TW 554447 B TW554447 B TW 554447B TW 089118203 A TW089118203 A TW 089118203A TW 89118203 A TW89118203 A TW 89118203A TW 554447 B TW554447 B TW 554447B
Authority
TW
Taiwan
Prior art keywords
semiconductor
gas
tempering
semiconductor substrate
patent application
Prior art date
Application number
TW089118203A
Other languages
English (en)
Inventor
Gyeong-Won Park
Won-Sang Song
Tai-Su Park
Han-Sin Lee
Jeong-U Park
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW554447B publication Critical patent/TW554447B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

554447 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（I ) [發明背景] 1. 發明領域 本發明關於一種製造半導體晶圓之方法’及一種製造 半導體元件之方法，特別關於一種包括回火製程以製造半 導體晶圓及半導體元件之方法，由其可使半導體基體上或 半導體晶圓表面上之晶體缺陷得以補救。 2. 相關技_藝之說明 由於半導體元件之高度積集及精細度引起之半導體表 面上之晶體缺陷，乃半導體元件之擊穿電壓特性、漏電特 性或類似者之退化的主因之一。因此，補救此等缺陷與半 導體元件之可靠度及產能有直接關係，並爲生產部門必須 控制之重要項目。 圖1顯示在半導體晶圓10表面上之晶體缺陷之一例。 圖1中，參考字A代表一微坑(micro-pit)，參考字B代表 一表面凸出，參考字C代表微空白（micro-void)或一堆疊層 錯，參考字D代表連線位錯。 此等晶體缺陷係在以矽晶錠製造晶圓切片程序中產生 。晶圓係由晶圓切片加工製成，此方法包含將單晶體矽錠 切成晶圓、硏磨(粗磨)及削角、鏡面拋光以使晶圓表面光 滑、及淸洗。爲消除表面或沾染物質之損害，化學機械拋 光（CMP)在鏡面拋光後可進一步實施。表面上之晶體缺陷 通常在鏡面拋光或CMP之後產生。 供補救一矽晶圓上之晶體缺陷之傳統技術曾揭示於美 國專利號碼5,744,401。本發明揭示一方法以獲得一改進之 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ▼4^--------訂---------· 554447 A7 __B7____ 五、發明說明) 面幾何形狀可在隨後沉積一薄膜時獲得改進，此方法係將 半導體晶圓之表面上之缺陷而引起之表面粗糙度降低，及 執行一製造半導體元件之特殊方法，以降低半導體基體表 面上產生之缺陷。 本發明之另一目的爲提供一包含回火製程之用以製造 半導體晶圓及半導體元件之方法，以此方法，隨後製造之 半導記憶體元件之更新特性及擊穿電壓特性係獲得改進， 可經由在低溫區一短暫時間，使半導體晶圓表面上或半導 體基體表面上存在之缺陷得以補救，半導體元件即在半導 體基體上形成。 本發明之又一目的爲提供一回火製程之方法，以製造 半導體晶圓及一半導體元件，此方法在低溫區將半導體晶 圓表面上及半導體元件形成於其上之半導體基體表面上之 缺陷作補救，而無熱預算之限制。 本發明之再一目的爲提供一包含回火程序之方法，以 製造半導體晶圓及半導體元件，此方法以在短時間內，將 半導體晶圓表面上及半導體元件形成其上之半導體基體之 表面上之缺陷，加以補救，以此方法，產品之大產能及經 濟效率可獲改善。 以上之目的可在高真空、短時間之低溫下，將具有在 製造半導體晶圓步驟時，或製造半導體元件之特殊步驟而 產生之表面缺陷之半導體晶元或半導體元件回火而達成。 根據本發明之第一特性，包含回火步驟之半導體晶元 製造方法包括：自一半導體晶錠使半導體晶圓成型；拋光半 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 訂· •I線- A7 554447 __B7___ 五、發明說明（f) 導體晶圓之表面；在具有不大於1〇_2托之高真空及不大於 攝氏950度之低溫度下，將拋光之半導體晶圓在含半導體 材料源氣體之大氣中作回火。 所有具有表面缺陷而需要補救之晶圓，可被用作上述 半導體晶圓製造方法中之半導體晶圓。例如，一裸晶圓、 一絕緣體上之5夕晶(SOI，silicon on insulator)晶圓、藍寶石 上石夕晶(SOS，silicon on sapphire)晶圓均可使用。其間，回 火步驟可在晶圓表面上造成缺陷步驟之直後執行。例如， 在晶圓表面拋光之後，可執行回火步驟以補救產生之表面 缺陷。拋光步驟爲鏡面拋光步驟，或化學機械拋光步驟。 較佳而言，回火步驟在具有壓力在ΗΓ11至HT2托範圍 之真空，溫度在攝氏400度至950度之間不超過30分鐘時 間之下實施。同時，回火步驟時供應之半導體材料源氣體 ，應爲可提供矽或鍺，較佳爲矽烷（SiH4)氣體、乙矽烷 (Si2H6)氣體、二氯甲矽烷(Si2H2Cl2)氣體或鍺(GeH4)氣體。 回火步驟係開始在一氫氣體之下實施一段時間，之後 ，在回火步驟期間加入半導體材料源氣體。或者，回火步 驟在氫氣體大氣下實施一段時間，之後，繼續在僅含半導 體材料源氣體之下實施。或者，回火步驟可僅在含氫氣體 之大氣之下實施一段時間。 根據本發明第二特性，包含回火步驟之半導體製造方 法包含:實施一特殊方法製造半導體，其中具有表面缺陷之 半導體基體至少一部份被暴露；及在壓力不高於ΗΓ2托之 真空，溫度在不高於攝氏950度低溫，在含半導體材料源 ____7_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------· I I (請先閱讀背面之注意事項再填寫本頁) · --線- 554447 A7 _B7 _ 五、發明說明（f ) 氣體之大氣下，將半導體基體回火。 實施一特殊方法以暴露具有表面缺陷之半導體基體至 少一部份之步驟’可利用不同方法實施，如化學機械拋光 、乾蝕刻、或離子植入’自一裸半導體晶圓完成一半導體 元件之全程實施。 本發明第二特性之回火條件，如真空位準、溫度、時 間、及氣體大氣等係均與本發明之第一特性相同。 根據本發明，回火係在高真空下實施，故雜質殘餘氣 體位準甚低。因此，半導體晶圓或半導體基體之表面係可 保持淸潔，因此，即使在低位準熱啓動下，亦可獲得一吸 入至表面之原子之高表面機動力及長擴散長度。結果，可 在相當低之溫度及短時間內，達成所期望程度之缺陷補救 。此外，根據本發明，半導體材料源氣體係自外部源供應 ，因此，半導體材料得以迅速提供至缺陷部份，故可得一 快速補救之效果。 本發明特別與磊晶(epitaxial)方法不同，該方法中，〜 特殊薄膜材料在一下面薄膜材料上生長，而下面薄膜材料 之缺陷狀態仍然保留，因爲，自外源供應之半導體材料源 氣體之顆粒，沿表面向缺陷區移動，將形成於下面薄膜材 料上之缺陷淸除。 [圖式簡單說明] 本發明上述之目的及優點，在詳述較佳實施例及參考 所附圖式後，可更爲明顯，其中： 圖1係存在於半導體晶圓表面上之晶體缺陷的示意陶 8 _____ — — — — — — — — — — — — — - I I (請先閱讀背面之注意事項再填寫本頁) 訂！ -線 木紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 554447 A7 _____B7 _____ 五、發明說明（/ ) > 圖2係由根據本發明第一實施例之方法將晶體缺陷作 補救後之半導體晶圓的示意圖； 圖3係絕緣體上矽(SOI)晶圓之剖面圖，本發明之第二 實施例係應用在該晶圓上； 圖4A及4B係剖面圖，說明形成淺溝道隔離(STI)結構 之製程，本發明之第三實施例係應用其上； 圖5A至5C係剖面圖，說明形成簡化淺溝道隔離 (SSTI)結構之製程，本發明之第四實施例係應用其上； 圖6A及6B係剖面圖，說明形成隔片結構之製程，本 發明之第五實施例係應用其上； 圖7A及7B係剖面圖，說明形成金屬接點(MC)結構之 製程，本發明第六實施例係應用其上； 圖8係自對齊接點(SAC)結構之剖面圖，本發明之第 七實施例係應用其上； 圖9係顯示關於基體表面結構之原子力顯微鏡(AFM) 分析結果圖，該基體係受到乾鈾刻處理； 圖10係顯示關於基體表面結構之原子力顯微鏡(AFM) 分析結果圖，該基體係乾蝕刻且接著根據本發明一實施例 作回火；及 圖11係顯示電荷擊穿之變化曲線圖，乃量測以確知本 發明之效應。 [元件符號說明] 10半導體晶圓 _____2__ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂---------線 <請先閱讀背面之注意事項再填寫本頁) 554447 A7 __B7 五、發明說明（/) (請先閱讀背面之注意事項再填寫本頁) 22絕緣層 24矽層 30基體 32墊氧化薄膜 34矽氮化物薄膜 36光阻圖案 38溝道 38a底表面 38b側壁 40基體 42光蝕刻圖案 44溝道 46薄熱氧化物薄膜 48氧化物薄膜 49隔離薄膜 50半導體基體 52絕緣材料 54閘電極 58隔片 60半導體基體 62閘絕緣薄膜 64閘電極 66隔片 68內層介電層 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 554447 A7 ____B7____ 五、發明說明（） 69金屬接觸孔 70基體 72閘絕緣薄膜 74閘電極 76隔片 78內層介電層 79 SAC(self-aligned contact，自對齊接點） [較佳實施例說明] 本發明關於利用回火程序而改進於半導體元件製造程 序之一特殊步驟中由於晶體缺陷而造成之半導體基體或裸 半導體晶圓之表面粗糙度及補救表面上之缺陷的方法，其 後，雖然本發明之半導體元件製造方法中之回火程序之每 一步驟，均經由每一實施例說明，本發明並不受限於此等 實施例。非常明顯的是，不同修改可在本發明之精神以內 實施。 <第一個實施例> 圖2爲解釋本發明之第一實施例之圖式，其中顯示一 裸矽晶圓10，本發明之原理即應用其上。自圖2可見，矽 晶圓10之表面缺陷已被補救，因此表面粗糙度已改進。 首先，將簡單說明應用第一實施例之裸矽晶圓10之製 造方法，及表面缺陷產生之步驟。上述方法及步驟在決定 本發明之回火方法在何級實施上，爲極重要之因素。 砂晶圓10係由Czochralski(CZ)方法或浮動區(FZ)方法 產生之矽單一晶錠製成。即，一已生成矽單一晶錠被切片 11 — — — — — — — — —_______ (請先閱讀背面之注意事項再填寫本頁) 訂： 線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 554447 A7 _ __B7___ 五、發明說明（j ) 。每片之厚度足夠厚使每片之二表面可以利用一氧化鋁及 甘油之化合物在一特殊厚度偏移中硏磨及磨削。如此，矽 切片之平整度可以增加。 之後，切片之邊緣磨圓以便形成晶圓。使邊緣成爲圓 形必須小心實施，其係因爲考慮到一項事實，即在隨後之 熱處理所產生之滑動係開始於切片邊緣之缺陷區域。其次 ，損壞或在晶圓成型步驟產生之沾污物質，利用化學方式 加以濕蝕刻移除。 此步驟後，半導體元件實現之晶圓之一側，加以拋光 以形成無擦傷或損壞之表面。拋光係利用鏡面拋光法完成 ，該法中利用拋光顆粒及拋光布，如揭示於美國專利號碼 5,744,401，或由化學機械拋光(CMP)方法。拋光後矽晶圓 受到淸洗處理，因而變成一完全產品。 然而，如上所述，拋光後晶圓之表面（雖然已經拋光) 在能量上言係爲不穩定，在實際上亦不穩定，因爲其已經 暴露在外界環境中。因此，如圖1所示，有許多不同晶體 缺陷，如微坑A、表面凸出B、微空洞或堆疊層錯C及位 錯D。矽晶圓10表面上之此等缺陷，將使表面幾何形態特 性，在隨後之沉積薄膜時變壞，擊穿電壓特性、漏電流特 性、及隨後沉積之閘氧化物薄膜之靜電特性均變壞。此外 ，此等缺陷使半導體記憶體元件之更新特性嚴重退化。 因此，在本發明第一實施例中，執行一回火程序，以 便在晶圓10完成拋光後，立即補救產生之表面缺陷。 回火係典型爲用熱處理，在半導體元件製造中，將一 一 —_12_____ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 554447 A7 _____B7__ 五、發明說明（） 晶圓置於高溫一段時期，以便（1)激化離子植入雜質，（2)在 矽晶內擴散雜質，及(3)補救或再晶體化由離子植入而損壞 或非晶形之矽晶。（1)至(3)係以熱激勵方法達成，其中，回 火裝備利用外部熱能量作爲驅動力。此回火方法必須約攝 氏900度或更高之溫度實施數十分鐘至數小時，以提供足 夠之回火效應。但，回火方法包含一問題，因爲，爲各種 目的植入之雜質，在高溫熱處理之長時間期間，被擴散至 半導體基體中之不當之區域，如一主動區、一接合區及一 停止區。隨著半導體元件之積集密度增加，此一問題造成 回火係被注意於在雜質之熱激勵或損壞之補救，而非被注 意於擴散上。 第一個實施例係與熱激勵或離子植入之擴散無關，但 與晶圓製造方法中拋光而產生之晶圓表面晶體缺陷之補救 有關，亦與改進表面之粗糙度有關。因此，第一實施例之 發明係自最近設定回火條件之必要性而創作。 根據本發明第一實施例之回火步驟之處理條件係敘述 如下。回火係在反應爐中實施，爐中維持基本真空1〇_2托 或更小，最好，在維持超高真空10·11至1〇·2托反應爐中實 施。設定回火之真空條件爲超高真空環境，係因爲晶圓1〇 之表面’由於雜質剩餘氣體位準在超高真空環境下係非常 低，得以保持淸潔。 在第一實施例中回火係在低於標準回火溫度下實施， 即攝氏400度至950度，最好爲攝氏750度至850度。在 極高溫度下回火時，第一實施例受到熱預算之限制。在極 _____13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐) ' -------------------訂------I--線 (請先閱讀背面之注意事項再填寫本頁) 554447 A7 _____ _ B7___ 五、發明說明（[I) 低溫度下回火時，足夠之回火效應無法提供。因此，第一 實施例中之溫度範圍設定爲一適當回火溫度之折衷。特別 如上所述’晶圓之表面在超高真空環境之反應爐中，得以 維持淸潔’俾吸收至晶圓表面上之原子可獲得一高表面移 動力，即使熱激勵之位準甚小亦然。第一實施例爲較佳實 施例，因爲回火溫度可變爲較低。 第一實施例係在以下三種氫氣大氣條件下實施:(1)在整 個回火過程中，僅有氫氣體流動時；（2)當僅有一種氫氣體 在回火早期流動時，及在一段時間過後，半導體材料源氣 體加在氫氣體中；及(3)在回火之早期僅有氫氣體流動，在 一段時間過後，僅有半導體材料源氣體流動。 在回火期間，一處理壓力保持在低壓力約數十托至10_ 9托，所供應之氫氣體之流速在1 SCCM至500 SCCM之範 圍，所加之少量半導體材料源氣體，加以控制使其在0.1 至1SCCM之範圍。在第一實施例中，矽烷(SiH4)氣體用來 作爲半導體材料源氣體。但無疑的是，乙矽烷(Si2H6)氣體 、二氯甲矽烷(Si2H2Cl2)氣體、或鍺(GeH4)氣體之各氣體在 回火期間可提供半導體材料，可用來作爲半導體材料源氣 體。 回火之早期係始終在氫氣體大氣下，其所以較佳係因 爲在氫氣體大氣下，自然氧化物薄膜可自晶圓表面消除。 表面缺陷之補救效應，即使在整個回火過程在僅有氫氣體 作爲第一回火條件之大氣下，仍可產生。但在此情況下， 自氫氣體分離之氫原子，在被吸至矽晶圓之表面後，必須 ___ 14 __ 衣紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 554447 A7 _____B7__ 五、發明說明（/l) 打破矽間之鏈。於是，回火必須實施一相當長時間，因爲 缺陷之補救係由大量砂運動而獲得。 當半導體材料源氣體在回火條件2)及3)供應時，半導 體材料如自氣體分離之矽或鍺，可容易存取至表面缺陷存 在之一區。因此，在短時期內即可獲得補救效應。 在如上所述之真空條件、溫度條件及氣體條件下，第 一貫施例之回火實施數分鐘至30分鐘，較佳而言，最多 10分鐘之一短時間，更佳爲3至5分鐘。即使3至5分鐘 ，理想補救亦可達成。 根據上述之第一實施例，晶圓表面上存在之表面缺陷 在低溫及短時期可予補救，由此等缺陷造成之表面粗糙度 在回火期間係可獲顯著改善。因此，形成之半導體元件之 可靠性亦可獲得大幅改進。 <第二個實施例> 圖3爲在絕緣體上之砂(SOI，silicon on insulator)晶圓 之剖面圖，本發明之原理應用其上，用以解釋本發明第二 個實施例。SOI晶圓具有一夾層結構，其中一絕緣層22夾 在基體30及矽層24之間，並被發明作爲下一代晶圓以克 服傳統典型矽晶圓之問題，即功率消耗或作業速度之降低 ，速度降低係由傳統典型矽晶圓之形成，爲穩定之理由相 當厚，即使晶圓之電主動區受限於在晶圓表面附近亦然。 用以製造SOI晶圓之不同方法已被發展出來。但SOI 晶圓亦爲控制矽層24之最後厚度之基礎，因爲主動區即在 該層24上形成，並加以拋光以自矽層24之表面淸除沾染 15_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) -___I__I I I I______ (請先閱讀背面之注意事項再填寫本頁) 訂— - •線- A7 554447 __B7_ 五、發明說明（1^) 物質，及補救表面之損失。與典型矽晶圓情況相似，表面 缺陷亦存在於SOI晶圓上。 爲了補救表面缺陷，係實施回火作業，回火條件係與 第一實施例之處理條件相同。 此外，本發明之原理可用在由一磊晶矽層在一藍寶石 層上形成而獲得之藍寶石上之砂(SOS，silicon on sapphire) 晶圓，此點非常明顯。 <第三個實施例> 圖4A及4B爲剖面圖，說明在製造一半導體計憶體元 件或半導體邏輯電路中，形成一淺溝道隔離(STI，shallow trench isolation)溝道之方法，以解釋本發明第三個實施例 〇 石夕局部氧化(LOCOS，local oxidation of silicon)被廣泛 用以製造半導體元件，並可提供一簡單方法。但，在高度 積體半導體元件之256M DRAM或較大位準時，LOCOS有 穿通問題，此係由於隔離寬度降低時或場氧化薄膜厚度降 低時，隨氧化而生之鳥喙現象引起。因此STI方法被建議 用以克服此問題。 參考圖4A及4B，一墊氧化物薄膜32及一氮化矽薄 膜34在半導體基體30上形成，一光阻圖案36在氮化矽薄 膜34上形成，以暴露一部份供溝道在其上形成。光阻圖案 36用以作爲蝕刻罩以使氮化矽薄膜34及墊氧化薄膜32成 圖案。之後，光阻圖案36被除去，於是，半導體基體3〇 利用有圖案之氮化砂薄膜34予以乾蝕刻，及圖案之墊氧化 __ 16 i紙張尺度適用中酬家標準（CNS)A4規格（210 X 297公f ~" 一 ---1--------I ---I----訂· I----I I (請先閱讀背面之注意事項再填寫本頁) 554447 A7 -— _B7___ 五、發明說明（/f) 物薄膜32作爲蝕刻罩，因此，形成溝道38。此後，溝道 38係以介電材料塡充(未示出），因此構成一隔離層。 本發明第三實施例關於半導體基體30表面上存在之缺 陷之補救，其在ST1溝道形成過程中實施之溝道38之構成 ’所作之乾蝕刻後暴露出來。即，溝道38由蝕刻方法形成 後’實施本發明之回火，於是溝道38被塡充。 由乾蝕刻方法形成之溝道38之底表面38a及側壁38b 存在有不同之表面缺陷如微坑，堆疊成錯，爲空白或位錯 。溝道之底表面38a及側壁38b會合處之角落，及溝道之 頂部邊緣均有極粗糙之表面，及步進差異，此等使半導體 元件之特性，如更新特性之可靠性退化。 因此，第三實施例之目的爲將溝道38之各角落及邊緣 弄圓’及具有二目的，由乾蝕刻方法使半導體基體30之暴 露表面上所受之表面缺陷補救，及將表面粗糙度加以圓滑 〇 第Ξ實施例之回火步驟之處理條件係與第一實施例之 處理條件相同。即，回火在反應爐中實施，爐中之真空維 持在1(Τ2托或更少，最好，反應爐維持一超高真空10·"至 HT2托。此外，回火在溫度低於典型回火溫度，及攝氏400 度至950度下實施，最好，在攝氏750度至850度。大氣 氣體條件及溫度條件之設定係與第一實施例之原則相同。 <第四個實施例> 圖5Α至圖5C爲剖面圖，說明在製造半導體元件過程 中’一簡化淺溝道隔離之方法，以解釋本發明之第四實施 ____17__ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 554447 五、發明說明（f 例。 第三實施例之STI方法可降低由隔離薄膜形成時，熱 氧化造成之LOCOS方法之缺點，並可形成一適於高度積體 之隔離薄膜。但，STI方法，由於複雜之製造程序，而增 加製造成本。SSTI方法被建議以簡化製造程序。 參考圖5A，用來作爲蝕刻罩之光阻圖案42係直接在 半導體基體40上形成。之後，半導體基體40利用光阻圖 案42爲蝕刻罩，被蝕刻成一預定深度，因此形成在基體 40中之溝道44。 參考圖5B，光阻圖案42已被移除，於是一薄熱氧化 薄膜46在溝道44之內壁形成，以消除缺陷及防止漏電。 之後，溝道44以氧化薄膜48塡充，該薄膜爲一絕緣層。 參考圖5C，在合成結構上實施化學機械拋光(CMP)直 到半導體基體40之表面已暴露爲止，因此形成一隔離薄膜 49。 本發明之第四個實施例，在CMP完成並構成隔離薄膜 49之後，可補救半導體基體40之暴露表面上存在之缺陷 ’及改進表面粗糙度。第四實施例之回火步驟之處理條件 ’與第一實施例之條件相同。 類似於本發明第四實施例，雖然未示於圖中，在第三 實施例之STI方法中，圖4B之溝道38以絕緣材料塡充， CMP被實施直到半導體基體30已暴露，於是本發明之回 火方法可應用其上。 此外，明顯的是，本發明之回火方法可應用在一種情 _______18__ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） II-----— II------ (請先閱讀背面之注意事項再填寫本頁) tT. A7 554447 五、發明說明) 況中，其中，在溝道44被絕緣材料塡充之前，氮化物薄膜 在溝道44之內壁上形成’而非如圖5B所示之氧化物薄膜 46之形成，其中，CMP予以貫施直到半導體基體暴露爲止 〇 圖11爲一曲線圖，顯不半導體基體40之整個表面上 ，在圖5C之步驟後，在本發明之回火方法完成後，已形 成閘氧化物薄膜，電荷擊穿一閘氧化物薄膜中之變化，以 證實本發明之效應。 自曲線中可以發現，在本發明之回火在高溫下之犧牲 氧化被實施時，至擊穿電荷之成功移位，與本發明之回火 未實施時，拋光後閘氧化物薄膜形成時之比較。特別是， 當回火在氫氣體大氣中實施時，該氣體中增加矽烷氣體， * 其原始失敗之次數較在僅有氫氣體大氣中實施回火之失敗 次數爲少。 <第五個實施例> 圖6A及6B爲剖面圖，說明閘電極之側壁上隔片形成 之方法’以解釋本發明之第五個實施例。 參考圖6A，具有閘絕緣薄膜52及閘電極54之閘結構 ’利用在半導體基體50上實施預定之沉積及蝕刻方法而形 成。一絕緣材料52，例如一氧化物薄膜或氮化物薄膜，係 沉積在基體50之整個表面上。其次，參考圖6B，絕緣材 料52被蝕刻回直到半導體基體5()暴露爲止，因此，在閘 結構之側壁上構成隔片58。半導體基體50之暴露表面被 乾蝕刻方法所損壞，故產生不同表面缺陷。 ----一 _ 19 _ 本紙張尺度適用中國國家標準（CNS)A4規格⑽χ 297公楚） --------I-------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
A7 554447 、___2Z- 五、發明說明（’ j) 因此，/艮據本發明之回火之執行可補救表面缺陷及改 進由表面缺陷造成之表面粗糙度。第五實施例之回火之處 理條件與第一實施例之處理條件相同。 特別是，由於雜質已經植入半導體基體50 ’第五實施 例較上述實施例更爲改進，因爲雜質之擴散進入不當區’ 已由實施低溫及短時間之回火而防止。 圖9及10爲在第五實施例之回火未實施時，表面結構 之原子力顯微鏡(AFM)圖片，及表面結構受到第五實施例 之回火之圖片。參考圖9之圖，可發現在蝕刻形成隔片58 之後，半導體基體50暴露之表面，非常粗糙，並由許多缺 陷如微坑、空白或類似缺陷於表面上。但，參考圖式10之 圖片，可發現在執行本發明回火後，此等缺陷迅速補救並 '消除’而表面粗糙度亦大幅改進。 <第六個實施例> 圖7A及7B爲剖面圖，以說明一金屬接觸點之形成方 法’以暴露一電晶體之源區及汲區（未示出），以達成金屬 化’以解釋本發明之第六個實施例。 參考圖7A，在半導體基體60上實施預定之沉積及蝕 刻方法’因而形成由閘絕緣62及閘電極64組成之閘結構 °在絕緣材料沉積在基體之全部表面後，其被蝕刻回直到 半導體基體60暴露，因而在閘結構之側壁上構成隔片66 °於是’〜中間層介質層68在基體之全部表面上形成。 參考圖7B，在一電晶體之源區及汲區(未示出)上形成 一金屬接觸孔69以供金屬化。金屬接觸孔69係利用典型 ----I----II------ (請先閱讀背面之注意事項再填寫本頁) 訂·- 線- 本，.氏張尺度適用中國國豕標準（cns)A4規格（ X297公爱） A7 554447 五、發明說明) --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 光刻方法形成蝕刻罩圖案，之後，利用蝕刻罩圖案作爲蝕 刻罩，以乾蝕刻中間介質層68而形成。在源區及汲區之半 導體基體60之暴露表面受到乾蝕刻之損壞，故造成不同之 表面缺陷。 因此，本發明之回火實施後可補救及改進由表面缺陷 造成之表面粗糙度。第六實施例之回火條件與第一實施例 條件實質上相同。 同於第五實施例，由於雜質已被植入半導體基體60中 ，第六實施例係較上述實施例更爲改進，因爲雜質擴散至 不當區係已由在低溫及短時期實施回火而防止。 <第七個實施例〉 --線· 圖8爲一剖面圖，以說明作爲一情況之另一例中，即 當在製造半導體元件過程中用乾蝕刻暴露半導體基體時， 自行對齊接點(SAC，self-aligned contact)結構之形成方法， 以解釋本發明第七實施例。 參考圖8，在半導體基體70上實施預定之沉積及蝕刻 程序，因而構成含閘絕緣薄膜72及閘電極74之閘結構。 一絕緣材料沉積在基體之全部表面上，之後再蝕刻回’直 到半導體基體70暴露爲止，因而在閘結構之側壁上構成一 隔片76。之後，一中間層介質層78在基體70之全部表面 上形成。此後，利用隔片76實施蝕刻，直到半導體基體 70暴露爲止。因此，由隔片76自行對齊之SAC 79於是構 成。半導體基體70之暴露表面由乾蝕刻所損壞，故造成不 同之表面缺陷。 ______ 21____—- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 554447 A7 _______Β7 __ 五、發明說明（（7) 因此，fk據本發明之回火係實施以補救表面缺陷及改 進由表面缺陷造成之表面粗糙度。第七實施例之回火條件 係與第一實施例之回火條件爲實質上相同。同於第五實施 例，由於雜質已植入半導體基體70中，第七實施例較上述 實施例更爲改進，因爲，雜質之擴散進入不當區係已由在 低溫及短時間下實施回火予以防止。 上述各實施例係根據一步驟分類，即，表面缺陷在製 造半導體晶圓過程中產生，及製造半導體元件之隨後過程 中產生，但，未包括在上述實施例中之不同情況係亦存在 。例如，上述每一實施例係關於在拋光步驟產生之表面缺 陷，及在乾蝕刻程序產生之表面缺陷。但，每一上述實施 例之原理亦可用在植入雜質進入半導體基體之離子植入步 驟產生之表面缺陷。 如上所述，根據本發明，回火係在高真空大氣中實施 ，其可使表面缺陷在較低溫度及短期間補救。本發明之效 應在於本發明不受製造半導體元件中之熱預算限制。此外 ，本發明之效應可改進大量生產量及半導體元件之可靠性 0 此外，除高真空大氣外，半導體材料源氣體在回火時 自一外部源供應，故可提供較快補救效應。本發明之效應 可以進一步增進。 雖然本發明已參考特殊實施例說明，對精於此技藝人 士甚爲明顯，所述實施例之修改在不悖離本發明精神及範 疇下當屬可行° _22^___ 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 554447 A7 _B7_ 五、發明說明（W ) 士甚爲明顯，所述實施例之修改在不悖離本發明精神及範 疇下當屬可行。 (請先閱讀背面之注意事項再填寫本頁) · ·1 I ϋ I I ϋ 一 0, I an ϋ n I— n . 經齊郎智慧犲產¾員X.消費合昨Fi-印製 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 554447 § D8 六、申請專利範圍 供應之半導體材料源氣體係選自含矽烷(SiH4)氣體、乙砍 烷(Si2H6)氣體、二氯甲矽烷(Si2H2Cl2)氣體及鍺(GeH4)氣體 之一群組。 10.如申請專利範圍第1項之方法，其中在回火步 驟中之氫氣體的流速爲1至500 SCCM之範圍，該半導體 材料源氣體之流速係在0.1至1SCCM之範圍。 11. 如申請專利範圍第1項之方法，其中該回火步驟係 首先在氫氣體大氣下執行一段時間，且之後係在僅含半導 體材料源氣體之大氣中實施。 12. —種包括回火步驟之半導體元件製造方法，包含： 實施用以製造半導體元件之一特定製程，其中，具有 晶體缺陷在其表面上之半導體基體的至少一部份係暴露； 及 在具有不大於1(Γ2托壓力之高真空及不大於攝氏950 度之低溫，及在含有半導體材料源氣體之氣體大氣下，回 火該半導體基體， 其中，該回火步驟係首先在氫氣體大氣下實施一段時間， 且之後該半導體基體材料源氣體係在回火步驟期間加入。 13. 如申請專利範圍第12項之方法，其中執行特定製 程之步驟係化學機械拋光步驟，其執行以使半導體基體之 至少一部份係暴露。 14. 如申請專利範圍第13項之方法，其中該化學機械 拋光步驟係在形成半導體基體內之溝道及以塡充材料塡充 該溝道後而實施。 2 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐） ..........................裝-..............訂...................線 (請先閲讀背面之注意事項再填寫本頁) A8B8C8D8 554447 六、申請專利範園 15·如申請專利範圍第14項之方法，其中該溝道係用 於半導體記憶體元件或半導體邏輯電路之淺溝道隔離(STI) 溝道。 16·如申請專利範圍第12項之方法，其中該形成特定 製程之步驟係乾蝕刻步驟，其執行以使半導體基體之至少 一部份係暴露。 17·如申請專利範圍第16項之方法，其中該實施特定 製程之步驟包含，藉著實施乾蝕刻程序而構成一溝道，利 用在半導體基體表面上形成之蝕刻罩圖案。 18•如申請專利範圍第17項之方法，其中該蝕刻罩圖 案爲一氧化物薄膜或氮化物薄膜之堆疊圖案，或光阻圖案 〇 19.如申請專利範圍第12項之方法，其中實施特定製 程之步驟爲一離子植入步驟，該步驟實施在半導體基體之 至少一部份。 20·如申請專利範圍第12項之方法，其中該回火步驟 係在具有10—11至ΗΓ2托之範圍的壓力之真空下實施。 21·如申請專利範圍第12項之方法，其中該回火步驟 係在攝氏400度至950度之範圍的溫度下實施。 22·如申請專利範圍第12項之方法，其中該回火步驟 係實施不超過30分鐘。 23·如申請專利範圍第12項之方法，其中在回火步驟 中供應之半導體材料源氣體係選自含砂院(SiH4)氣體、乙 石夕院(Si2H6)氣體、二氯甲石夕院(Si2H2Cl2)氣體及鍺(GeH4)氣 3 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ..........................裝-..............訂.....................線 <請先閲讀背面之注意事項再塡寫本頁) 554447 A8 S D8 六、申請專利範圍 體之一群組。 24.如申請專利範圍第1項之方法，其中在回火步 驟中，氫氣體之流速爲50至500 SCCM之範圍，而半導體 材料源氣體之流速爲0.1至1 SCCM之範圍。 25.如申請專利範圍第12項之方法，其中回火步驟係 首先在氫氣體大氣下實施一段時間，且之後係在僅含半導 體材料源氣體下實施。 ..........................裝-..............訂................線 (請先閲讀背面之注意事項再塡寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW089118203A 1999-09-21 2000-09-06 Method of manufacturing semiconductor wafer and semiconductor device including annealing TW554447B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990040652A KR100327339B1 (ko) 1999-09-21 1999-09-21 어닐링을 수반한 반도체 웨이퍼의 제조방법 및 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
TW554447B true TW554447B (en) 2003-09-21

Family

ID=19612433

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089118203A TW554447B (en) 1999-09-21 2000-09-06 Method of manufacturing semiconductor wafer and semiconductor device including annealing

Country Status (3)

Country Link
JP (1) JP2001144095A (zh)
KR (1) KR100327339B1 (zh)
TW (1) TW554447B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026229B2 (en) * 2001-11-28 2006-04-11 Vartan Semiconductor Equipment Associates, Inc. Athermal annealing with rapid thermal annealing system and method
KR100862856B1 (ko) * 2002-12-24 2008-10-09 동부일렉트로닉스 주식회사 실리콘웨이퍼 제조 방법
US10381218B1 (en) * 2018-05-17 2019-08-13 Micron Technology, Inc. Methods of forming a semiconductor structure and methods of forming isolation structures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152235A (ja) * 1991-11-28 1993-06-18 Fujitsu Ltd 半導体基板の製造方法
JP2772183B2 (ja) * 1991-11-30 1998-07-02 東芝セラミックス株式会社 シリコンウェハの製造方法

Also Published As

Publication number Publication date
KR100327339B1 (ko) 2002-03-06
JP2001144095A (ja) 2001-05-25
KR20010028418A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
TWI291711B (en) Substrate and manufacturing method therefor
US7393730B2 (en) Coplanar silicon-on-insulator (SOI) regions of different crystal orientations and methods of making the same
US7060585B1 (en) Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization
US20110042780A1 (en) Methods of manufacturing semiconductor structures and semiconductor structures obtained by such methods
JP2007123875A (ja) 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造
US11764054B2 (en) Methods of forming SOI substrates
TW201041039A (en) Low cost fabrication of double box back gate silicon-on-insulator wafers
JP2682529B2 (ja) 半導体素子の素子分離絶縁膜形成方法
US20060131687A1 (en) Method and structure for implanting bonded substrates for electrical conductivity
TW554447B (en) Method of manufacturing semiconductor wafer and semiconductor device including annealing
JP2007173694A (ja) 半導体基板の作製方法
JP2006005063A (ja) 半導体装置、半導体装置の製造方法
US7504314B2 (en) Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom
JP2004179301A (ja) 半導体集積回路装置の製造方法
TW396434B (en) Semiconductor device and manufacturing method for semiconductor devices
US20080185675A1 (en) Trench Isolation Structure and a Method of Manufacture Therefor
TW402762B (en) Manufacturing a semiconductor device
JPH1197654A (ja) 半導体基板の製造方法
US11456204B1 (en) Silicon-on-insulator wafer and low temperature method to make thereof
KR100714822B1 (ko) 에스오아이 웨이퍼의 제조 방법
JP5124973B2 (ja) Ｓｏｉウェーハの製造方法
KR100312656B1 (ko) 비씨-에스오아이 소자의 제조방법
JP2005203685A (ja) 半導体装置，及び半導体装置の製造方法
KR100466025B1 (ko) 에스.티.아이(ｓｔｉ) 구조를 가지는 반도체 소자 제조 방법
JP2002118259A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent