TW544839B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW544839B
TW544839B TW091113678A TW91113678A TW544839B TW 544839 B TW544839 B TW 544839B TW 091113678 A TW091113678 A TW 091113678A TW 91113678 A TW91113678 A TW 91113678A TW 544839 B TW544839 B TW 544839B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
substrate
terminals
semiconductor device
Prior art date
Application number
TW091113678A
Other languages
English (en)
Inventor
Takashi Yamazaki
Mitsuyoshi Endo
Chiaki Takubo
Katsuhiko Oyama
Takashi Imoto
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW544839B publication Critical patent/TW544839B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

544839 A7 B7 五、發明説明（y 【發明所屬之技術領域】 本發明係關於半導體晶片的構裝技術，特別是關於在 疊層複數層半導體晶片的疊層型的模組中，半導體晶片和 構裝基板、以及其週邊的構造。 【相關技術說明】 在半導體裝置中，有將半導體晶片（半導體元件）疊 層複數個而構成的疊層型半導體模組、或是被稱爲疊層型 半導體元件的半導體裝置。作爲半導體晶片，例如將記憶 體晶片疊層複數個所構成者，被稱爲記憶體疊層製品。一 般而言，如同記憶體疊層製品，在疊層相同的半導體晶片 的情況，用來將各半導體晶片連接到其他半導體晶片等的 外部連接端子，在各層中，係被配置在大約相同的位置。 因此，關於各半導體晶片的各層之間的導電連接，在各層 之間，由於能夠作成大約相同的配線構成，所以在配線的 引線方面所生的問題少。 近年來，半導體裝置的尺寸越來越要求小型化。因 此，如第7圖所示，在製造疊層型半導體元件1 〇 1時， 爲了使半導體晶片1 0 3的中心C與晶片承載基板（構裝 基板）1 0 2的中心X能夠成爲一致，需要將晶片1〇3 承載（構裝）在基板1 0 2上。進而，爲了使晶片1〇3 的中心C以及基板1 0 2的中心X，實質地與元件1〇1 全體的封裝體的中心Z能夠成爲一致，需要將承載著晶片 1 0 3之複數枚的基板1 0 2加以配置疊層。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、11 f 經濟部智慧財產局員工消費合作社印製 -4- 544839 A7 B7 五、發明説明（2) (請先閱讀背面之注意事項再填寫本頁) 又，最近的半導體晶片’係設計成盡量地增加電極等 的端子的個數。例如，晶片1 〇 3，由俯視圖來看，係被 形成大約爲四角形；並在其一主面上的各邊緣部’分別平 均地設置複數個密集排列的端子1 〇 4。而且’在基板 1〇2之承載著晶片1 〇 3的部分’設置與各端子1〇4 直接導電連接的銲墊（pad) 107，且該銲墊107係與各 端子1 0 4以一對一的方式配置成大約爲四方框的形狀。 又，在基板1 0 2上，設置複數個經由各銲墊1 〇 7而與 各端子1 0 4個別地導電連接的導孔端子1 〇 5 ;這些導 孔端子係被設置成：從外側靠近各銲墊1 〇 7的配列而加 以包圍，且被配置成相互密集的大約爲四方框的形狀。各 銲墊1 0 7和各導孔端子1 〇 5 ’藉由配線1 0 6，預先 以一對一的方式導電地連接。各配線1 0 6，係根據預先 決定之規定的配線規則（設計規則），來加以配線。 經濟部智慧財產局員工消費合作社印製 晶片1 0 3，例如藉由覆晶接合法，來使各端子 1 0 4導電地連接在各銲墊1 〇 7上，而被承載在基板 1 0 2上。藉由此手段，各端子1 0 4，經由各銲墊 1 0 7以及各配線1 0 6，與被配置在面對晶片1 〇 3的 各邊緣部之各導孔端子1 0 5，導電地連接。在此狀態 下，晶片1 0 3的各邊緣部，相對於由各導孔端子1 0 5 的配列所組成的4個框部，大致成平行。 在疊層型半導體裝置中，有在各層爲相異種類的晶片 1 0 3加以混合而構成的複合型的疊層型半導體模組（方 塊模組）1 0 1。一般而言，晶片1 0 3，其外形、端子 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5- 544839 Α7 Β7 五、發明説明（3) (請先閱讀背面之注意事項再填寫本頁) 1 0 4的個數以及配設位置等，係隨著其種類而相異。伴 隨著該相異處，基板1 〇 2的外形、或是銲墊1 〇 7的個 數以及配置位置等，也隨著所承載的晶片1 0 3的種類等 而相異。對於此種複合型的疊層型半導體模組1 〇 1，在 各層間使各晶片1 0 3導電地連接的情況，需要在模組 1 0 1內設置配線1 0 6以外之未圖示的層間連接用配 線。 經濟部智慧財產局員工消費合作社印製 然而，各導孔端子1 0 5，係被設置成：將承載著設 有各銲墊1 0 7的晶片1 0 3的部分，從外側靠近而加以 包圍，且相互密集地設置。又，各導孔端子1 0 5的大部 分，爲了使各配線1 0 6的長度盡量變短，與位於大約面 對各導孔端子1 0 5的配列的各銲墊1 0 7，加以配線。 因此，以單純的最短距離來將相異層的晶片1 0 3之間加 以配線，實際上是極爲困難的。又，即使想要強行地將相 異層的晶片1 0 3之間加以配線，在各基板1 〇 2上的配 線圖案中，如第7圖中的鏈線所圍起來的部分L所示，配 線1 0 6之間的間隔，爲較稀疏的部分；以及如第7圖中 的虛線所圍起來的部分Η所示，配線1 0 6之間的間隔爲 較密的部分，係混合在一起。此種配線狀態（配線圖 案），有可能抵觸配線規則。 因此，在模組1 0 1中，若要不抵觸配線規則而在各 層間將配線引線，通常需要將基板1 0 2的尺寸加大，來 使各導孔端子1 0 5的配置間隔增加。這樣一來，本來應 該小型化的模組1 0 1全體的封裝尺寸，會產生變大的不 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -6- 544839 A7 ____B7 _ 五、發明説明（4) 佳情況。 【發明的揭示】 關於本發明之一形態的晶片疊層型半導體裝置，其特 但戈爲具備： 第1晶片承載基板，此基板至少承載一個具有複數個 端子的半導體晶片，同時，與該半導體晶片的各端子導電 地連接的中繼端子，設置複數個，能夠將承載該半導體晶 片的部份，從其外側靠近來加以包圍；以及 第2晶片承載基板，此基板係設置成與該第1晶片承 載基板疊層，至少承載一個前述半導體晶片，同時，與該 半導體晶片的各端子導電地連接的中繼端子，設置複數 個，能夠將承載該半導體晶片的部份/從其外側靠近來加 以包圍；前述半導體晶片之中的至少一個半導體晶片，係 被承載成，使其中心部，從前述各中繼端子的全體配置的 中心部偏心。 又，關於本發明之一形態的晶片疊層型半導體裝置， 其特徵爲具備： 具有複數個端子的複數個半導體晶片；以及 複數枚晶片承載基板，這些基板至少一個一個地承載 這些半導體晶片，同時，與前述半導體晶片的各端子導電 地連接的中繼端子，設置複數個，能夠將承載前述半導體 晶片的部份，從其外側靠近來加以包圍；而且，關於疊層 二層以上之中的至少一層，至少一個的前述半導體晶片， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） (請先閱讀背面之注意事項再填寫本頁)
、1T f 經濟部智慧財產¾員工消費合作社印製 544839 Α7 Β7 五、發明説明（5) 係被承載成，使其中心部，從前述各中繼端子的全體配置 的中心部偏心。 又’關於本發明之一形態的晶片疊層型半導體裝置， 其特徵爲具備： 具有複數個端子的複數個半導體晶片；以及 複數枚晶片承載基板，這些基板至少一個一個地承載 這些半導體晶片，同時，與前述半導體晶片的各端子導電 地連接的中繼端子，設置複數個，能夠將承載前述半導體 晶片的部份，從其外側靠近來加以包圍；而且，關於疊層 二層以上之中的至少規定的二層，分別至少一個的前述半 導體晶片，係被承載成’使迫些晶片的中心部’相互地偏 心。 又，關於本發明之一形態的晶片疊層型半導體裝置， 其特徵爲具備= 第1晶片承載基板，此基板至少承載一個具有複數個 端子的半導體晶片，同時，與該半導體晶片的各端子導電 地連接的中繼端子，設置複數個，能夠將承載該半導體晶 片的部份，從其外側靠近來加以包圍；以及 第2晶片承載基板，此基板係設置成與該第1晶片承 載基板疊層，至少承載一個前述半導體晶片，同時’與該 半導體晶片的各端子導電地連接的中繼端子，設置複數 個，能夠將承載該半導體晶片的部份’從其外側靠近來加 以包圍；前述半導體晶片之中的至少一個半導體晶片’係 被承載成，使其側邊部’相對於前述各中繼端子之全體配 衣紙張尺度適用中國國家標CNS ) A4規格（210X297公釐） ' ~ -8- (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局W工消費合作社印製 544839 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（6) 置之中的面對該側邊部的配列，從相互平行的狀態被旋轉 規定的角度。 又，關於本發明之一形態的晶片疊層型半導體裝置’ 其特徵爲具備： 具有複數個端子的複數個半導體晶片；以及 複數枚晶片承載基板’這些基板至少一個一個地承載 這些半導體晶片，同時，與前述半導體晶片的各端子導電 地連接的中繼端子，設置複數個，能夠將承載述半導體 晶片的部份，從其外側靠近來加以包圍；而且，關於疊層 二層以上之中的至少一層，至少一個的前述半導體晶片’ 係被承載成，使其側邊部，相對於前述各中繼端子之全體 配置之中的面對該側邊部的配列，從相互平行的狀態被旋 轉規定的角度。 又，關於本發明之一形態的晶片疊層型半導體裝置’ 其特徵爲具備： 具有複數個端子的複數個半導體晶片；以及 複數枚晶片承載基板，這些基板至少一個一個地承載 這些半導體晶片，同時，與前述半導體晶片的各端子導電 地連接的中繼端子，設置複數個，能夠將承載前述半導體 晶片的部份，從其外側靠近來加以包圍；而且’關於疊層 二層以上之中的至少規定的二層，分別至少一個的前述半 導體晶片，係被承載成，使這些晶片的側邊部’從相互平 行的狀態被旋轉規定的角度。 又，關於本發明之一形態的半導體裝置，其特徵爲具 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9- 544839 經濟部智慧財產局8工消費合作社印製 Α7 Β7 五、發明説明（7) 備： 半導體晶片； 一枚至複數枚晶片承載基板，這些基板至少一個一個 地承載該半導體晶片，同時沿著厚度方向，疊層一層至Η 層；以及 至少一對的封裝構件，這些封裝構件係由規定的材料 所形成，同時，在被承載在各層的前述晶片承載基板上的 前述半導體晶片之中，於被承載在至少一層的晶片承載基 板上的半導體晶片的周圍，在被配置該半導體晶片的層 內，相對於該半導體晶片，係被設計成相互對稱。 又，關於本發明之一形態的半導體裝置，其特徵爲具 備： 半導體晶片； 一枚至複數枚晶片承載基板，這些基板至少一個一個 地承載該半導體晶片，同時沿著厚度方向’疊層一層至複 數層；以及 至少三對的封裝構件，這些封裝構件係由規定的材料 所形成，同時，在被承載在各層的前述晶片承載基板上的 前述半導體晶片之中，於被承載在至少一層的晶片承載基 板上的半導體晶片的周圍，在被配置該半導體晶片的層 內，相對於該半導體晶片，係被設計成相互對稱。 【本發明之實施形態】 以下，根據第1圖以及第2圖來說明關於本發明之第 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） -----^------~ (請先閱讀背面之注意事項再填寫本頁) -10- 544839 A7 B7 五、發明説明（8) 1實施形態的晶片疊層型的半導體裝置。 第1圖係用來說明關於本發明之第1實施形態的晶片 疊層型半導體裝置1的圖，係表示將半導體晶片3構裝在 晶片承載基板2上的構裝狀態的平面圖。第2圖係表示半 導體裝置1之疊層構造的一部份之剖面圖。 首先，一邊參照第2圖一邊簡潔地說明，將半導體晶 片3和晶片承載基板（晶片構裝基板）2，分別以複數個 加以組合來構成作爲本實施形態的半導體裝置的多晶片封 裝體1的槪要。此多晶片封裝體1，也稱爲多晶片模組或 是多方塊模組（m u 11 i b 1 〇 c k m 〇 d u 1 e)。在以下的說明中，將此 多晶片封裝體1，簡稱爲封裝體1。 封裝體1 ’其所具備之3個半導體晶片3以及3枚晶 片承載基板2 ，沿著其厚度方向被疊層3層。每個晶片 3，分別地承載（構裝）在各基板2上。各晶片3，例如 藉由覆晶接合（倒裝片接合）法，沿著疊層方向之朝向相 同的方向，被構裝在各基板2上。具體言之，各基板2， 其設有後述之配線6或銲墊1 9等的第1主面2 a，在第 2圖中，係以朝下的姿勢被疊層。各晶片3，其設置有在 第2圖中未加以圖示出來的複數個端子之一側的元件面 3 a，係以與各基板2之第1主面2 a面對面的姿勢，被 構裝在各基板2上。在此狀態下，各端子與各銲墊1 9導 電連接。 在各基板2上，經由銲墊1 9以及配線6而與各晶片 3的各端子導電連接的中繼端子5，分別設置複數個。具 本紙張尺度適用中國國家標準·（ CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 、11 f 經濟部智慧財產局Μ工消費合作社印製 -11 - 544839 A7 B7 五、發明説明（9) 體而言，在中繼端子5中，有將基板2沿著其厚度方向貫 通而形成作爲所謂的導孔端子（導孔栓塞）者、以及在基 板2的第1主面2 a上單純地形成作爲導孔接合區等的2 種類。各中繼端子5，爲了將各銲墊1 9以及各配線6， 與各晶片3的各端子和設在後述的錫球層基板1 2的外部 端子1 5，利用沿著疊層方向之規定的通電路徑，導電地 連接，而被形成上述2種類中的其中之一的形狀。 在3枚基板2的第1主面2 a側，相同的3枚中間基 板7，被配置成交互地與各基板2疊層。封裝體1，係構 成將分別承載著1個晶片3的3枚基板2和3枚中間基板 7，交互地逐枚地配置，成爲3層的疊層構造。各中間基 板（聚酯膠片）7，例如使用在玻璃纖維中滲入樹脂的玻 璃環氧樹脂基板等，形成作爲一種絕緣基板。在各中間基 板7之面對晶片3的位置，形成用來避免各中間基板7和 各晶片3在疊層狀態下互相干涉的情況的空穴，也就是形 成所謂的晶片空腔9。同時，各中間基板7的厚度，形 成：在各晶片3疊層的狀態下，不會接觸相鄰的基板2的 程度。 在中間基板7中，設置複數個層間接續端子8，該層 間接續端子8係沿著中間基板7的厚度方向加以貫通，而 用來將各晶片3的各端子和錫球層基板1 2的外部端子 1 5，導電地連接。各層間接續端子8，與中繼端子5之 中的一部分相同，被形成作爲導孔栓塞。各層間接續端子 8，爲了導電連接各中繼端子5而形成通電路徑，而沿著 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 f 經濟部智慧財/1.¾員工消費合作社印製 -12- 544839 A7 _ B7 五、發明説明（士 (請先閱讀背面之注意事項再填寫本頁) ®層方向，在如同排在大約一直線上的規定位置處，設置 複數個。但是，在本實施形態中，各層間接續端子8，係 被設置成：僅在要形成通電路徑之處，沿著各中間基板7 的厚度方向加以貫通，而未設置在無助於通電路徑的形成 之處。又，在各中間基板7中，各層間接續端子8與形成 通電路徑的中間配線1 8，係被形成在規定的位置處。 在封裝體1中，位於疊層方向的一側之上側（表面 側），設置一枚表面基板1 0。此表面基板1 0，利用絕 緣材料，形成3層構造，來防止封裝體1的短路等。又， 表面基板1 0 ’兼作爲保護封裝體1之內部的構造’特別 是保護3個晶片3以免受到從外部來的衝撃之作用。 又，在封裝體1中，在疊層方向之另一側，也就是下 側（內面側），分別設置一枚電源接地基板1 1以及錫球 層基板1 2。 經濟部智慧財產苟員工消費合作社印製 在電源接地基板1 1，分別根據規定的配線圖案，形 成複數條表面積遠比各基片承載基板2的配線6以及各中 間基板7的中間配線1 8大的電源接地用配線1 3。各電 源接地用配線1 3，由於其表面積形成遠比配線6以及中 間配線1 8大，所以能夠有效地抑制或是除去在封裝體1 的內部所產生的電氣千擾（electrical noise)。又，在電源接 地基板1 1中，設置複數個貫通電源接地基板1 1的厚度 方向，而構成通電路徑的一部分的接地導孔端子1 4。各 導孔端子1 4 ，被設置在：與各中繼端子5以及各層間接 續端子8 —同沿著疊層方向，如同排在一直線上的規定位 本紙張尺度適用中國國家標準 ( CNS ) A4規格（21〇'乂297公釐) — - -13- 544839 Α7 Β7
五、發明説明（A 置處。 (請先閱讀背面之注意事項再填寫本頁) 在錫球層基板1 2，將各晶片3的各端子’以規定的 通電路徑，導電地連接在外部端子1 5上的複數條外部端 子接續用配線1 7，分別以規定的配線圖案來加以形成。 各接續用配線1 7，係導電地被連接在設置於錫球層基板 1 2的背面側的外部端子（凸塊）1 5上。但是，複數個 外部端子1 5之中，在第2圖中，僅圖示出一個。又，在 錫球層基板1 2中，設置複數個貫通該基板的厚度方向， 而構成通電路徑的一部分的外部端子接續用導孔端子 1 6。各接續用導孔端子1 6，分別以規定的配線狀態， 導電地與各接續用配線1 7連接。各接續用導孔端子 1 6 ，係被形成在：與各中繼端子5、各層間接續端子8 以及各接地導孔端子1 4 一同沿著疊層方向而排列在大約 爲一直線的規定位置處。藉由此手段，各晶片3的各端 子，與各外部端子1 5導電地連接。 接著，說明關於將各半導體晶片3承載在各晶片承載 基板2上的承載動作。 經濟部智慧財產局員工消費合作社印製 在本實施形態中，3個晶片3全部爲相同的種類或是 分別爲相異的種類，皆沒有關係。作爲各晶片3，可以使 用各種尺寸、形狀以及構造者。例如，也可以將Μ P U、 聲頻用D S Ρ、以及各種裝置控制用L S I加以組合來構 成。又，在以下的說明中，係說明3組的晶片3和基板2 的組合中的一組。而且，以此說明來使其代表關於其他2 組的晶片3和基板2之間的組合的說明，而省略其詳細的 本紙張尺度適用中國國家標奉（CNS ) Α4規格（210Χ297公釐） -14- 544839 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（士 說明。 如第1圖所示，基板2的中心部x，被配置成大約與 封裝體1全體的中心部Z 一致。晶片3 ’則被承載在基板 2的中心部X的附近。各中繼端子5 ’係被設置成：被排 列成大約爲四方框的形狀，從外側包圍住基板2的中心部 X，且其全體的配置（配列）的中心部Y，大約與基板2 的中心部X —致。如此，在封裝體1中，如第1圖之互相 垂直的2條鏈線之交點所示，全體的中心部Z、3枚晶片 承載基板2的各個中心部X、以及複數個中繼端子5全體 的中心部Y，在俯視圖中，構成大致爲一致。再者，各中 心部X、Y、Z的位置，係分別根據各個的外形尺寸以及 配列等，根據分別規定的計算方法，預先加以決定。但 是，個中繼端子5，不需要沿著大約四方形的晶片承載部 份的全部的外周，來加以設置。例如，僅沿著晶片承載部 份之面對面的二邊的外同邊部來加以配列，也沒有關係。 晶片3，在第1圖中以相互垂直的2條虛線的交點所 示的該中心部C，係從各中繼端子5的全體配置的中心部 Y，往規定方向偏心，而被承載在各晶片承載基板2上。 亦即，晶片3 ，係使其中心部C，從各中繼端子5全體的 配置的中心部Ύ，藉由往規定方向，平行移動規定距離， 加以錯開，而被承載在基板2上。在此狀態下，晶片3的 中心部C，根據各中心部X、γ、z的位置關係，也從基 板2的中心部X以及封裝體1全體的中心部z偏心。晶片 3的中心部C ，也與各中心部X、γ、z的定位的情況相 i紙張尺度適用中國國家標隼（_CNS ) M規格（210'〆297公餐） --* -15- (請先閲讀背面之注意事項再填寫本頁) ip.
、1T f 544839 A7 _____B7_ 五、發明説明（士 同’根據晶片3的外形等，藉由規定的計算方法，預先加 以決定° (請先閲讀背面之注意事項再填寫本頁} 在此，關於晶片3之承載在基板2上的承載位置以及 承載方法等，更加詳細地說明。再者，作爲比較例，適當 地參考關於在第7圖所示的習知技術之晶片1 〇 3之承載 在基板1 0 2上的承載位置以及承載方法等。 若根據習知技術，在基板1 0 2上的配線圖案中，係 混合著：如在第7圖中以鏈線所圍起來的部分L，配線 1 0 6之間的間隔爲較稀疏的部分；以及如第7圖中以虛 線所圍起來的部分Η，配線1 〇 6之間的間隔爲較密的部 分。如此的配線圖案，有可能會抵觸配線規則（設計規 則）。爲了避免此情況發生，在本實施形態中，係將晶片 3之承載在基板2上的位置，朝向配線圖案較稀疏側，錯 開規定的距離。 經濟部智慧財產局R工消費合作社印製 具體而言，如第1圖所示，晶片3，將其中心部C， 從基板2的中心部X、各中繼端子5全體的配置的中心部 Υ、以及封裝體1全體的中心部Ζ，藉由平行移動，偏心 規定距離A，而被承載在基板2上。亦即，在此封裝體1 中’晶片3係以偏位（offset)的狀態，被承載在基板2上。 以下的說明中，將如此的晶片3之承載在基板2上的狀 恶’間稱爲偏位狀態。晶片3的偏心距離A，在不抵觸設 計規則的範圍內，可以設定在規定的大小。特別是在本實 施形態的封裝體1中，晶片3的偏位位置，例如各層的晶 片3，分別設定在相異位置處，也沒有關係。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） -16 - 544839 A7 B7
五、發明説明（A (請先閱讀背面之注意事項再填寫本頁) 例如，將各晶片3的偏位位置，以第2圖中的虛線所 示的各晶’片3的中心，在各層中，從以第2圖中的鏈線所 示的各基板2的中心部、各中繼端子5全體的配置的中心 部、以及封裝體1全體的中心部，分別設定在相異距離的 偏心位置處，也沒有關係。各晶片3之承載在基板2上的 承載位置，係考慮封裝體1全體的配線狀態以及尺寸等因 素，按照晶片3以及基板2的疊層數，在各層，分別設定 在適當位置處。又，在如同本實施形態的承載狀態中，關 於各基板2，並沒有特別區別第1晶片承載基板和第2晶 片承載基板。再者，第2晶片承載基板，也可以解釋爲將 第1晶片承載基板設定在特別的承載狀態的基板。如此， 各晶片3，爲了謀求能夠提高封裝體1內之配線的自由 度、以及封裝體1全體的外形小型化，在各層中，係在適 當的位置以及偏位狀態下，被承載在各基板2上。 經濟部智慧財產局員工消費合作社印製 但是，就比較不會抵觸設計規則之規定的層中，也可 以使晶片3的中心部C與基板2的中心部X以及封裝體1 全體的中心部Z大約一致，而使晶片3沒有偏位地承載在 基板2上。又，各晶片3的偏心方向，也可以在不抵觸設 計規則的範圍內，設定在規定的方向。只要爲能夠提高封 裝體1之內部的各種配線的引線的自由度，並不一定要使 晶片3僅朝向配線圖案較稀疏側偏心。 在基板2之第1主面2 a上的承載晶片3的區域’如 第1圖所示，形成複數個銲墊1 9，當晶片3要被承載在 基板2上之際，設置在晶片3上的複數個端子4，與其導 本紙張尺度適用中國國家標準·（ CNS ) A4規格（210X297公釐） -17- 544839 A7 —____ B7_____ 五、發明説明（& (請先閲讀背面之注意事項再填寫本頁) 電地連接。各錦墊1 9，爲了能夠個別地、直接地連接各 端子4，配合晶片3的尺寸或形狀、各端子4的個數、以 及配設位置等’在面對各端子4的位置處，形成的數量與 各端子4的數量相同。又，各銲墊1 9，經由複數條晶片 接續配線6，以一對一的方式，導電地連接到各中繼端子 5。各中繼端子5，其個數係被設置成比銲墊1 9的個 數，亦即比各端子4的個數多。各中繼端子5之中，在第 1圖中以〇符號表示之沒有與各端子4以及各銲墊1 9連接 的中繼端子5 ，係被使用在：當進行3個晶片3之層間的 導電連接時，未圖示之層間配線的引線等之中。 再者，在從基板2的第1主面2 a側來看所表示出來 的平面圖也就是第1圖中，本來隱藏在晶片3上之看不到 各端子4以及各銲墊1 9，特別以實線表示出來。這是爲 了容易區分出經由各晶片接續配線6之各端子4以及各銲 墊1 9，與各中繼端子5之間，導電地連接的狀態。 經濟部智慧財產局員工消費合作社印製 若根據本實施例，如第1圖所示，在晶片接續配線6 的配線圖案中，可以減少其配線密度極度稀疏或是極度密 集的處所。藉由此手段，不會增大基板2的外形、或是發 生抵觸設計規則等情事，以晶片接續配線6爲首，能夠提 高封裝體1內的各種配線的引線的自由度。 如第7圖所示，爲了使模組（封裝體）1 0 1全體的 尺寸成爲最小，將全部的晶片3承載在模組1 0 1的中心 部Z之習知技術，各層的配線1 0 6以外的配線用空間， 幾乎沒有。因此，在模組1 0 1內，若想要引出新的層間 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐Ί ~ -18- 544839 A7 B7 五、發明説明（4 配線等，結果，例如必須要增大複數枚基板1 0 2之中的 一枚基板1 〇 2的尺寸。 (請先閲讀背面之注意事項再填寫本頁) 相對於此，在本實施形態中，在不抵觸設計規則的範 圍內，各晶片3往習知技術中之配線密度稀疏的一側偏 位，而被承載在各基板2上。各晶片3的偏位量，係被設 定成使隨著新的層間配線的引出之封裝體尺寸的大型化， 在必要的最小限度內。藉由此手段，不需要使封裝體的尺 寸大型化、增加基板數、設計新的配線層、或是使用特殊 的配線製程等，便可以提高層間配線之引線的自由度。因 此，當將複數個晶片3疊層複數層而作成一體化之際，即 使是在由於構造上的先決條件而被限制其尺寸或是形狀等 的封裝體1的內部，也能夠利用所要求的配線圖案來連接 各層的晶片3之間。 如以上說明所述，若根據本發明，不管被承載在基板 2上的晶片3的種類，能夠抑制封裝尺寸的肥大化而使其 小型化。又，由於能夠提高在封裝體1內部的各種配線的 引線之自由度，例如也可以對應等長配線等。 經濟部智慧財產局員工消費合作社印製 再者，在第1圖以及第2圖中，例如銲墊1 9的位置 以及尺寸等，係以相互相異的狀態表示。這是各圖爲了分 別使本實施形態的構成容易了解而故意以相異的形狀來表 示；並不會對本發明的要旨有任何的影響。同樣的，當實 施本發明之際，承載在各基板2上的各晶片3的位置或姿 勢、以及相對於各基板2和各晶片3之各中間基板7的方 向或姿勢等，並不限定於在第1圖以及第2圖中所示的狀 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） -19- 544839 A7 B7 五、發明説明（4 悲。只要對本潑明的要旨不會產生不良影響，可以採用各 種方向或姿勢。 接著，舉例具體且簡潔地說明本發明的封裝體1之製 造過程的槪要。 首先，將3個半導體晶片3分別使其元件面3 a，以 面對3枚晶片承載基板2的第1主面2 a側之姿勢，加以 配置。然後，如第1圖以及第2圖所示，爲了使多晶片封 裝體1全體成爲適當的偏位狀態，將各晶片3，例如藉由 復晶接合法，承載在每個層所預先設定之各基板2之第1 主面2 a上的晶片承載位置。 接著，將已承載晶片3的各基板2和3枚中間基板 7，沿著其厚度方向，交互地疊層3層。此時，各中間基 板7係配置成：使各晶片3能收容在被設置於各中間基板 7中的晶片空腔9內。又，此時，在各基板2和各中間基 板7之間、或是由一對的基板2以及中間基板7所組成的 各層之間，也可以適當地設置黏著劑（黏著樹脂）。 然後，將這些已疊層的各基板2以及各中間基板7， 從疊層方向的兩外側，以表面基板1 0、電源接地基板 1 1以及錫球層基板1 2夾住。此時，各基板2以及各中 間基板7、表面基板1 〇、與電源接地基板1 1以及錫球 層基板1 2的各個中心部，爲了與封裝體1全體的中心部 Z —致，而調合這些構件的位置。又，此時，與前述的各 基板2和各中間基板7之間的疊層作業的情況相同，在表 面基板1 0、各基板2以及各中間基板7、電源接地基板 本紙張尺度適用中國國家標隼（CNS ) A4規格（210><297公釐） (請先閱讀背面之注意事項再填寫本頁) 、言 #1 經濟部智慧財產局W工消費合作社印製 -20- 544839 Α7 Β7 五、發明説明（士 1 1、以及錫球層基板1 2之間，也可以適當地設置黏著 劑。 (請先閱讀背面之注意事項再填寫本頁) s晶片承戢作Μ以及暨層作案完成之後，將表面基板 1 〇、各基板2以及各中間基板7、電源接地基板1 1、 以及錫球層基板1 2，往這些構件的疊層方向壓接，而得 到所希望的封裝體1。藉由此手段，完成封裝體1的製造 過程。 (第2實施形態） 接著，根據第3圖來說明關於本發明的第2實施形態 之晶片疊層型半導體裝置。第3圖係表示關於本實施形態 之半導體裝置2 1，將半導體晶片3構裝在晶片承載基板 2上的構裝狀態的平面圖。再者，關於與第1實施形態相 同的構成部分，標上相同的圖號，而省略其說明。 以下，作爲本實施形態的半導體裝置之多晶片封裝體 經濟部智慧財產局員工消費合作社印製 2 1所具備的複數個半導體晶片3和晶片承載基板2之間 的組合之中，具體地說明關於其中一組的晶片3和基板2 之間的組合。而且，以此說明來使其代表關於其他的晶片 3和基板2之間的組合的說明，而省略其詳細的說明。 如第3圖所示，本實施形態的晶片3，從平面圖來 看’大約形成四方形。各中繼端子5，將承載著晶片3的 部分’爲了能夠從其外側毫無遺漏地加以包圍，而被配置 成：從平面圖來看，全體的配置係被排列成大約爲四方框 的形狀。晶片3，係使其中心部C，從基板2的中心部 本紙張尺度適用中國國家標奉（CNS ) Α4規格（2l〇X 297公釐） -21 - 544839 ΚΊ ____ Β7_ 五、發明説明（4 (請先閱讀背面之注意事項再填寫本頁) X、各中繼端子5全體的配置的中心部Y、以及封裝體 2 1王體的中心部Z ’箱由平丨了移動住規定方向偏心規定 的距離B，而被承載在基板2上。隨著此狀態，同時，晶 片3的邊緣部，相對於與其所面對的各中繼端子5的側框 部的配列，係從互相平行的狀態，往傾斜規定的角度θ旋 轉，而被承載在基板2上。亦即，晶片3的四個側邊部， 相對於設置成與其面對面的各中繼端子5的4個側框部的 配列，從分別爲相互平行的狀態，以分別旋轉規定的角度Θ 的狀態，被承載在基板2上。因此，在此封裝體2 1中， 晶片3係以被偏心且旋轉的偏位狀態下，被承載在基板2 上。 再者，各中繼端子5，並不需要沿著大約爲四方形的 晶片承載部分的全部外周來設置。例如，也可以僅沿著晶 片承載部分之互相面對的二邊之外周邊部，來加以配列。 經濟部智慧財產笱貨工消費合作社印製 對於封裝體2 1，晶片3的偏心的距離Β以及旋轉的 角度Θ，在不抵觸設計規則的範圍內，各層也可以設定爲相 互獨立的値。例如，複數枚的基板2之中，也可以至少在 規定的2層基板2中，使2個晶片3的中心部C，在各層 以相異距離以及方向偏心，同時使2個晶片3，在各層僅 以旋轉相異角度來加以設定。晶片3的偏心距離以及旋轉 的角度Θ，也就是晶片3之承載在基板2上的承載位置以及 姿勢，係考慮封裝體2 1全體的配線狀態以及尺寸之後， 根據其疊層數目，分別決定在各層的適當的位置。如此， 晶片3，係爲了可以謀求在封裝體2 1內的配線的自由度 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210X297公釐） -22- 544839 A7 B7 五、發明説明（2ί) (請先閱讀背面之注意事項再填寫本頁) 的提高、以及封裝體2 1全體的外形尺寸的小型化，而在 各層中，以適當的位置、方向以及姿勢的偏位狀態下，被 承載在基板2上。 因此，若是抵觸設計規則的可能性很低，而在封裝體 2 1的配線不易發生故障等情事’則晶片3也可以不偏 心，而僅旋轉一定角度地被承載在基板2上。進而，關於 規定的層的晶片3，也可以不平行移動以及旋轉，而被承 載在基板2上。 基板2之第1主面2 a上的晶片3，在以偏位的狀態 下被承載的區域，與晶片3的各端子4導電地連接的銲墊 1 9，形成與端子4相同的數量。各銲墊1 9，配合所承 載的晶片3的尺寸、形狀、以及姿勢或是各端子4的個數 以及配置位置等，被設置在面對各端子4的位置處。也就 是說，各銲墊1 9，係被設置成：配合晶片3的偏心距離 B以及旋轉角度Θ，配置成能夠與各端子4個別地且直接地 導電連接。 經濟部智慧財產^員工消費合作社印製 再者，在從基板2的第1主面2 a側來看所表示出來 的平面圖也就是第3圖中，本來隱藏在晶片3上之看不到 各端子4以及各銲墊1 9，特別以實線表示出來。這是爲 了容易區分出經由各晶片接續配線6之各端子4以及各銲 墊1 9，與各中繼端子5之間，導電地連接的狀態。又， 將各銲墊1 9和各中繼端子5導電地連接的複數條晶片接 續配線6，雖然僅圖示出這些配線6的一部分，並不會對 本發明的要旨有任何不良的影響。又，當實施本發明之 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） -23- 544839 A7 ____ B7 五、發明説明（2¾ (請先閱讀背面之注意事項再填寫本頁) 際，承載在各基板2上的各晶片3的位置或姿勢等，並不 限定於在第3圖中所示的狀態。只要對本發明的要旨不會 產生不良影響，可以採用各種位置或姿勢。 如以上所說明，若根據本實施例，與第1實施例相同 的，在晶片接續配線6的配線圖案中，幾乎可以完全消除 其配線密度極度稀疏或是極度密集的處所。藉由此手段， 不會增大基板2的外形、或是發生抵觸設計規則等情事， 能夠提高在封裝體2 1內的各種配線的引線的自由度。因 此，若根據本實施形態的封裝體2 1，不管被承載在基板 2上的晶片3的種類，能夠使封裝的外形尺寸更加地小型 化。又，當然也可以對應封裝體2 1內的等長配線。 進而，若根據本實施形態，如第3圖所示，能夠將各 銲墊1 9和各中繼端子5，利用在各層的配線距離更加短 的配線圖案，導電地連接。進而，能夠使封裝體2 1全體 的配線距離變短。因此，除了能夠使封裝體2 1低成本化 以外，同時能夠減少短路或斷線等的可能性，而提高安全 性或可靠度等。 經濟部智慧財產局員工消費合作社印製 (第3實施形態） 接著，根據第4圖來說明關於本發明的第3實施形態 之半導體裝置。第4圖係將關於本實施形態之半導體裝置 3 1之疊層構造的一部分，加以簡略表示的剖面圖。再 者，關於與第1實施形態相同的構成部分，標上相同的圖 號，而省略其說明。 本紙張尺度適用中國國家標华（CNS ) A4規格（210X297公釐） -24 - 544839 A7 B7 五、發明説明（4 首先’在說明半導體裝置3 1之前，一邊參照第8圖 〜第1 0圖’一邊說明關於在習知技術的半導體裝置中， 其所具有之半導體晶片1 〇 3的同邊的構造的問題。 習知的半導體裝置，具有將半導體晶片從其外側加以 封裝的封裝體構造。此種半導體裝置，一般係將導線架作 ，爲配線基材來使用、或是將銅製的配線配置在樹脂基板上 所成的構件，作爲配線基材來使用。 作爲此種半導體裝置的其中一例，例如第8圖所示， 將導線架1 1 3作爲配線基材來使用之所謂的樹脂模製封 裝體1 1 1。在此封裝體1 1 1中，半導體晶片1 〇 3係 經由被稱爲固定材料的黏著構件1 1 4，而被固定（m〇unt) 在晶片承載用導線架1 1 2上。又，被固定在導線架 1 1 2上的晶片1 〇 3，例如藉由金（A U )製的連接線 1 1 5，導電地連接到導線架1 1 3。晶片1 〇 3與導線 架1 1 2等，係藉由模製樹脂1 1 6，一起被從外側加以 包圍般地覆蓋住而被封裝。此時，黏著構件1 1 4，一般 係使用導電膏，這是在樹脂中，摻入分散的銀的塡料粒 子。 又’作爲半導體裝置的其他例，例如第9圖所示，有 使用聚亞胺製或是玻璃環氧樹脂製的基板等的樹脂基板 1 2 2之所謂的over-molded型式的封裝體1 2 1。在此封 裝體1 2 1中，晶片1 〇 3，係藉由黏著構件1 1 4，被 固定在外部連接用樹脂基板1 2 2的一端面側。晶片 1 0 3 ’藉由連接線1 1 5，與被設置在樹脂基板1 2 2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -口 f 經濟部智慧財產%員工消費合作社印製 -25- 544839 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（4 的他端面側之複數個外部連接端子（凸塊）1 2 3導電地 連接。又，在此封裝體1 2 1中，僅樹脂基板1 2 2之固 定晶片1 0 3側’錯由f旲製樹脂1 1 6加以覆蓋封裝。 進而，作爲半導體裝置的其他例，例如第1 〇圖所 示，有在中央部，形成晶片承載用的元件孔，也就是所謂 的Enhanced BGA型的封裝體1 3 1。在此封裝體1 3 1 中，由銅等所形成的金屬製的晶片承載用框架1 3 2，被 設計成黏著在玻璃環氧樹脂基板等的樹脂基板1 3 4的一 端面側的中央部。又，相同金屬製的外部端子連接用框架 1 3 3，被設計成一個一個地黏著在此承載用框架1 3 2 的兩側部上。外部連接用樹脂基板1 2 2，係被設計成： 分別一個一個地黏著在這些兩連接用框架1 3 3的樹脂基 板1 3 4側之相反側的端面上。又，外部連接端子 1 2 3，係分別被設置複數個在這些兩樹脂基板1 2 2的 連接用框架1 3 3側之相反側的端面上。晶片1 〇 3，在 元件孔內，經由未圖示的固定劑，被固定在承載用框架 1 3 2之樹脂基板1 3 4側之相反側的端面。晶片 1〇3，藉由連接線1 1 5，與外部連接端子1 2 3導電 地連接。此封裝體1 3 1，僅在晶片1 0 3的附近，藉由 模製樹脂1 1 6，加以覆蓋封裝。 以上，由所舉的3個例子所說明的構造所構成的各封 裝體111、121、131，如第8〜10圖所示，被 配置在各晶片1 0 3的上下位置的構件的種類相異。因 而，成爲各構件的熱膨脹係數相異的主要原因，封裝體全 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） -----訂 —----- (請先閱讀背面之注意事項再填寫本頁) -26 - 544839 A7 ____B7____ 五、發明説明（ 體會發生翹曲。具體而言，在各封裝體1 1 1、1 2 1、 (請先閲讀背面之注意事項再填寫本頁) 1 3 1中，將各晶片1 0 3作爲封裝體構造的中心的情 況，相對於晶片1 0 3，發生非對稱的變形。以下，具體 且簡潔地說明該變形發生的原因。 例如，對於前述3個例子的任一封裝體構造，其共通 之用來固定晶片的固定劑1 1 4，爲了使其硬化，而放置 在高溫狀態中。使此固定劑1 1 4硬化之際的溫度，一般 大約爲1 2 0 °C〜1 8 0 °C。又，一般而言，如此高溫的 硬化溫度，對於固定劑1 1 4而言，係被當作是無應力狀 態的溫度。固定劑1 1 4，若從高溫的硬化溫度被冷卻至 常溫，則例如在封裝體1 1 1中，成爲晶片1 〇 3以及承 載用導線架1 1 2之各個的熱膨脹係數之差異的原因，晶 片1 0 3和承載用導線架1 1 2之間的接合部分、以及其 周邊，會發生非對稱的翹曲。此種現象，在封裝體1 2 1 或是封裝體1 3 1中，也會發生。 經濟部智慧財產苟員工消費合作社印製 又，由於固定劑1 1 4本身的熱膨脹係數或熱硬化收 縮率，也有關係，所以會發生更加複雜的翹曲。進而，對 於各封裝體1 1 1、1 2 1、1 3 1，被配置覆蓋住各晶 片1〇3的模製樹脂1 1 6，若在大約1 2 0 °C〜1 8〇 uc之規定溫度下，被硬化，模製樹脂1 1 6本身的熱膨脹 係數或熱硬化收縮率，也有關係。因此，發生更加複雜的 應力，在晶片承載部分以及其阇邊，發生極爲複雜的翹 曲。若發生如此複雜的應力，在各封裝體1 1 1、 1 2 1、1 3 1內，在各構件之間的界面的特定處所，容 本紙張尺度適用中國國家標参（CNS ) A4規格（210Χ 297公釐） " — '~~' -27- 544839 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（ 易發生應力集中。於是，以此應力集中點作爲起點，容易 發生構件之間的剝離、或是對晶片1 〇 3施加過大的負載 等的問題。又，由於封裝體本身的翹曲變大，也有可能實 質上不堪使用的問題。 本實施形態，係鑒於上述課題而開發出來之關於半導 體裝置的封裝體構造；提供一種半導體裝置，具有：在封 裝體內，難以發生局部的應力集中的現象，特別是對半導 體晶片’難以發生非對稱的翹曲之封裝體構造。 以下’一邊參照第4圖，一邊說明關於作爲本實施形 態的半導體裝置的單晶片封裝體3 1。再者，在第4圖 中，爲了容易看懂圖面而容易理解封裝體3 1的構成，在 此省略前述表面基板和錫球層基板等的圖示。並且，一倂 省略這些構件的說明。 封裝體3 1 ，分別具備一個半導體晶片3以及未圖示 的晶片承載基板；其剖面圖如第4圖所示的構造。晶片 3，與第1以及第2實施形態的半導體裝置1、2 1相同 地，以第4圖中的虛線所示的其中心部，係從以第4圖中 的鏈線所示的封裝體3 1全體的中心部，藉由平行移動或 是旋轉，以偏位的狀態，被設置在封裝體3 1內。 在晶片3的周圍，在第4圖中，設置第1封裝構件 3 3，可以將晶片3從其疊層方向的上下方向兩外側，以 夾住的方式加以包圍。此第1封裝構件3 3，係由：上側 第1封裝構件3 3 a以及下側第1封裝構件3 3 b所構 成。這些上下第1封裝構件3 3 a、3 3 b，相對於晶片 (請先閱讀背面之注意事項再填寫本頁) 衣· 訂 f 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -28 - 544839 A7 B7 i、發明説明（4 (請先閱讀背面之注意事項再填寫本頁) 3，係被配置成在上下方向互相對稱。上下第1封裝構件 3 3 a、3 3 b，皆係藉由以相同物性的有機材料所形 成。又，上下第1封裝構件3 3 a、3 3 b，考慮其與晶 片3之間的黏著強度、以及爲了抑制由於未圖示的外部構 件與晶片3之間的熱膨脹係數差異等原因，而發生的應 力，選擇其彈性率、玻璃化溫度、蒲松氏比（Poisson's rat10)、熱膨脹係數等，處於所設定的適當値之材料。其 中，特別是黏著強度爲重要的考慮項目（參數）。 經濟部智慧財產局員工消費合作社印製 在上下第1封裝構件3 3 a、3 3 b的更外側之上下 方向的兩側，設置例如在玻璃纖維布料中滲入樹脂的聚酯 膠片，也就是所謂的玻璃環氧樹脂基板等的樹脂基板 3 2，經由上下第1封裝構件3 3 a、3 3 b，藉以夾住 晶片3。此樹脂基板3 2，係由：上側樹脂基板3 2 a以 及下側樹脂基板3 2 b所構成；構成封裝體3 1的封裝構 件的一部分。這些上下樹脂基板3 2 a、3 2 b，相對於 晶片3，係被配置成在上下方向相互對稱。又，上下樹脂 基板3 2 a、3 2 b，皆係由相同物性的有機材料所形 成。上下樹脂基板3 2 a、3 2 b，相當於在第1以及第 2實施形態的封裝體1、2 1中的晶片承載基板2。亦 即，在封裝體3 1中，再第1以及第2實施形態中所說明 的基板2，係設計成構成封裝構件的一部分。 又，在晶片3的周圍，在第4圖中，位於晶片3的疊 層方向的垂直方向也就是晶片3的橫方向外側，亦即在晶 片3之前後左右方向的外側，設置相對於晶片3位於對稱 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -29- 544839 A7 _________B7 五、發明説明（4 (請先閱讀背面之注意事項再填寫本頁) 位置的中間基板7。又，中間基板7，係被配置在晶片3 的周圍，而可以將晶片3收容在設於此處之晶片腔的中央 部處。中間基板7，也構成封裝體3 i中的封裝構件的一 郃分，可以5兌7E作爲第3封裝構件。又，中間基板7，有 形成未圖示的配線；其材料的選擇，係以保證具有相當於 晶片3的厚度爲目的。在本實施形態中，中間基板7係由 與樹脂基板3 2相同的材料所形成；例如，係由：將樹脂 滲入玻璃纖維布料中所形成的聚酯膠片，也就是所謂的玻 璃ί哀氧樹脂基板所構成。再者，所謂的晶片3的前後方 向，在第4圖中，係以晶片3爲基準，以紙面的靠近自己 的一邊爲前側；與其相反地，以晶片3爲基準，以紙面的 後面側作爲後側。 進而，在晶片3的周圍，與中間基板7相同的，在第 4圖中，位於晶片3之前後左右方向外側之互相對稱的位 置，设置由有機材料所形成的第2封裝構件3 4。具體地 5兌明，係從則後左右方向之比上下第1封裝構件3 3 a、 經濟部智慧財產局員工消費合作社印製 3 3 b更外側，以能夠包圍晶片3的方式，設置第2封裝 構件3 4。此第2封裝構件3 4，在第4圖中，係表示由 左側的第2封裝構件3 4 a以及右側的第2封裝構件3 4 b所構成。但疋，貫際上，與中間基板7相同的，爲了將 晶片3以及第1封裝構件3 3 a、3 3 b，從其前後左右 方向的外側’沿者迫些構件的_圍加以包圍，而一體地設 置。亦即，左右兩邊的第2封裝構件3 4 a、3 4 b，在 貝段的:^裝體3 1中，係錯由一種類的材料，一體地形 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -30 - 544839 A7 B7 五、發明説明（2¾ 成。 (請先閲讀背面之注意事項再填寫本頁) 在第4圖中，爲了容易理解各封裝構件3 3、3 4、 7的配置狀態，特地將本來爲一體的第2封裝構件3 4， 分割成左右兩邊的封裝構件3 4 a、3 4 b來加以表示。 又，本實施形態的說明，係根據第4圖來說明。 經濟部智慧財產^7員工消費合作社印製 左右兩邊的第2封裝構件3 4 a、3 4 b，相對於晶 片3以及第1封裝構件3 3 a、3 3 b，在這些構件的前 後左右方向，係被配置成互相對稱。此時，左右兩邊的第 2封裝構件3 4 a、3 4 b，係被設計成：使上下第1封 裝構件33a 、33b、上下樹脂基板32a、32b以 及中間基板7的各個構件之間，沒有間隙地埋入。左右兩 邊的第2封裝構件3 4 a、3 4 b，皆係由相同物性的有 機材料所形成；在本實施形態中，特別是藉由與上下第1 封裝構件3 3 a、3 3 b相同的有機材料來形成。又，左 右兩邊的第2封裝構件3 4 a、3 4 b，係考慮：埋入上 下第1封裝構件3 3 a、3 3 b和中間基板7之間的間 隙；確保這些構件之間的黏著強度；以及抑制由於這些構 件之間的熱膨脹係數差所產生的應力等因素，來選擇材 料。 如此，封裝體3 1，其各個封裝構件3 2 a、 32b、33a'33b、34a、34b、7，相對於 晶片3，在其上下以及左右前後的各方向，不論是構造方 面以及材質方面，皆被配置成對稱。亦即，對於封裝體 3 1 ’晶片3的周圍’相對於晶片3，不論是構造方面以 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） -31 - 544839 A7 B7 五、發明説明（4 及材質方面，係被構成3次元的對稱。 *寸體3 1 ’係由一對的晶片3以及基板所組成的構 造；形成厚度極薄的形狀。又，晶片3的中心部，由於係 從封裝體3 1的中心部偏位，所以封裝體3 1，當以晶片 3爲中心的情況，係形成非對稱的構造。儘管是如此的構 造，藉由晶片3周圍的對稱構造，能夠抑制晶片3周圍的 翹曲或歪斜等所產生的變形。又，當在封裝體3 1內發生 由於翹曲或歪斜等所產生的變形時，變形所產生的應力， 藉由晶片3周圍的對稱構造，例如不會集中在晶片3，而 會普遍地被分散到各處。進而，也可以提高封裝體3 1全 體的強度。 本發明的發明人，將本實施形態的半導體裝置，將其 作成疊層數爲1層到3層之厚度薄的半導體裝置，實際設 計以及製造來進行實驗。結果，在半導體裝置的內部，不 用設計特別的補強構造或補強構件、或是將各晶片承載基 板形成厚度較厚，便能夠良好地抑制在各層中之晶片承載 基板等的由於翹曲或是歪斜等所產生的變形，進而，良好 地抑制半導體裝置全體的變形。又，當發生變形的情況， 由於該變形所產生的負載，不易集中在半導體裝置內的特 定處所。具體而言，由於變形所產生的負載，係個別且平 均地作用在各層的各個晶片3上。 如以上所述，若根據本發明，可以提高半導體裝置 3 1的內部配線的引線之自由度、以及使半導體裝置3 1 的外形小型化；同時，能夠使負載難以施加在晶片3上， 本紙張尺度適用中國國家標率（CNS ) Α4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 衣·
、1T 經濟部智慧財產苟員工消費合作社印製 -32- 544839 Α7 Β7 五、發明説明（3b (請先閲讀背面之注意事項再填寫本頁) 且提高半導體裝置3 1全體的強度。因此，能夠提高半導 體裝置3 1的安定性以及可靠度。又，如此的半導體裝置 3 1的使用壽命長。 又，在封裝體3 1中，晶片3係以從封裝體3 1全體 的中心部偏位的狀態下被配置，形成非對稱構造。封裝體 3 1 ，即使是處於此種非對稱構造的情況，能夠得到良好 的變形抑制效果。因此，晶片3，使其中心部與封裝體 3 1全體的中心部大約一致的狀態下，被配置的情況，亦 即封裝體3 1係被形成對稱的構造的情況，此封裝體3 1 所具有的變形抑制效果將更大。又，對於封裝體3 1，已 經說明了以晶片3爲中心之在其上下以及前後左右各方 向，具有對稱的構造的封裝體；但是也不限定於此種構 造。例如，在第4圖中，關於晶片3的上下、左右、以及 前後的各方向，在物性方面以及構造方面之兩方面，也可 以分別設置相異的封裝構件，使其相對於晶片3，成爲相 互對稱。 進而，各封裝構件32a、32b、33a、 經濟部智慧財產局員工消費合作社印製 3 3 b、3 4 a、3 4 b、7，各配對的構件，也可以分 別藉由種類相異的材料來形成。又，各封裝構件3 2 a、 32b、33a、33b、34a、34b、7，也可以 分別在相異位置處設置複數對，而相對於晶片3，能夠成 爲互相對稱的狀態。此時，各封裝構件3 2 a、3 2 b、 33a ' 33b、34a、34b、7的配對之中，也可 以將所規定的配對的封裝構件之間，藉由相同材料來形 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） "-- -33- 544839 A7 ______B7 五、發明説明（； (請先閲讀背面之注意事項再填寫本頁) 成。能夠設定在適宜、適當的狀態，以提高封裝體3 1全 體的強度’抑制由於翹曲或歪斜等原因所產生的變形；並 且’使由於變形所產生的負載均勻地分散，難以集中在封 裝體3 1內的特定處所，特別是難以集中在晶片3上。 (第4實施形態） 接著，根據第5圖以及第6圖來說明關於本發明的第 4實施形態之晶片疊層型半導體裝置。第5圖係將關於本 實施形態之半導體裝置4 1之疊層構造的一部分，加以簡 略表示的剖面圖；第6圖係將關於本實施形態之其他的半 導體裝置5 1之疊層構造的一部分，加以簡略表示的剖面 圖。以下，以說明第3實施形態的方式來說明，而關於與 第1實施形態相同的構成部分，標上相同的圖號，而省略 其說明。 作爲本實施形態的半導體裝置的多晶片封裝體4 1、 5 1，實質上，係將第3實施形態的半導體裝置3 1加以 疊層複數層，具體而言，係疊層3層來構成。 經濟部智慧財產局員工消費合作社印製 首先，說明第5圖所示的封裝體4 1。此封裝體 4 1 ，其全體的中心部，如第5圖中的鏈線所示的位置， 係將第3實施形態的封裝體3 1疊層3層所構成。各層的 半導體晶片3 ，係被配置成其中心部互相錯開的狀態。具 體而言，設置在第5圖中的最上層的晶片3，使其中心 部，如第5圖中的虛線所示，係以從封裝體4 1全體的中 心部往左側偏心的狀態，被配置。又，設置在第5圖中的 本纸張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） - 34- 544839 A7 B7 五、發明説明（4 (請先閱讀背面之注意事項再填寫本頁) 中層的晶片3 ，使其中心部，如第5圖中的虛線所示，係 以從封裝體4 1全體的中心部往右側偏心的狀態，被配 置。進而，設置在第5圖中的最下層的晶片3，使其中心 部，係以大約與封裝體4 1全體的中心部一致的狀態，被 配置。如此，在封裝體4 1中，3個晶片3之中，設置在 最上層以及中層的2個晶片3，係以偏位的狀態，被配 置。因此，對於此封裝體4 1，被配置在最上層以及中層 之2層的基板2，成爲第2晶片承載基板。 接著，說明關於第6圖所示的多晶片封裝體5 1。此 封裝體5 1，係將在封裝體4 1中之設置成在各層之間相 鄰的上側樹脂基板3 2 a以及下側樹脂基板3 2 b之中的 其中一方加以省略所構成。也就是說，在封裝體5 1中， 在各層間，配置一枚樹脂基板3 2。又，對於此封裝體 5 1，被配置在最上層以及中層之2層的基板2，成爲第 2晶片承載基板。 因此，對於封裝體4 1、5 1，各封裝構件3 2、 32a、32b、33a、33b、34a、34b、 經濟部智慧財產局員工消費合作社印製 7，在3層的各層內，相對於各晶片3，係被配置成3次 元對稱的內部構造。藉由此種內部構造，封裝體4 1、 5 1，儘管是僅由3層構造所組成的厚度薄的形狀，且各 層的晶片3係使其中心部相互錯開的狀態下，被配置成非 對稱的構造，也能夠良好地抑制由於翹曲或歪斜等所產生 的變形。特別是，封裝體4 1、5 1，與第3實施形態的 封裝體3 1相比，具有大約3倍的厚度，所以更能提高其 本纸張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐) — " ' -35- 544839 A7 ___B7 五、發明説明（么 構造上的強度，藉由此手段，良好地抑制由於翹曲或歪斜 等所產生的變形。 (請先閲讀背面之注意事項再填寫本頁) 再者，若根據本發明的發明人所進行的實驗，疊層數 量若爲4層以上，則封裝體全體的構造上強度所達成的變 形抑制效果，將超過藉由各封裝構件3 2、3 2 a、 32b、33 a、33b、34a、34b、7 所達成的 變形抑制效果。因此，對於封裝體4 1、5 1，將其疊層 數量做到3層爲止。但是，當實施本發明之時，半導體裝 置的疊層數，當然不被限制在3層以內。即使是封裝體全 體的構造上強度所達成的變形抑制效果，超過藉由各封裝 構件32、32a、32b、33a、33b、34a、 3 4 b、7所達成的變形抑制效果的疊層數，藉由作成與 封裝體4 1、5 1相同的內部構造，能夠得到更進一步的 變形抑制效果。 經濟部智慧財產局員工消費合作社印製 如以上所述，若根據本實施形態，儘管是僅3層的厚 度薄的構造，也能夠提高半導體裝置4 1、5 1的內部配 線的引線的自由度、以及半導體裝置4 1、5 1的外型尺 寸的小型化。同時，由於能夠提高封裝體4 1、5 1全體 的強度，所以能夠更加地提高安定性以及可靠度。又，如 此的半導體裝置4 1、5 1的使用壽命長。 再者，關於本發明的半導體裝置，並不被限制在前述 的第1〜第4實施形態。只要在不脫離本發明的主旨的範 圍內，能夠將關於本發明的半導體裝置的構成的一部分， 加以作各種的組合。 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） -36- 544839 A7 B7 五、發明説明（4 (請先閲讀背面之注意事項再填寫本頁) 例如，承載在晶片承載基板上的半導體晶片的性能、 種類、功能、形狀以及構成、基板的疊層數、承載在基板 上的晶片的個數、位置以及姿勢等，能夠對應所希望的半 導體裝置的性能或功能等，設定在適宜、適當的狀態。特 別是，將晶片承載在基板上之際的偏心狀態以及旋轉狀 態，爲了提高半導體裝置內的各種配線的引線的自由度、 以及半導體裝置全體的封裝尺寸的小型化，也可以設定在 適宜、適當的狀態。同樣的，晶片連接配線的配線圖案、 層間配線的配線圖案、甚至是半導體裝置內之電路全體中 的未圖示的配線圖案、或是半導體裝置全體的內部構成 等，也可以對應所希望的半導體裝置的性能或功能等，設 定在適宜、適當的狀態。 經濟部智慧財產局員工消費合作社印製 又，當承載在晶片承載基板上的半導體晶片的個數爲 複數個的情況，各個晶片，也可以設置包圍該各個晶片的 複數個中繼端子。此情況，例如只要使各晶片的中心部， 成爲從相對於各晶片設置之複數個中繼端子之全體配置的 中心部偏位的狀態，以此方式將晶片承載在基板上便可 以。 或者，也可以設置複數個中繼端子，將複數個半導體 晶片整個地包圍住。此情況，例如只要將全部晶片的配置 的中心部，設定在相當於前述各實施形態中的1個半導體 晶片的中心部處，便可以。而且，全部晶片的配置的中心 部，只要成爲從各中繼端子的全體配置的中心部偏位的狀 態，以此方式將各晶片承載在基板上便可以。基板在同一 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -37- 544839 A7 B7 五、發明説明（sfe (請先閱讀背面之注意事項再填寫本頁) 層中設置複數枚的情況也是同樣的。也可以爲了提高半導 體裝置內的各種配線的引線的自由度，且能夠使半導體裝 置全體的封裝尺寸小型化，而設定在適宜、適當的狀態。 其餘的優點以及變化，熟習此項技術者可以根據前述 發明內容輕易地思及。因此，本發明的槪念要旨應不被限 定於所表示出來的內容以及實施例。因而，只要在不違反 於申請專利範圍中之請求項以及其均等的整體的發明精神 或範圍內，可以做各種的變化。 【圖面之簡單說明】 第1圖係表示關於本發明的第1實施形態之晶片疊層 型半導體裝置，將半導體晶片構裝在基板上的構裝狀態的 平面圖。 第2圖係表示關於本發明的第1實施形態之晶片疊層 型半導體裝置之疊層構造的一部分的剖面圖。 第3圖係表示關於本發明的第2實施形態之晶片疊層 型半導體裝置，將半導體晶片構裝在基板上的構裝狀態的 經濟部智慧財產局員工消費合作社印製 平面圖。 第4圖係將關於本發明的第3實施形態之半導體裝置 之疊層構造的一部分，加以簡略表示的剖面圖。 第5圖係將關於本發明的第4實施形態之晶片疊層型 半導體裝置之疊層構造的一部分，加以簡略表示的剖面 圖。 第6圖係將關於本發明的第4實施形態之其他例的晶 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -38- 544839 A7 _______B7 五、發明説明（4 片疊層型半導體裝置之疊層構造的一部分，加以簡略表示 的剖面圖。 第7圖係表不具備關於習知技術的晶片疊層型半導體 裝置之半導體晶片的附近之平面圖。 第8圖係表示關於習知技術的半導體裝置的剖面圖。 第9圖係表示關於習知技術的其他例的半導體裝置的 剖面圖。 第1 0圖係表示關於習知技術的其餘例子的半導體裝 置的剖面圖。 (請先閱讀背面之注意事項再填寫本頁〕 號 符 、 ： a [12 2 2 晶 3 半 經濟部智慧財產笱員工消費合作社印製 3 4 5 6 7 8 9 a 端中配中層晶
ο 1 IX IX 4 板 、 板 子 基 1 基面片 端板地 1 3 載主晶面 子 板續腔基接 明、承1 體件 端 基接空面源 說 1 片第導元子繼線間間片表電 5 置 裝 體 導 半 /IV 裝 封 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -39- 544839 A7 B7 五、發明説明（旮 12:錫球層基板 1 3 :電源接地用配線 1 4 :接地導孔端子 1 5 :外部端子 1 6 :接續用導孔端子 1 7 :外部端子接續用配線 1 8 :中間配線 1 9 :靜墊 3 2 :樹脂基板 3 2 a :上側樹脂基板 3 2 b :下側樹脂基板 3 3 :第1封裝構件 3 3 a :上側第1封裝構件 3 3 b :下側第1封裝構件 3 4 :第2封裝構件 3 4 a :左側的第2封裝構件 3 4 b :右側的第2封裝構件。 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -40-

Claims (1)

  1. 544839 A8 B8 C8 D8 六、申請專利範圍 1 1 . 一種晶片疊層型半導體裝置，其特徵爲具備： 第1晶片承載基板，此基板至少承載一個具有複數個 (請先閱讀背面之注意事項再填寫本頁) 端子的半導體晶片，同時，與該半導體晶片的各端子導電 地連接的中繼端子，設置複數個，能夠將承載該半導體晶 片的部份，從其外側靠近來加以包圍；以及 第2晶片承載基板，此基板係設置成與該第1晶片承 載基板疊層，至少承載一個前述半導體晶片，同時，與該 半導體晶片旳各端子導電地連接的中繼端子，設置複數 個，能夠將承載該半導體晶片的部份，從其外側靠近來加 以包圍；前述半導體晶片之中的至少一個半導體晶片，係 被承載成，使其中心部，從前述各中繼端子的全體配置的 中心部偏心。 2 . —種晶片疊層型半導體裝置，其特徵爲具備： 具有複數個端子的複數個半導體晶片；以及 經濟部智慧財產局員工消費合作社印製 複數枚晶片承載基板，這些基板至少一個一個地承載 這些半導體晶片，同時，與前述半導體晶片的各端子導電 地連接的中繼端子，設置複數個，能夠將承載前述半導體 晶片的部份，從其外側靠近來加以包圍；而且，關於疊層 二層以上之中的至少一層，至少一個的前述半導體晶片， 係被承載成，使其中心部，從前述各中繼端子的全體配置 的中心部偏心。 3 .如申請專利範圍第2項所述的晶片疊層型半導體 裝置，其中前述各晶片承載基板之中，至少被配置在規定 的二層的晶片承載基板，其分別被設置之前述各中繼端子 本紙張尺度適用中國國家標準C CNS ) A4規格（210X297公嫠） -41 - 544839 A8 B8 C8 D8 六、申請專利範圍 2 的全體配置的中心部，大致相互一致。 (請先閱讀背面之注意事項再填寫本頁) 4 .如申g靑專利$b圍第2項所述的晶片β層型半導體 裝置，其中前述各中繼端子，其全體的配置的中心部，係 被設計成與前述各晶片承載基板的中心部，大致一致。 5 .如申請專利範圍第2項所述的晶片疊層型半導體 裝置，其中前述偏心的半導體晶片之中的至少一個半導體 晶片，使其側邊部，相對於前述各中繼端子之全體配置之 中的面對該側邊部的配列，從相互平行的狀態被旋轉規定 的角度。 — 6 .如申請專利範圍第2項所述的晶片疊層型半導體 裝置，其中前述各半導體晶片之中，至少在偏心的半導體 晶片的周圍，由規定的材料所形成的封裝構件，在被配置 該半導體晶片的層內，設置至少一對，使其相對於該半導 體晶片，成爲互相對稱。 7 . —種晶片疊層型半導體裝置，其特徵爲具備= 具有複數個端子的複數個半導體晶片；以及 經濟部智慧財產局員工消費合作社印製 複數枚晶片承載基板，這些基板至少一個一個地承載 這些半導體晶片，同時，與前述半導體晶片的各端子導電 地連接的中繼端子，設置複數個，能夠將承載前述半導體 晶片的部份，從其外側靠近來加以包圍；而且，關於疊層 二層以上之中的至少規定的二層，分別至少一個的前述半 導體晶片，係被承載成，使這些晶片的中心部，相互地偏 心。 8 .如申請專利範圍第7項所述的晶片疊層型半導體 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐) -42 - 544839 ABCD 々、申請專利範圍 3 (請先閱讀背面之注意事項再填寫本頁) 裝置，其中前述各晶片承載基板之中，至少被配置在規定 的二層的晶片承載基板，其分別被設置之前述各中繼端子 的全體配置的中心部，大致相互一致。 9 .如申請專利範圍第7項所述的晶片疊層型半導體 裝置，其中前述各中繼端子，其全體的配置的中心部，係 被設計成與前述各晶片承載基板的中心部，大致一致。 1〇.$口申請專利範圍第7項所述的晶片疊層型半導 體裝置，其中前述偏心的半導體晶片之中的至少一個半導 體晶片，使其側邊部，相對於前述各中繼端子之全體配置 之中的面對該側邊部的配列，從相互平行的狀態被旋轉規 定的角度。 1 1 □申請專利範圍第7項所述的晶片疊層型半導 體裝置，其中前述各半導體晶片之中，至少在偏心的半導 體晶片的周圍，由規定的材料所形成的封裝構件，在被配 置該半導體晶片的層內，設置至少一對，使其相對於該半 導體晶片，成爲互相對稱。 1 2 . —種晶片疊層型半導體裝置，其特徵爲具備： 經濟部智慧財產局員工消費合作社印製 第1晶片承載基板，此基板至少承載一個具有複數個 端子的半導體晶片，同時，與該半導體晶片的各端子導電 地連接的中繼端子，設置複數個，能夠將承載該半導體晶 片的部份，從其外側靠近來加以包圍；以及 第2晶片承載基板，此基板係設置成與該第1晶片承 載基板疊層，至少承載一個前述半導體晶片，同時，與該 半導體晶片的各端子導電地連接的中繼端子，設置複數 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） -43- 544839 Α8 Β8 C8 D8 々、申請專利範圍 4 (請先閲讀背面之注意事項再填寫本頁) 個，能夠將承載該半導體晶片的部份，從其外側靠近來力D 以包圍；前遯半導體晶片之中的至少一個半導體晶片，係 被承載成，使其側邊部，相對於前述各中繼端子之全體配 置之中的面針該側邊部的配列，從相互平行的狀態被旋轉 規定的角度。 1 3 . —種晶片疊層型半導體裝置，其特徵爲具備： 具有複數個端子的複數個半導體晶片；以及 複數枚晶片承載基板，這些基板至少一個一個地承載 這些半導體晶片，同時，與前述半導體晶片的各端子導電 地連接的中繼端子，設置複數個，能夠將承載前述半導體 晶片的部份，從其外側靠近來加以包圍；而且，關於疊層 二層以上之中的至少一層，至少一個的前述半導體晶片， 係被承載成，使其側邊部，相對於前述各中繼端子之全體 配置之中的面對該側邊部的配列，從相互平行的狀態被旋 轉規定的角度。 1 4 □申請專利範圍第1 3項所述的晶片疊層型半 經濟部智慧財產局員工消費合作社印製 導體裝置，其中前述各晶片承載基板之中，至少被配置在 規定的二層旳晶片承載基板，其分別被設置之前述各中繼 端子的全體配置的中心部，大致相互一致。 1 5 . 申請專利範圍第1 3項所述的晶片疊層型半 導體裝置，其中前述各中繼端子，其全體的配置的中心 咅β，係被設汁成與前述各晶片承載基板的中心部，大致一 致。 1 6 口申請專利範圍第1 3項所述的晶片疊層型半 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -44 - 544839 A8 B8 C8 D8六、申讀專利範圍 5 導體裝置，其中前述被旋轉的半導體晶片之中的至少一個 半導體晶片，使其中心部，從前述各中繼端子的全體配置 旳中心部偏心。 1 7 口申請專利範圍第1 3項所述的晶片疊層型半 導體裝置，其中前述各半導體晶片之中，至少在被旋轉的 半導體晶片旳同圍，由規定的材料所形成的封裝構件，在 被配置該半導體晶片的層內，設置至少一對，使其相對於 該半導體晶片，成爲互相對稱。 1 8 . —種晶片疊層型半導體裝置，其特徵爲具備： 具有複數個端子的複數個半導體晶片；以及 複數枚晶片承載基板，這些基板至少一個一個地承載 這些半導體晶片，同時，與前述半導體晶片的各端子導電 地連接的中繼端子，設置複數個，能夠將承載前述半導體 晶片的部份，從其外側靠近來加以包圍；而且，關於疊層 二層以上之中的至少規定的二層，分別至少一個的前述半 導體晶片，係被承載成，使這些晶片的側邊部，從相互平 行的狀態被旋轉規定的角度。 經濟部智慧財產局員工消費合作社印製 如 置 裝 I 導 半在 型置 層 配 疊被 片少 晶至 的， 述中 所之 項板 8 基 1 載 第承 圍片 範晶 利各 專述 請前 申中 其 中平 各相 述互 r於 之處 置係 設 ， 地列 別配 分的 於應 關對 , 間 板層 基在 載， 承置 片配 晶的 勺匿 ΛΚΗ ΗΉΝ 層全 二的 的子 定端 規繼 態 狀 的 行 裝 ΜΈ. 第 圍 /v-nu ξ車 利 專 請 甲中 如其 Hff 子 端 i 中 各 述 半心 型中 層的 疊置 片配 日晒 的 S3 所其 項 (請先閱讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -45- 544839 A8 B8 C8 D8 々、申請專利範圜 6 部，係被設計^成與前述各晶片承載基板的中心部，大致一 致。 (請先閱讀背面之注意事項再填寫本頁) 2 1 . $口申請專利範圍第1 8項所述的晶片疊層型半 導體裝置，其中前述被旋轉的半導體晶片之中的至少一個 半導體晶片，使其中心部，從前述各中繼端子的全體配置 的中心部偏心° 2 2 . 申請專利範圍第1 8項所述的晶片疊層型半 導體裝置，某中前述各半導體晶片之中，至少在被旋轉的 半導體晶片旳同圍，由規定的材料所形成的封裝構件，在 被配置該半篸體晶片的層內，設置至少—對，使其相對於 該半導體晶片，成爲互相對稱。 2 3 .—種半導體裝置，其特徵爲具備： 半導體晶片； 一枚至褒數枚晶片承載基板’追些基板至少一個~個 地承載該半導體晶片，同時沿著厚度方向，疊層一層至三 層；以及 經濟部智慧財產局員工消費合作社印製 至少一對·的封裝構件，這些封裝構件係由規定的材料 所形成，同時’在被承載在各層的前述晶片承載基板上的 前述半導體晶片之中，於被承載在至少一層的晶片承載基 板上的半導體晶片的周圍，在被配置該半導體晶片的層 內，相對於該半導體晶片，係被設計成相互對稱。 2 4 口申請專利範圍第2 3項所述的半導體裝置， 其中前述封裝構件，其成對的構件，係藉由相同種類的材 料所形成。 本紙張尺度適用中國國家樣準（CNS ) Α4規格（210 X 297公釐） -46- 544839
    A8 B8 C8 D8
    六、申請專利範圍 2 5 ·妇申請專利範圍第2 3項所述的半導體裝置， 其中前述封裝構件，具有複數對；各成對的構件，係分別 藉由相異種類的材料所形成。 請 先 閲 讀 背 之 注 意 事 項 再 寫 本 頁 2 6 □申請專利範圍第2 3項所述的半導體裝置， 其中前述封裝構件’分別在相異位置處，設置複數對，使 其相對於前述半導體晶片，成爲相互對稱；同時，這些複 數對的前述纣裝構件之中’規定的前述封裝構件之每對之 間，係相互地藉由相同種類的材料所形成。 2 7 口申請專利範圍第2 3項所述的半導體裝置， 其中前述封裝構件，係由有機材料所形成。 28.—種半導體裝置，其特徵爲具備： 半導體晶片； 一枚至複數枚晶片承載基板，這些基板至少一個一個 地承載該半導體晶片，同時沿著厚度方向，疊層一層至複 數層；以及 經 濟 部 智 慧 財 產 局 員 工 消 合 作 社 印 製 至少三對的封裝構件，這些封裝構件係由規定的材料 所形成，同時，在被承載在各層的前述晶片承載基板上的 前述半導體晶片之中，於被承載在至少一層的晶片承載基 板上的半導體晶片的同圍，在被配置該半導體晶片的層 內，相對於該半導體晶片，係被設計成相互對稱。 2 9 □申請專利範圍第2 8項所述的半導體裝置， 其中前述各封裝構件，其成對的構件，係互相藉由相同種 類的材料所形成。 3 0 口申請專利範圍第2 8項所述的半導體裝置， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公嫠） -47- 544839 A8 B8 C8 D8 申請專利範圍 8 其中前述各封裝構件，係由有機材料所形成 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -48-
TW091113678A 2001-06-25 2002-06-21 Semiconductor device TW544839B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001191979A JP2003007971A (ja) 2001-06-25 2001-06-25 半導体装置

Publications (1)

Publication Number Publication Date
TW544839B true TW544839B (en) 2003-08-01

Family

ID=19030502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091113678A TW544839B (en) 2001-06-25 2002-06-21 Semiconductor device

Country Status (5)

Country Link
US (1) US6617678B2 (zh)
JP (1) JP2003007971A (zh)
KR (1) KR100482719B1 (zh)
CN (2) CN1619811A (zh)
TW (1) TW544839B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111676A (ja) 2002-09-19 2004-04-08 Toshiba Corp 半導体装置、半導体パッケージ用部材、半導体装置の製造方法
KR100480437B1 (ko) * 2002-10-24 2005-04-07 삼성전자주식회사 반도체 칩 패키지 적층 모듈
US20050133241A1 (en) * 2003-12-18 2005-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Chip orientation and attachment method
JP4567689B2 (ja) * 2004-11-01 2010-10-20 三菱電機株式会社 半導体装置の設計支援装置
JP2006339317A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 表面実装型半導体装置
US7390681B1 (en) * 2007-01-12 2008-06-24 Advanced Micro Devices, Inc. Derived metric for monitoring die placement
US20080230901A1 (en) * 2007-03-20 2008-09-25 International Business Machines Corporation Structure for controlled collapse chip connection with displaced captured pads
DE102018102144A1 (de) * 2018-01-31 2019-08-01 Tdk Electronics Ag Elektronisches Bauelement

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
JPH10163414A (ja) * 1996-09-17 1998-06-19 Hitachi Ltd マルチチップ半導体装置
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6441476B1 (en) * 2000-10-18 2002-08-27 Seiko Epson Corporation Flexible tape carrier with external terminals formed on interposers
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6492726B1 (en) * 2000-09-22 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
SG106054A1 (en) * 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies

Also Published As

Publication number Publication date
CN1405885A (zh) 2003-03-26
US20020195698A1 (en) 2002-12-26
KR20030001323A (ko) 2003-01-06
JP2003007971A (ja) 2003-01-10
CN1619811A (zh) 2005-05-25
US6617678B2 (en) 2003-09-09
CN1284239C (zh) 2006-11-08
KR100482719B1 (ko) 2005-04-13

Similar Documents

Publication Publication Date Title
JP3581086B2 (ja) 半導体装置
TW515078B (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic machine
US7960822B2 (en) Package on package substrate
US7994627B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
US11139253B2 (en) Semiconductor package
TW575951B (en) Semiconductor device
JP2003133518A (ja) 半導体モジュール
KR20090034180A (ko) 인터포저를 포함하는 반도체 패키지와 이를 구비한 전자기기, 및 반도체 패키지의 제조방법
US20080253095A1 (en) Electronic Circuit Assembly, Device Comprising Such Assembly and Method for Fabricating Such Device
JP2006196709A (ja) 半導体装置およびその製造方法
JP4597512B2 (ja) 複数の集積回路デバイスを含む単一パッケージ及び半導体デバイスをパッケージする方法
JP2004158536A (ja) 半導体装置及び半導体装置の製造方法
JP2010103475A (ja) 半導体マルチチップパッケージ
TW544839B (en) Semiconductor device
US20130307145A1 (en) Semiconductor package and method of fabricating the same
JP2006086149A (ja) 半導体装置
US7902664B2 (en) Semiconductor package having passive component and semiconductor memory module including the same
JP2010050150A (ja) 半導体装置及び半導体モジュール
US20090057916A1 (en) Semiconductor package and apparatus using the same
JP2008187076A (ja) 回路装置およびその製造方法
JP2004247464A (ja) 半導体装置及びその製造方法
TWI249831B (en) Chip type micro connector and method of packaging the sane
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
CN105009279B (zh) 半导体器件及制造半导体器件的方法
JP4370993B2 (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees