TW544682B - Semiconductor of dynamic random access type with a bus-system organized in two planes - Google Patents

Description

544682

多 一，還 中目 誤數 錯之 式線 集用 串備 種之 此中 在組 。 此 擊較 衝可 到目 經濟部智慧財產局員工消費合作社印製 數個 線整 料 資 之 及 涉 所 中 組 下 況 情 一一g= 種 此 在 全 完 --13一一 種1 成 造 而 用 使 可 不 即 片 晶 澧 億 。 記象 內 體 憶 記 此 中 程 &誤 在錯 之 現 障 故 身屬 本配 線些 料這 資使 或會 線則 料時 資i 生 ,Ε— Β· 立口 被 局未 之 } 部誤 錯 式 集 串 是 別 特 e一一彐 11 τ—^ 彳種即 資此統 誤在系 錯。之 於代成 整 之 線 兄 匕匕 ^ t 情不 的地 目性 之彈 明可 發線 本料 資 個1 於 屬 配 可 亦 下完是配組 之種 組此 Η 地 整 障 故 線 料 資 性 7XJI ο 此 局與作 組 用 備 之 接 鄰 取形 被所 須線 必料 而資 用線 備料 條資 各用 中備 其各 ’之 體15 己同 言 F 體,τ 導組 半之 種同 一 不 供到 提置 組 個 多 或 第 圍 範 利 專是 請式 申方 以計 是設 的之 目明 種發 此本 統線 系導 •二一 bu 流流 第 中 其 ---------------裝—— (請先閱讀背面之注意事項再填寫本頁) 訂_ 成 達 來 徵 特 之 項 置 設 匯 之 中 面 平 個二 在 成 形 種 配入 支$r 可之 面部 平全 )與 可 面 方 線 導 fch 流 匯 些 接 ί 連 相 線 出 輸 匯方 些 一 這另 且 -丨線· 面份所入 部之 之線 別料 各資 固 且 f 顏 多二 有少 具至 面與 平可 11面方 第方一 接一另 連線且 相導接 線排連 料流相 資匯別 之其分 部纟線 全Μ料 與Ξ資 可-有 另 與 可 面 有 所 之 組 輸 此 因 由 經 線 料 資 RU· 咅 全 之 體 憶 記 是 式 方 計 。 設 接之 連明 相發 線本 出， 之俞之 統/I組 系入之 排輸開 流之分 匯部相 第 ί 備 第 和 線 出 接 線 連料 、資 用 全互所 中個線 體多料 It::資 )i 其 和優^ 可之^ 或有[* »(具記 Ϊ— 斤 而戶由 平這其 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544682 A7 ^-------_B7_____ 五、發明說明（4 ) 構成）可配屬於一某一組，以便取代有錯誤之資料線。此 處所可達成之彈性只會受到備用資料線之總數所限制。 在本發明之特別優良之構成方式中，其設計方式是：匯 流排系統之第一平面或第二平面之匯流排導線是經由開 關而與資料線和輸入/輸出線相連接。這樣所具有之優黑占 是：資料線相對於輸入/輸出線之連接在需要時可藉由開 關以可逆方式（reversible)來切換。 在本發明其它有利之形式中，開關是由三態（s t a t e )緩 衝器所構成。三態緩衝器之優點是：上述之連接能以可逆 方式來切換，使得在不需連接（Off)時幾乎不會產生漏電 流或電容性負載。 依據本發明之較佳實‘施形式，其.設計方式是：開關藉 由一預定之狀態値來操作。 有利之方式是須保持這些狀態値以便操作此種積體化 於半導體記憶體中之唯讀記憶體。因此，該唯讀記憶體是 由具有可逆式可調元件（“熔絲（f u s e ) ”或”抗熔絲 (arl t i f u s e ) ”）之可程式化元件所構成。 裝--------訂---------線 〈請先閱妹％背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 之操 體便 憶以 記値 體態 導狀 半各 行之 進述 在上 中得 式獲 杉可 之後 良之 優試 rnu 則 另 f 特用 之備 明及 發試 本測 在 能 功 甲 在 述 敘 式 形 它 其 之 當 適 及 以 點 殊 特 點 〇 優 關它 開其 各明 述發 上本 作 簡 式解 圖圖 。 之 述體 詳憶 來記 ο SMP 項圖導 屬據半 附依之 項( 明 各下發 圍以本 範明圖 利發1 專本第 請 說 單 有 具 其 成 :形 K~ \1彐11 種 如一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544682 A7 B7 五、發叼說明（4 ) 在二個平面中之匯流排系統。 第2圖是第丨圖中區段]；!之放大圖。 第3圖是第2圖中區段in之放大圖。 在第1至第3圖中只顯示此半導體記憶體中對本發明 之了解是很重要之這些組件；各別之記憶胞，其配置以及 其它控制記憶胞所用之電路組件（解碼器，放大器，控制元 件）對此行之專家而言是很平常的，因此爲簡化圖式起見 它們都省略了。 第1圖顯示本發明之半導體記憶體丨，其具有8條組合 成組U1至U8之資料線MDQii;形成在二個平面中之匯流 排系統可經由資料線而與此8條組合在各組I 〇丨至I〇4 中之I 0線RWD ijL相連接。匯流排系統形成在此種由8條 匯流排導線Al至Ag所構成之第一平面及部份-匯流排Βι 至B 4所構成之第一平面中，這些匯流排導線A 1至a 8可與 所有組U1至U8之所有64線資料線MDQig MDq88,8條 備用資料線MDQ1R至MDQ8R(其在此處所示之電路中是以 另外8條資料線構成）和所有組I 〇丨至丨〇4之3 2條I〇線 RWD1 !至RWD4S相連接。第二平面之8條匯流排導線Bi ^ 至B 1 8可分別與8條資料線M D q ! !至M D q丨8所形成之二個 組相連接且其備用資料線M〇DQlR可與8條線RWDi ^至 RWD 1 s所形成之組相連接。在對（此圖式中未詳細顯示之） 此記憶胞存取資料時，資料線之偶數組（U2 , U4 , u6，⑽）或 奇數組（U1，U3，U5，U7)是與I〇線之I〇1至I〇4各組相連 接。 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公愛）------ (請先閱讀背面之注意事項再填寫本頁) 裝 訂---------· 經濟部智慧財產局員工消費合作社印製 544682 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（Γ ) 某一組U i之資料線MDQi：L之一部份是由，，無錯誤（即，不 存在一些有缺陷之記憶胞或資料線），，而製成之記憶體中 備用之資料線MDQir所構成（在本例子中是指此組之資 料線中之一條）。若這些資料線不需要，則它們不需經由 此種形成二個平面A和B中之匯流排系統而與這些由記 憶體往外延伸之10線RWDU相連接。但若資料線MDQL 至MDQ 8 s之各別資料線有錯誤時，則這些資料線不經由匯 流排系統而與I 0線相連接，而是經由備用資料線、MDQ j r 至MDQef中適當數目之備用線而與I 〇線相連接。資料線 之錯誤情況可藉由經由局部性資料線（其局部性地存在記 憶胞陣列中）而與這些資料線相對應之有錯誤之記憶胞或 記憶區以及藉由資料線或局部性資料線之干擾現象而自 我建立。 亦可藉助於位元線或局部性位元線使有錯誤之記憶胞 藉由適當之接線而由備用之記憶胞所取代。在此種情況 下不需另一備用資料線MDQ i R。爲了連接此種資料線（其 承載著各備用記憶胞之資料），則此匯流排系統可以和上 述另一資料線存在時相同之方式來操作。 第2圖是第1圖中以π所示部份之放大圖，其顯示：第 一組U1之資料線MDQ1!至MDQ18備用資料線MDQ1R，以及 第二組U2之資料線MDQ2!至MDQ28和MDQ2R，第一部份_ 匯流排β 1之匯流排導線B 1 i至B 1 8 , I 0線之第一組I 〇 1之 1〇線RWD1】，至RWD1】至RWD18,以及第一平面A之匯流排 之匯流排導線^至A8，其中A!，至A8是與其它全部之資 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 544682 A7 B7 五、發明說明（f 料線，備用資料線和I 〇線相連接。 第3圖是第2圖中以m表示之此部份之放大圖，開關 SMI 1和SRI 1是用來使第一部份匯流排B1之第一匯流排 導線B 1 !可與資料線之第一組U 1之第一資料線MDQ 1 !相 連接且亦與10線之第一組101之第一 10線RWD1 i相連 接。依據本發明，這些開關S R 1 1和S Μ 1 1可藉由所謂”熔 絲”或”抗熔絲”來構成，這些熔絲在記億體第一次起動而 進行測試時調整成固定形式（即，不可逆）。同樣地這些開 關S R i 1和S Μ 1 i亦可形成在三態緩衝電路內部。 三態緩衝電路之優點是：藉由此種電路可使這些開關可 逆地（r e v e 1· s 1 b 1 e )閉合，這樣在這些開關之去（d e -)驅動 (〇 f f )時會造成歐姆値很高之低電容性接觸區，因此不會 形成負載（1 〇 a d )現象。三態緩衝電路亦可使資料線之偶 數組或奇數組在資料存取時接通至I 0線，這樣可節省其 它電路之空間。三態緩衝電路內部有缺陷之資料線及備 用資料線之各別開關之操作亦可藉由”熔絲”或”抗熔絲” 或此類的可程式化唯讀記憶體（其程式化過程是依據記憶 體測試之結果來進行）來進行。若存在一些有缺陷之資料 線時，適當之方式藉由匯流排系統之第二平面B之短的匯 流排導線B i之連接而由備用資料線來取代有缺陷之資料 線而不是藉由第一平面A之長的匯流排導線A i ’之連接 來達成，這樣可使所需之驅動功率最小化。 藉由匯流排系統之部份-匯流排B 1至B4之短的部份-匯流排導線B 土以及第一平面A之稍長之匯流排導線A ] 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

請 先· 閱 讀 背 之 注 意 事 項 再· 填▼ J裝 本 · 頁I 訂 經濟部智慧財產局員工消費合作社印製 544682 A7 __ B7 五、發明說明（7) 至A8所形成之很彈性化之配置系統，則甚至可補償一組 之多條資料線之與串集式（c 1 u s t e r )錯誤有關之較大之故 障。在大部份之情況中一種經由短的部份-匯流排導線之 連接即已足夠，這樣可使導線驅動器之電容性負載保持很 小且因此使傳送時間亦保持很短。 符號之說明 U i……資料線所形成之組 MDQi i ...資料線 MDQiR…備用資料線 A........第一平面之匯流排 A i.......第一平面之匯流排導線 B1及B4…部份匯流排 1〇1及104…10線所形成之組 RWD± ..........1〇線 SMi 1...........資料線用之開關 SRi i ............10線用之開關 -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 544682 第89104760號“匯流排系統設置在二個平面中之隨機存取式半導體記憶體” | 利案 （89年6月修正) 4 -\ /· 申請專利範圍 〆 磺靖委S明示， 後是否崔-Γ更摂賨質内容 經濟部智慧財產局員工消費合作社印制衣 1 . 一種具有資料線（MDQii)之隨機存取式半導體記憶體， 這些資料線（MDQ i;i)可與存在於記憶體陣列中之局部性 資料線相連接且組合成各組（U 1至U 8 )且至少一組或這 些組之各別之資料線是由備用資料線（MDq i R )所構成， 此種半導體記憶體另具有一些由記憶體往外而延伸至 各組（101至I 0 4 )中之輸入/輸出線（I 〇線），其特徵爲： 設有一種形成在至少二個平面中之匯流排系統，第一平 面可使用匯流排導線（A i )，而适些導線（a丨）一方面可與 所有之輸入/輸出線（R D W)相連接且另一方面可與所 有之資料線（M D Q ϋ)相連接，第二平面具有多個各別之 部份-匯流排（Β 1至Β 4 )，其匯流排導線（β ) 一方面可 與資料線（U i )之至少二組之資料線（MDQ j相連接且另 一方面可與某一組（I 0」之輸入/輸出線（R WD ijL)相連 接。 2 ·如申請專利範圍第1項之半導體記憶體，其中此匯流排 系統之第一平面（Αι至“）或第二平面（B1至B4)之匯. 流排導線在與資料線（MDQ ϋ)和輸入/輸出線（R DWii)相 連接時是藉由開關（S M i i和S R i i )來達成此種連接。 3 .如申請專利範圍第2項之半導體記憶體，其中該開關 (S M i i和S R 1 i )來達成此種連接。 4 .如申請專利範圍第2項之半導體記憶體，其中該開關 (S M i i和S R丨i )是由不可逆（i 1· r e v e 1· s i b 1 e )之可調元件 (“熔絲”和”抗熔絲”）所構成。 5 .如申請專利範圍第2 , 3或4項之半導體記憶體，其中該 -10 - (請先閱讀背面之注意事項再填寫本頁) 一裝 訂--------- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 544682 A8 B8 C8 D8 六、申請專利範圍 開關（SMii和SRii)藉由預定之狀態值來操作。 6. 如申請專利範圍第5項之半導體記億體，其中這些操作 各開關（S M i i和S R i i )所需之狀態值保持在一種積體化 於半導體記億體中之唯謓記億體中。 7. 如申請專利範圍第6項之半導體記億體，其中此唯讀記 億體是由一種具有不可逆（irreversible)可調元件 (π熔絲π或”抗熔絲"）之可程式化元件所構成。 8. 如申請專利範圍第5項之半導體記億體，其中這些操 作各開關（SMii和SRii)所需之狀態值是在此半導體記 億體進行功能測試和備用測試之後得到的。 9. 如申請專利範圍第6項之半導體記億體，其中這些操 作各開關（SMii和SRii)所需之狀態值是在此半導體記 億體進行功能測試和備用測試之後得到的。 10. 如申請專利範圍第7項之半導體記億體，其中這些操 作各開關（SMii和SRii)所霈之狀態值是在此半導體記 億體進行功能測試和備用測試之後得到的^ ----------- — 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）