TW542916B - Edge placement and jitter measurement for electronic elements - Google Patents

Description

^42916 五、發明說明（1) ---------- 測電ί ^ ί係關於電子元件之測試，且更特別關於測量待 70件的傳輪延遲、設置時間、及保持時間的一種裝 直及一種方法。 护二、，件的傳輪延遲、設置時間、及保持時間的準4 J = ί f必須的以設計新穎的電子儀表及測試系統。描 邊绫;Ϊ 2，ί序量測的一種方式為特徵化該訊號為一個 及心疋此邊緣相對於所訂定位置的設置準確性，此邊 變γ代表數位系統中邏輯0及邏輯丨的兩個電壓位準間的轉 自動檢定-些積體線路⑽）的, 邊緣設置準確性：：二具以微微秒（ps)❹的：； 洛# ^ ^ 例如+ / —5〇 。此種自動測試系統的滅 —、、。又i 土包括來自在該自動測試系統的時序路徑的 試系統的能力為：的；組件必須以遠較該自動測 性的誤差，它累積。此外’若該誤差為系統 是因為隨機雜訊，它們：的本質直接相加’而且若該誤差 且它們的和被開根號）=積分（亦即每一個誤差被平方 道時序誤差的該系統性=1加，如此必須非常精確地知 在該自動測試系統的時序，機的組份，此時序誤差係由 該自動測試系统符人所1 徑的所有組份所引入，以確保 有許多種儀表被設緣設置準確性。 些儀表包括即時示浊哭 /、彳里電子訊號的時序特性，這 口口、取樣示波器、時距量測計、及光

第7頁 542916 五、發明說明（2) 5普刀析器。為測量它們的進 通過-精確已知的延二穩=儀：些儀表測量 該延遲路握的已知長度所得到的；滞儀表f量測由與 路徑為-種同軸訊號線，在η-個此種延遲 訊號的傳輪延遲已知為真5虎線路，一個電子 去〖 、τ的光速乘以该介雷好祖人+ 常數之平方根的倒數，該介電 /丨电材枓介電 内部導體及外部導體。苦兮π ^科77開忒同軸訊號線路的 該介帝姑π炎Ζ 右該问軸訊號線路為剛性金屬，則 =枓可為空氣，在任何所給予口 耽的該介電常數為已知。一個舲链口士门土 度下工 U-聯結所連# # t+ Μ ,此種已知同軸訊號線路為由 遲後拉可變化長度鋼性空氣-介電延 遲線路所形成，此後稱為"喇叭狀物"。 :種習知高性能示波器具1/2至丨微微秒的準確性，當 Υ的自動測忒5又備之需求增加時，用來特徵化及檢定 遠自動測試設備的元件之更準確儀表的需求亦增加，如此 所需的是以更好的準確性來特徵化及檢定自動測試設備的 疋件（包括積體線路及分離組件）之一種儀表及方法。 ^ 一種裝置被提供以比較電子元件的該傳輸延遲，這些 電子元件如晶體管' 積體線路及積體線路的中間連接元 件。該裝置包括一種閃控來源，其具一個與模式來源的控 制端耦合的輸出線路及一個可變化時脈訊號延遲的輸入 端。該閃控來源促使該模式來源輸出一訊號序列訊號至該 凡件或受測裝置（DUT )的輸入端，此訊號為預先決定的 ’ 〇π及1’ Γ的邏輯訊號之順序。該DUT傳輸該邏輯，’ 〇，，及” 1” 的順序至一第一正反器（或其他儲存元件），每一次該第

第8頁 542916 五、發明說明（3) 一正反器由該可變化時脈訊號計時時，該第一正反器傳輸 自該DUT接收的訊號至一第二正反器（或其他儲存元件 )，當該第二正反器被計時時，該第二正反器傳輸自該第 一正反接收的訊號。 為比較一些DUT間的該傳輸延遲，該模式來源供應相 同的邏輯"及"1 ’’的順序至每一個DUT。該可變化時脈訊 號延遲被使用以來回移動該時脈訊號邊緣至該第一正反器 以使該第一正反器以與該數據訊號邊緣大體上相同的時間 接收該時脈訊號邊緣（亦即自一個邏輯狀態至另一個的該

DUT輸出訊號的轉變）。此時序排列促使該正反器成為一 個^知的即時中間狀態，此中間狀態稱為"介穩態性,，。 該第二正反器儲存該第一正反器的輸出訊號及結束該第一 正反器的介穩態。 當該第 邊緣及該數 持時間被擾 第一正反器 1間變化） 邊緣而使在 間範圍稱為 數據訊號邊 該輪出訊號 第一正反器 的時間，則

一正反器在大體上相同的時間接收該時脈訊號 據訊號邊緣，若該第一正反器的設置時間或保 亂牯，則在該第一正反器的正常傳輸延遲下該 的輸出δΤΙ號為無法預估的（亦即在邏輯，，〇 ”及 時脈訊號邊緣變得如此接近該數據訊號 =正=傳輸延遲下該輸出訊號為無法預估的時 "穩心區域。該時脈訊號邊緣變得如此接近該 緣而使在运大於該正常傳輸延遲的一段時間後 為無法預估的時間範園稱為不分明區域，若該 的輸出Α號被給予超過該正常傳輸延遲可穩定 该不分明區域可被減少。經由及時來回移動該

542916 五、發明說明（4) ~ -*-- jr脈氘號邊緣至該第一正反器，該不分明區域（該數據訊 號邊緣位1其中）可由該第一正反器的輸出訊號決定，該 f 一正反器的輪出訊號由該第二正反器記錄。如此，若該 第二正反器在延伸超過該第一正反器的正常傳輸時間的一 個時間後/擴增延遲）傳輸該第一正反器的输出訊號，則 该數據訊號邊緣可以佳的精確度放置。 在一個具體實施例中，該可變化時脈延遲訊號同時計 時該第一正反器及該第二正反器，其在由該第二正反器進 行的該第一正反器的輸出訊號之傳輸產生一個時脈循環延 遲。該一個時脈循環延遲的延遲提供所需的該擴增延遲以 產生一個短的不分明區域以放置該數據訊號邊緣。在於相 同輸入及相同擴增延遲下，產生該許多DUT的不分明區域 的該可變化訊號延遲的延遲被放置後，它們可被比較以決 定那一個DUT具最少的傳輸延遲，如此，該裝置及相關方 法可以佳的準確度特徵化及檢定不同DUT的該傳輸延遲。 一種裝置被進一步提供以比較一些DUT間的該設置時 間及該保持時間，在一個具體實施例中，該可變化時脈延 遲提供時脈訊號至該DUT。為比較該一些DUT間的該設置時 間及該保持時間，該模式來源供應相同的邏輯訊號"〇 及 ’’ Γ的順序至每一個DUT 。該可變化時脈延遲被使用以來回 移動至每一個DUT的該時脈訊號邊緣以使該DUT以與該數據 訊號邊緣大體上相同的時間接收該時脈訊號邊緣（亦即自 一個邏輯狀態至另一個邏輯狀態的該DUT輸入的轉變）。 該第一正反器被用來記錄該DUT的所得輸出訊號。

第10頁 542916

^ 士畜該DUT以與該數據訊號邊緣大體上相同的時間接收 該^ =訊號邊緣，若該])υτ的該設置時間或該保持時間被 擾亂時’則在該DUT的傳輸延遲下該DUT的所得輪出訊號為 無法預估的（亦即在邏輯” 〇”及”，，間變化）。當該時脈訊 $邊緣未在該數據訊號邊緣後足夠時間到達，則該DUT的 二，時間是不令人滿意的。當該時脈訊號邊緣未在該數據 成说邊緣丽足夠時間到達，則該DuT的保持時間是不令人 滿意的。故’使該時脈訊號邊緣變得太接近該數據訊號邊 緣而使該DUT的輸出訊號為無法預估（該不分明區域） 的時間範圍為在當該第一正反器記錄該DUT的輸出訊號之 傳輸延遲下該DUT的該設置時間及該保持時間之總合。經 由來回移動該時脈訊號邊緣，在該相同傳輸延遲下每一個 DUT的該不分明區域由該DUT的輸出訊號決定，該dut的輸 出訊號由該第一正反器記錄。 在一個具體實施例中，該可變化時脈延遲計時該関丁 及該第一正反器，其產生一個時脈循環延遲至該傳輸延 遲，於此該第一正反器記錄該DUT的輸出訊號。換言之， 每一個DUT的該設置時間及該保持時間在一個時脈循環的 該傳輸延遲被決定。一旦在此傳輸延遲下產生該一些DUT 的所有該不分明區域的該可變化時脈延遲的延遲被決定， 它們可被比較以決定那一個DUT具最少的設置時間及保持 0守間’如此’遠裝置及相關方法可以佳的準_度特徵化'及 檢定不同DUT的該設置時間及該保持時間。 附圖簡略說明

542916 五、發明說明（6) 施例 第一圖說明根據一個具體實 ^ ^ ^ ^ 胃Μ 菔貝鼽例的一種測試裝置。 弟一圖％明弟一圖的一可轡 。 夂化#脈延遲結構的一個實 第三圖Α及第三圖Β說明篦一固α ^ .. 圖的一時脈延遲結構 個實施例。 的 第四圖顯示傳輸延遲為相斟 輸入時間的函數。 μ目對於㈣脈輸人時間的數據 第五圖顯示該受測裝置的該於 圖的正反器的該時脈訊號及正反^ 序』出訊號、至第一 圖，第-圖正反器係被被用來捕^邊輸出訊號的時序 號。 不捕捉§亥雙測裝置的該輪出訊 第六圖說明在至一正反哭的户τ 器 率。 的在不同時脈 的該輸出訊號，第一圖的正反哭合^脈衹號自一正反 n 如9 5己錄到邏輯丨丨Γ的機 測裝 第七圖說明根據一個具體實施例 置的該傳輸延遲。 種方法以比較受 脈訊號及由 一正的該輪入訊號及時 第九圖說明根據一個具體實施例的 測裝置的設置時間及保持時 間 種方法以比較受 在不同圖中的相同參考數字 說明 w 1叫或類 明根據此發表的 詳細說明 第一圖以塊狀圖說 100 ， 似元件。 個模式儲存1具輕合至緣觸裝置 J 2的輪入端

第12頁 542916 五、發明說明（7) 22的輸出線路20，模式儲存^亦具耦人 3的輸入端26的輸出線路24。槿二至緣觸發的D正反器 "及"1"的模式（測試模式）以"測子一1儲存—或多個邏輯 0)^)4。模式儲存1經由璋84接'收來H件或受測裝置 測試模式。例如，模式儲存1可為 白σ电腦1 6的該 (Schaumburg )摩特羅拉公司的摩 使^利§若莎拇伯格 MC_45 16x4位元暫存器1案 及正反器3為摩特羅拉Mcl〇EL52 〇，正反器2 器。_包括積體線路、印刷㈣及時脈D正反 路、連接器、光電轉換器態延遲線 電子元件。如熟知本技藝。了；特!=; 控制器可取代習知電腦16而被使用以控制裝Ϊ: 正反器2具輕合至謝4 (不為裝置1〇〇的—部 0的輸出線路28 ’正反器3具耦合至w 3刖 :輸出線路32。在-個實施例中，端點34為時/端二此 器2提供DUT4的該輸入（數據）m號及正 ^ 耠供至DUT4的該時脈訊號。在一個實施例中，DUT4 ;因：ί習知的測試固定裝置組件耦合至裝置1 00，且測 ^ 口疋衣置組件的插座符合⑽以的針。 $式儲存1的輸出線路20及24可直接耦合至相對應的 锉^ 3 0^及3 4，然而，當該測試模式變得更複雜時，模式 :予的該輸出訊號時序變得更不精確，故正反器2及3被 <用以對於自模式儲存1的該測試模式的該輪出訊號時序 第13頁 542916 五、發明說明（8) 提供額外的控制。因正反器2及3接收與 時脈訊號，正反器2及3以一個時脈循^ 儲存1相同的 儲存1接收訊號至DUT4。 〈、延遲傳輪自模式 DUT4具_合至緣觸發的D正反器6的私 路36，正反器6具耦合至緣觸發的D正二入端的輸出線 輸出線路44及多工器（多工器）5的輪入輸入端Μ的 耦合至多工器5的輸入端54的輸出線路55而夕。正反器8具 至捕捉記憶體g的輸入端5 〇的輸出線路5 7。夕工°。八 口 制端52由電腦16控制。捕捉記憶體9為經由控 型式。正反器6及8為與正反器2及3相同諸存1相同的 一種時脈訊號來源（閃控來源）1〇具耦^至 11的1脈端58及可變化時脈延遲12的時脈端66之輸出ς 56，時脈1〇經由控制端88由習知電腦16控制（亦瞎 不計”他組件）。例如，時脈10為習知的閘環振逢器， 例如，時脈扇出11為得自加州聖地牙哥艾距（Ed 導體公司的一種Edge El 1 8時脈扇出。 第二圖以圖畫的方式說明可變化時脈延遲丨2的一個 施例，可變化時脈延遲12包括兩個可調整的剛性空 入、 電延遲線路202及204，其具一對經由—u—聯結2〇6耦合= 端並裝置在線性定位台2〇8，且另一對端裝置於一底板Μ。 (此後統稱為喇叭狀物）。例如，該喇叭狀物為得—自紐澤 西李文斯頓（Livingston) Microlab/FXR 的型號st-〇5 SMA。線性*定位台2〇8可由相關游標尺螺旋調整機構被調 整，此游標尺螺旋調整機構提供至少0· 02毫米的分辨率於

第14頁 542916 五、發明說明（9) 線202及204的長度，其導致至少12飛秒分辨率於經過該喇 口八狀物的該整體訊號傳輸延遲。 時脈扇出11具耦合至模式儲存！的時脈端64及正 的時脈端66之時脈輸出線62，當被計時時，模式 鈐 個邏輯"0"或"i"至正反器2。時脈延遲12具輕合“ 脈扇出13的時脈端70之時脈輸出線路⑽，冑脈扇出i 脈扇出11為相同型丨。時脈扇出13具耦合至正反哭3的時 ，端74、正反器6的時脈端78、時脈延遲15的時脈端^及 二工器7的輸入端76之時脈輸出線路72。時脈延遲15且耦 =^正反器8的時脈端86及修正延遲134的輸入端132之 二。修正延遲134具輕合至多工器7的輸入端75 刖出線路136。例如，修正延遲134為約二分之—毫微秒 捕P刷線路板線路延遲（如長度約3吋）。多工器7耦合至 己：體9的時脈端8〇之輸出線路79。多工器 知77由電腦90控制。 市』 航μ 圖A說明時脈延遲15的一個實施例，此後稱為時 路84。士 一1。在時脈延遲15一1，端點82直接耦合至輸出線 時脈循^脈延遲1 5 —1利用D正反器的行為以產生一個一個 延遲丨 、自正反心6至正反器8傳輸的訊號。當時脈 所計時，被使用’正反器6及正反器8被相同的時脈訊號 8不备扁\如此，當正反器6輸出一訊號至正反器8，正反器 曰第二^该訊號直到下一個時脈循環被計時時。 後稱為；Γ延以二解f明，脈延遲15的另一個實施例’此 L遲15-2。時脈延遲15-2包括一 AND閘102，其

咖

第15頁 542916 五、發明說明（ίο) 凄、==i路1_v〇6輕合至端點82的輸人端104，AND閘102亦具 Ϊ二二程Λ計數器112的輸出線路110的輸入端108。計 輸入端118上所接收的時脈訊號數目，輸入 而^ 由線路106耦合至端點82。當計數器112到達一個 =先，定的總數，計數器112在線11〇上輪出一個主動訊 =若AND閘1〇2亦接收來自端點82的主動訊號，擔閘丄 輸出一個主動訊號於線路84。計數器112的預先設定總數 f由埠116由電腦16所設定，埠116經由匯流排114耦合至 ，。電腦16亦可經由埠116重新設定計數器ιΐ2的目前總 數。例如，計數器112可為一種摩特羅拉8_位元同步二進 位制上數計數器MC10E016。 ^電腦16控制裝置100的操作，電腦16包括耦合至多工 器7的控制端77的輸出線路94、耦合至多工器5的控制端52 的輪出線路96、耦合至時脈延遲丨5的埠95的匯流排99、耦 合至時脈1 0的控制端88的控制線路97及耦合至模式儲存1 的蜂8 4的匯流排9 8。電腦1 6亦包括耦合至捕捉記憶體9的 匯流排9 2的埠9 0以接收由捕捉記憶體9記錄的該輸出結 果。在一個實施例中，電腦1 6包括一個輸入/輸出訊號暫 存器卡’其使電腦1 6可控制輸入/輸出線路。例如，輸入/ 輪出訊號暫存器卡可為得自德州奥斯丁的國家儀器 (national Instrument )的PCI-6601 。 表示正反器的介穩態性特性之方程式為：

Tw(TD) = TP*l〇-(M/r)， 其中Tw為該不分明區域，凡為該擴增延遲，τ為該正常傳

第16頁 542916 五、發明說明（π) " 一 輸延遲，At為該額外延遲α —Tp)，且τ為正反器的該 刀辨丨生％間$數。第四圖以圖顯示由該正反器的介穩態性 所=起的該傳輸延遲為相對於該時脈輸入時間的該數據輸 入捋間的函數。不分明區域Tw為相對於該時脈輪入時間Τ0 數據輸入時間之範圍，於此在擴增延遲TD的該正反器 的輸出+訊號是無法預估的（在” 0，，及”丨，，間變化），換言 ^ 右在Tw所定義的範圍該數據訊號邊緣較該時脈輸入時 “ 5早到達或晚到達，則在擴增延遲1的該正反器的輸出 訊號是無法預估的。 正反器的這些特性被用來為正反器6的該數據輸入 據訊號邊緣）時間定位，其相對於DUT 4的該數據輸 。若所有由裝置1 0 0測試的該一些DUT被施以相同輸 5 =威’則該一些DUT的該輸出訊號時間會相對於其個別 7輸延遲。正反器6捕捉（傳輸）在一時脈訊號輸入（時 ^ ,唬邊緣）時間的範圍下的每一個DUT的該輸出訊號， =脈訊號輪入時間由改變延遲線路2〇2及2〇4的長度而由可 护時脈延遲1 2所產生的延遲所控制。在每一個時脈輸入 ^ 1正反器6的該輸出訊號在擴增延遲TD下被重覆捕 ^ ^時脈延遲1 5產生在擴增延遲1至正反器8的該時脈訊 =^ f正反器8在擴增延遲Td下傳輸正反器6的該輸出訊號 且帝w 5己憶體9，捕捉記憶體9記錄正反器8的該輸出訊號 节包腦16讀出捕捉記憶體9的該記錄數據，電腦16可分析 二圮錄數據以決定在擴增延遲\下的該不分明區域，豆 v兩個時脈輸入時間（亦即可變化時脈延遲丨2的兩個

542916 五、發明說明（12) 延遲設定值）之間，此兩個時脈輸入時間造成自正反器6 輸出之無法預估的輸出訊號。 若時脈延遲1 5 - 2被使用，在可程式計數器1 1 2達到該 預先設定的總數後，正反器8及捕捉記憶體9僅被計時— 次，時脈延遲1 5-2的使用可保全記憶體因僅一個輸出訊號 被正反器8記錄。 至正反器8的擴增延遲TD設定該數據輸入時間可被放 置的該分辨性（數據訊號邊緣分辨性）。如第四圖所示， 若該擴增延遲TD由TD1增加至T,2，則該不分明區域由TW1減少 至TW2。然而該上述的具體實施例使用一個時脈循環的擴增 延遲TD，較大的擴增延遲TD可被使用以增加該數據訊號邊 緣分辨性。然而，數據訊號邊緣分辨性不應大於該時脈輪 入時間可被調整的分辨性（時脈訊號邊緣分辨性）。若兮 數據訊號邊緣分辨性大於該時脈訊號邊緣分辨性，若該4 出訊號量測在該不分明區域的一侧之數據輸入時間被記錄 且另一個數據輸入時間在該不分明區域的另一側，則該不' 分明區域會被遺漏。該先前敘述的喇叭狀物（第二圖）提 供對該時脈訊號邊緣的延遲的高分辨性且由此可使用裝置 1 0 0將該數據訊號邊緣以高分辨性放置。 第五圖顯示一個至DUT4的該輸入訊號的典型時序圖， DUT4的該輸出訊號（至正反器6的該輸入訊號）、至正反 器6的各種時脈訊號、及正反器6的該輸出訊號由正反器8 捕捉。在乃及凡，個別時脈訊號邊緣120及122在數據訊號 邊緣1 3 0到達前足夠時間到達正反器6以滿足正反器6的該

第18頁 542916

設：日:間及該保持時間’以使當於擴增延遲、（__個時耽 循,壤,）被正反器8捕捉時，正反器δ的該輸出訊號總是1 輯1 。在％，時脈訊號邊緣124與數據訊號邊緣13〇大^ 上相同的時間到達正反器6，以使正反器6的該設 體 該1持時間被擾亂，如此，當於擴增延奶由正反器8捕或 捉％，正反器6的該輸出訊號在” 〇 ”及"1"間變化（於第 圖的正反器6的該輸出以”？，，表示）。在Τι^Τη，個別時 訊號邊緣126及128在數據訊號邊緣丨3〇到達後足夠時間到^ 達正反器6以滿足正反器6的該設置時間及該保持時間， 使當於擴增延遲I由正反器8捕捉時，正反器6的該輪 號總是為邏輯π 0”。 第六圖顯示正反器6的該輸出訊號（水平軸）與自延 遲2至延遲1〇於DUT4的擴增延遲Td下記錄的邏輯”丨，，的百分 率（垂直軸）之圖。在一個具體實施例中，正反器6的^ 輸出吼號至少測篁1 0 0次，在延遲2正反器6的該輪出訊號 皆為’’ 1” ，自延遲3至延遲9，正反器6的該輸出訊號為”】” 及π 0π的混合且邏輯"Γ的百分率自延遲3至延遲9減少，在 延遲1 0正反器6的a亥輸出訊號皆為"〇π，如此，於擴增延遲 TD該不分明區域至少位於延遲2及延遲1 0間，此亦表示 DUT4的該數據輸出時間以分辨性tw位於延遲2及延遲1〇 間，DUT4的該數據輸出時間係相對於DUT4的該傳輪延遲。 如先前所敘述，依據擴增延遲TD，Tw可為一個小的時間範 圍。對 τ 為200ps、ΊΡ 為 365ps、及 At (TD-TP)為 2.5 毫微 秒的摩特羅拉MCI 0EL52 D正反器，該不分明區域僅為約8

第19頁 542916 五、發明說明（14) 飛秒。 一旦DUT4的該傳輸延遲位於可變化時脈延遲12的兩個 延遲設定值間（如延遲2及延遲1〇)，另一個])υτ可以相同 放置被測試以相對於可變化時脈延遲1 2的延遲設定值放置 其傳輸延遲。若一第一 DUT的該延遲設定值較一第二j)|jT的 該延遲設定值為短，則該第一DUT具較該第二DUT的該傳輸 延遲為短的傳輸延遲，如此，在一些被測試DUT間的相對 傳輸延遲可被決定。 第七圖顯示一種方法140以比較各種DUT的傳輸延遲。 在動作1 4 2中，電腦1 6裝載一個測試模式於模式儲存1。在 一個選擇性的動作1 44中，電腦1 6設定該預先設定的總數 於時脈延遲15-2。在動作146中，電腦16設定多工器5以幸禺 合正反器8的線路55至捕捉記憶體9的端點50。在動作148 中 電細16設定多工器7以輕合修正延遲134的線路136至 捕捉记憶體9的端點8 0。在動作1 5 0中，測試裝置1 〇 〇的操 作員可由旋轉游標尺螺旋調整機構以手動設定可變化時脈 延fl2的該延遲，或是由電腦16控制的步進馬達可被耦合 以旋轉可變化時脈延遲1 2的該游標尺螺旋調整機構。 作1在動作152中，電腦16使時脈1〇計時其他元件，在動 終中’電腦1 6使時脈1 〇在達到預先決定次數的總數後 脱僬ΐ他凡件的該計時’例如，電腦1 6使時脈1 0在三次時 模彳％後終止其他元件的該計時。在第一時脈訊號邊緣， 訊^ 3存1輪出該測試模式的一個邏輯狀態’在第二時脈 、緣 D正反器2輸出該測試模式的該邏輯狀態至

第20頁 542916 五、發明說明（15) DUT 4，在由可變化時脈延遲所產生的該第二時脈訊號 邊緣之延遲後，D正反器6捕捉DUT 4的該輸出訊號。在 此（在延遲的第三時脈訊號邊緣）之後的一個時脈循環， D正反器8捕捉D正反器6的該輸出訊號。在由修正延遲 1 34所產生的該延遲的第三時脈訊號邊緣的額外延遲後， 捕捉記憶體9記錄D正反器8的該輸出訊號。 在動作1 5 6中’電腦1 6自捕捉記憶體9讀出該被記錄的 數據。若裝置100使用時脈延遲15-1且電腦16使時脈延遲 1 5在二次時脈循環後終止計時，則捕捉記憶體9儲存一組 三個邏輯狀態，其中最後邏輯狀態為該測試結果。每一次 當該測試被重覆時，捕捉記憶體9儲存另一組三個邏輯狀 態。經由比較在可變化時脈延遲丨2的此延遲設定下所有該 測試的該所有組邏輯狀態間的最後邏輯狀態，可決定此延 遲設定是否相對於該不分明區域中的一點。例如，若該最 後邏輯狀態在該所有組邏輯狀態間變化，則此延遲設定相 對於在該不分明區域中的一點，該不分明區域示於第四 圖、第五圖及第六圖。若使用時脈延遲丨5 — 2 ，則捕捉記 憶體9僅記錄一組該測試結果（在最後位元）因其僅被時 脈延遲1 5 - 2計時一次。 在動作158中’電腦16 (其被合適地程式化）決定是 否已進行該η次重覆測試。如先前所敘述，n為實例丨〇 〇， 如此在每一個可變化時脈延遲丨2的延遲設定下，該測試的 1 0 0次重覆測試被進行。若目前的重覆少於n，則動作1 5 8 後為選擇性的動作160，否則動作丨58後為選擇性的動作

I國

第21頁 542916

五、發明說明（16) 162。在選擇性的動作ι6〇中 15- 2的可程式計數器112中 160後接著為動作152及先前 次重覆。 電腦1 6重新設定在時脈延遲 的該目前計數，選擇性的動作 所敎述的動作循環直到完成η 罟ΐ動作162中，電腦16決定該不分明區域是否已被放 延遲設定產生皆為—個邏輯狀態的測試結果（如 第五圖的延遲2)且另一個延遲今宗吝 ,,t 心楚°又疋產生皆為另一個邏輯 狀恶的測試結果（如第五圖的延遲丨 J逃遲1 u )。如第五圖證明， =日:：延遲可被產生的該精密度越精乡田，則該不分明區域 可被放置的該精密度越精細。若該不分明區域已被放置， 動作162後接著為動作164，動作164結束方法14〇。否則， 動作1 6 2後接著為動作丨5 〇及先前所敘述的動作循環直到該 不分明區域已被放置，動作丨5〇設定可變化時脈延遲12的 另一個延遲。 若裝置1 0 0的該數據途徑的該傳輸延遲為已知，則 DUT4的該實際傳輸延遲可被決定。DUT4接收一輸入的時間 可由習知地校正自該時脈1 〇經過線路56、時脈扇出丨丨、線 路66、正反器2及線路28至DUT4的該數據途徑而決定。正 反器6接收一將DUT4置於該不分明區域的中央之時脈訊號 邊緣的時間亦可由習知地校正自該時脈1〇經過線路56、可 變化時脈延遲1 2 (設定於引起介穩態性的該延遲）、線路 68、時脈扇出13、及線路72至正反器6的該數據途徑而決 疋 D U T 4的該傳輪延遲可由此兩個時間相減而決定及達到 習知权正所達到的準確度。熟知本技藝者可由（1 )時域

第22頁 542916 五、發明說明（17) 反射儀’ （2 )已知延遲的DUT之插入（”夹土 丄”測*裝^高性能示波器的應用來‘正=據)途’及 且維計…據必須存在 =2必須維持不變的時間長度。裝置的該設置時間 下3 =必須被依循以在由製造商所指定的傳輪延遲 下（正吊傳輸延遲），可提供適當的輸出訊號。 些測試模式。在一個實施例中 n量設置時間及保持時間，模式儲存二正 生一些0"及一些” 1"的 ‘ ’ 士替斗处士 , ，· — ⑽貝健》例甲， 給一 ”〇"的模式至正反器2且黯4接收來自 反。。2的輸出線路28之該模式，MT4亦在端點“接收來 的輸出線路32之延遲時脈訊號，正反器3接收來 自模式儲存1由正反器3所使用的”〇丨，，模式以產生至DUT4 1該時脈訊號。正反器3被由可變化時脈延遲12所延遲的 時脈訊號計時，可變化時脈延遲12被使用以來回移動自正 反器3至DUT4的該時脈訊號邊緣，以與自正反器2至])打4的 該數據訊號邊緣一致。正反器6捕捉卯74的該輸出訊號。 因正反器6及DUT4共享由可變化時脈延遲12所延遲的該相 同％脈吼唬邊緣，正反器6在一個時脈循環延遲後捕捉 DUT4的該輸出訊號，如此該設置時間及該保持時間可在一 個時脈循環的傳輸延遲下被測量。 田DUT4大體上與該數據訊號邊緣同時接收該時脈訊號 邊緣，若該DUT的該設置時間或該保持時間被擾亂時，則

第23頁 542916

"Hi，下DUT4的該輸出訊號為無法預估的（亦即在邏輯 缘後Ή ^間變化）。當該時脈訊號邊緣未在該數據訊號邊 的後J夠時間到達，則該DUT的設置時間是不令人滿意 §該時脈訊號邊緣未在該數據訊號邊緣前足夠時間到 該DUT的保持時間是不令人滿意的。故，使該時脈 於=邊緣變得如此接近該數據訊號邊緣，而使該Μτ的該 二=矾號為無法預估（不分明區域）的時間範圍為在此傳 2 L遲下該DUT的該設置時間及該保持時間之總合。經由 二回移動β亥時脈§fL號邊緣，在該相同傳輸延遲下每一個 的該不分明區域由該DUT的輸出訊號決定，該的輸 出訊號由該第一正反器記錄。 第八圖顯示至DUT4的該輸入訊號、至DUT4的各種時脈 =號、及當由各種時脈訊號計時時DUT4的該輸出訊號之定 圖。在I及!^ (其相對於可變化時脈延遲12設定的延遲 二遲二）’個別時脈訊號邊緣17°及m在該數據訊號 邊緣179丽足夠時間到達正反器6以滿足卯丁的該設置 14 及該保持時間，以使當由該正反器6在一時脈循環的咳^ 輸延遲記錄時，DUT4的該輸出訊號總是為邏輯"〇,，。在丁 •時脈訊號邊緣174以與數據訊號邊緣179大體上 、 a^F〇.JitDUT4 ^ 擾亂，如此，當在該傳輸延遲下，由該正反器6記錄 DUT4的該輸出訊號在"丨"及” 〇”間變化（於第八圖的卯 該輸出以"？"表示）。在^及、，個別時脈訊號邊緣i76及 1 78在數據訊號邊緣1 79到達後足夠時間到達dυτ4以、、高足

542916 五、發明說明（19) MT4的該設置時間及該保持時間，以使當由正反哭6於 增延遲L記錄時，DUT4的該輸出訊號總是為邏輯；^，，。、= 此定序圖，該設置時間及該保持時間的總和至多 間的差（其相對於由可變化時脈延遲12所設定的延遲\3及5 延遲15 ) 。DUT4的該設置時間及該俘梏眭„从τ & 延遲15及延遲13間的差。 乃

▲第九圖說明-種方法180以比較一些DUT的該設置時間 及该保持時間。在動作1 82，電腦丨6將測試模式載入模式 儲存1。在動作184，電腦16設定多工器5以耦合β正反器6 ^，路44至捕捉記憶體9的端點5〇。在動作186，電腦16設 ^工器7以輕合時脈扇出13的線路72至捕捉記憶體9的時 :端80。在動作188中，測試裝置1〇〇的操作員可由旋轉游 =尺螺旋調整機構以手動設定可變化時脈延遲12的該延 技或疋由電腦1 6控制的步進馬達可被耦合以旋轉可變化 、氏延遲1 2的該游標尺螺旋調整機構。

作1 在動作1 9 0中，電腦1 6使時脈1 0計時其他元件，在動 終中，-電腦16使時脈10在達到預先決定次數的總數後 脈德二他兀件的該計時，例如，電腦1 6使時脈1 0在三次時 模式^後終止其他元件的該計時。在第一時脈訊號邊緣， 訊i1輸出該測試模式的一個邏輯狀態，在第二時脈 DUT 4，象’ D正反器2輸出該測試模式的該邏輯狀態至 邊綠λα在由可變化時脈延遲1 2所產生的該第二時脈訊號 此之$ 俊’ υ正反器6捕捉DUT 4的該輸出訊號。在 <的一個時脈循環（在延遲的第三時脈訊號邊緣），

第25頁 542916

捕捉記憶體9記錄D正反器6的該輸出訊號。 在動作194中，電腦16自捕捉記憶=讀出該被記錄的 數據。當捕捉記憶體9由時脈10言"，捕捉記憶體9儲存一 組三個邏輯狀態，其中最後邏輯狀態為該測試結果。 次當該測試被重覆時，捕捉記憶體9儲存另一組三個邏輯 狀態。經由比較在可變化時脈延遲12的此延遲設定下所有 該測試的該所有組邏輯狀態間的最後邏輯狀態，可決定此 延遲δ又疋疋否對應於在一個時脈循環的該傳輸延遲下⑽丁4 的該不分明區域（該設置時間及保持時間的總和）中的一 點。例如，若最後邏輯狀態在該所有組邏輯狀態間變化， 則此延遲對應於4不分明區域中的一點，該不分明區域示 於第九圖。 在動作196中，電腦16決定是否已進行該η次重覆。如 先前所敘述’ η為樣本1 〇 〇，如此在每一個可變化時脈延遲 1 2的延遲設定下，該測試的1 〇 〇次重覆被進行。若目前的 重覆少於η ’則動作1 9 6後為動作1 9 0及先前所敘述的動作 循環直到完成η次重覆，否則動作1 96後為動作198。 在動作1 9 8中’電腦1 6決定該不分明區域是否已被放 置。若一延遲設定產生皆為一個邏輯狀態的測試結果（如 第八圖的)且另一個延遲設定產生皆為另一個邏輯狀熊 的測試結果（如第八圖的Τ16 )，則該不分明區域已被放 置。若該不分明區域已被放置，動作1 9 8後接著為動作 200，動作200結束方法18〇。否則，動作198後接著為動作 1 88及先前所敫述的動作循環直到該不分明區域已被放

第26頁 542916 五、發明說明（21) 置，動作188設定可變化時脈延遲12的另一個延遲。 雖然本發明的具體實施例已參照某些樣式相當詳細地 敘述，其他樣式亦是可能的。如前所述，裝置1 0 0的該數 據路徑可被校正以決定DUT4的該精確傳輸延遲。所以，所 附申請專利範圍的該意旨及範圍不應被限制於圖示中所說 明的該一些樣式。

第27頁 542916 圖式簡單說明 1 ·模式儲存 2、3、6、8:D正反器 4 :受測裝置（DUT ) 5 、7 :多工器 9 :捕捉記憶體 1 0 ··時脈訊號來源（閃控來源） 11、13 :時脈扇出 1 2 :可變化時脈延遲 15、15-1、15-2 ··時脈延遲 I 6、9 0 :電腦 20 '24、 28 、 32 、 36 、 44 、 55 、 57 、 79 、 84 、 94 、 96 、 II 0、1 3 6 :輸出線路 22 、 26 、 30 、 34 、 38 、 46 、 50 、 53 、 54 、 56 、 75 、 76 、 104、108、118、132 :輸入端 52、77 > 88 :控制端 58、64、66、70、74、78、80、86 ··時脈端 6 2、7 2、8 4 :時脈輸出線 6 8 :時脈輸出線路 8 2 :端點 8 4、9 0、9 5、11 6 :埠 9 2、9 8、9 9、11 4 ··匯流排 9 7 :控制線路 1 0 0 :測試裝置 102 ·· AND 閘

第28頁 542916

圖式簡單說明 1 0 6 :線路 1 1 2 :計數器 118： Edge E 1 2 0、1 2 2、1 2 4、1 2 6、1 2 8 :個別時脈訊號邊緣 1 3 0 :數據訊號邊緣 142 、 144 、 148 、 150 、 152 、 154 、 156 、 158 、 162 、 164 、 182、184、186、190、196、198、200 :動作 1 3 4 :修正延遲 2 0 2、2 0 4 :剛性空氣-介電延遲線路 206 U-聯結耦合 208 線性定位台 210 底板

第29頁

Claims (1)

1. 542916 案號 90120431 曰 修正 條正 補无 六、申請專利範圍 1 . 一種用以測量一受測電子元件特性之裝置 括： 一種具一輸出端的閃控來源； 一種模式來源，其具要耦合至該受測元件的輸入端之 輸出端及摩禺合至該閃控來源的該輸出端之一輸 一種可變化延遲，其具要耦合至該閃控來源 之一輸入端及一輸出端； 一種第一儲存元件，其具I馬合至該受測元件的輸出端之 一輸入端、耦合至該可變化延遲的該輸出端之一時脈端、 及一輸出端；及 一種第二儲存元件，其具搞合至該第一儲存元件的該輸 出端之一輸入端、耦合至該可變化延遲的該輸出端之一時 脈端、及一輸出端。 此裝置包 入端； 的該輸出端 步包括一記 之一輸入 2. 根據申請專利範圍第1項的裝置，其更進一 憶體，其具耦合至該第二儲存元件的該輸出端 端、及耦合至該可變化延遲的該輸出端之一時脈端。 3. 根據申請專利範圍第1項的裝置，其更進一步包括一延 遲，其在該可變化延遲的該輸出端及該第二儲存元件的該 時脈端間耦合。 步包括一閘 儲存元件的 4. 根據申請專利範圍第1項的裝置，其更進一 裝置，其在該可變化延遲的該輸出端及該第二 該時脈端間耦合，其中該閘裝置包括： 一計數器，其具耦合至該可變化延遲的該輸出端的一輸 入端，及一輸出端；

   第30頁 542916 案號 90120431 年 月 曰 修正 92. 5. 年Λ曰 修正 六、申請專利範圍 一 A N D閘，其具耦合至該計數器的該輸出端的第一輸入 端及耦合至該可變化延遲的該輸出端的第二輸入端、及耦 合至該第二儲存元件的該時脈端的輸出端。 5. 根據申請專利範圍第4項的裝置，其更進一步包括一記 憶體，其具耦合至該第二儲存元件的該輸出端的一輸入 端，及耦合至該閘裝置的該輸出端的一時脈端。 6. 根據申請專利範圍第5項的裝置，其更進一步包括一延 遲，其具雜合至該閘裝置的該輸出端的一輸入端，及耦合 至該記憶體的該時脈端的一輸出端。 其中該閃控來源包括 其中該可變化延遲包 其具第一端及第二 7. 根據申請專利範圍第1項的裝置 一閘環振盪器。 8. 根據申請專利範圍第1項的裝置 括： 一第一可調整空氣-介電延遲線路 端，第一端為該可變化延遲的該輸入端； 一第二可調整空氣-介電延遲線路，其具第一端及第二 端，第一端為該可變化延遲的該輸出端； 一聯結，其耦合該第一及該第二延遲線路的該第二端； 一底板，其中該第一及該第二延遲線路的該第一端接於 該底板，及 一線性定位台，其中該第一及該第二延遲線路的該耦合 的第二端接於該線性定位台。 9. 根據申請專利範圍第1項的裝置，其中該可變化延遲的 該輸出端要搞合至該受測元件的時脈端。

   第31頁 542916 案號 90120431 修正 92. 5. ^ 年月 修正 六、申請專利範圍 10. 根據申 記憶體，其 端。 11. 根據申 第三儲存元 輸入端、耦 要輛合至3亥 12. 根據申 電腦，其具 此起動及停 13. 根據申 合至一電腦 14. 一種用 括： —種具一 一種模式 輸出端及搞 '一種可變 一輸入端及 一種第一 之一輸入端 端、及一輸 15. 根據申 記憶體，其 請專利範圍 具耦合至該 請專利 件，其 合至該 受測元 請專利 鋼合至 止該閃 請專利 的該輸 以測量 範圍 具搞 可變 件的 範圍 該閃 控來 範圍 補尤 第9項的裝置，其更進一步包括一 第一儲存元件的該輸出端的一輸入 第9項的裝置，其更進一步包括一 合至該模式來源的第二輸出端的一 化延遲的該輸出端的一時脈端、及 時脈端的一輸出端。 第2項的裝置，其更進一步包括一 控來源的一輸入端之一輸出端，由 源的該閃控。 第1 2項的裝置，其中該記憶體具耦 入端的一輸出端。 一受測電子元件特性之裝置，此裝置包 輸出端的閃 來源，其具 合至該閃控 化延遲，其 要耦合至該 儲存元件， 、耦合至該 出端。 請專利範圍 具_合至該 控來源； 要耦合至該受測元件的輸入端之一 來源的該輸出端之一輸入端； 具耦合至該閃控來源的該輸出端之 受測元件的時脈端的一輸出端；及 其具要耦合至該受測元件的輸出端 可變化延遲的該輸出端之一時脈 第14項的裝置，其更進一步包括一 第一儲存元件的該輸出端的一輸入

   第32頁 542916 _案號 90120431 六、申請專利範圍 _η 曰 修正 92. 年 5. 22 月θ 修 J.J: 端及搞合至該可變化延遲的該輸出端之一時脈端。 16. 根據申請專利範圍第1 4項的裝置，其更進一步包括一 第二儲存元件，其具耦合至該模式來源的一第二輸出端的 一輸入端、耦合至該可變化延遲的該輸出端的一時脈端及 要耦合至該受測元件的時脈端的一輸出端。 17. 根據申請專利範圍第1 4項的裝置，其中該閃控來源包 括一閘環振盪器。 18. 根據申請專利範圍第1 4項的裝置，其中該可變化延遲 包括： 一第一可調整空氣-介電延遲線路，其具第一端及第二 端，第一端為該可變化延遲的該輸入端； 一第二可調整空氣-介電延遲線路，其具第一端及第二 端，第一端為該可變化延遲的該輸出端； 一聯結，其耦合該第一及該第二延遲線路的第二端； 一底板，其中該第一及該第二延遲線路的第一端接於該 底板；及 一線性定位台，其中該第一及該第二延遲線路的該耦合 的第二端接於該線性定位台。 19. 根據申請專利範圍第1 4項的裝置，其更進一步包括一 第二儲存元件，其具耦合至該第一儲存元件的該輸出端的 一輸入端、耦合至該時脈延遲的該輸出端的一時脈端及耦 合至該捕捉記憶體的該輸入端的一輸出端。 2 0. 根據申請專利範圍第1 5項的裝置，其更進一步包括一 電腦，其具耦合至該閃控來源的一輸入端之一輸出端，由

   111 542916 案號 90120431 A_η 修正 六、申請專利範圍 補凡 體 憶 記 捉 捕 該 中 其 置 裝 的 項 ο ο 2 源第 來圍 控範 閃利 該專 止請 j1T¢- 及據 動根 起· b .—-_ 下 括 包 其 法 方 。之 端性 出特 輸件 一元 之子 端電 入測 輸受 --的量 腦測 電以 該用 至種 合一 耦· 具2 件 元 測 受 亥 =口 至 號 訊 入 輸- 給 供 間 時:一 作第 動於 列 由 由 經 經 間 間 時；時 二號三 第訊第 的出的 續輸續 後得後 間所間 時的時 一件二 第元第 該測該 在受在 該 輸 傳 件 元 存 儲一 第 輸 傳 件 元 存 儲二 第 輸 的 件 元 存 儲二 第 該 存 儲 間 •，時 號四 訊第 出的 輸續 的後 件間 元時 存三 儲第。 一該號 第在訊 該 出 重 括 包 步一 進 更 其 法 方。 的作 項動 2 亥 2言 第的 圍項 範2 2 利第 an圍 請範 申利 據專 根請 •申 3 覆 改範 括利 包專 步請 一申 進覆 更重 其及 ’ 量 法間 方時 的的 項間 2 ^ 2 F 第時 圍二 範第 利該 專及 請一 申第 據該 根於 •介 Μ變 下 括 包 其 法 方 之 性 特 件 。元 作子 動電 之測 作受 項量 各測 該以 的用 項種2 一 2 第 · 圍5 件 元 測 受 至 !# 訊 入 輸一 給 供 間 時:一 作第 動於 列 受 該 輸 ; 傳 件件 元元 測存 受儲 該一 時由 計經 間間 時時 二三 Aw /0 續續 後後 間間 時時 一二 第第 亥亥 -5 ψφ 在在 亥 =α 的 件 元 存 儲- 第 =口 存 儲 間 時 四 第 的 •，續 號後 訊間 出時 輸三 的第 件該 元在 測

   第34頁 542916 案號 90120431 年 月 修正 92. &22修正 年男曰 六、申請專利範圍 輸出訊號。 2 6. 根據申請專利範圍第2 5項的方法，其更進一步包括重 覆申請專利範圍第2 5項的該動作。 27. 根據申請專利範圍第2 5項的方法，其更進一步包括改 變介於該第一及該第二時間間的時間量及重覆申請專利範 圍第2 5項的該各項動作之動作。

   第35頁