TW541632B - Semiconductor device and manufacturing method thereof, circuit board and electronic equipment - Google Patents

Semiconductor device and manufacturing method thereof, circuit board and electronic equipment Download PDF

Info

Publication number
TW541632B
TW541632B TW088115593A TW88115593A TW541632B TW 541632 B TW541632 B TW 541632B TW 088115593 A TW088115593 A TW 088115593A TW 88115593 A TW88115593 A TW 88115593A TW 541632 B TW541632 B TW 541632B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
semiconductor element
substrate
aforementioned
patent application
Prior art date
Application number
TW088115593A
Other languages
English (en)
Inventor
Nobuaki Hashimoto
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW541632B publication Critical patent/TW541632B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

541632 A7 _____B7_ 五、發明說明（1 ) 〔技術領域〕 (請先閱讀背面之注意事項再填寫本頁) 本發明係有關半導體裝置及其製造方法’電路基板以 及電子機器。 〔背景技術〕 伴隨著近年來之電子機器（設備）之小型化，而被要 著著適合於成高密度裝配之半導體裝置之封裝。爲了因應 於該要求而開發了如BGA ( Ball Grid Array ，球狀柵極 陣列封裝體）或C S P ( Chip Scale/Size Package ，晶片型 構裝）。如此之封裝（體）亦可在要使例如DRAM或同 步D R A Μ之排列複數電極成一列之半導體元件予以封裝 時加以適用。具體地說明時，乃形成隔著間隔來配置半導 體元件和形成有配線圖型之基板，並將形成爲配線圖型之 一部分的導線（引線）予以彎曲來接合於半導體元件之電 極者。 經濟部智慧財產局員工消費合作社印製 依據如此之構造，有需要對於每一導線實施接合，以 致電極之間隔當成爲狹窄時，會被要求精密之接合製成， 使得要相應於該要求成爲極困難。 〔發明之揭示〕 本發明係要解決此一問題者，其目的係擬提供一種使 用有具有排列成一列之電極的半導體元件之小型半導體裝 置及其製造方法，電路基板以及電子機器。 (1 )有關本發明之半導體裝置乃包含有：具有被集 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱1 :4 · 541632 A7 B7 五、發明說明（2 ) (請先閱讀背面之注意事項再填寫本頁) 中排列於一直線上之複數電極而被面朝下來¥合之半導體 元件；形成有具備要連接前述半導體元件之前述電極用之 接合部，和要成電性連接於前述接合部用之著地（land ) 部的配線圖型且要重疊於前述半導體元件之基板；及配設 於前述半導體元件和前述基板之間的至少一支撐部，將以 使用前述被連接之電極及接合部，與前述支撐部來使重疊 於前述半導體元件上的前述基板與前述半導體元件可大致 保持成平行。 依據本發明，將使集中排列複數之電極於一直線上， 而僅以電極及接合部並無法成爲穩定之半導體元件，可由 支撐部來對於基板予以保持成平行。因此，可防止半導體 元件之側端接觸於形成在基板上的配線圖型而產生導通之 情事。或者，可防止基板產生彎曲。 又’半導體元件乃以面朝下來接合，使得可在半導體 元件之區域內來進行接合。因而，可令基板之面積縮小成 所需要之最低限度。其結果，可實施半導體裝置之小型化 〇 經濟部智慧財產局員工消費合作社印製 (2 )有關本發明之半導體裝置乃包含有：具有被集 中排列於一直線上附近之複數電極而被面朝下來接合之半 導體元件；形成有具備要連接前述半導體元件之前述電極 用之接合部，和要成電性連接於前述接合部用之著地部的 配線圖型且要重疊於前述半導體元件之基板；及配設於前 述半導體元件和前述基板之間的至少一支撐部來構成者。 依據本發明，將使集中排列複數之電極於一直線上附 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公爱） 經濟部智慧財產局員工消費合作社印製 541632 A7 B7 五、發明說明（3 ) 近，而僅以電極及接合部並無法成爲穩定之半導體元件， 可由支撐部來對於基板予以保持成平行。因此可防止半導 體元件之側端接觸於被形成在基板上的配線圖型而產生導 通之情事。或者，可防止基板產生彎曲。 .又半導體元件乃以面朝下來接合，使得可在半導體元 件之區域內來進行接合。因而，可令基板之面積縮小成所 需要之最低限度。其結果，可實施半導體裝置之小型化。 (3 )於本半導體裝置亦可具有要被連接於前述著地 部之外部電極。 依據如此之結構時，由於可保持半導體元件和基板成 爲平行，使得來自外部電極所施加之應力可均勻來傳達， 由而可防止應力集中。 (4 )於本半導體裝置，前述支撐部亦可配設於從前 述所會集中之前述直線上有偏位之位置。 以如此地來配置支撐部時，被接合之電極及接合部與 支撐部加以連結時，可形成三角形以上之多角形，由而可 保持半導體元件和基板之平行。 (5 )於本半導體裝置，前述支撐部在於劃分以前述 半導體元件之假想中心線所設想之2個區域之狀態下，亦 可配設於與前述外部電極所被配置之區域爲相異側之區域 〇 (6 )於本半導體裝置，亦可配置前述電極於前述半 導體元件之中央區域，且形成前述支撐部於前述半導體元 件之周邊區域。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 6 - ------------f--------tr---------SI (請先閲讀背面之注意事項再填寫本頁) 541632 A7 ___ B7 五、發明說明（4 ) (請先閲讀背面之注意事項再填寫本頁) (7 )於本半導體裝置，亦可構成爲配設有複數之前 述支撐部’且相鄰之前述支撐部間之距離形成較相鄰之前 述電極間之距離爲更大。 (8 )於本半導體裝置，前述支撐部亦可成爲與前述 電極大致形成同一平面形狀。 以構成如此時，支撐部因能以接近於點之形狀來配設 ，使得能以擠壞來調整高度。 (9 )於本半導體裝置，前述支撐部亦可形成於從前 述著地部偏位之位置。 當構成爲如此，支撐部會被配設於與外部電極有離開 之位置，因而，在於基板之與支撐部產生接觸部分即使發 生彎曲，亦可確保外部電極高度之平坦性（coplanarity ， 共面性）。 (1 0)於本半導體裝置，前述支撐部能以電性上爲 絕緣體者來形成。 構成爲如此時，可切斷半導體元件和基板之配線圖型 的電性連接。 經濟部智慧財產局員工消費合作社印製 (1 1 )於本半導體裝置，前述支撐部亦能以接合由 與前述電極同一材料且從前述電極分離來形成於前述半導 體元件的第1隆起物，及由與前述配線圖型同一材料且從 前述配線圖型分離來形成於前述基板之第2隆起物所構成 0 構成爲如此之時，就能與電極同時形成第1隆起物， 而第2隆起物可與配線圖型同時予以形成，因而不需要增 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 541632 A7 B7 五、發明說明（5) 加製造過程。 (請先閱讀背面之注意事項再填寫本頁) (1 2 )於本半導體裝置，前述半導體元件之電極， 亦可藉分散有黏著劑於導電粒子所形成之各向異性導電材 料來連接於前述接合部。 依據如此之結構時，因由各向異性導電材料來使接合 部和電極成電性導通，因而，可獲得可靠性極爲優異之連 接。 (1 3 )有關本發明之半導體裝置之製造方法，乃包 括有： 準備具有被集中排列於一直線上之複數電極的半導體 元件之過程； 準備形成有具備被形成在對應於前述半導體元件之前 述電極位置的接合部，及對於前述接合部成電性被連接之 者地部的配線圖型之基板的過程； 以面朝下來接合前述半導體元件，以連接前述電極於 前述接合部之過程；及 經濟部智慧財產局員工消費合作社印製 至少配設一大致相等於前述電極及前述接合部的合計 厚度的高度之支撐部於前述半導體元件和前述基板之間的 過程。 依據本發明，可使被排列複數之電極集中於一直線上 ，而僅由電極並無法成爲穩定之半導體元件，由支撐部來 使之對於基板保持成平行。因此，可適當正確地接合電極 和接合部成爲不具有彎曲。又可防止半導體元件之側端形 成接觸於被形成在基板之配線圖型而成爲導通。或可防止 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8 - 541632 A7 __ B7 五、發明說明（6 ) 基板之彎曲。 (請先閲讀背面之注意事項再填寫本頁) 又半導體元件係以面朝下來接合，使得可在半導體元 件之區域內來實施接合。因而，可令基板之面積做成所需 要之最低限度。其結果，可達成半導體裝置之小型化。 (1 4)有關本發明之半導體裝置之製造方法，乃包 括有： 準備具有被集中排列於一直線附近之複數電極的半導 體元件之過程； 準備形成有具備被形成在對應於前述半導體元件之前 述電極位置的接合部，及對於前述接合部成電性被連接之 著地部的配線圖型之基板的過程； 以面朝下來接合前述半導體元件，以連接前述電極於 前述接合部之過程；及 至少配設一大致相等於前述電極及前述接合部的合計 厚度的高度之支撐部於前述半導體元件和前述基板之間的 過程。 經濟部智慧財產局員工消費合作社印製 依據本發明，可使被排列複數之電極集中於一直線附 近，而僅由電極並無法成爲穩定之半導體元件，由支撐部 來使之對於基板保持成平行。因此，可適當正確地接合電 極和接合部成爲不具有彎曲。又可防止半導體元件之側端 形成接觸於被形成在基板之配線圖型而成爲導通。或可防 止基板之彎曲。 又半導體元件係以面朝下來接合，使得可在半導體元 件之區域內來實施接合。因而，可令基板之面積做成所需 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -9- 541632 A7 B7 五、發明說明（7 ) 要之最低限度。其結果，可達成半導體裝置之小型化。 (請先閱讀背面之注意事項再填寫本頁) (1 5 )於本製造方法，在於配設前述支撐部之過程 時’亦可實施預先配設前述支撐部於前述半導體元件或前 述基板之一方’並令前述半導體元件或前述基板之另一方 接觸於前述支撐部。. (1 6 )於本製造方法，在於配設前述支撐部之過程 時’亦可由以與前述電極同一材料來配設從前述電極有離 開之第1隆起物於前述半導體元件，且在前述基板，以與 前述配線圖型同一材料來配設從前述配線圖型有離開之第 2隆起物’並接合該第1及第2之隆起物來構成前述支撐 部。 構成爲如此之時，因能與電極同時形成第1隆起物， 且能與配線圖型同時形成第2隆起物，因此，不增加製造 過程亦可達本發明之目的。 (1 7 )於本製造方法，亦能由電性絕緣體來形成前 述支撐部。 經濟部智慧財產局員工消費合作社印製 當構成爲如此之時，可切斷半導體元件和基板之配線 圖型之電性連接。 (1 8 )於本製造方法，亦可實施前述半導體元件面 朝下接合，且藉以分散導電粒子於黏著劑所形成之各向異 性導電材料來連接前述電極於前述接合部。 依據此方法，可由各向異性導電材料來使接合部和電 極成電性導通，因而，能以優異於可靠性及生產性之方法 來製造半導體裝置。 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 541632 A7 ________ B7 五、發明說明（8) (1 9 )於本半導體裝置之製造方法中/亦可更包括 用以形成外部電極於前述著地部的過程。 (請先閱讀背面之注意事項再填寫本頁> 依據以如此所獲得之半導體裝置，因可平行地來保持 半導體元件和基板，以致從外部電極所施加之應力可均勻 地被傳達，而可防止應力之集中。 (2 0 )於有關本發明之電路基板，將會裝配上述半 導體裝置。 (21)有關本發明之電子機器，乃具備有上述電路 基板。 〔實施發明用之最佳形態〕 以下，將參照圖式來對於本發明合適之實施形態加以 說明。 (第1實施形態） 經濟部智慧財產局員工消費合作社印製 圖1A〜圖1 C係要說明適用本發明之有關第1實施 幵夕I?、的半導體裝置用之圖。圖1 A係顯示構成半導體裝置 之一部分的半導體元件（半導體晶片）之有源（Actlve ) 面之圖，圖1 B爲半導體裝置之剖面圖，圖χ <：係顯示在 於構成半導體裝置之一部分的基板中形成有配線圖型之面 的圖。半導體裝置1乃包括半導體元件1 〇及基板2 〇。 半導體元件1 〇係例如D R A Μ (動態R A Μ )或同 步DRAM者，具有複數之電極1 2。電極1 2乃被集中 排列於直線L及其附近。例如電極1 2被排列成一列於直 -11 - 本紙張尺度適用中國國家標攀（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 541632 A7 B7 五、發明說明（9 ) 線L上。直線L雖在形成長方形之半導體元件1 〇中央， 朝長邊成平行展延，惟亦可朝短邊（短軸）成平行展延。 電極1 2雖以電鍍或接合（塔接）線且予以拉斷來形成之 金（Gold )爲多，惟亦能以鎳，焊錫來做爲材料。 於半導體元件1 0，乃配設有1個或複數之隆起物 1 1 。隆起物1 1係配設於從直線L離開之位置。例如將 隆起物11亦可配設於至少半導體元件10之4個角隅部 之一，或者亦可配設1個或複數個之隆起物1 1於在半導 體元件10之與直線L平行之長邊之中央部（除了角隅部 之部分）。隆起物1 1最好以電性絕緣體來形成爲其理想 。又隆起物1 1最好具有彈性且形成可壓壞（擠壞）之程 度的較小形狀，例如大致與電極1 2成相等之平面形狀爲 其理想。當要以與電極1 2相同材料且以同一過程（製程 )來形成隆起物時，最好以絕緣膜來被覆等施加電性之絕 緣手段爲其理想。該時，隆起物1 1最好以成爲可做爲點 之狀態的小形狀爲其理想。又隆起物1 1可形成爲大致與 電極成同一高度，惟並非僅限定於如此而已。隆起物1 1 係要與被形成於基板2 0之隆起物2 1裝配來構成支撐部 者。又隆起物1 1亦可做爲電極1 2來產生功能（亦可做 爲電接點），亦可形成與其他之配線圖型連接著。有關如 此之情事，將後述之實施形態亦具有同樣之情況。 基板2 0可由有機系或無機系之任一材料來形成者， 甚至亦可由該等之複合構造所形成者。做爲由有機系之材 料所形成之基板2 0，例如有以聚醯亞胺樹脂所形成之撓 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） •12· (請先閲讀背面之注意事項再填寫本頁) -— — — — — — I— ·11111111 . 541632 A7 B7 五、發明說明（ίο) (請先閱讀背面之注意事項再填寫本頁) 性基板。又做爲由無機系之材料所形成之基板2 0 ，例如 有陶瓷基板或玻璃基板。而做爲有機系及無機系材料之複 合構造，例如有玻璃樹脂基板。 在基板2 0形成有配線圖型2 2。配線圖型2 2乃被 形成於基板2 0中的一面。再者，除了基板2 0中之一面 的配線圖型2 2之外，亦可形成配線圖型於另一面。 配線圖型2 2可由濺射等來附著被覆銅等之導電性之 膜於基板2 0，並蝕刻該膜來形成。該狀況時，可直接形 成配線圖型2 2於基板2 0，而成爲未介居有黏著劑之2 層基板。或亦可適用以電鍍來形成圖型之相加法。或亦可 使用介居有黏著劑於基板2 0和配線圖型2 2之間的3層 基板，或亦可使用以疊層絕緣樹脂和配線圖型於基板所構 成之增加層數之多層構造之基板，或疊層有複數基板之多 層基板。 經濟部智慧財產局員工消費合作社.印製 配線圖型2 2乃包括複數之接合部2 4及複數之著地 (land )部2 6。接合部2 4係以對應於半導體元件1 0 之電極排列來形成一列被排列著。相鄰之接合部2 4彼此 之中心間距離乃相等於半導體元件1 0之電極1 2之相鄰 彼此之中心間距離。著地部2 6係配設於較接合部2 4更 靠於基板2 0之外側（端部側）。再者，著地部2 6能以 成一列或複數列且與成一列之接合部2 4成平行來配設’ 惟亦可成爲圍繞接合部24來配設。 在於本實施形態，電極1 2因配設於半導體元件1 〇 之寬度的中央，因而接合部2 4亦配置於基板2 0之寬度 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 · 13 - 經濟部智慧財產局員工消費合作社印製 541632 A7 B7 五、發明說明（11) 中央。因此，可縮短接合部2 4和著地部2 6之距離，使 得配線長度可縮短而可增進電之特性。 任意之1個接合部2 4乃至少成電性連接於任意之1 個著地部2 6。各接合部2 4及各著地部2 6被形成爲較 配線用之部分具有更廣闊之面積。再者，亦可形成隆起物 於接合部2 4上。接合部2 4及著地部2 6乃位於基板 2 0之裝載半導體元件1 0之區域內的位置，雖不需要形 成於該區域外側，惟亦可予以形成於該區域外側。 於基板2 0形成有通孔2 8。著地部2 6則位於通孔 2 8上。亦即，著地部2 6係成爲能藉通孔2 8來連接於 與形成於配線圖型2 2之面爲相反側之面的狀態。以如此 之結構時，可在基板2 0之與形成有配線圖型2 2之面爲 相反側之面，予以形成電性連接之複數外部電極3 0。亦 即，外部電極3 0係貫穿基板2 0來配設於著地部2 6。 於基板2 0配設1個或複數之隆起物2 1。隆起物 2 1係形成以對應於配設在半導體元件1 0之隆起物1 1 之數量及位置來配設。隆起物2 1亦可形成爲大致與隆起 物1 1同一大小及同一形狀。隆起物21乃配設於較基板 2 0之接合部2 4及著地部2 6更靠近於外側（端部側） 。因此，隆起物1 1亦成爲被配設於較形成有接合部2 4 及著地部2 6之區域的外側（端部側）。又隆起物1 1， 2 1會成爲位於較配設於著地部2 6之外部電極3 0更靠 近於外側（端部側）。 隆起物2 1最好由電性爲絕緣體之物體來形成。又隆 --------------------訂---------線 AW. (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14 - 經濟部智慧財產局員工消費合作社印製 541632 A7 B7 五、發明說明（12) 起物2 1.最好爲具有彈力性且形成可壓壞之程度之較爲小 之形狀。當要以與配線圖型2 2同一材料，同一過程（製 程）來形成隆起物2 1時，最好實施以絕緣膜被覆等之電 性的絕緣手段。構成如此時，即使隆起物2 1無法壓壞亦 可令基板2 0凹入，以到可調整高度。又隆起物2 1雖致 形成爲與接合部2 4或著地部2 6同一高度，惟並不限定 於該高度狀態而已。 隆起物2 1將與形成於半導體元件1 0之隆起物1 1 組合來構成支撐部。由於半導體元件1 0之電極1 2排成 一列時，要安裝於基板2 0就無法保持穩定。爲此，所被 連接之電極1 2及接合部2 4外，加上以隆起物1 1， 2 1來構成支撐部來維持半導體元件1 0和基板2 0之平 行狀態。最如合計隆起物1 1 ，2 1之高度，能成爲電極 1 2及接合部2 4所合計之高度爲其理想。即使隆起物 1 1 ，2 1所合計之高度成爲較合計電極1 2及接合部 2 4之高度爲高，亦能以壓壞隆起物1 1 ，2 1來調整高 度。又甚至無法壓壞隆起物1 1 ，2 1本身，亦可由基板 之少許之凹進來加以調整高度。 因可由利用前述之電極1 2和接合部2 4之位置關係 及高度關係，而可確保半導體元件1 0之有源面和基板 2 0之表面的平行度成爲穩定，由而可獲得所被塡充於兩 者間之樹脂及其接合之平衡，使得可充分地確保該機械性 的連接可靠性。 半導體元件1 0係藉各向異性導電材料4 0來進行面 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) .15- (請先閱讀背面之注意事項再填寫本頁) .i丨丨！丨—訂·丨！！丨-線· 541632 A7 B7 五、發明說明（13) 朝下接合於基板2 0。各向異性導電材料4 0係分散導電 粒子（導電塡料）於黏著劑（黏合劑）者，亦有添加分散 劑之狀況’各向異性導電材料4 0亦可預先形成爲薄板狀 之後，黏貼於基板2 0，或以保持液狀之下來設置於基板 2 0 。再者，做爲各向異性導電材料4 0之黏著劑，以使 用熱硬化（熱凝）性之黏著劑者爲多。各向異性導電材料 4 0應至少配設於各接合部2 4上。倘若以覆蓋基板2 0 整體之狀態來配設各向異性導電材料4 0時，該製程可容 易地來實施。再者，以形成除了基板2 0之外周端部之外 ，予以配設各向異性導電材料4 0時，基板2 0之外周端 面會不附著各向異性導電材料4 0，使得其後對於基板 2〇之處理極方便合適。 各向異性導電材料4 0係形成會在電極1 2和接合部 2 4之間被壓壞’而可由導電粒子來意圖在兩者間的電性 導通。半導體元件1 0若要實施面朝下接合，亦可替代各 向異性導電材料40來使用由光、熱、壓力及振動之中之 至少一種來進行接合電極1 2和接合部2 4。該狀況時， 以金屬彼此來相接合時，其可靠性爲高。該時，以塡充未 塡滿於半導體元件1 〇和基板2 〇之間之樹脂爲多·又亦 可僅以未塡滿樹脂之硬化收縮力來使電極12和接合部 2 4成爲可持續地保持機械性之接觸。 外部電極3 0係配設於配線圖型2 2之著地部2 6。 詳述時’外部電極3 0係被配設於基板2 0之與形成有配 線圖型2 2之面爲相反側之面，且藉通孔2 8來成電性連 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公茇） ------------f (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 •16- 經濟部智慧財產局員工消費合作社印製 541632 A7 ______ B7 五、發明說明（14) 接於著地部2 6。而外部電極3 0和著地部/6之電性接 觸，雖以與焊劑一齊裝載焊球於與半導體裝配面爲相反側 之基板2 0的通孔2 8上，並藉由回流焊接來形成者爲多 ，惟亦可由被電鍍於通孔2 8內面之金或銅等之導電構件 來達成連接。或者，當以焊球來做爲外部電極3 0之時， 亦可予以塡充將做成焊球之材料的焊料於通孔2 8，而形 成與焊球成一體化之導電構件於通孔2 8內。 再者，亦可形成配線圖型2 2，和以引洞（via hole ) 或通孔所連接之外部電極用之著地於與半導體元件裝配面 之相反側，並形成外部電極於該上面。又外部電極可由除 了上述焊料以外之金屬或導電性樹脂等來形成。 本實施形態係構成如上述，以下將說明其製造方法中 之一例子。首先，予以準備形成有具備複數之接合部2 4 和要被連接於接合部2 4用之著地部2 6的配線圖型2 2 之基板2 0。接著，配設各向異性導電材料4 0於基板 2 0之形成有配線圖型2 2之面上。詳述之，至少在接合 部2 4上予以配設各向異性導電材料4 0。 又準備具有複數之電極12的複數之半導體元件10 。並對準電極1 2之位置於各向異性導電材料4 0的接合 部2 4上來裝載半導體元件1 0於基板2 0上。 接著，推壓（擠壓）半導體元件1 0和基板2 0中之 至少任何一方，並藉各向異性導電材料4 0之導電粒子來 使接合部2 4和電極1 2成電性連接。 而從基板2 0之與形成有配線圖型2 2之面爲相反側 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -17- --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 541632 A7 B7__ 五、發明說明（15) 之處，藉通孔2 8來形成外部電極3 0於著地部2 6。 (請先閱讀背面之注意事項再填寫本頁) 由以上之製程，就可獲得半導體裝置1。依據本實施 形態，因以各向異性導電材料4 0來使接合部2 4和電極 1 2成爲電性導通，因而能以優異於可靠性及生產性的方 法來製造半導體裝置1。而且，依據本實施形態，因能以 隆起物1 1 ，1 2所形成之支撐部來穩定地實施半導體元 件10之面朝下接合，因而可增進製程之良率（生產）。 於本實施形態，對於個個半導體元件1 0及基板雖配 設了隆起物1 1 ，2 1 ，惟亦可僅在其中之任何一方予以 配設支撐部。例如圖2 A〜圖2 C所示，亦可構成爲僅在 基板2 0配設支撐部5 0，而在半導體元件1 〇並不予以 配設隆起物之結構。支撐部5 0則能以例如抗焊劑等之具 有電的絕緣性之材料，且以在元素在形成基板之製程所實 施之方法等來加以形成。又將支撐部5 0以印刷、轉印、 噴墨等之方式來形成於半導體元件10上。 經濟部智慧財產局員工消費合作社印製 再者，於上述雖以各向異性導電材料來連接爲例來敘 述，惟電極1 2和接合部2 4只要由光、熱、壓力及振動 中之至少一種來連接即可，因而，亦可由從以往所進行之 金屬接合或絕緣性黏接劑來壓接所形成之連接。支撐部 5 0之高度乃大致相等於合計電極1 2和接合部2 4之高 度。又在半導體元件1 0和基板2 0之間，塡充未塡滿之 樹脂。其他之結構及製造方法則與上述之實施形態同樣。 再者，在本實施形態，雖敘述了有關電極完整地成一 列地配置於直線上之半導體元件，惟本發明並不限定於該 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 18 - 經濟部智慧財產局員工消費合作社.印製 541632 A7 B7 五、發明說明（16) 狀態而已。例如所排列之複數電極中，一群（複數）之電 極完整地成一列排列於直線上，而除了該一群之電極之外 的至少1個電極，即使從直線偏位（離開）來排列而其偏 位之距離較半導體元件之一邊長度小且大致可視爲一列之 半導體元件時，就可適用本發明。或者，對於電極以複數 列被排列，而排列於相鄰彼此之列的電極之間隔，甚至形 成較半導體元件之一邊長度狹窄且大致可視爲一列之半導 體元件，亦可適用本發明。在於如此之狀態時，亦可由實 施本實施形態之對策而可進行穩定之面朝下接合。有關此 事及狀況，在於將後述之其他實施形態亦可同樣地來適用 (第2實施形態） 圖3 A〜圖3 C係用以說明有關適用本發明之第2實 施形態的半導體裝置用之圖。至於圖3 A係顯示構成半導 體裝置之一部分之半導體元件之有源面的圖，圖3 B爲半 導體裝置之剖面圖，而圖3 C係顯示在於構成半導體裝置 之一部分之基板的形成有配線圖型之面的圖。半導體裝置 2乃包括有半導體元件1 1 〇及基板1 2 0。 半導體元件11〇乃具備有複數之電極112及1個 或複數之隆起物1 1 1。半導體元件1 1 0，除了隆起物 1 1 1之位置以外，形成與第1實施形態之半導體元件同 -結構。亦即，隆起物1 1 1乃被配設於較圖1 A所示之 隆起物11更靠近於半導體元件110中央部之位置。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) -19 - --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 541632 A7 B7 五、發明說明（17) (請先閱讀背面之注意事項再填寫本頁) 基板1 2 0具有配線圖型1 2 2，複數之接合部 1 2 4，及複數之著地部1 2 6 ’且藉通孔1 2 8來配設 外部電極130於著地部126。著地部126被配設於 基板1 2 0之端部側，而配線圖型1 2 2以因應於著地部 之形狀來形成。外部電極1 3 0亦配設於與著地部1 2 6 同一位置。而隆起物1 2 1則配設於較著地部1 2 6及外 部電極1 3 0更靠近於基板1 2 0之中央部側。除了上述 之外的結構及製造方法係與第1實施形態之半導體裝置1 相同。又亦可令隆起物1 1 1 ，1 2 1以外之支撐部形成 於半導體元件1 1 〇或基板1 2 0上。 以如上述，本發明亦可適用於配設隆起物1 2 1於較 著地部1 2 6及外部電極1 3 0更靠近於基板1 2 0之中 央部側的結構。 (第3實施形態） 經濟部智慧財產局員工消費合作社印製 圖4 A〜圖4 C係用以說明有關適用本發明之第3實 施形態的半導體裝置用之圖。至於圖4 A係顯示構成半導 體裝置之一部分之半導體元件之有源面的圖，圖4 B爲半 導體裝置之剖面圖，而圖4 C係顯示在於構成半導體裝置 之一部分之基板的形成有配線圖型之面的圖。半導體裝置 3乃包括有半導體元件2 1 0及基板2 2 0。 半導體元件2 1 0乃具備複數之電極2 1 2及1個或 複數之隆起物2 1 1。電極2 1 2係形成一列被排列於用 以規定半導體元件2 1 0之一邊用之端部。隆起物2 1 1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^ 541632 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（18) 係被配設於邊緣兩端之角隅部之至少一方。或以配設1個 或複數之隆起物2 1 1於邊緣之中央。 基板2 2 0乃具有配線圖型2 2 2，複數之接合部 224，及複數之著地部226 ，且藉通孔228來配設 外部電極230於著地部226。接合部224係以對應 於電極2 1 2來排成一列於規定基板2 2 0之一邊用之端 部。隆起物2 2 1則配設於要規定平行於前述一邊之另一 邊用之端部。隆起物乃配設於在邊之兩端的2個角隅部之 至少一方。或者，亦可配設1個或複數之隆起物2 2 1於 邊之中央。而著地部2 2 6乃形成於較接合部2 2 4及隆 起物2 2 1靠近於基板2 2 0之中央側。或者，亦可形成 著地部2 2 6於要規定與接合部2 2 4爲相反側之邊用之 端部，並亦可配設1個或複數之隆起物2 2 1於較該端部 更靠近於中央側。除此之外的結構及製造方法係與第1實 施形態之半導體裝置1相同。又亦可形成除了隆起物 2 1 1 ，2 1 2以外之支撐部於半導體元件2 1 0或基板 2 2 0 上。 依據本實施形態，甚至裝載配設有電極2 1 2成一列 於靠近任何一邊端部的半導體元件2 1 0於基板2 2 0， 亦可由所被連接之電極2 1 2及接合部2 2 4，加上由隆 起物2 1 1 ，2 1 2所構成之支撐，而可維持半導體元件 2 1 0和基板2 2 0之平行。因而，可穩定地來進行半導 體元件2 1 0之面朝下接合，因此可增進製程之良率。 在於本實施形態，雖僅對於應用於C S P型半導體裝 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 - --------------------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 541632 經濟部智慧財產局員工消費合作社印製 A7 ____Β7 五、發明說明（19) 置之情事來陳述，惟本發明因對於半導體元件和基板之裝 配形態具有特徵，因此，可適用於至少具有1個半導體元 件之面朝下型之半導體裝置或其模組構造。做爲面朝下型 之半導體裝置乃具有例如C〇F ( Chip On Flex/Film )構 造或C〇B ( Chip On Board )構造等。又亦可適用於裝載 有複數之半導體元件之C S P型半導體裝置。 於本實施形態，雖對於具有外部端子之半導體裝置來 說明，惟亦可展延基板之一部分，並從該處來實施外部之 連接。亦可令基板之一部分做爲連接器之引線，或裝配連 接器於基板上，或基板之配線圖型本身連接於其他之電子 機器（設備）。 再者，亦可不積極地來形成外部電極，而是利用在裝 配主印刷電路時塗佈於主印刷電路板側之焊糊，並以其產 生溶融時之表面張力的結果來形成外部端子。該半導體裝 置係所謂之著地柵極陣列（Land Gnd Array )型之半導體 裝置。 圖5係顯示裝配有上述之有關第1實施形態之半導體 裝置1的電路基板1 0 00。電路基板1 000，一般乃 使用著例如玻璃樹脂基板等之有機系基板。而在於電路基 板1 0 0 0，形成有例如由銅所形成之配線圖型可成爲所 期盼之電路。並以機械性地連接配線圖型和半導體裝置1 之外部電極3 0 (參照圖1B)，就可圖謀該等之電性導 通。 再者，半導體裝置1因可令裝配面積縮小至以未封裝 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 22- --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 541632 A7 __ _ B7 五、發明說明（2〇) (請先閱讀背面之注意事項再填寫本頁) 之晶片來裝配之面積大小，因而，倘若使用該電路基板 1 0 0 0於電子機器時，可圖謀電子機器本身之小型化。 又在同一面積內，可確保裝配空間，因此，亦可圖謀高功 能化。 而做爲具備有該電路基板1 〇 〇 〇之電子機器，於圖 6中，顯示有筆記型個人電腦1 1 〇 〇。 再者，上述實施形態雖適用本發明於半導體裝置之例 子’然而，倘若與半導體裝置同樣，需要多數之外部電極 的平面裝配用之電子零件時，不論有源零件或從動零件均 可應用本發明。做爲電子零件，例如有電阻器、電容器、 線圈、振盪器、濾波器、溫度察覺器、熱敏電阻、變阻器 、音量或保險絲等。 經濟部智慧財產局員工消費合作社印製 又在上述之所有實施形態，半導體晶片亦可實際地已 安裝有複數。亦即，可混合裝載有以上述之安裝方式所安 裝（裝配）之半導體晶片，及以其他之安裝方式，例如在 半導體晶片周邊具有接合部之型式的面朝下型安裝方式， 或以引線接合方式之半導體晶片。再者’亦可構成爲混合 裝載有除了如上述之半導體晶片以外之電子零件及半導體 晶片之所謂的模組型半導體裝置。 〔圖式之簡單說明〕 圖1A〜圖1 C係要說明有關適用本發明之第1實施 形態的半導體裝置用之圖。 圖2 A〜圖2 C係要說明有關適用本發明之第1實施 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23 - 541632 A7 ____ B7 五、發明說明（21) 形態的半導體裝置之變形例用的圖。 圖3A〜圖3 C係要說明有關適用本發明之第2實施 形態的半導體裝置用之圖。 圖4A〜圖4 C係要說明有關適用本發明之第3實施 形態的半導體裝置用之圖。 圖5係顯示安裝有有關本實施形態之半導體裝置的電 路基板圖。 圖6係顯示具備安裝有有關本實施形態之半導體裝置 的電路基板之電子機器的圖。 (請先閱讀背面之注意事項再填寫本頁) 〔符號之說明〕 1 :半導體裝置 1 1 :隆起物 2 0 2 2 2 6 3 0 5 0 基板 配線圖型 著地部 外部電極 支撐部 1 0 :半導體元件 1 2 :電極 2 1 :隆起物 2 4 :接合部 2 8 :通孔 4 0 :各向異性導電材料 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -24 -

Claims (1)

  1. 541632 A8 B8 C8 D8 六 申請專利範圍 附件U :第8 8 1 1 5593號專利申請 中文申請專利範圍修正
    I修正I補充I .iL^^£.^r^‘ 經濟部智慧財產局員工消費合作社印制农 民國90年2月修正 1 . 一種半導體裝置，包括有： 具備由被集中排列於一直線上所形成且複數的對有源 (AcUve)面成突出狀之電極之半導體元件； 形成有要連接前述半導體元件之前述電極用的接合部 及成電性連接於前述接合部用之著地（land )部的配線圖 型，並將相疊合於前述半導體元件的基板； 要配設於前述半導體元件和前述基板之間的至少有一 個支撐部；及 成電性連接於前述著地部所形成之外部端子， 前述電極形成對向於前述接合部被直接連接， 並構成爲以使用前述被連接之電極及接合部以及前述 支撐部來保持相重疊於前述半導體元件上之前述基板能大 致與前述半導體元件成平行。 2 . —種半導體裝置，包括有： 具備由被集中排列於一直線上附近所形成且複數的對 有源面成突出狀之電極之半導體元件； 形成有要連接前述半導體元件之前述電極用的接合部 及成電性連接於前述接合部用之著地（land )部的配線圖 型，並將相疊合於前述半導體元件的基板； 要配設於前述半導體元件和前述基板之間的至少有一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面 之 注 意 事 項 頁 541632 A8 B8 C8 D8 六、申請專利範圍 個支擦部，及 成電性連接於前述著地部所形成之外部端子； (請先閱讀背面之注意事項再本頁) 前述電極形成對向於前述接合部被直接連接， 並構成爲以使用前述被連接之電極及接合部以及前述 支撐部來保持相重疊於前述半導體元件上之前述基板能大 致與前述半導體元件成平行。 3 ·如申請專利範圍第1項之半導體裝置，其中前述 支撐部乃配設於從前述電極所集中之前述直線上有偏位（ 離開）之位置。 4 .如申請專利範圍第2項之半導體裝置，其中前述 支撐部乃配設於從前述電極所集中之前述直線上有偏位之 位置。 5 .如申請專利範圍第3項之半導體裝置，其中以前 述半導體元件之假想中心線來劃分爲假想之2個區域之狀 態下，前述支撐部乃配設於與前述外部電極所配置之區域 有不同側之區域。 經濟部智慧財產局員工消費合作社印制农 6 .如申請專利範圍第4項之半導體裝置，其中以述 半導體元件之假想中心線來劃分爲假想之2個區域之狀態 下，前述支撐部乃配設於與前述外部電極所配置之區域有 不同側之區域。 7 .如申請專利範圍第3項之半導體裝置，其中配置 前述電極於前述半導體元件之中央區域，而前述支撐部被 形成於前述半導體元件之周邊區域。 8 .如申請專利範圍第4項之半導體裝置，其中配置 本紙張尺度適用中國國家標準（CNS)A4規格（2W x 297公釐） ~ 541632 A8 B8 C8 D8 六、申請專利範圍 前述電極於前述半導體元件之中央區域，而前述支撐部被 形成於HU述半導體兀件之周邊區域。 9 .如申請專利範圍第1項之半導體裝置，其中前述 支撐部配設有複數，而相鄰之前述支撐部間之距離乃被形 成較相鄰之前述電極間之距離更爲大。 1 0 ·如申請專利範圍第2項之半導體裝置，其中前 述支撐部配設有複數，而相鄰之前述支撐部間之距離乃被 形成較相鄰之前述電極間之距離更爲大。 1 1 ·如申請專利範圍第1項之半導體裝置，其中前 述支撐部乃大致與前述電極形成同樣之平面形狀。 1 2 ·如申請專利範圍第2項之半導體裝置，其中前 述支撐部乃大致與前述電極形成同樣之平面形狀。 1 3 ·如申請專利範圍第1項之半導體裝置，其中前 述支撐部乃被形成於從前述著地部偏位之位置。 1 4 ·如申請專利範圍第2項之半導體裝置，其中前 述支撐部乃被形成於從前述著地偏位之位置。 1 5 ·如申請專利範圍第1項之半導體裝置，其中前 述支撐部乃以電性爲絕緣體所形成。 1 6 ·如申請專利範圍第2項之半導體裝置，其中前 述支撐部乃以電性爲絕緣體所形成。 1 7 ·如申請專利範圍第1項之半導體裝置，其中前 述支撐部係以接合由與前述電極爲同一材料且從前述電極 離開之狀態來形成於前述半導體元件的第1隆起物，及由 與前述配線圖型同一材料且從前述配線圖型離開之狀態來 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 3 - 先 閱 言i 背 面 之 注 意 事 項 再 t 經濟部智慧財產局員工消費合作社印剩农 541632 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 形成之第2隆起物所構成。 1 8 ·如申請專利範圍第2項之半導體裝置，其中前 述支擦部係以接合由與則述電極爲同一材料且從前述電極 離開之狀態來形成於前述半導體元件的第1隆起物，及由 與HL[述配線圖型同一材料且從則述配線圖型離開之狀態來 形成之第2隆起物所構成。 1 9 ·如申請專利範圍第1、 3、5 7 9 1 1 、13、 15或17項之半導體裝置，其中前述半導體元 件之電極係藉分散導電粒子於黏著劑所形成之各向異性導 電材料來連接於前述接合部。 2〇·如申請專利範圍第2、 4、 6、 8、 1〇、 12、 14、 16或18項之半導體裝置，其中前述半導 體元件之電極係藉分散導電粒子於黏著劑所形成之各向異 性導電材料來連接於前述接合部。 2 1 · —種半導體裝置之製造方法，包括有： 準備具有由被集中排列於一直線上所形成且複數的對 有源面成突出狀之電極的半導體元件之過程； 準備形成有具備被形成在對應於前述半導體元件之前 述電極位置的接合部，及對於前述接合部成電性被連接之 著地部的配線圖型之基板的過程； 以藉大致相等於前述電極及前述接合部之合計厚度的 高度之至少一支撐部來使前述半導體元件及前述基板成對 向，且直接連接前述電極於前述接合部之過程；及 配設要與前述著地部成電性連接的外部端子之過程。 (請先閱讀背面之注意事項再本頁) 訂· --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4- 541632 A8 B8 C8 D8 六、申請專利範圍 22.—種半導體裝置之製造方法，包括有： 準備具有由被集中排列於一直線附近所形成且複數的 對有源面成突出狀之電極的半導體元件之過程； 準備形成有具備被形成在對應於前述半導體元件之前 述電極位置的接合部，及對於前述接合部成電性被連接之 著地部的配線圖型之基板的過程； 以藉大致相等於前述電極及前述接合部之合計厚度的 高度之至少一支撐部來使前述半導體元件及前述基板成對 向，且直接連接前述電極於前述接合部之過程；及 配設要與前述著地部成電性連接的外部端子之過程。 2 3 .如申請專利範圍第2 1項之半導體裝置之製造 方法，其中預先配設前述支撐部於前述半導體元件或前述 基板之一方，並令前述半導體元件或前述基板之另一方接 觸於前述支擦部。 2 4 .如申請專利範圍第2 2項之半導體裝置之製造 方法，其中預先配設前述支撐部於前述半導體元件或前述 基板之一方，並令前述半導體元件或前述基板之另一方接 請 先 閱 讀 背 面 之 注 意 事 項 頁 經濟部智慧財產局員工消費合作社印製 造離與第撐 製有以之支 之極，開述 置電板離r 裝述基有成 體前述型構 導從前圖來 半設在線物 之配且配起 項來，述隆 1 料 件前之 2 材元從 2 第一體設第 圍同導配及 範 極半來 1 利電述料第 專述前材該 。 請前於一合 部申與物同接 擦如以起型並 支 ·中 隆圖， 述 5 其 1 線物 前 2 ， 第配起 於法之述隆。 觸 方開前 2 部 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5- 541632 A8 B8 C8 D8 A、申請專利範圍 2 6 ·如申請專利範圍第2 2項之半導體裝置之製造 方法’其中在於配設前述支撐部之過程時，以與前述電極 同一材料來配設從前述電極有離開之第1隆起物於前述半 導體元件，且在前述基板，以與前述配線圖型同一材料來 配設從前述配線圖型有離開之第2隆起物，並接合該第1 及第2之隆起物來構成前述支撐部。 2 7 ·如申請專利範圍第2 1項之半導體裝置之製造 方法’其中前述支撐部乃以電性爲絕緣體來形成。 2 8 .如申請專利範圍第2 2項之半導體裝置之製造 方法’其中前述支撐部乃以電性爲絕緣體來形成。 2 9 ·如申請專利範圍第2 1項之半導體裝置之製造 方法，其中將前述半導體元件面朝下接合而使前述電極藉 導電粒子分散於黏著劑所形成之各向異性導電材料來連接 於前述接合部。 3 〇 ·如申請專利範圍第2 2項之半導體裝置之製造 方法，其中將前述半導體元件面朝下接合而使前述電極藉 導電粒子分散於黏著劑所形成之各向異性導電材料來連接 於前述接合部。 3 1 · —種電路基板，安裝有申請專利範圍第1、3 、5、7、9、 11、 13、 1 5或1 7·項所記載之半導 體裝置。 3 2 · —種電路基板，安裝有申請專利範圍第2、4 、6、8、 10、 12、14、 1 6或1 8項所記載之半 導體裝置。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6 · (請先閱讀背面之注意事項再 --- 本頁) 線· 經濟部智慧財產局員工消費合作社印製 541632 A8 B8 C8 D8 六、申請專利範圍 3 3 . —種電子機器，具備有申請專利範圍第3 1項 所記載之電路基板。 3 4 . —種電子機器，具備有申請專利範圍第3 2項 所記載之電路基板。 (請先閱讀背面之注意事項再本頁) --線_ 經濟部智慧財產局員工消費合作社印制衣 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW088115593A 1998-09-30 1999-09-09 Semiconductor device and manufacturing method thereof, circuit board and electronic equipment TW541632B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29293398 1998-09-30

Publications (1)

Publication Number Publication Date
TW541632B true TW541632B (en) 2003-07-11

Family

ID=17788298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088115593A TW541632B (en) 1998-09-30 1999-09-09 Semiconductor device and manufacturing method thereof, circuit board and electronic equipment

Country Status (6)

Country Link
US (1) US6410366B1 (zh)
EP (1) EP1041618A4 (zh)
KR (1) KR100510316B1 (zh)
CN (1) CN1134833C (zh)
TW (1) TW541632B (zh)
WO (1) WO2000019515A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218629B1 (en) * 1999-01-20 2001-04-17 International Business Machines Corporation Module with metal-ion matrix induced dendrites for interconnection
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
US7041533B1 (en) * 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
US7138653B1 (en) * 2000-06-08 2006-11-21 Micron Technology, Inc. Structures for stabilizing semiconductor devices relative to test substrates and methods for fabricating the stabilizers
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
JP3945968B2 (ja) * 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
SG152281A1 (en) * 2003-12-02 2009-05-29 United Test And Assembly Ct Chip scale package and method of assembling the same
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
CN101152294B (zh) * 2006-09-29 2012-01-04 曾雄辉 一种中药软胶囊及其制备方法
US7605462B2 (en) * 2007-02-23 2009-10-20 Powertech Technology Inc. Universal substrate for a semiconductor device having selectively activated fuses

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0415541B1 (en) * 1989-07-29 1994-10-05 Shimadzu Corporation Semiconductor-based radiation image detector and its manufacturing method
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JPH1027827A (ja) * 1996-07-10 1998-01-27 Toshiba Corp 半導体装置の製造方法
JPH10189653A (ja) * 1996-12-26 1998-07-21 Toshiba Corp 半導体素子およびこの半導体素子を有する回路モジュール
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly

Also Published As

Publication number Publication date
WO2000019515A1 (fr) 2000-04-06
KR100510316B1 (ko) 2005-08-25
EP1041618A4 (en) 2001-08-22
CN1134833C (zh) 2004-01-14
KR20010015849A (ko) 2001-02-26
EP1041618A1 (en) 2000-10-04
CN1287688A (zh) 2001-03-14
US6410366B1 (en) 2002-06-25

Similar Documents

Publication Publication Date Title
US6486544B1 (en) Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3876953B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
TW515078B (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic machine
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10242210A (ja) 集積回路装置の実装構造およびその製造方法
JP2003133518A (ja) 半導体モジュール
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW541632B (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP3565090B2 (ja) 半導体装置の製造方法
TW548757B (en) Semiconductor device, its manufacturing method, circuit substrate and electronic machine
US20060091511A1 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
WO2000019516A1 (en) Semiconductor device, connection method for semiconductor chip, circuit board and electronic apparatus
JP3904058B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3569585B2 (ja) 半導体装置
JP3549316B2 (ja) 配線基板
JP2001203229A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP3063713B2 (ja) 半導体装置
JP2004288815A (ja) 半導体装置及びその製造方法
JP4247623B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4328978B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees