TW540206B - Apparatus and method for sharing memory using a single ring data bus connection configuration - Google Patents
Apparatus and method for sharing memory using a single ring data bus connection configuration Download PDFInfo
- Publication number
- TW540206B TW540206B TW089116519A TW89116519A TW540206B TW 540206 B TW540206 B TW 540206B TW 089116519 A TW089116519 A TW 089116519A TW 89116519 A TW89116519 A TW 89116519A TW 540206 B TW540206 B TW 540206B
- Authority
- TW
- Taiwan
- Prior art keywords
- network
- switches
- data
- memory
- switch
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
540206
經濟部智慧財產局員工消費合作社印製 五、發明說明(i ) [發明之詳細說明] 本件申請案包含2000年元月24日申請之美國專利暫 時申請案第60/1 77,345號所揭示之發明實體之實體。 [發明之技術領域] 本發明為有關電腦網路介面與轉接(switching),特別 是有關在配置成「菊花連線」之多數個多埠網路開關中有 效率地儲存與發送資料框(data frames)之裝置與方法。 [背景技術之說明] 資料包轉接網路(packet switching network)中之多蜂 網路開關(multiport network switch)係經由網路之多數個 埠耦接於網路之站。由網路之一個站送到網路之另一個或 另外之多數個站之資料係經由網路開關傳送。資料係依據 例如乙太協定(Ethernet protocol IEEE Std· 802·3)經過分攤 接近媒體(shared access medium)提供至網路開關。網路開 關從其多數個埠之一個埠接收資料框後從包含於資料框頭 標部(data fram header)之資訊之資料框之目標網路站、隨 後,網路開關即從連接至目標網路之埠或埠群傳送資料 框。 一個單一乙太網路開關可具有許多l〇/10〇Mb/s琿(10 至1 0 0百萬位元組),例如12個蜂,連接於單一網路開關 之終端站之數量係受限於網路開關之埠之數量(亦即是埠 密度)。但是,多數網路裝置之使用者需求網路具有彈性 (HexibiHty)與可伸縮性(scalability)。為了迎合此種需求, 已開發出可串接相同之網路裝置或網路開關模組(m〇dules) -------------------- I 訂· — I------ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 1 91631 540206 A7 ------2L_— —_____ 五、發明說明(2 ) 一—~— ~ 之模組架構。將這些裝置(或組件)串接成一環路,可立即 增加埠密度而無需重新設計或開發昂貴之介面。 遺憾的是,隨著串接開關數量之增加,系統之潛伏 (latency,亦即是開關群之集合性處理遲滞)。系統之胃潛伏 有一部分是由於開關之儲存及取回記憶體之資料框之方式 所致。-個傳統之記憶體架構對各串接之開關使用個別L 局部記憶體’如第i圖所示’在此例中,# 3個多埠開關 (multiport switch)12al2bl2c串接成一體以允許任何一個 開關所接收之資料框之交換以及隨後由不同多埠開關發送 資料框。這些開關12a,m,及12c分別具有記憶體介面 44a,44b,及44c。這些記憶體介面44a,44b,及“c允許開關 12a,12b,及12c分別與記憶體6〇la,6〇lb,及6〇u接近 (access)以寫入與讀取資料框。 為說明之目的,茲假設由開關12a之埠(亦即是接收埠) 接收貧料框,而資料框之發送目標是不同之另一開關i2c 之埠。開關首先將所接收之資料框儲存於記憶體6〇丨a,然 後決定是否要將所接收之資料框從其自已之埠送出或將該 貧料框送到依順序為其次之開關。因為資料框並不以開關 12a之任一槔為目標,資料框即由記憶體6〇la取出而經由 開關12a之串接埠(亦即是連接於毗鄰開關之埠)而送到其 -欠之開關1 2b。開關丨2b收到該資料框後即將該資料框儲 存於記憶體60 1 b,該開關12b隨即檢查該資料框而決定該 貝料框應送到開關12c。於是,開關l2b從記憶體6〇lb讀 出所儲存之接收資料框。而經由其串接埠(cascadecJ p〇rt) ------------_裝 (請先閱讀背面之注意事項再填寫本頁) —^—訂----- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適料關家標準(CNS)1T^格(21Q x 297公爱) 2 91631 經濟部智慧財產局員工消費合作社印製 540206 A7 ^ -----------一 五、發明說明(3 ) ~ 送到開w 12c。該資料框到達開w 12c,該開關i2c即將次 料框寫入於具記憶體601c,如同其他開關12a及12b 一 般。此時,開關12c決定該資料框應從具埠中之連接於目 標節點之埠送出。於是,開關12c即讀出所儲存之資料= 而經由適當之埠送出。由此例可明瞭,資料框經過開關與 開關間之傳送時被多次儲存並讀入於各開關之記憶體。此 一連串之寫與讀操作對轉接系統造成不利而耗費之遲滯。 有鑑於上述之潛伏問題,有一種習知之解決方式,亦 即在各種開關之中使用一種共用之記憶體(c〇mm()n memory)。第2圖例示上述之系統,該系統中開關丨 及12c經由各記憶之介面44a,44b,及44c共用記憶體7〇1。 在此方案中,介面44a,44b及44c需要一條比第8圖所示 之各自記憶配備較寬之資料數據匯流排以便維持讀出及寫 入之操作。例如,記憶體介面44a,44b,及44c之匯流排寬 度可能需要增加到128位元。此種共用記憶體裝置之主要 缺點是記憶體記憶容量帶寬度之增加也招致接腳數之比例 增加。接腳數之增加即很不利的需要更多的電路板面積, 而招致更高的封裝費。 [發明之概要] 鐘於上述之習知技術之問題,有需要一種配置連接兩 個或更多個多埠開關在一齊以增加埠密度,而不會增加記 憶體之記憶帶寬度以及不會有相對應的接腳數的比例增 加0 本發明之實施例符合上述之需要以及其他之需要。本 本紙張尺度適用中國國家標準(CNS)a4規格(210 X 297公釐) 91631 W---------^---------線 (請先閲讀背面之注意事項再填寫本頁) 540206 A7
------------裝 (請先閱讀背面之注意事項再填寫本頁) -n n , 540206 A7 B7
五、發明說明(5 ) 經濟部智慧財產局員工消費合作社印製 :',將該多數個相等單位片段之第"固片段保持在該多數 個開關之第!個開關。第2個片段,則經由連接 ^關之單向匯流排環傳送到該多數個開關之第2個開關 奴後在第2個時間溝之期間將該第2個片段保持於該第2 開關。在第3個時間溝期間’將該第2片段經由該匯流排 壤傳送到該多數個開關之第3個開關,而在該第3個時間 溝期間將第3個片段經由該匯流排環傳送到該多數個開關 之第2個開關而保持在第!個開關。在第3個時間溝之終 點,第1,第2,以及第3個片段之各個即分別儲存在相對於 該多數個開關之各個記憶體。 上述之方法係用以將一個資料框之片段分配於諸開關 之記憶體之間。因此該方法使各開關之記憶體符合較小記 憶帶寬之需求。 本發明之附加之諸優點及新穎特徵之一部分將於以下 之說明敘述,而另一部分則可由熟習此技術者查閱下列說 明而明瞭或由實施本發明而習得。本發明之優點可將附件 之申凊專利範圍所特定之手段與組合來實現。 [圖示之簡單說明] 兹參照附圖,圖中由相同代號表示之元件表示類同之 組件。 第1圖為表示傳統之串接開關模組之開關配備之方塊 圖。 第2圖為表示另一習知之使用串接開關模組以儲存諸 資料框於一個共用記憶體之方塊圖。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 91631 ---------------------1 訂----* I ----- (請先閱讀背面之注意事項再填寫本頁) 540206 塊圖 A7 五、發明說明(6 ) 帛3圖為表不本發明之一實施例之開關系統之方塊 圖〇 第4圖為第3圖之開關系統包括記憶體介面之詳細方 〇 ------------- (請先閱讀背面之注意事項再填寫本頁) ..—訂----------線』 經濟部智慧財產局員工消費合作社印製 第5圖為表不本發明之_實施例所使用之規定之記憶 存取協定之方塊圖。 第6圖為表不依規定之記憶存取協定傳送諸 至不同緩衝器之方塊圖。 、 [元件符號說明] 1、2、3、4、5、6、7、8、9 10 時間溝 範例之系統 12 、 12a 、 12b 、 12c 14 16 多埠開關 網路節點、站 收發器 17 媒體 18 減縮媒體獨立介面 19 電磁變壓55 22 10億位元節點 24 庳 28 高速網路媒體 30 擴張埠 36 緩衝記憶體 44 、 44a 、 44b 、 44c 記憶體介面 45 資料匯流排 A7
資料匯流排環 位址匯流排 計晝器 記憶體 540206 五、發明說明(7 ) 47 49 60 6〇la、601b、601c、7〇1 [較佳實施例之詳細說明] 1關架構之概略 第3圖為表示可有利地實施本發明之範例系統之方塊 圖。該範例系統1 〇是一個資訊包轉接網路(packet switched network),如乙太(IEEE 802.3)網路。該資訊包轉接網路包 括積體多埠開關(IMS)12,該多埠開關(IMS)12能使資料包 在諸網路站間通訊。該網路可包括具有不同形態之網路 站,例如將資料以10Mb/s或1〇〇 Mb/s之網路資料傳送速 率收發之12個每秒10百萬位元(Mb/s)或100 Mb/s網路站 14(以下簡稱為ίο/loo Mb/s),以及一個以100〇 Mb/s(亦即 1 Gb/s母秒10億位元)之網路速率收發資料包之1〇〇〇 網路節點2 2。該10億位元節點2 2可以為一個伺服器 (server),或是一個通往高速主幹網路之閘口(gateway)。於 是’多埠開關12即將從網路節點1 4〇r22收到之資料包選 擇性的依乙太協定送往適當的目標地。 各多埠開關12包括一個媒體接近控制(mac)模組 (media access control m〇dule)20,該媒體接近控制模組 2〇 依據IEEE 802 ·3ιι協定經由各自之減縮媒體獨立介面 (RMII)18將資料包與i〇/10〇Mb/s實體層(ΡΗΥ)收發器 (transceivers)16之間發送與接收。各多埠開關a也包括 ------I-----------I--訂---------- (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 7 91631 540206
五、發明說明(8 ) 一個1 0億位元mac24以便經由一個高速網路媒體2 8將 資料包在與10億位元PHY26之間發送與接收而傳送至1〇 億位元節點22。 各10/100 Mb/s網路站14依半雙工(half_duplex)或全 雙工(full-duplex)乙太協定將資料包經由媒體17在與相對 應之多埠開關12之間發送與接收。該乙太協定IS〇/IEc 8802-3(ANSI/IEEE Std. 802.3, 1993 Ed.)規範一個允許所 有網路站14以平等方式接近網路頻道之半雙工媒體接近 機制(half_duplex media access mechanism)。半雙工環境中 之資訊傳輸並不從媒體17區分出,而是半雙工網路站 匕括1個附衝犬賴測功能之載波感測多路(carrier_sense multiple access with collision detection,CSMA/CD)以聽出 媒體上之資訊傳輸。網路之無資訊傳輸狀態係以感測出媒 體上之接收載波之斷訊(deassertion)來偵測。任何有資料要 运出之站14於媒體上之接收載波斷訊之後將等待一預定 時間’亦即所謂之資訊包間隙(interpacket gap interval, IPG),而試圖進入頻道。若有多數個站14同時有資料要送 上網路’各站將響應媒體上接收載波之斷訊而試圖發送該 資料,因而可能導致衝突。於是,該發訊站即監聽媒體以 判斷是否因有另一站在同時發訊而產生衝突。若偵測到衝 突’兩站均停止而等候隨意之一段時間後再試重發。 以全雙工模組運作之10/1〇〇 Mb/s網路站14依乙太標 準IEEE 802.3U收發資料包。全雙工環境提供一個雙向' 點至點通訊連線,能在各連線同伴間亦即10/1 OOMb/s網路 (請先閱讀背面之注意事項再填寫本頁) 一 - —I.—IT----------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度剌+國國家標準(CNS)A4規格(21〇 X 297公爱) 8 91631 540206 A7 五、發明說明(9 ) 站14與相對應之多埠開關1 2之間同時傳送與接收資料 包。 (請先閱讀背面之注意事項再填寫本頁)
各多淳開關12係耦合於ι〇/1〇〇實體層(phy)收發器 1 6 ’該收發器1 6係作成跨過一個相對應之減縮媒體獨立介 面(RMII) 1 8而在與相對應之多埠開關1 2之間發送與接收 資料包。尤其是’各10/100 PHY收發器16係作成經由RMII I 1 8將負料包在多埠開關12與數量到4個之網路站14之間 發送與接收。該PHY收發器16與相對應之網路媒體i 7 係由電磁變壓器(magnetic 耦接,於是,rmII 1 8在足以使資料包能在各網路站丨4與相對應之收發 器之間同時發送與接收。 各多埠開關12也包括依規定之協定在其他開關之間 傳送資料之擴張埠30。各擴張埠3〇能將多數個多埠開關 12串接成一體成為分別之主幹網路。 記憶單一琿靼_ 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 本發明係有關一種具有減小所需要之記憶帶寬到最小 之網路開關。多數個網路開關經由單一環架構連接成鎖鏈 順序(亦即菊花鏈”狀)。此種架構有利的允許多數個開關 之記憶體共同分攤,由此將所需要之記憶帶寬度減小到最 小,此架構之另一有利之處為此系統只需要一個用以寫入 資料於忑憶體之單一記憶接近通路以及一個用以從記憶體 ;出資料之單一記憶接近通道(access)。 第4圖為將第3圖之本發明之開關系統實施例更詳予 表示之方塊圖。如第4圖所示,各多埠開關模組12包括記 本—尺度_ 中關家鮮(CNS)A4 297 ~~ - 9 9Ϊ631 b/ 540206 五、發明說明(10 ) 憶體介面44,以將一個次 資料單元,而將所接收:資^成多數相等之片段,或諸 至資料匯流排45到局二貝之片段當作資料單元輪出 單向資料匯流排環47:而將;:體:亦即, 圖中之箭號所示之順時鐘:向=二單方向(例… %。該單向資料匯流排4)^到另-緩衝記憶體 流排構成者為較佳。 GMHz運作之64位元匯 各開關12具有作成用 之資料框之資_ 储存從各多埠開關模組接收 田 貝枓早7"之形態。例如,SSRAM36a是作成# 用以將各開關模組丨2丨 ‘、、 祖你或〜"… 所接收之資料框之框資 料作為負料早元而接收。第4|S| 、 一接收弟4圖之各記憶體介面44係作成 為用以將框資料之資料單元彳 早70保持成傳❹丨相對應之緩衝安 憶脰36,或經由單向資料匯流排環47傳送 憶體 36。 。再且,各記憶體介面44包括—個計畫器6〇。該計晝 器60控制在多數個局部緩衝記憶體刊之間依所規定之1 近協定(access protocol)進行之資料單位之寫入與讀出該 控制,如以下參照第6圖所作之說明。尤其是,各計書哭 60使規定之協定產生作用,而決定所處理之資料單元是否 應傳送到相對應之記憶體36,或應傳送到另一記憶體介面 44 - 為使緩衝器位址位置在配備内互相連通,有一匯流排 環48允許記憶體介面44將記憶體位置互相連通。再且, 有一位址匯流排49設在各記憶體介面44與各ssram -----i—訂-------- (請先閱讀背面之注意事項再填寫本頁) 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 10 91631 540206 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(11 ) 之間之位置,以便當資料框片段之緩衝位址位置寫入於局 部緩衝記憶體36或從局部緩衝記憶體36取回時可由記憶 體介面使該位置互相連通。較好是,該位址匯流排是在〜 100MHz運作的18位元位址匯流排。 較好是,將網路開關12所接收之各資料框分段成均等 長度之貢料單兀。再且,相對應於各所接收之資料框之資 料單兀數量為相等於配備内之網路開關數量(例如,第4圖 所示之配備中為3個,相對應於3個網路開關36a,b,與幻 為較佳。舉一範例,第5圖表示分段成3個均等片段之資 料框。在一個較佳之實施例中,片段長度為一個預定之長 度而與所接收之框之長度無關,且例如以片段之數量(例 如’貝%例中為3個)除框之最大長度(例如,IEee 802.3 資訊包格式之1526位元組)。於是,若所接收之資料框為 小於最大框長度,則記憶體介面44繼續依預定之長度造出 片段長度。剩餘之片段即以,,虛擬,,片段(dummy segments)(例如Bxx)填充,故片段之數量仍與各資料框相 同,如第5圖所示。 兹舉較佳實施例之網路開關配備之運作之例,假設資 料框A正要從開關i2a之埠(亦即,24與30)在第1個時間 溝期間内由記憶體介面44a接收。該記憶體介面44a接收 了資料框A以後在第1個時間溝1内分段成3個均等之片 段(亦即八…八2!及AS1)。計畫器60a即指定均等長度之片 段之第1個單位Αιι儲存於局部緩衝記憶體36a並使該第! 個單位A!!在第1個時間溝之終點保持在記憶體介面44a u氏張尺度適用中國國家標準(CNS)-^^ (21〇 x 297公)----- π 91631 --------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁} 540206 A7 五、發明說明(U ) 之暫時緩衝器(未圖示),如笫 一 鬥杳?,哕外金抑^ 圖所示。在隨後之第2時 間溝2該。十旦态6〇a指使記情八 個單位Al2經…匯流排環=面44a將資料框之第2 12c之記憶體介面44c接收1达到開關12c。該開關 個時間溝2期間内保持該第2:1個:…在該第2 -、n b#兮個早Al2於暫時緩衝器(未圖 不”同、時,該计畫器60決定框八之記憶位址而將_ 位址傳送到記憶體介面44c。 "〜 在隨後之第3時間溝期間,記憶體介 個資料單位A31經由單向匯流排環47傳送到開關 憶體介面44c。此時,纪情,八 "…己隱體介面44c即將該記憶體介面 44C之暫時緩衝器所暫時保持之第2資料單位、傳送到開 關12b之3己憶體介面44b。在時間溝3之終點,各記憶體 介面44即依規定之協定將各介面所保持之片段寫入於各 自相對應之緩衝記憶體36之由記憶體介面W經過位址匯 流排49連通之位址位置。如第5圖所示,箭號ι〇〇表示在 ::1關m接收之資料框之片段轉送到局部緩衝記憶體之狀 當將資料框從局部缓衝記憶體36取回時,各記憶體介 面44即將相對應之資料框從其相對應之 抑回。片段之位置即由記憶體介面44中之—個傳^ 其他介面之位址位置劃出。在以上所論述之例中,若開關 12a正要將框a經由其埠24傳送出,則框之位址位置由記 憶體介面44a經由位址匯流排48傳送到其他記憶體介面 44b及44c。各記憶體介面則依規定之協定在時間溝7之期 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) 12 91631 540206 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明(u ) 間内接近其各自之局部緩衝記憶體36内之指定位址位置 而將所含於位置之資料讀出而輸入於記憶體介面44,如第 6圖所示。因為發訊開關12a已含有第丄資料片段 在 隨後之時間溝8與9之期間内該片段即由其記憶體介面 44^持。而在其次之時間溝8期間内,記憶體介面44b 即將貝料片段a2i經由f料匯流排環47傳送到記憶體介面 a而將該Aai片段保持為重組合之用。同時,記憶體介面 44a即將貝料片段傳送到記憶體介面44b。在時間溝9, 由記憶體44b將資料片# a”傳送到記憶體介面44a,最後 在時門溝9之終點,將框A重組而傳送至埠2 *以便由網 路傳送。 上述本發明的配置作成符合一個資料框只有一個讀出 之通道與只有一個寫入之通道之需求之系統,於是ssram 與資料匯流排環之記憶頻帶寬度不必增加即可擴大到最 大。舉例言之,本發明系統之較佳實施例只需要64位元寬 度之SSRAM及資料匯流排。 以上就本發明之最實用而較佳實施例加以詳細說明, 惟在此聲明應了解上述之實施例例僅作範例之用,本發明 並不僅限於所揭示之實施例,而應包含各種附件之申請專 利範圍所定義之精神與範圍内之修飾變形與對等之配置。 ---------------------訂----------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 13 91631
Claims (1)
- 540206 呤4# %傳正第89116519號專利申請案 申請專利範圍修正本 ,讀委員明示 年 日、听虔 ifJF本有無tA/rf内容 准予修iET 日所提之 經濟部中央標準局員工福利委員會印製 2 3 (91年4月18曰) 一種網路開關配備,具有: 多數個多埠網路開關; 多數個局部緩衝記憶體,該多數個局部緩衝記憶體 之各個係耦接於相對應之多埠網路開關;以及 將該多數個網路開關以連鎖順序連接之一個單向 資料匯流排環,各多埠網路開關係作成為將相對應之接 收資料框分段成多數個均等長度之片段之形態並將該 多數個均等長度之片段之至少一個經由該單向資料匯 流排轉送到該多數個多埠網路開關之至少另一個而儲 存於該夕數個多槔網路開關之該至少另一個之局部緩 衝記憶體。 如申請專利範圍第1項之網路開關配備,又具備: 該多數個多埠網路開關之各個具有作成為將相對 應之網路開關連接至該記憶資料匯流排環之相對應之 外部記憶體介面,該各外部記憶體介面又作成為將該片 段讀取而寫入於與相對應之網路開關相關之各局部緩 衝記憶體。 如申請專利範圍第1項之網路開關配備,又具備: 連接該多數個網路開關之各個之一個位址匯流 排’該位址匯流排係作成為轉送一個記憶位址位置之 用’該記憶位址位置係指向該多數個局部緩衝記憶體之 各個内之特定記憶位置。 本紙張尺度適用中國國家&準(CNS) A4規格(21G x 297公 91631 4·:申請專利範圍^7^1網路開關配備,其Η3中之位址匯 =排係作成為傳送記憶位址位置指向之用,係為了將均 又之片#又取回而儲存在局部緩衝記憶體内之目的 之至少一個而設者。 5·如申明專利範圍第!項之網路開關配備,其中之各網路 1關係作成為在將一個片段傳送出之連續時間溝期間 内保持而傳送出資料框之一個片段者。 6·如申請專利範圍帛1項之網路開關配備,其中之該單向 貝料匯流棑環是一個64位元資料匯流排。 7·如申請專利範圍第!項之網路開關配備,其中之該單向 貧料匯流排環係在1〇〇ΜΗζ之時鐘速率運作。 8·如申請專利範圍第3項之網路開關配備,其中之該位址 匯流排是一個1 8位元資料匯流排。 9·如申請專利範圍第1項之網路開關配備,又具備: 該多數個網路開關之各個具有一個計畫器,該計書 器係作成為依規定之協定控制均等長度片段經由單向 資料匯流排傳送到該多數個網路開關之其他開關以及 經濟部中央標準局員工福利委員會印制衣 控制該資料片段在各自之局部緩衝記憶體讀取與寫 入;而且, 該計畫器在依規定之協定所決定之規定時間溝期 間内引導該片段在各自之網路内保持並引導片段經由 該單向資料匯流排傳送,該計畫器也依規定之協定引導 該片段自局部緩衝記憶體讀出或寫入於局部緩衝記憶 體。 10·—種資料框之接收與傳送之方法,包括下列之步驟: 91631 H3 在多數個開關中之筮Wm Ba 段 將該資料框於接收時二=資料框; 叮刀枚成多數個均等之資料片 段之第㈣個1内將該多數個均等_ 關; 、 保持於該多數個開關之第丨個開 連接將第⑽料片段經“個 …個開關而將該第2; = f到該多數個開關 在第3個時門l 枓保持於第2個開關; 流排ma日溝期間將該第2個資料片段經由該匯 :環:第3個該多數個開關之第3個開關,經由該匯流 資===:Γ 一第3個 :第3個時間溝之終點分別將該第^,第2個, 憶體。3個貝料片段儲存於耦接於該多數個開關之記 Η.如申請專利範圍第10項之方法,又具備下列之步驟: 個均等在單苐位4;, 抑在隨著第4個時間溝後之連續時間溝期間内經由 該:向匯流排將含有資料框之全部取回之單位片段依 規疋之協疋傳送到多數個開關之一個或一個以上·以及 將該多數個開關之一個或一個以上内之全部片段 轉送到開闕内之埠以便由網路傳送。 12·-種貧料框之接收與儲存之方法,包括下列之步騾: 國家標準(¾ Α4規袼⑽ 91631- —— _— 框 (a)在連接於資料匯流排環之網路開關接收資料 (b) 將該資料框分段成多數之均等資料片段· (c) 依規定之協定決定多數個資料片段之各個是否 要保持在網路開调内或要轉送到連接於該資料匯流排 環之一個或一個以上之其他網路開關, w將在步驟⑷決定要轉送之資料框傳_一個或 一個以上之其他網路開關,以及 ⑷同時將全部之多數個資料片段健存於相對應於 該多數個網路開關之各個之局部緩衝記憶 經濟部中央標準局員工福利委員會印製 適 度 尺 長 I本 準 標 家 國 國 格 I規 A4 釐 I公 ,97 4 16
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17734500P | 2000-01-24 | 2000-01-24 | |
US09/562,924 US6771654B1 (en) | 2000-01-24 | 2000-05-02 | Apparatus and method for sharing memory using a single ring data bus connection configuration |
Publications (1)
Publication Number | Publication Date |
---|---|
TW540206B true TW540206B (en) | 2003-07-01 |
Family
ID=26873177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089116519A TW540206B (en) | 2000-01-24 | 2000-08-16 | Apparatus and method for sharing memory using a single ring data bus connection configuration |
Country Status (8)
Country | Link |
---|---|
US (1) | US6771654B1 (zh) |
EP (1) | EP1266492B1 (zh) |
JP (1) | JP2003521156A (zh) |
KR (1) | KR100708425B1 (zh) |
CN (1) | CN100401713C (zh) |
DE (1) | DE60014178T2 (zh) |
TW (1) | TW540206B (zh) |
WO (1) | WO2001054355A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI588658B (zh) * | 2015-10-20 | 2017-06-21 | 旺宏電子股份有限公司 | I/o匯流排共用記憶體系統 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60126533T2 (de) * | 2000-06-19 | 2007-11-22 | Broadcom Corp., Irvine | Vermittlungsstelle mit einer Speicherverwaltungeinheit zur Verbesserung der Flusssteurung |
CN100450074C (zh) * | 2004-06-04 | 2009-01-07 | 华为技术有限公司 | 链形组网时共享式高层数据链路控制链路传输数据的方法 |
JP4841964B2 (ja) * | 2006-02-13 | 2011-12-21 | 富士重工業株式会社 | 車両の通信システム |
GB0612573D0 (en) * | 2006-06-24 | 2006-08-02 | Ibm | System and method for detecting routing problems |
DE102007003258B4 (de) * | 2007-01-23 | 2008-08-28 | Infineon Technologies Ag | Verfahren zur Datenübermittlung in einer Sprachkommunikations-Linecard, Sprachkommunikations-Linecard und Signalverarbeitungsprozessor für eine Sprachkommunikations-Linecard |
GB0705547D0 (en) * | 2007-03-23 | 2007-05-02 | Nokia Corp | Distributed operation |
US9130885B1 (en) | 2012-09-11 | 2015-09-08 | Mellanox Technologies Ltd. | End-to-end cache for network elements |
US9325641B2 (en) * | 2014-03-13 | 2016-04-26 | Mellanox Technologies Ltd. | Buffering schemes for communication over long haul links |
US9584429B2 (en) | 2014-07-21 | 2017-02-28 | Mellanox Technologies Ltd. | Credit based flow control for long-haul links |
CN106691519A (zh) | 2015-11-13 | 2017-05-24 | 刘智佳 | 一种手术器械及该手术器械用rfid标签的安装方法 |
US10951549B2 (en) | 2019-03-07 | 2021-03-16 | Mellanox Technologies Tlv Ltd. | Reusing switch ports for external buffer network |
US11558316B2 (en) | 2021-02-15 | 2023-01-17 | Mellanox Technologies, Ltd. | Zero-copy buffering of traffic of long-haul links |
US11973696B2 (en) | 2022-01-31 | 2024-04-30 | Mellanox Technologies, Ltd. | Allocation of shared reserve memory to queues in a network device |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242260A (ja) * | 1986-08-01 | 1987-02-24 | Hitachi Ltd | 情報処理システムにおける処理方法 |
US5055999A (en) * | 1987-12-22 | 1991-10-08 | Kendall Square Research Corporation | Multiprocessor digital data processing system |
US5226039A (en) | 1987-12-22 | 1993-07-06 | Kendall Square Research Corporation | Packet routing switch |
JPH01282940A (ja) * | 1988-05-09 | 1989-11-14 | Pfu Ltd | メモリクリア方式 |
JPH03127163A (ja) * | 1989-10-12 | 1991-05-30 | Nec Corp | マルチプロセッサシステムの分散ファイル制御方式 |
JPH04117830A (ja) * | 1990-09-07 | 1992-04-17 | Toshiba Corp | Lanのデータベース構築方式 |
JPH04306029A (ja) * | 1991-04-02 | 1992-10-28 | Fanuc Ltd | 単方向通信における障害装置の特定方法 |
US5732041A (en) * | 1993-08-19 | 1998-03-24 | Mmc Networks, Inc. | Memory interface unit, shared memory switch system and associated method |
US5469438A (en) * | 1994-01-28 | 1995-11-21 | At&T Ipm Corp. | Method of transmitting signals in an extendible local area network |
JPH08223195A (ja) * | 1994-11-22 | 1996-08-30 | At & T Corp | ポート数の拡張が可能なローカル・エリア・ハブ・ネットワーク及びそのポート数拡張方法 |
CN1149736A (zh) * | 1995-06-05 | 1997-05-14 | 北京航空航天大学 | 一种分布式存储器共享管理方法 |
KR100278016B1 (ko) * | 1995-12-26 | 2001-01-15 | 윤종용 | 비동기 전송모드 교환시스템의 스위칭 장치 및 방법 |
JPH09269934A (ja) * | 1996-04-02 | 1997-10-14 | Hitachi Ltd | 共有メモリのデータ一致化方法および伝送システム |
US6157623A (en) * | 1997-02-14 | 2000-12-05 | Advanced Micro Devices, Inc. | Apparatus and method for selectively outputting data using a MAC layer interface or a PCI bus interface |
JP3909730B2 (ja) * | 1997-03-11 | 2007-04-25 | 松下電器産業株式会社 | サーバコンピュータのデータ送出方法、記録媒体、及びサーバコンピュータ |
US6246692B1 (en) | 1998-02-03 | 2001-06-12 | Broadcom Corporation | Packet switching fabric using the segmented ring with resource reservation control |
US6667973B1 (en) * | 1998-04-29 | 2003-12-23 | Zhone Technologies, Inc. | Flexible SONET access and transmission systems |
US6421348B1 (en) * | 1998-07-01 | 2002-07-16 | National Semiconductor Corporation | High-speed network switch bus |
US6546010B1 (en) * | 1999-02-04 | 2003-04-08 | Advanced Micro Devices, Inc. | Bandwidth efficiency in cascaded scheme |
US6574231B1 (en) * | 1999-05-21 | 2003-06-03 | Advanced Micro Devices, Inc. | Method and apparatus for queuing data frames in a network switch port |
US6553027B1 (en) * | 1999-05-21 | 2003-04-22 | Advanced Micro Devices, Inc. | Apparatus and method for cascading multiple network switch devices |
US6501734B1 (en) * | 1999-05-24 | 2002-12-31 | Advanced Micro Devices, Inc. | Apparatus and method in a network switch for dynamically assigning memory interface slots between gigabit port and expansion port |
KR100387704B1 (ko) * | 2001-05-15 | 2003-06-18 | 엘지전자 주식회사 | 메모리 버스를 이용한 네트워크 인터페이스 장치 |
-
2000
- 2000-05-02 US US09/562,924 patent/US6771654B1/en not_active Expired - Fee Related
- 2000-07-21 DE DE60014178T patent/DE60014178T2/de not_active Expired - Lifetime
- 2000-07-21 JP JP2001553722A patent/JP2003521156A/ja active Pending
- 2000-07-21 EP EP00947599A patent/EP1266492B1/en not_active Expired - Lifetime
- 2000-07-21 WO PCT/US2000/020033 patent/WO2001054355A1/en active IP Right Grant
- 2000-07-21 CN CNB008186103A patent/CN100401713C/zh not_active Expired - Fee Related
- 2000-07-21 KR KR1020027007409A patent/KR100708425B1/ko not_active IP Right Cessation
- 2000-08-16 TW TW089116519A patent/TW540206B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI588658B (zh) * | 2015-10-20 | 2017-06-21 | 旺宏電子股份有限公司 | I/o匯流排共用記憶體系統 |
Also Published As
Publication number | Publication date |
---|---|
EP1266492B1 (en) | 2004-09-22 |
EP1266492A1 (en) | 2002-12-18 |
CN100401713C (zh) | 2008-07-09 |
DE60014178T2 (de) | 2005-02-17 |
CN1425236A (zh) | 2003-06-18 |
KR20020079750A (ko) | 2002-10-19 |
JP2003521156A (ja) | 2003-07-08 |
WO2001054355A1 (en) | 2001-07-26 |
KR100708425B1 (ko) | 2007-04-18 |
DE60014178D1 (de) | 2004-10-28 |
US6771654B1 (en) | 2004-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6151322A (en) | Multiport data switch having data frame VLAN tagging and VLAN stripping | |
TW540206B (en) | Apparatus and method for sharing memory using a single ring data bus connection configuration | |
US6625157B2 (en) | Apparatus and method in a network switch port for transferring data between buffer memory and transmit and receive state machines according to a prescribed interface protocol | |
US8126003B2 (en) | Method and apparatus for providing a packet buffer random access memory | |
US6490280B1 (en) | Frame assembly in dequeuing block | |
US5659718A (en) | Synchronous bus and bus interface device | |
US6442137B1 (en) | Apparatus and method in a network switch for swapping memory access slots between gigabit port and expansion port | |
US20020172195A1 (en) | Apparatus amd method for disparate fabric data and transaction buffering within infiniband device | |
US7403525B2 (en) | Efficient routing of packet data in a scalable processing resource | |
JP3684405B2 (ja) | 高性能で複数の伝送パケットをサポートするためのデータ構造 | |
JPH09224042A (ja) | Mpegパケットをパケット化およびセグメント化する装置および方法 | |
JP2002514367A (ja) | 管理情報ベース(mib)インターフェイス一次ストレージを有する統合マルチポートスイッチ | |
US6636523B1 (en) | Flow control using rules queue monitoring in a network switching system | |
US6084878A (en) | External rules checker interface | |
US6724769B1 (en) | Apparatus and method for simultaneously accessing multiple network switch buffers for storage of data units of data frames | |
US7020166B2 (en) | Switch transferring data using data encapsulation and decapsulation | |
TW439373B (en) | Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network | |
US6393028B1 (en) | Method and apparatus for providing EOF for frame modification | |
US6741589B1 (en) | Apparatus and method for storing data segments in a multiple network switch system using a memory pool | |
US6574231B1 (en) | Method and apparatus for queuing data frames in a network switch port | |
US6597693B1 (en) | Common scalable queuing and dequeuing architecture and method relative to network switch data rate | |
US6442168B1 (en) | High speed bus structure in a multi-port bridge for a local area network | |
US6622183B1 (en) | Data transmission buffer having frame counter feedback for re-transmitting aborted data frames | |
US6542512B1 (en) | Architecture and method for flushing non-transmitted portions of a data frame from a transmitted FIFO buffer | |
US6023472A (en) | High speed FD/HD data translator and network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |