CN1425236A - 使用单环数据总线连接配置的公用存储器的装置和方法 - Google Patents

使用单环数据总线连接配置的公用存储器的装置和方法 Download PDF

Info

Publication number
CN1425236A
CN1425236A CN00818610A CN00818610A CN1425236A CN 1425236 A CN1425236 A CN 1425236A CN 00818610 A CN00818610 A CN 00818610A CN 00818610 A CN00818610 A CN 00818610A CN 1425236 A CN1425236 A CN 1425236A
Authority
CN
China
Prior art keywords
switch
data
network
network switching
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00818610A
Other languages
English (en)
Other versions
CN100401713C (zh
Inventor
桑竞立(查理)
S·墨秦特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1425236A publication Critical patent/CN1425236A/zh
Application granted granted Critical
Publication of CN100401713C publication Critical patent/CN100401713C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44—Star or tree networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

将多个网络开关配置成具备存储器接口，该存储器接口在彼此间传送分段的包数据(segmented packet data)，该分段的包数据经由将网络开关连接成单环或“菊花链”配置的单向数据总线。该存储器接口则配置成将分段的包数据传送至各局部缓冲存储器，以便临时储存。该存储器接口依所设定的顺序传送数据单元，对于经由开关所收发的各分段的包数据，局部缓冲存储器只需要一个读取与一个写入操作，从而优化了存储器带宽。

Description

使用单环数据总线连接配置的公用存储器的装置和方法
发明领域
本发明涉及计算机网络接口与转接(switching)，尤其涉及在多个多端口网络开关的“菊花链”配置中有效地储存与发送数据帧(data frame)的装置与方法。
背景技术
在数据包转接网络(packet switching network)中，多端口网络开关(multiport network switch)经由其多个端口而与网络的网站连接。由网络上一个站送到网络上另一个或多个站的数据经由网络开关传送。依据例如以太网协议(Ethernet protocol，IEEE 802.3标准)，数据经过共享存取媒体(shared access medium)而提供至网络开关。网络开关从其多个端口中的一个端口接收数据帧，从包含于该数据帧标题(data fram header)的信息中确定该数据帧的目标网站。随后，网络开关即通过连接至目标网站或目标网站群的端口或端口群而传送数据帧。
单一一个以太网网络开关可具有若干10/100 Mb/s端口，例如等于12个端口。连接到单一网络开关的终端站的数量受限于网络开关的端口数量(亦即端口密度)。但是，网络装置的使用者需要其网络具有弹性(flexibility)与可伸缩性(scalability)。为了迎合此种需求，已开发出可级联(cascading)相同的网络装置或网络开关模块(module)的模块体系结构。通过将这些装置(或组件)级联成一环路，可立即增加端口密度而无需重新设计或开发昂贵的接口。
遗憾的是，级联开关的数量增加，系统的等待时间(latency，亦即开关群的合计处理延时)也随之增加。系统的等待时间部分是由于开关的储存及取回存储器中的数据帧的方式所致。一个传统的存储器体系结构对各级联的开关使用单独的局部存储器，如图1所示。在此例中，有3个多端口开关(multiport switch)12a、12b、12c级联成一体，从而允许任何一个开关所接收的数据帧进行交换，并随后由不同的多端口开关发送数据帧。这些开关12a、12b、及12c分别具有存储器接口44a、44b、及44c。这些存储器接口44a、44b、及44c使开关12a、12b、及12c得以分别访问存储器601a、601b、及601c以写入与读取数据帧。
为了说明目的，现假设由开关12a的端口(亦即是接收端口)接收数据帧，而数据帧的发送目标是不同的另一开关12c的端口。开关首先将所接收的数据帧储存于存储器601a，然后决定是否要将所接收的数据帧从其自己的端口送出或将该数据帧送到依顺序为其次的开关。因为数据帧并不以开关12a的任一端口为目标，数据帧即由存储器601a取出而经由开关12a的级联端口(亦即连接于毗邻开关的端口)而送到其次的开关12b。开关12b收到该数据帧后即将该数据帧储存于存储器601b，该开关12b随即检查该数据帧而决定该数据帧应送到开关12c。于是，开关12b从存储器601b读出所储存的接收数据帧。而经由其级联端口(cascaded port)送到开关12c。该数据帧到达开关12c，该开关12c即将数据帧写入于其存储器601c，如同其它开关12a及12b一般。此时，开关12c决定该数据帧应从其端口中的连接于目标节点的端口送出。于是，开关12c即读出所储存的数据帧而经由适当的端口送出。由此例可知，数据帧经过开关与开关间的传送时经多次储存并读入各开关的存储器。此一连串的写与读操作对转接系统造成不利而耗费的延时。
有鉴于上述的等待时间问题，有一种常规解决方式，亦即在各种开关之中使用一种公用存储器(common memory)。图2例示上述系统，该系统中开关12a、12b、及12c经由各存储器接口44a、44b、及44c而共用存储器701。在此方案中，接口44a、44b及44c需要一条比图8所示的各自存储器配置更宽的数据数据总线，以便维持读取及写入访问的速度。例如，存储器接口44a、44b、及44c的总线宽度可能需要增加到128位。此种公用存储器装置的主要缺点是存储器带宽的增加也招致接脚数的相应增加。接脚数目增加很不利地需要更多的电路板面积，从而导致更高的封装费。
发明概要
鉴于上述原有技术的问题，需要一种配置来将两个或更多个多端口开关连接在一起，以增加端口密度，而不会增加存储器带宽度而且不会有接脚数的相应增加。
本发明的实施例符合上述需要以及其它需要。本发明提供一种多端口开关配置，具有多个多端口网络开关，各该开关具有相对应的局部缓冲存储器。此配置的网络开关配置成将在输入端口接收的各数据帧分成多个相等的单位段(unitary segment)，以使数据帧能相等地分段而储存在多数的局部缓冲存储器，而本质上构成一种＂共享存储器(shared memory)＂配置。
本发明的一特征为本发明提供一种具有多个多端口网络开关的网络开关配置。此配置包含多个局部缓冲存储器，该多个局部缓冲存储器的每个与相对应的多端口网络开关耦合。有一个单向数据总线环连接于该多个网络开关的每个，从而使这些开关通过该数据总线环而彼此以级联方式互相连接。在此配置下，将所接收的一个数据帧以接收该数据帧的特定多端口网络开关分段成为多个相等长度的段。该特定开关即将该多个段的至少一个经过该单向数据总线环发送到至少另一个多端口网络开关，而储存于该至少另一个多端口网络开关的局部缓冲存储器。
将至少一些多端口数据帧段发送至其它一些网络开关，允许数据帧均匀分配储存于所有局部缓冲存储器。于是各局部缓冲存储器所需要的存储器带宽即可减到最少。
本发明的另一特征为本发明提供一种在网络开关配置接收与发送数据帧的方法。此方法包括在多个开关中的第1个开关接收数据帧。该数据帧被接收时即分段成相等的多个单位段。在第1个时隙期间，将该多个相等单位段的第1个段保持在该多个开关的第1个开关。第2个段，则经由连接该多个开关的单向总线环传送到该多个开关的第2个开关，随后在第2个时隙的期间将该第2个段保持于该第2开关。在第3个时隙期间，将该第2段经由该总线环传送到该多个开关的第3个开关，而在该第3个时隙期间将第3个段经由该总线环传送到该多个开关的第2个开关而保持在第1个开关。在第3个时隙的终点，第1、第2、以及第3个段的各个即分别储存在相对于该多个开关的各个存储器。
上述方法用以将一个数据帧的段分配于诸开关的存储器之间。因而该方法使各开关的存储器符合较小存储器带宽的需求。
对本发明的附加优点及新颖特征，部分将说明叙述于下，部分则可由本领域技术人员查阅下列说明而变得显而易见，或通过实施本发明而认识到。本发明的优点可将所附权利要求书范围所特定的手段与组合来实现。
附图简单说明
现参照附图，图中由相同代号表示的组件表示类同的组件。
图1为表示传统级联开关模块的开关配置的方块图。
图2为表示另一常规的使用级联开关模块以储存诸数据帧于一个公用存储器的方块图。
图3为表示本发明的一实施例的开关系统的方块图。
图4为图3的开关系统包括存储器接口的详细方块图。
图5为表示本发明的一实施例所使用的规定的记忆存取协议的方块图。
图6为表示依规定的记忆存取协议传送诸数据段至不同缓冲器的方块图。
优选实施例详述
                   开关体系结构概述
图3为表示可有利地实施本发明的范例系统的方块图。该范例系统10是一个分组交换网络(packet switched network)，如以太(IEEE 802.3)网络。该分组交换网络包括集成多端口开关(IMS)12，该多端口开关(IMS)12能使数据包在诸网站间通信。该网络可包括具有不同配置的网站，例如将数据以10Mb/s或100Mb/s的网络数据传送速率收发的12个每秒10兆位(Mb/s)或100Mb/s的网站14(以下简称为10/100Mb/s)，以及一个以1000Mb/s(亦即1Gb/s，每秒10亿位)的网络速率收发数据包的1000Mb/s网络节点22。该10亿位节点22可以为一个服务器，或是一个通往高速基干网络的网关(gateway)。于是，多端口开关12即将从网络节点14或22收到的数据包选择性地依以太网协议发送到适当的目标地。
每个多端口开关12包括一个媒体存取控制(MAC)模块(mediaaccess control module)20，该媒体存取控制模块20依据IEEE 802.3u协议经由各自的减缩媒体独立接口(RMII)18而使数据包在10/100Mb/s实体层(PHY)收发器16之间发送与接收。每个多端口开关12也包括一个10亿位MAC 24，以便经由高速网络媒体28使数据包与10亿位PHY 26之间发送与接收，传送至10亿位节点22。
各10/100Mb/s网站14依半双工(half-duplex)或全双工(full-duplex)以太网协议，经由媒体17而与对应的多端口开关12间发送与接收数据包。该以太网协议ISO/IEC 8802-3(ANSI/IEEE标准802.3，1993版.)规定了一种允许所有网站14以平等方式访问网络频道的半双工媒体访问机制(half-duplex media access mechanism)。半双工环境中的信息传输并不从媒体17区分出，而是每个半双工网站14包括1个以太网接口设备，其使用带有冲突检测功能的载波监听多路访问(CSMA/CD)以监听媒体上的信息传输。通过感测出媒体上的接收载波的断讯(deassertion)来检测出网络的无信息传输状态。任何有数据要送出的站14于媒体上的接收载波断讯之后将等待一预定时间，亦即所谓的信息包间隙(interpacket gap interval，IPG)，而试图接入频道。若有多个站1 4有数据要在网络上发送，各站将响应媒体上接收载波的断讯而在IPG间隙之后试图发送该数据，因而可能导致冲突。于是发送站即会监听媒体，以判断是否因有另一站在同时发送数据而产生冲突。若检测到冲突，两站均停止而等候随意的一段时间后再试重发。
以全双工模式运行的10/100Mb/s网站14依以太网标准IEEE802.3u收发数据包。全双工环境提供一个双向的点至点通信链路，能在各链路同伴间亦即10/100Mb/s网站14与对应的多端口开关12之间同时发送与接收数据包。
每个多端口开关12耦合到10/100实体层(PHY)收发器16，该收发器16配置为跨过一个对应的减缩媒体独立接口(RMII)18而与对应的多端口开关12之间发送与接收数据包。尤其是，各10/100PHY收发器16配置为经由RMII 18而使数据包在多端口开关12与多达4个的网站14之间发送与接收。由磁性变压器(magnetic transformer)19提供该PHY收发器16与对应的网络媒体17之间的耦合。于是，RMII 18在足以使数据包能在各网站14与对应的PHY收发器之间同时发送与接收的数据传输率下运行。
各多端口开关12也包括扩展端口30，用于依规定的协议而在其它开关之间传送数据。各扩展端口30能将多个多端口开关12级联为一体，成为分别的基干网络。
                 共享存储器单环体系结构
本发明涉及一种网络开关配置，其能够将所需存储器带宽减到最小。多个网络开关经由单环体系结构而以级联顺序(亦即＂菊花链＂状)连接。此种体系结构有利于允许跨多个开关的存储器共享，从而将所需的存储器带宽减到最小。此体系结构的另一优点是其只需要单一的存储器存取来将数据写入存储器，以及单一的存储器存取来从存储器读取数据。
图4为将图3的本发明开关系统实施例予以更详尽表示的方块图。如图4所示，各多端口开关模块12包括存储器接口44，以将一个数据帧分成多数相等的段，或数据单元，而将所接收的数据帧的段当作数据单元输出到数据总线45上而到达局部缓冲存储器(亦即SSRAM 36)，或输出到单向数据总线环47，从而使数据单元以单方向(例如图4中箭头所示的顺时钟方向)传送到另一缓冲存储器36。该单向数据总线45优选由运行于100MHz的64位总线构成。
各开关12具有对应的局部缓冲存储器36，其配置为用以储存接收来自各多端口开关模块的数据帧的数据单元。例如，SSRAM 36a配置为用以将各开关模块12a、12b及12c所接收的数据帧的帧数据作为数据单元而接收。图4的各存储器接口44配置为用以将帧数据的数据单元保持和传送到对应的缓冲存储器36，或经由单向数据总线环47传送到另一缓冲存储器36。
另外，各存储器接口44包括一个调度部件60。该调度部件60控制在多个局部缓冲存储器36之间依所规定的存取协议(access protocol)而进行的数据单元的写入与读出，参见下面对照图6所作的详细说明。尤其是各调度部件60使规定的协议产生作用，而决定所处理的数据单元是否应传送到对应的存储器36，或应传送到另一存储器接口44。
为使缓冲器地址位置在配置内互相连通，有一总线环48允许存储器接口44使存储器位置(memory location)彼此连通。此外，有一地址总线49置于各存储器接口44与各SSRAM36之间的位置，以便当数据帧段的缓冲地址位置写入于局部缓冲存储器36或从局部缓冲存储器36取回时，存储器接口可使该位置互相连通。该地址总线优选是在100MHz运行的18位地址总线。
优选将网络开关12所接收的各数据帧分段成具有均等长度的数据单元。另外，对应于每个所接收的数据帧的数据单元的数量等于配置内的网络开关的数量(例如，图4所示配置中为3个，对应于3个网络开关36a、b、与c)。举一范例，图5表示分段成3个均等段的数据帧。在一优选实施例中，段长度为预定长度，而与所接收的帧的长度无关，且例如以帧的最大长度(例如在IEEE 802.3信息包格式下为1526字节)除以段的数量(例如，实施例中为3个)而得出。于是，若所接收的数据帧小于最大帧长度，则存储器接口44继续依预定长度来得出段长度。剩余的段则以＂虚设(dummy)＂段(例如Bxx)填充，使得每个数据帧的段的数量保持相同，如图5所示。
作为优选实施例的网络开关配置的运行之例，假设数据帧A要在第1个时隙期间中由开关12a的端口(亦即24与30)中的存储器接口44a所接收。该存储器接口44a接收了数据帧A以后，在第1个时隙1内将该数据帧分成3个均等的段(亦即A11、A21及A31)。调度部件60a即指定，分配均等长度的段的第1单元A11储存于局部缓冲存储器36a，并使该第1单元A11在第1个时隙的终点保持在存储器接口44a的临时缓冲器(图中未示)，如图5所示。在随后的第2时隙2，该调度部件60a令存储器接口44a使数据帧的第2单元A12经由单向总线环47而传送到开关12c。开关12c的存储器接口44c接收第2单元A12而在时隙2期间保持该第2单元A12于临时缓冲器(图中未示)中。同时，该调度部件60决定帧A的存储器地址并将其传送给存储器接口44c。
在随后的第3时隙期间，存储器接口44a即将第3数据单元A31经由单向总线环47而传送到开关12c中的存储器接口44c。存储器接口44c还将存储器接口44c的临时缓冲器所临时保持的第2数据单元A21传送到开关12b的存储器接口44b。在时隙3的终点，各存储器接口44依规定的协议而将其目前所保持的段写入到其对应的局部缓冲存储器36的地址位置，该地址位置由存储器接口44a经过地址总线49来连通。如图5所示，箭头100表示在开关12a所接收的数据帧的段传送到局部缓冲存储器的情况。
当将数据帧从局部缓冲存储器36取回时，各存储器接口44即将对应的数据帧从其对应的局部缓冲存储器36取回。段的位置即由存储器接口44的其中之一所传送到其它接口的地址位置划出。即以上述的示例而论，若开关12a正要将帧A经由其一个端口24传送出，则帧的地址位置由存储器接口44a经由地址总线48传送到其它存储器接口44b及44c。各存储器接口则依规定的协议，在时隙7的期间内访问其各自的局部缓冲存储器36内的指定地址位置，而将其中所包含的数据读出到输存储器接口44中，如图6所示。因为发送开关12a已包含第1数据段A11，在随后的时隙8与9的期间内，该段即由其存储器接口44a保持。而在下一个时隙8期间内，存储器接口44b即将数据段A21经由数据总线环47传送到存储器接口44a，而将该A21段保持以用于帧的重组。同时，存储器接口44a将数据段A31传送到存储器接口44b。在时隙9，由存储器44b将数据段A31传送到存储器接口44a，最后在时隙9的终点，将帧A重组而传送至端口24，以便经网络传送。
本发明的上述配置符合一个数据帧只有一个读出存取与只有一个写入存取的需求的系统，于是不必增加带宽即可将SSRAM与数据总线环的存储器带宽扩至最大。举例言之，本发明系统的优选实施例只需要64位宽的SSRAM及数据总线。
尽管以上就本发明的最实用的优选实施例进行了详细说明，应了解上述的实施例仅作范例之用，本发明并不仅限于所揭示的实施例，而是相反，本发明包含由所附权利要求书定义的精神与范围所涵盖的修改与对等的配置。

Claims (12)

1.一种网络开关配置，其包括：
多个多端口网络开关；
多个局部缓冲存储器，每个所述的多个局部缓冲存储器连接于对应的多端口网络开关；以及
将所述多个网络开关以级联顺序(concatenated sequence)连接的一个单向数据总线环，各多端口网络开关配置为将对应的所接收数据帧分段成均等长度的段，并将至少一个所述均等长度的段经由该单向数据总线传送到所述多端口网络开关中的至少另一个，以便储存于所述的多端口网络开关中的至少另一个的局部缓冲存储器。
2.如权利要求1的网络开关，进一步包括：
所述多个多端口网络开关中，每个都具有外部存储器接口，其配置为将对应的各网络开关连接至存储数据总线环，每个所述外部存储器接口又配置为读取并将段写入到与对应的网络开关相关的各局部缓冲存储器。
3.如权利要求1的网络开关，进一步包括：
连接每个所述的多个网络开关的地址总线，该地址总线配置为传送存储器地址位置之用，该存储器地址位置指向每个所述的多个局部缓冲存储器内的特定存储器位置(memory location)。
4.地址总线配置为传送记忆地址位置指向之用，为了将均等长度的段取回而储存在局部缓冲存储器内的目的的至少一个而设者。
5.如权利要求1的网络开关配置，其中所述网络开关配置为在进行段的传送的连续时隙期间内，保持并传送数据帧的一段。
6.如权利要求1的网络开关配置，其中所述单向数据总线环是64位数据总线。
7.如权利要求1的网络开关配置，其中所述单向数据总线环在100MHz的时钟速度运行。
8.如权利要求3的网络开关配置，其中所述地址总线是18位数据总线。
9.如权利要求1的网络开关配置，进一步包括：
每个所述的多个网络开关都具有一个调度部件，该调度部件配置为依规定的协议控制均等长度段经由所述单向数据总线传送到所述的多个网络开关中的其它开关，而且还配置为控制数据段在对应的所述局部缓冲存储器的读取与写入；
其中该调度部件在依规定的协议所确定的规定时隙期间内，使所述段保持在对应的网络开关内并使该段经由所述单向数据总线传送；而且其中该调度部件还依规定的协议，使所述段从所述局部缓冲存储器读出，或写入到该局部缓冲存储器。
10.一种用于接收与传送数据帧的方法，其包括下列步骤：
在多个开关中的第1开关接收数据帧；
在接收时将该数据帧分段成多个均等的数据段；
在第1时隙期间，将所述多个均等的数据段的第1数据段保持于所述多个开关中的第1开关；
在第2时隙期间，将第2数据段经由连接多个开关的单向总线环而传送到所述多个开关中的第2开关，并将该第2数据段保持于该第2个开关；
在第3时隙期间，经由该总线环而将该第2数据段传送到所述多个开关中的第3开关，经由该总线环而将第3数据段传送到所述第2开关，并将该第3数据段保持在所述第1开关；以及
在该第3时隙的终点，分别将所述第1、第2、以及第3数据段储存于与所述多个开关连接的存储器器件中。
11.如权利要求8的方法，进一步包括下列步骤：
在第4时隙期间，从对应的存储器器件取回多个均等单位段；
在第4时隙之后的连续时隙期间，经由单向总线将全部包含数据帧的取回的单位段依规定的协议而传送给所述多个开关中的一个或多个；以及
将所述多个开关中的一个或多个内的全部段传送到所述开关内的端口，以便经网络传送。
12.一种用于接收与储存数据帧的方法，其包括下列步骤：
(a)在连接到数据总线环的网络开关接收数据帧；
(b)将该数据帧分段成多个均等数据段；
(c)对于每个所述的多个数据段，依规定的协议确定是否要将该数据段保持在所述网络开关内，或者要将该数据段传送到连接到所述数据总线环上的一个或多个其它网络开关；
(d)将已在步骤(c)确定要传送的数据帧传送到所述的一个或多个其它网络开关；以及
(e)同时将全部所述的多个数据段储存到对应于每个所述的多个网络开关的局部缓冲存储器。
CNB008186103A 2000-01-24 2000-07-21 使用单环数据总线连接配置的公用存储器的装置和方法 Expired - Fee Related CN100401713C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17734500P 2000-01-24 2000-01-24
US60/177,345 2000-01-24
US09/562,924 US6771654B1 (en) 2000-01-24 2000-05-02 Apparatus and method for sharing memory using a single ring data bus connection configuration
US09/562,924 2000-05-02

Publications (2)

Publication Number Publication Date
CN1425236A true CN1425236A (zh) 2003-06-18
CN100401713C CN100401713C (zh) 2008-07-09

Family

ID=26873177

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008186103A Expired - Fee Related CN100401713C (zh) 2000-01-24 2000-07-21 使用单环数据总线连接配置的公用存储器的装置和方法

Country Status (8)

Country Link
US (1) US6771654B1 (zh)
EP (1) EP1266492B1 (zh)
JP (1) JP2003521156A (zh)
KR (1) KR100708425B1 (zh)
CN (1) CN100401713C (zh)
DE (1) DE60014178T2 (zh)
TW (1) TW540206B (zh)
WO (1) WO2001054355A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232382A (zh) * 2007-01-23 2008-07-30 英飞凌科技股份公司 语音通信线路卡、数据传输方法及信号处理器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1168726B1 (en) * 2000-06-19 2007-02-14 Broadcom Corporation Switch with memory management unit for improved flow control
CN100450074C (zh) * 2004-06-04 2009-01-07 华为技术有限公司 链形组网时共享式高层数据链路控制链路传输数据的方法
JP4841964B2 (ja) * 2006-02-13 2011-12-21 富士重工業株式会社 車両の通信システム
GB0612573D0 (en) * 2006-06-24 2006-08-02 Ibm System and method for detecting routing problems
GB0705547D0 (en) * 2007-03-23 2007-05-02 Nokia Corp Distributed operation
US9130885B1 (en) 2012-09-11 2015-09-08 Mellanox Technologies Ltd. End-to-end cache for network elements
US9325641B2 (en) * 2014-03-13 2016-04-26 Mellanox Technologies Ltd. Buffering schemes for communication over long haul links
US9584429B2 (en) 2014-07-21 2017-02-28 Mellanox Technologies Ltd. Credit based flow control for long-haul links
TWI588658B (zh) * 2015-10-20 2017-06-21 旺宏電子股份有限公司 I/o匯流排共用記憶體系統
CN106691519A (zh) 2015-11-13 2017-05-24 刘智佳 一种手术器械及该手术器械用rfid标签的安装方法
US10951549B2 (en) 2019-03-07 2021-03-16 Mellanox Technologies Tlv Ltd. Reusing switch ports for external buffer network
US11558316B2 (en) 2021-02-15 2023-01-17 Mellanox Technologies, Ltd. Zero-copy buffering of traffic of long-haul links
US11973696B2 (en) 2022-01-31 2024-04-30 Mellanox Technologies, Ltd. Allocation of shared reserve memory to queues in a network device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242260A (ja) * 1986-08-01 1987-02-24 Hitachi Ltd 情報処理システムにおける処理方法
US5055999A (en) * 1987-12-22 1991-10-08 Kendall Square Research Corporation Multiprocessor digital data processing system
US5226039A (en) 1987-12-22 1993-07-06 Kendall Square Research Corporation Packet routing switch
JPH01282940A (ja) * 1988-05-09 1989-11-14 Pfu Ltd メモリクリア方式
JPH03127163A (ja) * 1989-10-12 1991-05-30 Nec Corp マルチプロセッサシステムの分散ファイル制御方式
JPH04117830A (ja) * 1990-09-07 1992-04-17 Toshiba Corp Ｌａｎのデータベース構築方式
JPH04306029A (ja) * 1991-04-02 1992-10-28 Fanuc Ltd 単方向通信における障害装置の特定方法
US5732041A (en) * 1993-08-19 1998-03-24 Mmc Networks, Inc. Memory interface unit, shared memory switch system and associated method
US5469438A (en) * 1994-01-28 1995-11-21 At&T Ipm Corp. Method of transmitting signals in an extendible local area network
JPH08223195A (ja) * 1994-11-22 1996-08-30 At & T Corp ポート数の拡張が可能なローカル・エリア・ハブ・ネットワーク及びそのポート数拡張方法
CN1149736A (zh) * 1995-06-05 1997-05-14 北京航空航天大学 一种分布式存储器共享管理方法
KR100278016B1 (ko) * 1995-12-26 2001-01-15 윤종용 비동기 전송모드 교환시스템의 스위칭 장치 및 방법
JPH09269934A (ja) * 1996-04-02 1997-10-14 Hitachi Ltd 共有メモリのデータ一致化方法および伝送システム
US6122669A (en) * 1997-02-14 2000-09-19 Advanced Micro Devices, Inc. Method and apparatus for auto-incrementing through table and updating single register in memory
JP3909730B2 (ja) * 1997-03-11 2007-04-25 松下電器産業株式会社 サーバコンピュータのデータ送出方法、記録媒体、及びサーバコンピュータ
US6246692B1 (en) 1998-02-03 2001-06-12 Broadcom Corporation Packet switching fabric using the segmented ring with resource reservation control
US6667973B1 (en) * 1998-04-29 2003-12-23 Zhone Technologies, Inc. Flexible SONET access and transmission systems
US6421348B1 (en) * 1998-07-01 2002-07-16 National Semiconductor Corporation High-speed network switch bus
US6546010B1 (en) * 1999-02-04 2003-04-08 Advanced Micro Devices, Inc. Bandwidth efficiency in cascaded scheme
US6553027B1 (en) * 1999-05-21 2003-04-22 Advanced Micro Devices, Inc. Apparatus and method for cascading multiple network switch devices
US6574231B1 (en) * 1999-05-21 2003-06-03 Advanced Micro Devices, Inc. Method and apparatus for queuing data frames in a network switch port
US6501734B1 (en) * 1999-05-24 2002-12-31 Advanced Micro Devices, Inc. Apparatus and method in a network switch for dynamically assigning memory interface slots between gigabit port and expansion port
KR100387704B1 (ko) * 2001-05-15 2003-06-18 엘지전자 주식회사 메모리 버스를 이용한 네트워크 인터페이스 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232382A (zh) * 2007-01-23 2008-07-30 英飞凌科技股份公司 语音通信线路卡、数据传输方法及信号处理器

Also Published As

Publication number Publication date
TW540206B (en) 2003-07-01
WO2001054355A1 (en) 2001-07-26
DE60014178D1 (de) 2004-10-28
CN100401713C (zh) 2008-07-09
KR20020079750A (ko) 2002-10-19
JP2003521156A (ja) 2003-07-08
US6771654B1 (en) 2004-08-03
KR100708425B1 (ko) 2007-04-18
DE60014178T2 (de) 2005-02-17
EP1266492B1 (en) 2004-09-22
EP1266492A1 (en) 2002-12-18

Similar Documents

Publication Publication Date Title
US6373848B1 (en) Architecture for a multi-port adapter with a single media access control (MAC)
US6151322A (en) Multiport data switch having data frame VLAN tagging and VLAN stripping
US6490280B1 (en) Frame assembly in dequeuing block
EP0976054B1 (en) Address generation and data path arbitration to and from sram to accommodate multiple transmitted packets
US7656907B2 (en) Method and apparatus for reducing clock speed and power consumption
US6175571B1 (en) Distributed memory switching hub
EP1313291B1 (en) Apparatus and method for header processing
US6618390B1 (en) Method and apparatus for maintaining randomly accessible free buffer information for a network switch
JP3985061B2 (ja) 管理情報ベース（ｍｉｂ）インターフェイス一次ストレージを有する統合マルチポートスイッチ
US6345310B1 (en) Architecture for a multiple port adapter having a single media access control (MAC) with a single I/O port
EP0459753A2 (en) Network access controller having logical FIFO buffer
JPH09224042A (ja) Ｍｐｅｇパケットをパケット化およびセグメント化する装置および方法
US5812792A (en) Use of video DRAM for memory storage in a local area network port of a switching hub
EP0903029B1 (en) Data structure to support multiple transmit packets for high performance
CN100401713C (zh) 使用单环数据总线连接配置的公用存储器的装置和方法
US20050235129A1 (en) Switch memory management using a linked list structure
US7020166B2 (en) Switch transferring data using data encapsulation and decapsulation
US6084878A (en) External rules checker interface
US6724769B1 (en) Apparatus and method for simultaneously accessing multiple network switch buffers for storage of data units of data frames
US6741589B1 (en) Apparatus and method for storing data segments in a multiple network switch system using a memory pool
US6393028B1 (en) Method and apparatus for providing EOF for frame modification
US6760338B1 (en) Apparatus and method for monitoring data frames by a shared switching logic during simultaneous accessing of multiple network switch buffers
US6891843B1 (en) Apparatus and method for sharing memory using extra data path having multiple rings
US20030210684A1 (en) Packet transceiving method and device
US20060023716A1 (en) Bit bucket

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GLOBALFOUNDRIES

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20100705

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA, THE UNITED STATES TO: CAYMAN ISLANDS, BRITISH

TR01 Transfer of patent right

Effective date of registration: 20100705

Address after: Grand Cayman, Cayman Islands

Patentee after: Globalfoundries Semiconductor Inc.

Address before: American California

Patentee before: Advanced Micro Devices Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080709

Termination date: 20160721